Skip to main content
Username
Password
Log in
Moodle Login Page
Dashboard
Pagini utile
Pagina facultății CIM
Orarul studiilor FCIM
Calendarul universitar
Planuri de învățămînt
Programe de licență
Programe de master
English (en)
English (en)
Français (fr)
Română (ro)
Русский (ru)
Search courses
Submit
T9. Sinteza logică si implementarea automatelor cu stari finite
Click
T9. Sinteza logică si implementarea automatelor cu stari finite.pdf
link to view the file.
◄ T8. Sinteza logică si implementarea circuitelor secventiale
Jump to...
Jump to...
Announcements
Proiectarea cu dispozitive programabile
Fisa disciplinei
Douglas L. Perry – "VHDL: Programming by example" – McGraw Hill, 2002
Bryan Mealy- "Free Range VHDL", 2012
Peter J. Ashenden - VHDL Tutorial, Elsevier Science, 2004
Quartus 7.2
T1. Noţiuni generale despre circuitele logice programabile. Domenii de utilizare
T1. Prezentare
T2. Dispozitive logice programabile simple. Circuite de tip ROM, PLA şi PAL
T2. Prezentare
T3. Dispozitive logice programabile de capacitate mare. Circuite de tip CPLD şi FPGA
T3. Prezentare
T4. Modalităţi de proiectare cu circuite PLD. Etapele de proiectare.
T4. Prezentare
T5. Limbajul VHDL. Elemente lexicale ale limbajului VHDL
T6.1. Proiectare structurala
T6.2. Proiectare de tip flux de date
T6.3. Proiectare comportamentală
T7. Sinteza si implementarea circuitelor logice combinationale.
T8. Sinteza logică si implementarea circuitelor secventiale
Limbajul VHDL. Repere de proiectare
Lucrarea de laborator 1
Lucrarea de laborator Nr.1
Lucrarea de laborator 2
Lucrarea de laborator Nr. 2
Lucrarea de laborator 3
Lucrarea de laborator Nr. 3
Exemplu de raport pentru lucrarea de laborator Nr. 3
Test 1 Circuite programabile
Evaluare periodica 1 2025
Test pentru Evaluarea 2 2020
Detectoare de secventa
Exemple de probleme. Registre
Exemple de probleme. Numaratoare
Examen
Limbajul VHDL. Repere de proiectare ►
Back
