MN.LDH21.1: Basics

Skip to main content

Username

Password

Moodle Login Page

Pagini utile
English ‎(en)‎

Search courses

Basics

Click Ldh intro.pdf link to view the file.

◄ Attestarea nr 1

Jump to...

Sintaxa de baza ►

Skip Navigation

Navigation

Home
- Site pages
- Courses
  - Ciclul I - Licență
    - Anul 1
    - Anul 2
    - Anul 3
      - _Discipline comune
      - Automatică şi Informatică
      - Calculatoare și Rețele
      - Informatică Aplicată
      - Ingineria Software
      - Inginerie Biomedicală
      - Managementul Informațional
      - Microelectronica și Nanotehnologii
        MN.SIM21.1
        MN.Nt21.1
        MN.PM21.1
        MN.SD21.1
        MN.EA16.1
        MN.LDH21.1
        Participants
        General
        Structura generara a unui modul in limbaj Verilog
        Basics
        Sintaxa de baza
        Lucrare de laborator nr.1.
        Proiectarea si implementarea circuitelor combinati...
        Circuitele aritmetice
        Sesiunea intermediara nr.1
        Unitatea aritmetico-logica - nucleu sistemelor de ...
        Proiectarea si implementarea circuitelor secverntiale
        Modelarea si testarea circuitelor secventiale
        Automate cu stari finite
        Înmulțitorul
        Arhitectura circuitelor FPGA
        Sesiunea intermediara nr.2
        Examen final
        MN.PA16.1
        MN.PtT21.1
        MN.SEP16.1
        MN.TS16.1
      - Robotică și Mecatronică
      - Securitate Informațională
      - Tehnologia Informației
      - Tehnologia Informației (Filiera francofonă)
      - Electronica Aplicată
    - Anul 4
    - Planuri de învățământ
  - Ciclul I - Licență (frecvență redusă)
  - Cursuri parteneri
  - Ciclul II - Master
  - Ciclul III - Doctorat
  - Formare continuă
  - Alte Facultăți

Back

(c) 2021 | Cursuri dezvoltate în cadrul Universității Tehnice a Moldovei (Facultatatea Calculatoare, Informatică și Microelectronică)

You are currently using guest access (Log in)