Course: MN.LDH21.1 Limbaje de descriere hardware

Topic outline

General
- Announcements Forum
- Curicula LDH File
- Lista literaturii Page
- Chestionar pentru examen Page
- Evaluarea periodica nr.1 Quiz
- Evaluarea periodica nr. 2 Quiz
- Nota finala Quiz
- Examenl final (reatestare) Quiz
- Attestarea nr 1 Quiz
- Reatestarea nr 1
- Atestarea II
- Reatestare II
- Examen final
- Examen final repetat Quiz
  Restricted Not available unless: Your Surname is Vradii
Introducerea
Not available
Structura generara a unui modul in limbaj Verilog
- Module primitive implementate in limbaje de descriere hardware
- Basics File
- Sintaxa de baza File
- Lucrare de laborator
- Lucrare de laborator nr.1. Assignment
Proiectarea si implementarea circuitelor combinationale
- Proiectarea deodificatorului, Multiplexorului, Demultiplexorului
- CLC File
- Intrebari pentru autoevaluare File
- Lucrare de laborator
- Lucrare de laborator nr. 2 Assignment
Modelarea si testarea circuitelor combinationale
Not available
Circuitele logice
Not available
Circuitele aritmetice
- Notiuni teoretice si conceptele practice de proiectare circuitelor de calcul sumei aritmetice;
- Circuite aritmetice File
- Lucrare de laborator
- Lucrarea de laborator nr. 3 Assignment
Sesiunea intermediara nr.1
Unitatea aritmetico-logica - nucleu sistemelor de calcul
- Lucrare de laborator
- Lucrarea de laborator nr. 4 Assignment
Proiectarea si implementarea circuitelor secverntiale
- Notiuni teoretice si conceptele practice de proiectare a bistabilelor
- Bistabile si registri File
Modelarea si testarea circuitelor secventiale
- Lucrarea de laborator
- Lucrarea de laborator nr. 5 Assignment
Automate cu stari finite
- Lucrarea de laborator
- Lucrarea de laborator nr. 6 Assignment
- Notiuni teoretice si conceptele de baza
- Masini cu stari finite File
Înmulțitorul
- Lucrarea de laborator
- Lucrarea de laborator nr. 7 Assignment
Arhitectura circuitelor FPGA
Sesiunea intermediara nr.2
Examen final