


Proiectarea înmulțitorului


Multiplicarea numerelor binare este similară cu multiplicarea zecimală, cu diferența că la baza stau doar 1 logic și 0 logic. Figura de mai jos compară multiplicarea în zecimale și binare. În ambele cazuri, se formează produse parțiale prin înmulțirea unei singure cifre a multiplicatorului cu întregul multiplicator. Produsele parțiale schimbate sunt însumate pentru a forma rezultatul.

$\begin{array}{r} 230 \\ \times 42 \\ \hline 460 \\ + 920 \\ \hline 9660 \end{array}$	multiplicand multiplier partial products result	$\begin{array}{r} 0101 \\ \times 0111 \\ \hline 0101 \\ 0101 \\ 0101 \\ + 0000 \\ \hline 0100011 \end{array}$
$230 \times 42 = 9660$ (a)		$5 \times 7 = 35$ (b)

În general, un multiplicator N x N multiplică două numere de N-biți și produce un rezultat de 2N-biți. Produsele parțiale în înmulțirea binară sunt egale sau cu unul din multiplacatoare, sau cu 0 logic. Multiplicarea numerelor binare este echivalentă cu operația AND, de aceea pentru a forma produsele parțiale sunt folosite porțile ȘI.



Pentru a calcula produsul între doi biți se poate de utilizat doar poarta "și", însă pentru a calcula produsul pentru numere mai mari este necesar de implementat înmulțitor de tip matrice. La fiecare noi acestei matrice vor fi plasat un înmulțitor elementar. Acest înmulțitor elementar are ca funcția calculul produsului de 2 biți, și calculul sumei acestui produs cu summa de intrare și transport de intrare.




Inmulțitor elementar poate fi implementat în limbajul verilog în felul următor:

```

module mulE(A, B, Sin, Cin, Sout, Cout);
  input A, B, Sin, Cin;
  output Sout, Cout;
  assign {Cout, Sout} = (A & B) + Sin + Cin;
endmodule

```

Utilizând acest înmulțitor elementar se construiește un matrice care permite calculul produsului pentru numerele mai mari. Exemplu de implementare a înmulțitorului de 4 biți:



În limbaj Verilog Înmulțitor poate fi implementat în felul următor. (Este bazat pe doua module elementare).

```

module SumE(input wire a, input wire b, input wire Cin, output wire Sum, output wire Cout);
  assign Sum = a ^ b ^ Cin;
  assign Cout = (a & b) | (a ^ b) & Cin;
endmodule

```

```

module MulE(input wire Cin, input wire Sin, input wire a, input wire b, output wire Sout, output wire Cout);
  assign {Cout, Sout} = Sin + Cin + (a & b);
endmodule

```

```

module Mul4(input wire [3 : 0] a, input wire [3 : 0] b, output wire [7 : 0] out);
  wire [3 : 0] Cout [3 : 0];
  wire [2 : 0] SumOut [3 : 0];
  wire [2 : 0] SumCarry;

  MulE mul1(1'b0, 1'b0, a[3], b[0], SumOut[0][0], Cout[0][0]);
  MulE mul2(1'b0, 1'b0, a[2], b[0], SumOut[0][1], Cout[0][1]);
  MulE mul3(1'b0, 1'b0, a[1], b[0], SumOut[0][2], Cout[0][2]);
  MulE mul4(1'b0, 1'b0, a[0], b[0], out[0], Cout[0][3]);
  MulE mul5(Cout[0][0], 1'b0, a[3], b[1], SumOut[1][0], Cout[1][0]);

```

```

MulE mul6(Cout[0][1], SumOut[0][0], a[2], b[1], SumOut[1][1], Cout[1][1]);
MulE mul7(Cout[0][2], SumOut[0][1], a[1], b[1], SumOut[1][2], Cout[1][2]);
MulE mul8(Cout[0][3], SumOut[0][2], a[0], b[1], out[1], Cout[1][3]);
MulE mul9(Cout[1][0], 1'b0, a[3], b[2], SumOut[2][0], Cout[2][0]);
MulE mul10(Cout[1][1], SumOut[1][0], a[2], b[2], SumOut[2][1], Cout[2][1]);
MulE mul11(Cout[1][2], SumOut[1][1], a[1], b[2], SumOut[2][2], Cout[2][2]);
MulE mul12(Cout[1][3], SumOut[1][2], a[0], b[2], out[2], Cout[2][3]);
MulE mul13(Cout[2][0], 1'b0, a[3], b[3], SumOut[3][0], Cout[3][0]);
MulE mul14(Cout[2][1], SumOut[2][0], a[2], b[3], SumOut[3][1], Cout[3][1]);
MulE mul15(Cout[2][2], SumOut[2][1], a[1], b[3], SumOut[3][2], Cout[3][2]);
MulE mul16(Cout[2][3], SumOut[2][2], a[0], b[3], out[3], Cout[3][3]);
SumE sum1(SumOut[3][2], Cout[3][3], 1'b0, out[4], SumCarry[0]);
SumE sum2(SumOut[3][1], Cout[3][2], SumCarry[0], out[5], SumCarry[1]);
SumE sum3(SumOut[3][0], Cout[3][1], SumCarry[1], out[6], SumCarry[2]);
SumE sum4(1'b0, Cout[3][0], SumCarry[2], out[7], nothing);

```

endmodule

Mersul lucrării:

1. Implementați în limbaj Verilog **inmulțitor elementar**.
2. Implementași în limbaj Verilog **testbench** pentru **inmulțitor elementar**.
3. **Sintetizați inmulțitor elementar**.
4. **Implementați** în limbaj Verilog **inmulțitor de 4 biți**.
5. Implementați **testbench** pentru **inmulțitor de 4 biți**.
6. **Sintetizați inmulțitor de 4 biți**.