

Electronică digitală
- Curs -

Gheorghe TOACȘE ¹

April 3, 2005

¹TRANSILVANIA University Brașov, Electronics and Computers
Email: toacseg@vega.unitbv.ro

Cuprins

1	PORȚI LOGICE	7
1.1	SUPORTUL LOGIC PENTRU SISTEMELE DIGITALE	7
1.1.1	Axiomele și teoremele algebrei Booleene	7
1.1.2	Algebre polivalente	11
1.1.3	Funcții Booleene	14
1.1.4	Forme canonice	19
1.1.5	Forme disjunctive și conjunctive	26
1.2	POARTA LOGICĂ	31
1.3	PARAMETRII PORȚILOR LOGICE	39
1.4	PORȚI LOGICE ÎN TEHNOLOGIA BIPOLARĂ	52
1.4.1	Inversorul bipolar	52
1.4.2	Porți logice TTL	56
1.4.3	Porți pentru magistrale	59
1.5	PORȚI ÎN TEHNOLOGIA CMOS	66
1.5.1	Tranzistorul MOSFET	66
1.5.1.1	Tehnologia de fabricație a tranzistorului MOS	66
1.5.1.2	Ecuatiile tranzistorului MOS	72
1.5.2	Inversorul CMOS	79
1.5.2.1	Caracteristica statică de transfer $V_O = f(V_I)$	80
1.5.2.2	Proiectarea inversorului CMOS	83
1.5.2.3	Tehnologia de fabricație a inversorului CMOS	87
1.5.2.4	Regimul dinamic al inversorului	90
1.5.3	Familia de porți logice CMOS	94
1.5.3.1	Poarta NOR și NAND cu două intrări	95
1.5.3.2	Porți logice complexe	98
1.5.3.3	Seriile de porți ale familiei CMOS	105
1.5.3.4	Interfațarea TTL-CMOS și CMOS-TTL	107
1.5.4	Poarta de transmisie CMOS	111
1.5.5	Circuite logice dinamice	115
1.5.6	Metoda efortului logic	123
1.5.6.1	Determinarea întârzierii pe o poartă logică	124
1.5.6.2	Calculul întârzierii în rețelele de porți logice	131
1.5.6.3	Alegerea numărului optim de niveluri pe un traseu	136
1.6	REJECTȚIA ZGOMOTELOR	142
1.6.1	Rejectia zgomotelor externe	148

1.6.2	Rejecția zgomotelor interne	150
1.6.2.1	Zgomotul de masă.	150
1.6.2.2	Zgomotul datorită neadaptării liniilor.	151
1.6.2.3	Zgomotul datorat cuplajului electromagnetic (diafonia)	158
1.6.2.4	Zgomotul datorită curenților de alimentare	160
2	CIRCUITE LOGICE COMBINAȚIONALE	173
2.1	CIRCUITUL LOGIC COMBINAȚIONAL	173
2.2	REPREZENTAREA CLC	176
2.2.1	Tabelul de adevăr	177
2.2.2	Reprezentarea analitică	182
2.2.3	Diagrama Veitch - Karnaugh	186
2.2.3.1	Minimizarea funcțiilor incomplet definite	191
2.2.3.2	Minimizare pe diagrame V-K cu variabile reziduu	193
2.2.3.3	Minimizarea prin diagrame V-K a circuitelor cu ieșiri multiple	196
2.2.4	Diagrama de decizie binară, BDD	199
2.2.5	Modalități neformale de reprezentare	203
2.3	REALIZAREA CIRCUITELOR COMBINAȚIONALE	209
2.3.1	Hazardul static	213
2.4	CLC PENTRU FUNCȚII LOGICE	218
2.4.1	Codificatorul	218
2.4.2	Codificatorul prioritar, CDCP	220
2.4.3	Decodificatorul, DCD	224
2.4.3.1	Convertorul de cod	232
2.4.4	Multiplexorul	233
2.4.4.1	Aplicații cu circuite multiplexoare	237
2.4.5	Demultiplexorul	247
2.4.6	Memoria numai cu citire, ROM	250
2.4.6.1	Realizarea circuitelor și modulelor ROM	255
2.4.6.2	Module de memorie ROM	261
2.4.7	Dispozitivele logice programabile, PLD	263
2.4.7.1	Matricea Logică Programabilă, PLA	263
2.4.7.2	Matricea logică programabilă cu nivel OR fix, PAL	269
2.4.7.3	Circuitul de tip GAL	272
2.5	CLC PENTRU FUNCȚII NUMERICE	273
2.5.1	Comparatorul	273
2.5.2	Sumatorul	275
2.5.2.1	Sumatorul cu Transport Progresiv, STP	275
2.5.2.2	Sumatoare de performanță ridicată	280
2.5.3	Multiplicatorul	287
2.5.3.1	Multiplicatorul matriceal	288
2.5.3.2	Multiplicatorul tip arbore Wallace	291
2.5.3.3	Multiplicatorul tabelar	293
2.5.4	Circuite de deplasare	295
2.5.5	Unitatea Aritmetică și Logică, ALU	301
2.5.5.1	Calea de date	301

2.5.5.2	Organizarea și implementarea unei unități aritmetică și logică	305
2.5.5.3	Structurarea unei ALU elementare	306
2.6	PROBLEME	311
3	CIRCUITE LOGICE SECVENȚIALE, CLS	321
3.1	CIRCUITE LOGICE SECVENȚIALE ASINCRONE	321
3.2	CIRCUITE LOGICE SECVENȚIALE SINCRONE	330
3.2.1	Sincronizarea semnalelor asincrone	330
3.2.2	Automate finite: structură, definiții, clasificări	332
3.2.3	Modalități de reprezentare ale automatelor	340
3.2.3.1	Graful de tranziție al stărilor	341
3.2.3.2	Tabelul de tranziție al stărilor	344
3.2.3.3	Diagrame de variație în timp ale semnalelor	345
3.2.3.4	Organigrama ASM	345
3.2.3.5	Limbaje de transfer între registre, RTL	354
3.2.4	Reducerea numărului de stări	357
3.2.5	Asignarea stărilor	361
3.2.5.1	Intrări și ieșiri asincrone	372
3.2.6	Proiectarea automatelor sincrone	376
3.3	CIRCUITE BASCULANTE	382
3.3.1	Circuitul latch	383
3.3.1.1	Latch-ul SR	386
3.3.1.2	Latch-ul D	391
3.3.2	Circuite Basculante Bistabile (Triggere)	395
3.3.2.1	Principiul master-slave	395
3.3.2.2	Bistabilul D	398
3.3.2.3	Bistabilul JK	402
3.3.2.4	Bistabilul T	405
3.3.3	Aplicații la automate	409
3.3.4	Circuitul basculant bistabil asimetric (Triggerul Schmitt)	418
3.3.5	Circuitul basculant monostabil	423
3.3.6	Circuitul basculant astabil	425
3.4	CIRCUITE NUMĂRĂTOR	428
3.4.1	Numărătoare asincrone	431
3.4.2	Numărătoare sincrone	435
3.4.2.1	Numărătoare presetabile	439
3.4.2.2	Numărătoare în cod arbitrar	450
3.5	CIRCUITE REGISTRU	452
3.5.1	Registru paralel	452
3.5.2	Circuitul acumulator	455
3.5.3	Structura pipeline	458
3.5.4	Registrul de deplasare	460
3.5.5	Registrul serie-paralel	468
3.5.6	Circuite liniare cu registre de deplasare	473

3.5.7	Distribuția și aplicarea semnalului de ceas	484
3.6	MEMORIA CU ACCES ALEATORIU	495
3.6.1	Memoria RAM statică	499
3.6.2	Memoria RAM dinamică	505
3.6.2.1	Memoria DRAM sincronă, SDRAM	513
3.6.3	Circuite actuale pentru memoriile de date	526
3.6.4	Memoria adresabilă prin conținut, CAM	533
4	SUPORTUL CIRCUISTIC PENTRU APLICAȚII	551
4.1	CONEXIUNI PROGRAMABILE	551
4.2	PROIECTAREA DE TIP FULL-CUSTOM	555
4.3	PROIECTAREA CU ARII DE PORȚI LOGICE	556
4.4	PROIECTAREA CU CELULE STANDARD	557
4.5	PROIECTAREA CU CPLD	562
4.6	PROIECTAREA CU FPGA	570
4.6.1	Blocul Logic Configurabil	572
4.6.2	Resursele de interconectare	578
4.7	PROIECTAREA PENTRU TESTABILITATE	594
4.8	COMBINAȚIONAL SAU SECVENȚIAL?	599
4.9	COMPARAȚIE ÎNTRE DIFERITELE MODALITĂȚI DE PROGRAMARE	608
5	Bibliografie	611

Capitolul 1

PORȚI LOGICE

1.1 SUPORTUL LOGIC PENTRU SISTEMELE DIGITALE

Practica sistemelor digitale simple se poate face pe bază de raționamente logice elementare. Dar, deoarece sistemele digitale au devenit foarte complexe, și această tendință continuă, pentru analiza, proiectarea/sinteza și realizarea acestora este necesar un suport formal abstract și un suport circuistic. Suportul formal abstract se construiește, prin extensie, pe baza algebrei logice bivalente iar suportul circuistic se construiește pornind de la poarta logică. Abordarea întrepătrunsă a acestor două componente constituie subiectul acestui capitol.

1.1.1 Axiomele și teoremele algebrei Booleene

În **logica aristoteliană**, care trebuie înțeleasă ca o știință a demonstrației, al cărui obiect îl constituie stabilirea condițiilor corectitudinii gândirii, se operează pe bază de raționament cu propoziții (**logica propozițiilor**), care pot fi: fie adevărate, fie false. De exemplu, dacă presupunem că pentru statura unei persoane sunt admise numai două atribute - înalt și scund - iar pentru vreme numai două atribute - rece și cald - atunci sunt naturale următoarele patru propoziții simple: *vremea este caldă*, *vremea este rece*, *Radu este înalt* și *Radu este scund*. Considerând că din fiecare pereche de atribute unul este adevărat și celălalt fals rezultă că propozițiile formate cu aceste atribute pot fi fie adevărate fie false; o propoziție nu poate fi simultan și falsă și adevărată (în cazul nostru considerăm că prima și a treia propoziție simplă sunt adevărate, iar celelalte două sunt false). Dar, cu aceste propoziții simple pot fi realizate propoziții compuse, de exemplu: *vremea este caldă și Radu este înalt*, *vremea este rece sau Radu este scund*. Propozițiile compuse pot fi, la fel, adevărate sau false în funcție de valoarea de adevăr/fals a propozițiilor componente și de *modul de compunere* a acestora în propoziția compusă. Modul de compunere, în acest caz corespunde conectorului AND/ȘI pentru prima propoziție compusă, respectiv conectorului OR/SAU pentru a doua propoziție compusă. Dacă prima propoziție are valoarea de adevăr, când vremea este caldă și Radu este înalt, evident că a doua propoziție compusă are valoare de fals. Dar dacă prima propoziție compusă o transformăm în *nu*







este adevărat: că Radu este înalt și vremea este caldă atunci această nouă propoziție are o valoare de fals ca și a doua propoziție compusă? Evident că da. Dar dacă mai introducem și o a treia pereche de propoziții simple *zăpada este albă, zăpada este neagră* și formăm propoziții compuse, după diferite moduri de compunere, din câte una din fiecare pereche anterioară atunci mai putem afirma cu ușurință care dintre propozițiile compuse sunt echivalente? Destul de greu. În general, la nivelul normal de dotare intelectuală, un individ cu greu poate realiza un raționament corect, fără un suport mecanic, când operează simultan cu mai mult de trei variabile. Pentru a învinge această incapacitate avem nevoie de un instrument care să “mecanizeze” raționamentele stufoase.

Matematicianul englez George Boole (1815-1854) a elaborat o algebră (algebra Booleană) ale cărei axiome și teoreme pot fi utilizate pentru a transforma (transfera) logica aristoteliană a propozițiilor din domeniul raționamentului oral într-un limbaj formal, operant cu simboluri (logica formală). Această logică formală poate fi aplicată ca un instrument operant și pentru descrierea conectării, în sisteme, a elementelor fizice (mecanice, electrice, hidropneumatice) care prezintă în funcționarea lor doar două stări distincte.

Algebra Booleană (algebră logică binară, algebră logică bivalentă) operează pe o mulțime binară **B**:

$$\begin{aligned}
 B &= \{x \mid x = 0, 1\} \\
 0 &= \text{elementul nul} \\
 1 &= \text{elementul unitate (universal)}.
 \end{aligned}
 \tag{1.1}$$

Tabelul 1.1 Operatorii booleeni; definiție și simboluri grafice

OPERATORUL LOGIC	SIMBOL	TABELUL DE ADEVAR	Reprezentarea grafica conform standardului IEC/ANSI-91-1984																
			varianta veche	varianta noua															
Complementarea logica(negatia) NOT / NON	, —	<table border="1"> <tr> <td>x</td> <td>$\frac{x'}{x}$</td> </tr> <tr> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> </tr> </table>	x	$\frac{x'}{x}$	0	1	1	0											
x	$\frac{x'}{x}$																		
0	1																		
1	0																		
Conjunctia, Produsul logic AND / SI	\wedge \cap •	<table border="1"> <tr> <td>x</td> <td>y</td> <td>$\frac{x \cap y}{x \cdot y}$</td> </tr> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> </tr> </table>	x	y	$\frac{x \cap y}{x \cdot y}$	0	0	0	0	1	0	1	0	0	1	1	1		
x	y	$\frac{x \cap y}{x \cdot y}$																	
0	0	0																	
0	1	0																	
1	0	0																	
1	1	1																	
Disjunctia, Suma logica OR / SAU	\vee \cup +	<table border="1"> <tr> <td>x</td> <td>y</td> <td>$\frac{x \cup y}{x + y}$</td> </tr> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> </tr> </table>	x	y	$\frac{x \cup y}{x + y}$	0	0	0	0	1	1	1	0	1	1	1	1		
x	y	$\frac{x \cup y}{x + y}$																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	1																	

ANSI (American National Standard Institute)

În această carte elementele mulțimii binare reprezintă valorile logice de adevăr sau de fals sau cifrele sistemului de numerație în baza doi - **bit** (**binary digit** - cifră binară).

Există concepute și algebre definite pe mulțimi care conțin mai mult de două elemente, **algebre polivalente** – **logică polivalentă**, **logică cu n -valori**; cazuri în care mulțimea de definiție este formată din n numere întregi. O generalizare pentru logica cu n -valori este **logica fuzzy**, însă în logica fuzzy variabilele iau valori în mod continuu pe intervalul $[0,1]$. [Matei '93], [Cocan '01].

Definiția 1.1 Fie M o mulțime nevidă. O aplicație f definită pe M cu valori în M

$$f : M \rightarrow M$$

se numește **lege de compoziție internă**. \diamond

Algebra Booleană definește pe mulțimea B următoarele trei legi de compoziție internă (la care, obișnuit, ne vom referi și prin termenul de operator logic):

1. **Complementarea sau negația (NOT/NON)**;
2. **Conjunția sau produsul logic (AND/ȘI)**;
3. **Disjunția sau suma logică (OR/SAU)**.

Tabelul 1.2 Axiomele și teoremele algebrei Booleene

Denumirea	Forma cu operatorul produs (\cdot)	Forma cu operatorul sumă ($+$)
Axioma 1: Mulțimea $B = \{0, 1\}$ este închisă în raport cu operatorii $+$ și \cdot (Inchiderea)	$x \in B, y \in B \Rightarrow x \cdot y \in B$	$x \in B, y \in B \Rightarrow x + y \in B$
Axioma 2: Asociativitatea	$x \cdot (y \cdot z) = (x \cdot y) \cdot z$	$x + (y + z) = (x + y) + z$
Axioma 3: Comutativitatea	$x \cdot y = y \cdot x$	$x + y = y + x$
Axioma 4: Existența elementului neutru	$x \cdot 1 = 1 \cdot x = x$	$x + 0 = 0 + x = x$
Axioma 5: Distributivitatea	$x \cdot (y + z) = x \cdot y + x \cdot z$	$x + y \cdot z = (x + y) \cdot (x + z)$
Axioma 6: Existența complementului	$x \cdot \bar{x} = 0$	$x + \bar{x} = 1$
Teorema 1: Idempotența sau tautologia	$x \cdot x = x$	$x + x = x$
Teorema 2: Legea lui 0 și a lui 1	$x \cdot 0 = 0$	$x + 1 = 1$
Teorema 3: Dubla negație (Involuția)	$\bar{\bar{x}} = x$	$\bar{\bar{x}} = x$
Teorema 4: Absorbția Absorbția inversă	$x \cdot (x + y) = x$ $\bar{x} \cdot (x + y) = \bar{x} \cdot y$ $x \cdot (\bar{x} + y) = x \cdot y$	$x + x \cdot y = x$ $\bar{x} + x \cdot y = \bar{x} + y$ $x + \bar{x} \cdot y = x + y$
Teorema 5: Teorema lui De Morgan	$\overline{x \cdot y} = \bar{x} + \bar{y}$	$\overline{x + y} = \bar{x} \cdot \bar{y}$

În *Tabelul 1.1* sunt prezentate pentru fiecare lege de compoziție booleană aplicația definită sub forma unui tabel de adevăr precum și simbolurile grafice de reprezentare. Deși există recomandarea pentru utilizarea noilor reprezentări grafice s-a încetățenit și continuă folosirea vechilor reprezentări grafice (americane).

Definiția 1.2 O expresie Booleană $f(x_1, x_2, \dots, x_n, 0, 1, \cdot, +)$, compusă prin intermediul celor trei operatori AND, OR, NOT prezintă o **expresie duală** f^D care se obține din expresia lui f prin substituțiile următoare: $AND \rightarrow OR$, $OR \rightarrow AND$, $0 \rightarrow 1$, $1 \rightarrow 0$

$$f^D(x_1, x_2, \dots, x_n, 0, 1, \cdot, +) = f(x_1, x_2, \dots, x_n, 1, 0, +, \cdot) \quad (1.2)$$

◇

Dacă o axiomă, teoremă sau expresie booleană este adevărată atunci și forma sa duală este adevărată.

Axiomele și teoremele algebrei Booleene sunt prezentate, sistematic, în *Tabelul 1.2*. Pentru fiecare dintre acestea sunt expuse cele două forme, cea în formă produs și cea în formă sumă, fiecare fiind duala celeilalte. În acest tabel sunt șase axiome și cinci teoreme.

Corectitudinea unei expresii booleene se poate verifica analitic (prin utilizarea axiomelor și teoremelor din *Tabelul 1.2*) sau prin calcularea valorilor logice ale expresiilor din cele două părți ale semnelui egalității. Folosind aceste două modalități în continuare se va verifica corectitudinea expresiei teoremei absorbției (Teorema 4).

$x \cdot (x+y)$	$x+x \cdot y$	x	y	$x \cdot y$	$x+y$	$x+x \cdot y$	$x \cdot (x+y)$
↓ Axioma 5	↓ Axioma 4	0	0	0	0	0	0
$x \cdot x+x \cdot y$	$x \cdot 1+x \cdot y$	0	1	0	1	0	0
↓ Teorema 1	↓ Axioma 5	1	0	0	1	1	1
$x+x \cdot y$	$x \cdot (1+y)$	1	1	1	1	1	1
↓ Axioma 4	↓ Teorema 2	↑ = ↑					
$x \cdot 1+x \cdot y$	$x \cdot 1$	↑ = ↑					
↓ Axioma 5	↓ Axioma 4	↑ = ↑					
$x \cdot (1+y)$	x	↑ = ↑					
↓ Teorema 2	$x+x \cdot y=x$	↑ = ↑					
$x \cdot 1$		↑ = ↑					
↓ Axioma 4		↑ = ↑					
x		↑ = ↑					
$x \cdot (x+y)=x$		↑ = ↑					

Continuăm demonstrația analitică pentru variantele teoremei de absorbție inversă (Teorema 4), dar acum nu se mai indică succesiunea numărului axiomelor și teoremelor aplicate.

$$\begin{aligned}\bar{x} + y &= \bar{x} + y \cdot 1 = \bar{x} + y(\bar{x} + x) = \bar{x} \cdot 1 + y \cdot \bar{x} + y \cdot x = \bar{x} \cdot (1 + y) + y \cdot x = \bar{x} + x \cdot y \\ x + y &= x + y \cdot 1 = x + y(\bar{x} + x) = x \cdot 1 + y \cdot \bar{x} + y \cdot x = x \cdot (1 + y) + \bar{x} \cdot y = x + \bar{x} \cdot y\end{aligned}$$

1.1.2 Algebre polivalente

Algebra Booleană a devenit un suport formal pentru sistemele fizice care utilizează elemente cu două stări distincte. Algebra Booleană, care am introdus-o anterior și la care ne vom referi prin $\mathbf{B}(2)$, este cel mai simplu membru al unei familii de algebre Booleene $\mathbf{B}(q)$ bazate pe noțiunea abstractă de latică (o latică este o mulțime nevidă L înzestrată cu două operații “ \vee ”, “ \wedge ” care satisfac proprietățile de idempotență, comutativitate, asociativitate și absorbție). Astfel, se poate construi o algebră Booleană $B(q)$ pentru orice număr q care este o putere a lui doi, $q = 2^k$. Deci există familia de algebre Booleene $B(2)$, $B(4)$, $B(8)$, ..., $B(2^k)$. Pentru $k = 1$, $q = 2^1$ rezultă $B(2)$ definită pe $\{0, 1\}$ care este chiar algebra Booleană prezentată anterior. Pentru $k = 2$, $q = 2^2 = 4$ rezultă $B(4)$ definită pe mulțimea $\{0, a, b, 1\}$ cu următoarele tabele de definiție ale operatorilor: conjuncție, disjuncție și deplasarea ciclică.

\cdot	0	a	b	1	$+$	0	a	b	1	x	x'
0	0	0	0	0	0	0	a	b	1	0	a
a	0	a	0	a	a	a	a	1	1	a	b
b	0	0	b	b	b	b	1	b	1	b	1
1	0	a	b	1	1	1	1	1	1	1	0

Conjuncția
Disjuncția
Deplasarea ciclică

Dintre toate algebrele $B(q)$ numai $B(2)$ este **funcțional completă**, deci poate fi suport pentru implementarea sistemelor logice. O algebră este funcțional completă dacă pentru o funcție de un număr de variabile se generează doar o singură reprezentare/expresie.

Dezvoltarea tehnologiei electronice a dus la realizarea unor elemente care pot realiza mai multe stări distincte. Era normal, ca pentru elementele cu mai multe stări, să se găsească un suport formal cu valori multiple adică algebre polivalente, sau q -valente, mulțimea de definiție pentru aceste algebre fiind formată dintr-un număr de q elemente distincte. Construcția algebrelor polivalente a urmat două căi. Prima, a fost o **generalizare a operatorilor/(conectivi) booleeni** AND, OR și NOT spre operatori corespunzători – **conjuncția**, **disjuncția** și **deplasarea ciclică** – obținându-se algebrele Postiene (introduse de E.L. Post, 1921). A doua cale, dezvoltată de B.A. Bernstein (1928), a fost o **abordare prin algebra claselor de resturi**, operatorii fiind adunarea și înmulțirea modulo q .

O **algebră Postiană q -valentă**, $P(q)$, este definită pe mulțimea $\{0, 1, 2, \dots, q-1\}$, adică pe intervalul de numere întregi $[0, q-1]$, iar operatorii sunt definiți în felul următor:

- conjuncția: $x \cdot y = \min(x, y)$;
- disjuncția: $x + y = \max(x, y)$;
- deplasarea ciclică: $x' = x \oplus 1$ modulo q .

Pentru algebrele Postiene $P(2)$ și $P(4)$ rezultă următoarele tabele de adevăr ale celor trei operatori:

- $\mathbf{P}(2)$

·	0	1
0	0	0
1	0	1

Conjunția
binară

+	0	1
0	0	1
1	1	1

Disjunția
binară

x	x'	x''
0	1	0
1	0	1

Deplasarea
ciclică
binară

- $\mathbf{P}(4)$

·	0	1	2	3
0	0	0	0	0
1	0	1	1	1
2	0	1	2	2
3	0	1	2	3

Conjunția
cuaternară

+	0	1	2	3
0	0	1	2	3
1	1	1	2	3
2	2	2	2	3
3	3	3	3	3

Disjunția
cuaternară

x	x'	x''	x'''	x''''
0	1	2	3	0
1	2	3	0	1
2	3	0	1	2
3	0	1	2	3

Deplasarea ciclică
cuaternară

Rezultă o identitate între $B(2)$ și $P(2)$, ($\mathbf{B}(2) \equiv \mathbf{P}(2)$). Algebrele Postiene pot fi o replică pentru algebrele Booleene, dar operarea în aceste algebre, ca aplicații pentru funcțiile de comutație, devine dificilă pe măsură ce q are valori mai mari.

Cea de a doua cale de generalizare, dezvoltată de B.A. Bernstein, a generat o altă clasă de algebre q -valente care pot fi definite pentru oricare număr întreg prin q sau pentru un număr întreg putere a lui q . Mulțimea de definiție pentru o astfel de algebră este $\{0, 1, 2, \dots, q-1\}$, iar operatorii sunt operațiile aritmetice de adunare și de înmulțire modulo q . **Structurile algebrice definite pe clasele de resturi modulo q (q număr prim) sunt referite prin câmpuri Galois și sunt notate cu $GF(q)$.** Pentru $GF(3)$ tabelele de adevăr prin aplicarea operatorilor produs, \odot , și sumă, \oplus , modulo 3 sunt:

\odot	0	1	2
0	0	0	0
1	0	1	2
2	0	2	1

\oplus	0	1	2
0	0	1	2
1	1	2	0
2	2	0	1

Dintre structurile $GF(q)$ cea pentru $q = 2$, $GF(2)$ algebra modulo 2, denumită **algebră Reed-Muller**, prezintă interes ca suport formal în implementările unor algoritmi sau circuite de calcul sau de codificare. Operatorii algebrei Reed-Muller au următoarele tabele de adevăr:

\odot	0	1
0	0	0
1	0	1

\oplus	0	1
0	0	1
1	1	0

x	x'
0	1
1	0

Se observă că atât pentru algebra Booleană $B(2)$ cât și pentru algebra Reed-Muller, $GF(2)$, operatorii de înmulțire logică sunt identici ($\odot = \cdot$), la fel și operatorii de complementare. În schimb, diferă operatorii disjunție, aceștia fiind SAU INCLUSIV (sumă logică, $+$) în $B(2)$ și respectiv SAU EXCLUSIV (sumă aritmetică modulo

2, \oplus) în $GF(2)$. Această, aparent neînsemnată diferență, determină semnificative diferențe între cele două formalisme, ceea ce apare și în metodele de proiectare și implementare. Axiomele pe $GF(2)$ sunt:

1. Închiderea. $GF(2)$ este închisă în raport cu operatorii \odot și \oplus .	$A \in GF(2), B \in GF(2) \Rightarrow A \odot B \in GF(2),$ $A \oplus B \in GF(2)$
2. Asociativitatea.	$A \oplus (B \oplus C) = (A \oplus B) \oplus C = A \oplus B \oplus C$ $A \odot (B \odot C) = (A \odot B) \odot C = A \odot B \odot C$
3. Comutativitatea.	$A \oplus B = B \oplus A, A \odot B = B \odot A$
4. Distributivitatea.	$A \odot (B \oplus C) = A \odot B \oplus A \odot C$
5. Elementul neutru.	$A \oplus 0 = A, A \odot 1 = A$

Din prezentarea acestor proprietăți apare similaritatea dintre $GF(2)$ cu algebra numerelor reale (care este definită pe un câmp infinit). Dar următoarea axiomă relevă o proprietate diferită între aceste două algebre care rezultă din natura aritmeticii modulo 2.

6. Existența inversului.

$$A \oplus A = 0, A \odot A = A$$

Din ultima axiomă a algebrei $GF(2)$ rezultă că $A = -A$, adică fiecare element este egal cu inversul său; aceasta înseamnă că **adunarea și scăderea sunt identice în $GF(2)$** , ceea ce este diferit față de adunarea aritmetică din algebra numerelor reale. Folosind această axiomă se deduce: dacă $A \oplus B = C$ atunci $A = C \oplus B$, $B = A \oplus C$ și $A \oplus B \oplus C = 0$.

Se pot duce relații pentru exprimarea operatorilor din $B(2)$ prin cei din $GF(2)$

$$\begin{aligned} A \cdot B &= A \odot B \\ A + B &= A \odot B \oplus A \oplus B \\ \bar{A} &= A \oplus 1 \end{aligned} \tag{1.3-a}$$

care se pot demonstra în felul următor. Se consideră expresia pentru sumă modulo doi $A \oplus B = A \cdot \bar{B} + \bar{A} \cdot B$ (a se vedea funcția $f_6(x_1, x_0)$ în 1.1.3)

$$\begin{aligned} A \oplus 1 &= A \cdot \bar{1} + \bar{A} \cdot 1 = A \cdot 0 + \bar{A} = \bar{A} \\ A + B &= \overline{\bar{A} + \bar{B}} = \overline{\bar{A} \cdot \bar{B}} = ((A \oplus 1) \odot (B \oplus 1)) \oplus 1 \\ &= (A \odot B \oplus 1 \odot B \oplus A \odot 1 \oplus 1 \odot 1) \oplus 1 = (A \odot B \oplus B \oplus A \oplus 1) \oplus 1 \\ &= A \odot B \oplus B \oplus A \oplus 1 \oplus 1 = A \odot B \oplus B \oplus A \end{aligned}$$

Iar pentru exprimarea operatorilor din $GF(2)$ prin cei din $B(2)$ există relațiile

$$\begin{aligned} A \odot B &= A \cdot B \\ A \oplus B &= A \cdot \bar{B} + \bar{A} \cdot B \\ A \oplus 1 &= \bar{A} \end{aligned} \tag{1.3-b}$$

Relațiile 1.3 indică modalități de utilizare atât a formalismului din $GF(2)$ cât și a celui din $B(2)$ pentru implementarea sistemelor în funcție de suportul fizic (circuistica) disponibilă.

1.1.3 Funcții Booleene

Fie $B(2) = (\{0, 1\}, \cdot, +, -)$ algebra Booleană binară. Un cuvânt binar este o succesiune de biți; un cuvânt este caracterizat prin lungimea sa, adică de numărul de biți din succesiune.

Definiția 1.3 Vom numi o **configurație binară** de n biți, sau cuvânt binar cu lungimea de n biți, un element al mulțimii $\{0, 1\}^n$. \diamond

Cu doi biți se pot forma patru cuvinte distincte cu lungimea de doi biți (00, 01, 10, 11), cu trei biți se pot forma opt cuvinte distincte cu lungimea de trei biți (000, 001, 010, 011, 100, 101, 110, 111), iar cu n biți se pot forma 2^n cuvinte distincte fiecare cu lungimea de n biți; deci mulțimea $\{0, 1\}^n$ este constituită din 2^n cuvinte distincte cu lungimea de n biți.

Definiția 1.4 O funcție Booleană¹, f , cu n intrări și m ieșiri este o aplicație

$$f : \{0, 1\}^n \rightarrow \{0, 1\}^m \quad (1.4)$$

cu domeniul de definiție în $X = \{0, 1\}^n$ și cu domeniul de valori în $Y \subseteq \{0, 1\}^m$. \diamond

Relația 1.4, în cazul când funcția logică are o singură ieșire, $m = 1$, cuvântul de ieșire are lungimea de un bit, se retranscrie sub forma:

$$f : \{0, 1\}^n \rightarrow \{0, 1\}^1 \quad (1.5)$$

Teoretic, funcția logică cu m ieșiri se poate construi din m aplicații de forma 1.5 conectate în paralel. O funcție logică cu numărul de ordine i dintr-o familie de funcții logice de n variabile, definită conform relației 1.4, va fi notată sub forma $f_i(x_{n-1}, x_{n-2}, \dots, x_1, x_0)$ sau sub forma f_i^n . În acest capitol se vor studia doar funcțiile cu o singură ieșire.

Funcția logică de zero variabile. Domeniul de definiție pentru funcția de zero variabile este mulțimea vidă, $\{0, 1\}^0$, iar domeniul de valori este $\{0, 1\}$. Rezultă că pot exista două funcții notate cu f_0^0 și f_1^0 care generează pe ieșire cele două valori din mulțimea $\{0, 1\}$

$$\begin{aligned} f_0^0 &= 0 \\ f_1^0 &= 1 \end{aligned} \quad (1.6)$$

De fapt, putem spune că aceste funcții sunt identice cu două constante. Într-un sistem digital cele două constante pot fi reprezentate fizic prin două tensiuni fixe: tensiunea de alimentare (V_{DD} , V_{CC}) și tensiunea de masă V_{SS} sau 0V (liniile/barele de alimentare ale circuitului).

Funcții logice de o singură variabilă. Configurațiile distincte de un singur bit pe mulțimea de definiție $\{0, 1\}^1$ sunt cei doi biți 1 și 0. Deci funcția $y = f(x)$, pentru fiecare valoare binară atribuită variabilei x , poate lua una din cele două valori binare $y = 1$ sau $y = 0$. Cu cele două valori posibile pentru y se pot forma patru cuvinte diferite, deci pentru o singură variabilă există patru funcții logice distincte: f_0^1 , f_1^1 , f_2^1 și f_3^1 reprezentate în tabelul din Figura 1.1.

¹Termenul de funcție Booleană, în această carte, este sinonim cu funcție logică.




Figura 1.1 Funcțiile de o singură variabilă: a) tabelul funcțiilor de o variabilă; b) f_0^1 , funcția zero (conectarea la masă); c) f_2^1 , funcția inversor (circuitul inversor); d) f_1^1 , funcția identitate (driver, buffer); e) f_3^1 , funcția tautologie (conectarea la tensiunea de alimentare).

1. Funcția zero $f_0(x) = 0$. Aceasta generează valoarea 0 indiferent de valoarea alocată variabilei x . Într-un sistem nu se va calcula niciodată funcția zero deoarece valoarea acestei funcții există, fizic punctul respectiv se leagă la tensiunea de masă; evident f_0^1 și f_0^0 au același efect adică valoarea constantă 0.

2. Funcția identitate, $f_1(x) = x$. Logic, această funcție pare a fi fără utilitate; dar, practic, această funcție este foarte utilizată sub denumirea de **driver** sau **buffer** și într-un sistem fizic are o acțiune de a aduce/întări la anumite valori normale semnalul electric care este suport pentru variabila x . Aceste circuite care nu realizează o funcție logică ci doar au rol de "întărire" a semnalului electric sunt referite prin circuit buffer sau circuit driver respectiv buffer sau driver.

3. Funcția negație (NOT), $f_2(x) = \bar{x}$. De fapt, acesta este operatorul de complementare din *Tabelul 1.1*. Putem interpreta aspectul logic sau aritmetic al acțiunii acestei funcții. Logic, funcția negație aplicată va substitui adevărul cu fals și falsul cu adevăr. Aritmetic, este un incrementor sau decrementor pentru numărarea în baza doi (atât la numărare în sens crescător (direct) cât și în sens descrescător (invers), trecerea între două numere consecutive se face prin modificarea bitului cel mai puțin semnificativ, **LSB** (**L**east **S**ignificant **B**it), din unu în zero sau din zero în unu, vezi Figura 2.17-a și 2.17-b). Suportul fizic pentru implementarea acestei funcții este elementul inversor.

4. Funcția tautologie, $f_3(x) = 1$. Această funcție generează valoarea 1 indiferent de valoarea alocată variabilei x . Într-un sistem nu se va calcula niciodată această funcție deoarece valoarea sa există, fizic punctul respectiv se leagă la tensiunea de alimentare V_{DD}/V_{CC} ; evident f_3^1 și f_1^0 au același efect.

Funcții de două variabile. La o funcție de două variabile $f(x_1, x_0)$ mulțimea de definiție, $\{0, 1\}^2$, este compusă din cele patru cuvinte de intrare de doi biți. Pentru cele patru cuvinte de intrare se obțin pentru funcție patru valori binare, dar cu cele patru valori binare se pot obține $4^2 = 16$ cuvinte, deci, în total există 16 funcții diferite de două variabile care sunt prezentate în tabelul din Figura 1.2-a.

Aceste funcții au anumite denumiri care exprimă acțiunea realizată:

1. $f_0(x_1, x_0) = 0$, funcția zero. Acțiunea sa este identică cu a celor două funcții f_0^0, f_0^1 .

x_1	x_2	f_0^2	f_1^2	f_2^2	f_3^2	f_4^2	f_5^2	f_6^2	f_7^2	f_8^2	f_9^2	f_{10}^2	f_{11}^2	f_{12}^2	f_{13}^2	f_{14}^2	f_{15}^2
0	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
0	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	0	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	1	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1

a)







Figura 1.2 Funcții de două variabile: a) tabelul funcțiilor de două variabile; b) simbolul grafic pentru funcția XOR, f_6^2 ; c) simbolul grafic pentru funcția NAND, f_7^2 ; d) simbolul grafic pentru funcția NXOR, f_9^2 ; e) simbolul grafic pentru funcția NOR, f_{11}^2 .

2. $f_1(x_1, x_0) = \overline{x_1 + x_0}$, funcția SAU-NEGAT/NOT-OR/NOR cu reprezentarea grafică din Figura 1.2-e. Se observă că valorile funcției rezultă prin negarea valorilor obținute cu operatorul OR (*Tabelul 1.1*).

3. $f_2(x_1, x_0) = \overline{x_1} \cdot x_0$, funcția negarea implicației inverse; circuitul interdicție (inhibare).

4. $f_3(x_1, x_0) = \overline{x_1}$, negarea lui x_1 .

5. $f_4(x_1, x_0) = x_1 \cdot \overline{x_0}$, funcția negarea implicației directe; circuitul interdicție (inhibare).

6. $f_5(x_1, x_0) = \overline{x_0}$, negarea lui x_0 .

7. $f_6(x_1, x_0) = x_1 \cdot \overline{x_0} + \overline{x_1} \cdot x_0$, funcția negarea coincidenței, SAU-EXCLUSIV/XOR cu simbolul grafic de reprezentare în Figura 1.2-b și cu structura de implementare în Figura 1.3-a. Acțiunea acestei funcții poate fi interpretată în trei modalități.

Prima, se observă că asupra celor două valori binare ale variabilelor x_1 și x_0 funcția operează ca un **sumator modulo 2** ($0 \oplus 0 = 0$, $0 \oplus 1 = 1$, $1 \oplus 0 = 1$, $1 \oplus 1 = 0$) de unde și notația consacrată $f_6(x_1, x_0) = x_1 \oplus x_0$. O altă variantă echivalentă de exprimare se obține în felul următor: $x_1 \oplus x_0 = x_1 \cdot \overline{x_0} + \overline{x_1} \cdot x_0 = x_1 \cdot \overline{x_0} + x_0 \cdot \overline{x_0} + \overline{x_1} \cdot x_0 + x_1 \cdot \overline{x_1} = \overline{x_0} \cdot (x_1 + x_0) + \overline{x_1} \cdot (x_1 + x_0) = (x_1 + x_0)(\overline{x_1} + \overline{x_0}) = (x_1 + x_0) \cdot (\overline{x_1 \cdot x_0})$.

A doua interpretare este cea de **inversor comandat**, relațiile 1.3. Dacă una din variabile este 1 atunci valoarea funcției va fi egală cu negata celeilalte variabile de intrare; $f_6(x_1, 1) = x_1 \oplus 1 = \overline{x_1}$.

A treia interpretare este cea de **negarea coincidenței**, adică **anticoincidență**

(și invers, negarea anticoincidenței este coincidența, adică $\overline{x_1 \oplus x_0}$). Rezultă că se poate realiza foarte ușor un circuit pentru coincidența a două cuvinte de doi biți x_1x_0, y_1y_0 raționând în felul următor: cuvintele coincid când nu este adevărată anticoincidența pentru biții de rangul unu x_1, y_1 SI nu este adevărată anticoincidența pentru biții de rangul zero x_0, y_0 ; deci relația de coincidență este $\overline{(x_1 \oplus y_1) \cdot (x_0 \oplus y_0)} = \overline{(x_1 \oplus y_1) + (x_0 \oplus y_0)}$. Reprezentarea acestui mod de implementare a relației de coincidență este dată în Figura 1.3-c.

8. $f_7(x_1, x_0) = \overline{x_1 \cdot x_0}$, funcția SI-NEGAT/NOT-AND/NAND, cu simbolul grafic de reprezentare din Figura 1.2-c. Se observă că valorile funcției rezultă prin negarea valorilor obținute cu operatorul AND (Tabelul 1.1).

9. $f_8(x_1, x_0) = x_1 \cdot x_0$, funcția conjuncție, produsul logic AND, SI.

10. $f_9(x_1, x_0) = \overline{x_1} \cdot \overline{x_0} + x_1 \cdot x_0$, $f_9(x_1, x_0) = \overline{x_1 \oplus x_0}$, funcția coincidență, SAU-EXCLUSIV NEGAT/NXOR cu simbolul grafic de reprezentare în Figura 1.2-d și cu structurarea ca în Figura 1.3-b. Implementarea circuitului de coincidență a două cuvinte de doi biți x_1x_0 și y_1y_0 este prezentată în Figura 1.3-d; $\overline{(x_1 \oplus y_1) \cdot (x_0 \oplus y_0)}$.

11. $f_{10}(x_1, x_0) = x_0$, funcția ce nu depinde de x_1 .

12. $f_{11}(x_1, x_0) = x_1 + \overline{x_0}$, funcția implicație directă.

13. $f_{12}(x_1, x_0) = x_1$, funcția ce nu depinde de x_0 .

14. $f_{13}(x_1, x_0) = \overline{x_1} + x_0$, funcția implicație inversă.

15. $f_{14}(x_1, x_0) = x_1 + x_0$, funcția conjuncție, sumă logică OR, SAU.

16. $f_{15}(x_1, x_0) = 1$, funcția tautologie, acțiunea sa este identică cu ale funcțiilor f_1^0, f_3^1 .

Funcții de trei variabile. Pentru funcțiile de trei variabile $f(x_2, x_1, x_0)$ mulțimea de definiție, $\{0, 1\}^3$, este compusă din opt ($2^3 = 8$) cuvinte binare de 3 biți, pentru fiecare din aceste cuvinte funcția poate avea o valoare binară 0 sau 1. Cu opt valori binare pot fi definite 2^8 funcții diferite. Modul de formare al funcțiilor de trei variabile $f_i^3, i = 0, 1, \dots, 255$ rezultă din Tabelul 1.3. Indicele i , care identifică




Figura 1.3 Funcțiile XOR și NXOR: a,b) structura circuitelor XOR, respectiv NXOR; c,d) circuite de coincidență cu XOR și NXOR.

funcția f_i^3 , este corespondentul zecimal al numărului binar de 8 biți format cu valorile binare ale funcției. De exemplu funcția f_{187} are următoarele valori binare 1101 1101, deoarece $187|_{10} = 1101\ 1101|_2$. Bitul cel mai semnificativ, **MSB** (**M**ost **S**ignificant **B**it), din cuvântul valorilor funcției, corespunde configurației de intrare $x_2x_1x_0 = 111$, iar **LSB** corespunde configurației de intrare $x_2x_1x_0 = 000$.

Utilitatea tuturor funcțiilor f_i^3 pentru implementarea sistemelor logice este discutabilă deoarece, 16 dintre aceste funcții sunt echivalentul funcțiilor f_i^2 iar unele din cele rămase pot fi compuse prin intermediul altor funcții de două variabile. În general, pentru implementarea sistemelor logice sunt utilizate doar câteva din funcțiile expuse pentru cazul $n = 2$.

Pentru n variabile numărul funcțiilor logice distincte este $2^{(2^n)}$; ceea ce determină pentru $n = 4 \rightarrow 2^{16} = 65536$ funcții, iar pentru $n = 5 \rightarrow 2^{32} = 4294967296$ funcții(!).

Definiția 1.5 Un **sistem complet de funcții Booleene** este un set minimal de funcții Booleene cu ajutorul cărora se poate exprima orice funcție Booleană. \diamond

În paragraful 1.1.1 s-au definit cele trei legi de compoziție pe mulțimea \mathbf{B} . Cu ajutorul celor trei operatori NOT, AND și OR poate fi exprimată oricare funcție logică, deci acești operatori formează un sistem complet.

Al doilea set de operatori care pot constitui un sistem complet este perechea NOT și AND. Acest set poate fi substituit numai cu o singură funcție, funcția $f_7(x_1, x_0) = \overline{(x_1 \cdot x_0)}$, adică operatorul NAND, deoarece operatorul NOT apare ca un NAND de aceeași variabilă $\overline{(x \cdot x)} = \bar{x}$, iar operatorul AND rezultă ca un NAND negat, $\overline{\overline{(x_1 \cdot x_0)}} = x_1 \cdot x_0$.

Al treilea set de operatori OR și NOT formează de asemenea un sistem complet. Și această pereche de operatori poate fi substituită numai cu o singură funcție, funcția $f_2(x_1, x_0) = \overline{x_1 + x_0}$, care este operatorul NOR. Deoarece NOR este un OR negat se poate obține ușor OR prin negarea NOR-ului, $\overline{\overline{(x_1 + x_0)}} = x_1 + x_0$, iar NOT-ul este

Tabelul 1.3 Funcții logice de trei variabile

x_2	x_1	x_0	f_0^3	f_1^3	f_2^3	f_{17}^3	f_{187}^3	f_{255}^3
0	0	0	0	1	0	1	1	1
0	0	1	0	0	1	0	0	1
0	1	0	0	0	0	0	1	1
0	1	1	0	0	0	0	1	1
1	0	0	0	0	0	1	1	1
1	0	1	0	0	0	0	0	1
1	1	0	0	0	0	0	1	1
1	1	1	0	0	0	0	1	1

$17|_{10} = 0001001|_2$ $187|_{10} = 10111011|_2$

identic cu NOR-ul aplicat aceleiași variabile $\overline{(x + x)} = \bar{x}$.

În Tabelul 1.4 sunt modelați operatorii NOT, AND, OR, NAND și NOR fie numai cu NAND, fie numai cu NOR. Apare, deci, posibilitatea ca un sistem logic să poată fi realizat doar cu un singur operator. Consecința practică a acestei observații este enormă prin faptul că implementarea unui sistem se poate obține prin replicarea aceluiași operator (aceleiași tip de circuit), în consecință prețul de cost scade foarte mult și siguranța în funcționare crește.

Există circuite integrate, produse de turnătoria de siliciu, dar încă neterminate, care conțin un singur (sau două) circuite logice elementare într-un număr foarte mare, referite ca arie de porți logice (gate-array, vezi secțiunea 4.3). Pe o astfel de arie de porți logice utilizatorul își poate realiza sistemul pentru aplicația sa prin proiectarea doar a conexiunilor între un număr de circuite logice elementare. Apoi, turnătoria de siliciu termină circuitul integrat, prin realizarea conexiunilor proiectate de utilizator, rezultând astfel un circuit cu multe avantaje, la a cărui construcție a participat atât utilizatorul (custom) cât și turnătoria de siliciu; sistem referit ca fiind o proiectare de tip semi-custom.

1.1.4 Forme canonice

Definiția 1.4 exprimă noțiunea de funcție logică de n variabile. Cu cele n variabile se pot compune, prin intermediul operatorilor AND, OR și NOT, termenii funcției și la fel tot cu acești operatori pot fi incluși termenii în cadrul funcției. În consecință, un termen al unei funcții logice poate avea variabile negate sau nenegate (NOT), care pot fi însumate logic (OR) sau înmulțite logic (AND).

Definiția 1.6 Termenul canonic produs este produsul logic a tuturor celor n variabile ale funcției, negate sau nenegate. Termenul canonic produs este referit ca **minterm**. \diamond

Exemplu de termen canonic produs pentru $n = 3$ poate fi $x_2 \cdot \bar{x}_1 \cdot x_0$. Un termen canonic produs nu poate fi format din mai mult de n factori (variabile). Dacă ar avea mai mult de n factori atunci ar însemna că una sau mai multe variabile ar intra în produsul logic atât negate cât și nenegate ceea ce, conform axiomei de existență a complementului $x \cdot \bar{x} = 0$, Tabelul 1.2, ar însemna că termenul se reduce la constanta

Tabelul 1.4 Modelarea operatorilor logici pe bază de NAND sau NOR

Operatorul logic modelat cu poarta:	NOT \bar{A}	AND $A \cdot B$	OR $A + B$	NAND $\overline{A \cdot B}$	NOR $\overline{A + B}$
NAND $\overline{A \cdot B}$	$\bar{A} = \bar{A} \cdot \bar{A}$	$A \cdot B = \overline{\overline{A \cdot B}}$	$A + B = \overline{\overline{A + B}}$	$\overline{A \cdot B} = \overline{A \cdot B}$	$\overline{A + B} = \overline{\overline{\overline{A + B}}}$
NOR $\overline{A + B}$	$\bar{A} = \overline{A + A}$	$A \cdot B = \overline{\overline{A + B}}$	$A + B = \overline{\overline{A + B}}$	$\overline{A \cdot B} = \overline{\overline{\overline{A \cdot B}}}$	$\overline{A + B} = \overline{A + B}$

Tabelul 1.5 Codificarea termenilor canonici produs și sumă ($n=3$)

i	Valoarea variabilelor			Mintermul și codul P_i	Maxtermul și codul S_i
	x_2	x_1	x_0		
0	0	0	0	$\bar{x}_2\bar{x}_1\bar{x}_0 = P_0$	$x_2+x_1+x_0 = S_0$
1	0	0	1	$\bar{x}_2\bar{x}_1x_0 = P_1$	$x_2+x_1+\bar{x}_0 = S_1$
2	0	1	0	$\bar{x}_2x_1\bar{x}_0 = P_2$	$x_2+\bar{x}_1+x_0 = S_2$
3	0	1	1	$\bar{x}_2x_1x_0 = P_3$	$x_2+\bar{x}_1+\bar{x}_0 = S_3$
4	1	0	0	$x_2\bar{x}_1\bar{x}_0 = P_4$	$\bar{x}_2+x_1+x_0 = S_4$
5	1	0	1	$x_2\bar{x}_1x_0 = P_5$	$\bar{x}_2+x_1+\bar{x}_0 = S_5$
6	1	1	0	$x_2x_1\bar{x}_0 = P_6$	$\bar{x}_2+\bar{x}_1+x_0 = S_6$
7	1	1	1	$x_2x_1x_0 = P_7$	$x_2+\bar{x}_1+\bar{x}_0 = S_7$

0. Un termen produs se notează prin P_i . Numărul tuturor termenilor produs P_i este 2^n , deci $i = 0, 1, 2, \dots, 2^n - 1$.

Dar cum se codifică un minterm prin simbolul P_i ? Se va exemplifica pentru cazul $n = 3$. Un termen canonic produs are valoarea logică 1 numai atunci când toți factorii săi au valoarea logică 1. Pentru exemplul anterior de termen produs $x_2 \cdot \bar{x}_1 \cdot x_0$, cu valoarea logică 1, rezultă o unică configurație de valori: $x_2 = 1, x_1 = 0, x_0 = 1$. Cuvântul binar format din valorile variabilelor este 101, care este numărul cinci în zecimal, reprezentat în codul de numerație binar natural. Deci, iată că mintermul $x_2 \cdot \bar{x}_1 \cdot x_0$ poate fi codificat prin litera P cu indicele 5, adică P_5 ; dar această codificare trebuie să fie o aplicație bijectivă deci și trecerea inversă de la codul P_i la exprimarea ca produs logic canonic a mintermului trebuie să fie unică. De exemplu, trecerea de la termenul canonic produs P_6 la mintermul corespunzător se face în felul următor: $6|_{10} = 110|_2 \rightarrow x_2 \cdot x_1 \cdot \bar{x}_0$.

Rezultă următoarea regulă de codificare a termenilor canonici produs: pentru reprezentarea unui minterm prin simbolul P_i variabilelor negate li se atribuie valoarea zero, iar variabilelor nenegate li se atribuie valoarea unu. Este corectă și reciproca, în cuvântul de cod P_i pentru un bit cu valoarea unu corespunde în produsul logic canonic o variabilă nenegată iar pentru un bit cu valoarea zero corespunde o variabilă negată. Aplicând această regulă pentru funcția de trei variabile se pot scrie relațiile din Tabelul 1.5.

Definiția 1.7 Termenul canonic sumă este suma logică a tuturor celor n variabile ale funcției, negate sau nenegate. Termenul canonic sumă este referit ca **maxterm**. \diamond

Pentru o funcție de trei variabile ($n = 3$) ca un exemplu de termen canonic sumă poate fi acesta $\bar{x}_2 + x_1 + \bar{x}_0$. La fel, ca și la termenul canonic produs, un termen canonic sumă nu poate fi compus din mai mult de n variabile, în caz contrar în termen ar exista suma $x + \bar{x} = 1$, deci valoarea termenului ar fi egală cu constanta 1. Numărul total de termeni canonici sumă este 2^n iar codificarea se face prin simbolul S_i .

Termenul canonic sumă $\bar{x}_2 + x_1 + \bar{x}_0$ are valoarea logică zero numai atunci când

fiecare termen al sumei are valoarea zero, adică $x_2 = 1$, $x_1 = 0$, $x_0 = 1$. Rezultă indicele i al simbolului S_i ca fiind egal cu numărul zecimal ce este reprezentat în binar de cuvântul format din valorile celor trei variabile adică $101|_2 = 5|_{10}$, deci S_5 . Trecerea inversă, de exemplu de la S_6 la maxtermul corespunzător, se face în felul următor $6|_{10} = 110|_2 \rightarrow \bar{x}_2 + \bar{x}_1 + x_0$.

Rezultă următoarea regulă de codificare a termenilor canonici sumă pentru reprezentarea unui maxterm prin simbolul S_i : variabilelor negate li se atribuie valoarea unu, iar variabilelor nenegate li se atribuie valoarea zero. Este corectă și reciproca, în cuvântul de cod pentru un bit cu valoarea unu corespunde în sumă logică canonică o variabilă negată iar pentru valoarea zero corespunde o variabilă nenegată. Conform acestei reguli de codificare pentru $n = 3$ se pot scrie relațiile din *Tabelul 1.5*.

Se observă că, pentru codificare, la aceeași variabilă nenegată se atribuie valoarea 1 în minterm și 0 în maxterm și pentru aceeași variabilă negată se atribuie valoarea 0 în minterm și 1 în maxterm. Iar pentru trecerea inversă, de la cod la expresia logică, unui bit 1 în cuvântul de cod îi corespunde o variabilă nenegată în minterm și o variabilă negată în maxterm și invers pentru bitul 0. Ca o consecință, din aceste reguli de codificare, se pot demonstra următoarele relații:

$$S_i = \bar{P}_i; \quad P_i = \bar{S}_i \quad (1.7)$$

adică termenul canonic sumă se obține prin negarea termenului canonic produs și invers.

La fel, pentru $i \neq j$, $i, j = 0, 1, 2, \dots, 2^n - 1$, se pot demonstra relațiile:

$$P_i \cdot P_j = 0; \quad S_i + S_j = 1 \quad (1.8)$$

(pe baza $x + \bar{x} = 1$, $x \cdot \bar{x} = 0$, Axioma 6).

Valoarea unui termen P_i , respectiv S_i se poate modifica prin intermediul unui coeficient binar $d_i \in \{0, 1\}$ în felul următor:

$$a) \quad d_i \cdot P_i = \begin{cases} P_i & \text{dacă } d_i = 1 \\ 0 & \text{dacă } d_i = 0 \end{cases} \quad (1.9-a)$$

$$b) \quad d_i + S_i = \begin{cases} S_i & \text{dacă } d_i = 0 \\ 0 & \text{dacă } d_i = 1 \end{cases} \quad (1.9-b)$$

Definiția 1.8 Forma canonică normală disjunctivă, FCND, a unei funcții de n variabile este suma logică a tuturor termenilor de forma 1.9-a. \diamond

$$f(x_{n-1}, x_{n-2}, \dots, x_1, x_0) = \sum_{i=0}^{2^n-1} d_i \cdot P_i \quad (1.10)$$

Definiția 1.9 Forma canonică normală conjunctivă, FCNC, a unei funcții de n variabile este produsul logic a tuturor termenilor de forma 1.9-b. \diamond

$$f(x_{n-1}, x_{n-2}, \dots, x_1, x_0) = \prod_{i=0}^{2^n-1} (d_i + S_i) \quad (1.11)$$

Definiția 1.10 Forma normală disjunctivă, FND, a unei funcții de n variabile este o sumă numai de mintermi ai căror coeficienți $d_i = 1$ \diamond

Forma FND se obține din FCND prin eliminarea mintermilor ai căror coeficienți au valoarea $d_i = 0$. Pentru exprimarea FND se introduce o reprezentare simbolică, sub forma unei liste

$$f(x_{n-1}, x_{n-2}, \dots, x_1, x_0) = \sum_{i=0}^{2^n-1} (d_0, d_1, \dots, d_{2^n-2}, d_{2^n-1}) \quad (1.12)$$

care conține doar indicii acelor coeficienți ai funcției care au valoare $d_i = 1$. De exemplu, pentru o funcție de patru variabile:

$$f(x_3, x_2, x_1, x_0) = \sum_{i=0}^{15} (0, 3, 4, 5, 8, 9, 12, 14, 15)$$

această listă enumeră doar indicii coeficienților binari $d_0 = 1$, $d_3 = 1$, $d_4 = 1$, $d_5 = 1$, $d_8 = 1$, $d_9 = 1$, $d_{12} = 1$, $d_{14} = 1$ și $d_{15} = 1$.

Definiția 1.11 Forma normală conjunctivă, FNC, a unei funcții de n variabile este un produs numai de maxtermi ai căror coeficienți $d_i = 0$. \diamond

Forma FNC se obține din FCNC prin eliminarea maxtermilor ai căror coeficienți $d_i = 1$. Pentru exprimarea FNC se introduce o reprezentare simbolică sub forma unei liste

$$f(x_{n-1}, x_{n-2}, \dots, x_1, x_0) = \prod_{i=0}^{2^n-1} (d_0, d_1, \dots, d_{2^n-2}, d_{2^n-1}) \quad (1.13)$$

care conține doar indicii acelor coeficienți ai funcției care au valoarea $d_i = 0$. Luând ca exemplificare funcția dată la relația 1.12 de data aceasta lista va fi

$$f(x_3, x_2, x_1, x_0) = \prod_{i=0}^{15} (1, 2, 6, 7, 10, 11, 13),$$

adică sunt enumerați doar indicii coeficienților binari care au valoarea zero.

Uneori este avantajos să se lucreze cu negata formei normale conjunctive sau cu negata formei normale disjunctive ale funcției care pot fi exprimate respectiv sub formele

$$\text{a) } \bar{f}(x_{n-1}, x_{n-2}, \dots, x_1, x_0) = \prod_{i=0}^{2^n-1} (\bar{d}_i + S_i) \quad (1.14\text{-a})$$

$$\text{b) } \bar{f}(x_{n-1}, x_{n-2}, \dots, x_1, x_0) = \sum_{i=0}^{2^n-1} (\bar{d}_i \cdot P_i) \quad (1.14\text{-b})$$

Aceste forme de scriere se pot obține pornind de la relațiile 1.10 și 1.11, prin negarea ambelor părți, apoi aplicarea teoremei lui DeMorgan și ținând cont de relațiile 1.7, în felul următor:

$$\begin{aligned}\bar{f}(x_{n-1}, x_{n-2}, \dots, x_1, x_0) &= \overline{\sum_{i=0}^{2^n-1} (d_i \cdot P_i)} = \prod_{i=0}^{2^n-1} (\bar{d}_i + \bar{P}_i) = \prod_{i=0}^{2^n-1} (\bar{d}_i + S_i) \\ \bar{f}(x_{n-1}, x_{n-2}, \dots, x_1, x_0) &= \prod_{i=0}^{2^n-1} (d_i + S_i) = \sum_{i=0}^{2^n-1} (\bar{d}_i \cdot \bar{S}_i) = \sum_{i=0}^{2^n-1} (\bar{d}_i \cdot P_i)\end{aligned}$$

Aceste exprimări se pot deduce și prin raționament din relațiile 1.10 și 1.11. Din FCND se obține FND dacă se consideră numai termenii canonici produs care au valoarea 1, relația 1.12, respectiv din FCNC se obține FNC, relația 1.13, dacă se consideră numai termenii canonici sumă care au valoarea 0. Sub forma FND funcția are valoarea 1 pentru suma tuturor termenilor canonici care au coeficienții $d_i = 1$ și are valoarea 0 pentru suma tuturor termenilor canonici care au coeficienții $d_i = 0$. Evident că funcția negată \bar{f} va avea valoarea 1 pentru suma tuturor acelor termeni canonici care produc valoarea 0 pentru f , adică pentru acei coeficienți d_i care sunt 0; respectiv funcția negată \bar{f} va avea valoarea 0 pentru suma tuturor acelor termeni canonici care produc valoarea 1 pentru f , adică pentru acei coeficienți $d_i = 1$. Deci funcția negată \bar{f} poate fi scrisă ca o formă FND, relația 1.14-b, de acei termeni produs pentru care $\bar{d}_i = 1$, adică pentru acei coeficienți d_i care au valoarea 0 la scrierea funcției f sub formă FND. Același raționament se poate face și pentru forma FNC, adică se scrie funcția f pentru coeficienții d_i care au valoarea 0 iar funcția \bar{f} , relația 1.14-a, pentru coeficienții care au valoarea 1, adică $\bar{d}_i = 0$.

O modalitate uzuală de definire a unei funcții logice este cea prin tabelul de adevăr.

Definiția 1.12 Tabelul de adevăr este un tabel care în prima coloană din stânga, coloana de intrare, listează toate configurațiile de valori ale variabilelor de intrare $X = \{0, 1\}^n$, iar în următoarele coloane, coloane de ieșire, sunt listate valorile, din $Y \subseteq \{0, 1\}$, corespunzătoare ieșirilor. \diamond

Astfel de tabele de adevăr au fost prezentate inițial în *Tabelul 1.1* pentru introducerea operatorilor booleeni NOT, AND, OR iar apoi în Figurile 1.1, 1.2 și *Tabelul 1.2*, respectiv pentru funcțiile logice de una, două și trei variabile.

Exemplul 1.1 Pentru o celulă sumator complet să se deducă funcția logică sumă, s_i și funcția logică pentru transferul următor, C_i .

Soluție. În secțiunea 2.5.2 se va analiza sumarea a două cuvinte binare cu lungimea de n biți $A = A_{n-1}A_{n-2} \dots A_i \dots A_1A_0$ și $B = B_{n-1}B_{n-2} \dots B_i \dots B_1B_0$. Operația de sumare a celor două cuvinte se realizează pentru fiecare pereche de biți (A_i, B_i) începând cu perechea $i = 0$, de rangul cel mai puțin semnificativ, (2^0) , până la perechea $i = n-1$, de rangul cel mai semnificativ, (2^{n-1}) . Pentru fiecare rang această sumare este efectuată cu o celulă sumator complet. O celulă sumator complet pentru rangul i are trei intrări A_i, B_i, C_{i-1} care sunt respectiv biții celor două cuvinte A și B și transportul anterior C_{i-1} ce a fost generat de celula din rangul $2^{(i-1)}$. Semnalele generate la ieșire de către celula sumator complet sunt doi biți: s_i –sumă ($= A_i + B_i + C_{i-1}$) și C_i –transportul următor care se aplică la celula de rang $2^{(i+1)}$ ca transport anterior. **Celula sumator complet este notată uneori cu simbolul $\Sigma(3, 2)$** , indicând faptul că are trei intrări și două ieșiri. Există și celula $\Sigma(2, 2)$ care are numai două intrări A_i și B_i (nu se consideră transportul anterior C_{i-1}) care este referită ca **celulă semisumator**. Pentru o celulă sumator complet tabelul de adevăr este prezentat în *Tabelul 1.6*.

Tabelul 1.6 Tabelul de adevăr pentru o celulă sumator/scăzător complet

Intrari			Adunare				Scadere		Numarator de 1		
A _i	B _i	C _{i-1} / I _{i-1}	s _i	C _i	g _i	p _i	d _i	I _i	C _i	s _i	
0	0	0	0	0	0	0	0	0	0	0	(0)
0	0	1	1	0	0	0	1	1	0	1	(1)
0	1	0	1	0	0	1	1	1	0	1	(1)
0	1	1	0	1	0	1	0	1	1	0	(2)
1	0	0	1	0	0	1	1	0	0	1	(1)
1	0	1	0	1	0	1	0	0	1	0	(2)
1	1	0	0	1	1	0	0	0	1	0	(2)
1	1	1	1	1	1	1	1	1	1	1	(3)

Pentru ieșirea sumă s_i forma normală canonică disjunctivă, FNCD conform relației 1.10, este :

$$s_i(A_i, B_i, C_{i-1}) = \sum_{i=0}^7 d_i \cdot P_i = d_0 \cdot P_0 + d_1 \cdot P_1 + d_2 \cdot P_2 + d_3 \cdot P_3 + d_4 \cdot P_4 + d_5 \cdot P_5 + d_6 \cdot P_6 + d_7 \cdot P_7$$

unde $d_i, i = 0, 1, 2, \dots, 7$ sunt coeficienții funcției din coloana s_i din *Tabelul 1.6*. Evident că produsele pentru care $d_i = 0$ pot fi eliminate deoarece au valoarea 0 și se obține forma normală disjunctivă, FND.

$$\begin{aligned} s_i(A_i, B_i, C_{i-1}) &= 1 \cdot P_1 + 1 \cdot P_2 + 1 \cdot P_4 + 1 \cdot P_7 = \\ &= \bar{A}_i \cdot \bar{B}_i \cdot C_{i-1} + \bar{A}_i \cdot B_i \cdot \bar{C}_{i-1} + A_i \cdot \bar{B}_i \cdot \bar{C}_{i-1} + A_i \cdot B_i \cdot C_{i-1} \end{aligned}$$

Se observă că FND se poate scrie direct luând numai acei mintermi pentru care funcția are valoarea 1 în tabelul de adevăr,

$$s_i(A_i, B_i, C_{i-1}) = \sum_0^7 (1, 2, 4, 7)$$

de unde și expresia de “**sinteză pe bază de 1**”. Aplicând axiomele și teoremele din *Tabelul 1.2*, și expresiile pentru XOR și NXOR, forma normală disjunctivă pentru s_i se transformă în felul următor:

$$\begin{aligned} s_i(A_i, B_i, C_{i-1}) &= \bar{A}_i \cdot (\bar{B}_i \cdot C_{i-1} + B_i \cdot \bar{C}_{i-1}) + A_i \cdot (\bar{B}_i \cdot \bar{C}_{i-1} + B_i \cdot C_{i-1}) = \\ &= \bar{A}_i \cdot (B_i \oplus C_{i-1}) + A_i \cdot (\bar{B}_i \oplus \bar{C}_{i-1}) = A_i \oplus B_i \oplus C_{i-1} \end{aligned} \quad (1.15)$$

Dar din *Tabelul 1.6* se poate face și sinteza funcției negate \bar{s}_i , aceasta va avea valori 1 ($\bar{d}_i = 1$) acolo unde s_i are valori 0 ($d_i = 0$), relația 1.14-b, deci forma normală disjunctivă a funcției negate se scrie direct examinând tabelul de adevăr:

$$\begin{aligned} \bar{s}_i(A_i, B_i, C_{i-1}) &= \sum_{i=0}^7 (0, 3, 5, 6) = \\ &= \bar{A}_i \cdot \bar{B}_i \cdot \bar{C}_{i-1} + \bar{A}_i \cdot B_i \cdot C_{i-1} + A_i \cdot \bar{B}_i \cdot C_{i-1} + A_i \cdot B_i \cdot \bar{C}_{i-1} = \\ &= \bar{A}_i \cdot (\bar{B}_i \cdot \bar{C}_{i-1} + B_i \cdot C_{i-1}) + A_i \cdot (\bar{B}_i \cdot C_{i-1} + B_i \cdot \bar{C}_{i-1}) = \\ &= \bar{A}_i \oplus B_i \oplus C_{i-1} \end{aligned}$$

Se pune întrebarea care cale se alege pentru sinteza funcției, cea prin FND pentru funcția negată sau cea prin FND pentru funcția nenegată? Răspunsul este evident: prin calea care solicită mai puțin efort, adică cea care duce la o formă FND cu mai puțini mintermi.

Pentru funcția C_i sinteza se face din tabelul de adevăr, de data aceasta pe bază de zerouri, adică prin formele conjunctive. Forma canonică normală conjunctivă, FCNC, conform exprimării din relația 1.11, se va scrie:

$$\begin{aligned} C_i(A_i, B_i, C_{i-1}) &= \prod_{i=0}^7 (d_i + S_i) = \\ &= (d_0 + S_0) \cdot (d_1 + S_1) \cdot (d_2 + S_2) \cdot (d_3 + S_3) \cdot (d_4 + S_4) \cdot (d_5 + S_5) \cdot \\ &\quad \cdot (d_6 + S_6) \cdot (d_7 + S_7) \end{aligned}$$

unde d_i , $i = 0, 1, \dots, 7$ sunt coeficienții funcției din coloana C_i . Se pot elimina factorii pentru care $d_i = 1$ deci se ajunge la forma normală conjunctivă FNC,

$$C_i(A_i, B_i, C_{i-1}) = \prod_0^7 (0, 1, 2, 4)$$

care se putea scrie direct prin inspectarea valorilor de zero (“**sinteză pe bază de 0**”) și scrierea produsului de maxtermi în felul următor:

$$\begin{aligned} C_i &= S_0 \cdot S_1 \cdot S_2 \cdot S_4 = \\ &= (A_i + B_i + C_{i-1}) \cdot (A_i + B_i + \bar{C}_{i-1}) \cdot (A_i + \bar{B}_i + C_{i-1}) \cdot (\bar{A}_i + B_i + C_{i-1}) \end{aligned}$$

Aplicarea proprietății de distributivitate la această expresie duce la $3 \times 3 \times 3 \times 3 = 81$ termeni produs care apoi sunt reduși prin aplicarea axiomelor și teoremelor algebrei Booleene.

A doua cale de sinteză pe bază de zerouri se poate face pentru funcția negată \bar{C}_i prin inspectarea tabelului de adevăr se aleg maxtermii pentru care funcția are valoarea 1, relația 1.14-a. Rezultă forma normală conjunctivă, FNC, pentru funcția negată

$$\begin{aligned} \bar{C}_i(A_i, B_i, C_{i-1}) &= \prod_0^7 (3, 5, 6, 7) = \\ &= (A_i + \bar{B}_i \cdot \bar{C}_{i-1}) \cdot (A_i + \bar{B}_i + C_{i-1}) \cdot (\bar{A}_i + \bar{B}_i + C_{i-1}) \cdot \\ &\quad \cdot (\bar{A}_i + \bar{B}_i + \bar{C}_{i-1}) \end{aligned}$$

și de data aceasta se pot obține 81 de termeni produs care pot fi reduși. Uzual, se alege între sinteza prin FNC pentru funcția negată sau sinteza prin FNC pentru funcția nenegată prin observarea în tabelul de adevăr care cale duce la mai puțini maxtermi. Din aceste două tentative de sinteză pe bază de zero se constată dificultatea aplicării formelor conjunctive, acesta este unul din argumentele pentru care în practică se aplică aproape în exclusivitate sinteza pe bază de 1, adică FND, fie pentru funcția negată \bar{f} , fie pentru funcția nenegată f .

În consecință, revenind la sinteza pe bază de 1 rezultă pentru C_i

$$\begin{aligned} \text{a) } C_i(A_i, B_i, C_{i-1}) &= \sum_{i=1}^7 (3, 5, 6, 7) = \\ &= \bar{A}_i \cdot B_i \cdot C_{i-1} + A_i \cdot \bar{B}_i \cdot C_{i-1} + A_i \cdot B_i \cdot \bar{C}_{i-1} + A_i \cdot B_i \cdot C_{i-1} \quad (1.16) \end{aligned}$$

o formă rezonabilă, față de sintezele anterioare prin FNC și care prin procedee analitice este adusă la următoarele forme disjunctive FD:

$$\begin{aligned} \text{b) } C_i(A_i, B_i, C_{i-1}) &= A_i \cdot (B_i \oplus C_{i-1}) + B_i \cdot C_{i-1} \\ \text{c) } C_i(A_i, B_i, C_{i-1}) &= \overline{\bar{C}_{i-1} \cdot (A_i \oplus B_i)} \cdot \overline{(A_i \cdot B_i)} \end{aligned}$$

1.1.5 Forme disjunctive și conjunctive

Forma disjunctivă FD a funcției este o sumă de termeni necanonici de unde și denumirea de sumă de produse, iar **forma conjunctivă FC** a funcției este un produs de termeni sumă necanonici, denumită și produs de sume. Reducerea formelor normale disjunctive (FND) sau normale conjunctive (FNC), respectiv la FD sau FC este referită ca un procedeu de minimizare a funcției, deși uneori nu se obține forma minimă sau se obțin mai multe expresii (neminime).

Există trei modalități de minimizare:

- 1 - **analitică**, utilizând axiomele și teoremele algebrei Booleene. Această cale este eficientă doar pentru funcții cu număr mic de variabile și de termeni.
- 2 - prin **metode grafice** (de exemplu diagrama Veitch - Karnaugh), de asemenea utilizabile pentru funcții care nu au mai mult de 5-6 variabile.
- 3 - pe baza unor **algoritmi sau abordări euristice**. Există algoritmi (de exemplu Quine - McClusky) care pot fi aplicați unor funcții cu zeci de variabile și ieșiri multiple. Acești algoritmi stau la baza programelor de minimizare (de exemplu Espresso - MV) incluse în medii de Programare Automată în Electronică, referite prin termenul **tehnică EDA (Electronic Design Automation)**.

Minimizarea pe cale analitică implică puțină practică în utilizarea axiomelor și teoremelor algebrei booleene. Această practică nu se bazează pe un algoritm anume ci mai mult pe intuiție. Astfel se pot adăuga termeni (tautologia) care apoi se grupează cu alții încât să se aplice (cel mai frecvent) axioma de existență a complementului ($x + \bar{x} = 1$), teorema absorbției sau absorbția inversă.

Exemplul 1.2 Pentru următoarea formă normală disjunctivă

$$F(A, B, C, D) = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}C\bar{D} + \bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D + \bar{A}BCD + AB\bar{C}\bar{D} + ABCD + ABC\bar{D} + A\bar{B}\bar{C}\bar{D} + A\bar{B}C\bar{D}$$

să se deducă forma minimă.

Soluție. Se grupează câte doi termeni canonici pentru a se aplica axioma de existență a complementului (dar pentru aceasta unii termeni $\bar{A}B\bar{C}D, ABCD$ se dublează) în felul următor:

$$\begin{aligned} F(A, B, C, D) &= \bar{A}\bar{B}\bar{D}(\bar{C} + C) + (\bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D) + (\bar{A}B\bar{C}D + AB\bar{C}D) + \\ &\quad + (\bar{A}BCD + ABCD) + (ABCD + ABC\bar{D}) + A\bar{B}\bar{D}(\bar{C} + C) = \\ &= \bar{A}\bar{B}\bar{D} + \bar{A}B\bar{C}(\bar{D} + D) + B\bar{C}D(\bar{A} + A) + BCD(\bar{A} + A) + \\ &\quad + ABC(\bar{D} + D) + A\bar{B}\bar{D} = \\ &= \bar{B}\bar{D}(\bar{A} + A) + \bar{A}B\bar{C} + B\bar{C}D + BCD + ABC = \\ &= \bar{B}\bar{D} + BD(\bar{C} + C) + B(\bar{A}\bar{C} + AC) = \\ &= \bar{B}\bar{D} + BD + B(\bar{A}\bar{C} + AC) \end{aligned}$$

pentru care aplicând expresia funcției SAU EXCLUSIV NEGAT se obține

$$F(A, B, C, D) = \overline{B \oplus D} + B(\overline{A \oplus C})$$

Uneori se pune problema de a se parcurge traseul invers adică pentru o formă minimă să se deducă forma normală disjunctivă din care a provenit. În general, pentru o astfel de extindere de la un termen produs la un termen canonic produs se introduc în termenul produs variabilele care lipsesc sub forma $x + \bar{x}$. De asemenea, pentru ca o formă disjunctivă să fie extinsă la forma normală conjunctivă (produse de sume) suma de termeni produs trebuie transformată într-un produs de sume utilizând axioma distributivității $A + BC = (A + B)(A + C)$, iar în termenii sumă variabilele care lipseau se introduc prin axioma de existență a complementului $x \cdot \bar{x} = 0$.

Exemplul 1.3 Următoarea formă disjunctivă $F(A, B, C) = AB + \bar{A}C$ să fie extinsă la forma normală conjunctivă.

Soluție. În primul rând termenii produs sunt transformați în termeni sumă utilizând axioma de distributivitate.

$$\begin{aligned} F(A, B, C) &= (AB + \bar{A})(AB + C) = (A + \bar{A})(B + \bar{A})(A + C)(B + C) = \\ &= (\bar{A} + B)(A + C)(B + C) \end{aligned}$$

Fiecărui termen sumă îi lipsește o variabilă care se introduce în felul următor:

$$\begin{aligned} \bar{A} + B &= \bar{A} + B + C\bar{C} = (\bar{A} + B + C)(\bar{A} + B + \bar{C}) \\ A + C &= A + C + B\bar{B} = (A + B + C)(A + \bar{B} + C) \\ B + C &= B + C + A\bar{A} = (A + B + C)(\bar{A} + B + C) \end{aligned}$$

În final se obține:

$$F(A, B, C) = (A + B + C)(A + \bar{B} + C)(\bar{A} + B + C)(\bar{A} + B + C) = \prod_0^7(0, 2, 4, 5)$$

Expresiile sub formă de sume de produse sau produse de sume se pot modela pe două niveluri de operatori respectiv pe AND-OR sau OR-AND. De exemplu următoarele forme FD și FC:

$$F_1 = AB + CD \quad \text{și} \quad F_2 = (A + B)(C + D)$$

pot fi modelate ca în Figura 1.4-a și 1.4-b. Uneori se impune ca modelarea să se facă fie numai cu operatorul NAND sau fie numai cu operatorul NOR. Pentru forme FD modelarea se face ușor pe baza operatorului NAND (notăm simbolic prin $\overline{A \cdot B} \rightarrow \nearrow(A, B)$) deoarece aplicând sumei de produse teorema dublei negații și apoi teorema lui DeMorgan se obține tocmai un NAND de NAND-uri. În schimb pentru forme FC modelarea se face mai ușor pe baza operatorului NOR (notăm simbolic prin $\overline{A + B} \rightarrow \searrow(A, B)$) deoarece aplicând produsului de sume teorema dublei negații și apoi teorema lui DeMorgan se obține tocmai un NOR de NOR-uri.

Astfel F_1 și F_2 devin:

$$\begin{aligned} \overline{\overline{F_1}} &= \overline{\overline{AB + CD}} = \overline{\overline{AB} \cdot \overline{CD}} \rightarrow \nearrow(\nearrow(A, B), \nearrow(C, D)) \\ \overline{\overline{F_2}} &= \overline{\overline{(A + B)(C + D)}} = \overline{\overline{(A + B)} + \overline{(C + D)}} \rightarrow \searrow(\searrow(A, B), \searrow(C, D)) \end{aligned}$$





Figura 1.4 Implementarea formelor FD și FC: a,b) pe două niveluri AND-OR, respectiv OR-AND; c,d) pe două niveluri NAND-NAND, respectiv NOR-NOR.

Numărând simbolurile \nearrow și \swarrow rezultă că pentru fiecare funcție sunt necesari trei operatori NAND respectiv NOR cu câte două intrări cum se poate vedea și în Figura 1.4-c și 1.4-d. Variabilele negate pot fi obținute prin $\bar{x} \rightarrow \nearrow (x, x)$ sau $\swarrow (x, x)$. Uneori pentru conversia modelării de tip AND-OR sau OR-AND, respectiv într-o modelare de tip NAND-NAND sau NOR-NOR se pot utiliza anumite reguli grafice de transformare, care rezultă din axiomele și teoremele algebrei Booleene. Aceste reguli sunt:

Regula 1. La ieșirea unui operator se poate introduce un cerculeț de negație dar atunci trebuie introdus un cerculeț de negație și la intrarea operatorului imediat următor (“Dubla negație este adevăr”), deci pe conexiunea între cei doi operatori variabila nu suferă modificări;

Regula 2. Introducerea unui cerculeț de negație pe ieșirea unei funcții trebuie urmată, tot pe ieșire, de adăugarea încă a unui cerculeț de negație (buffer inversor). Respectiv, introducerea la o variabilă de intrare, într-un operator, a unui cerculeț de negație trebuie precedată de negarea aceleiași variabile de intrare (aplicarea pe intrare a variabilei negate);

Regula 3. Când se face conversia unui simbol grafic inițial într-unul final, AND/NAND \leftrightarrow OR/NOR, se pot introduce la simbolul final cerculețe de negație fie la intrare, fie pe ieșire, fie atât la intrare cât și la ieșire dar numai dacă la terminalele corespunzătoare ale simbolului inițial nu a existat un cerculeț de negație în felul următor (de fapt această regulă nu este decât o aplicare grafică a teoremei lui DeMorgan):



Exemplul 1.4 Pentru conversiile din Figura 1.4 să se aplice regulile grafice de transformare.

Soluție. Aplicând regulile de conversie grafică se obțin succesiunile de circuite ca în Figura 1.5.




Figura 1.5 Exemple de conversii grafice de tipul AND-OR/OR-AND în NAND-NAND sau NOR-NOR.

Uneori apare și problema inversă a modelării, pentru o modelare dată să se determine expresia FD sau FC care îl descrie, de fapt această abordare pentru un sistem deja implementat este referită ca analiza sistemului. Se poate obține funcția logică a modelului prin următoarele trei modalități:

- 1 - pentru fiecare configurație de valori logice ale variabilelor de intrare se deduc

valori logice în punctele intermediare ale modelului și respectiv se calculează valoarea logică de ieșire și în felul acesta se construiește tabelul de adevăr. Apoi, din tabelul de adevăr rezultat se deduce funcția logică.

- 2 - se scriu expresiile logice după fiecare simbol de operator logic, pornind de la fiecare intrare înspre ieșire, rezultând după ultimul operator expresia logică a funcției. Această modalitate este asemănătoare cu prima: se merge de la intrare schemei spre ieșire din punct în punct, dar la prima modalitate cu valorile funcției pe când la această modalitate cu expresiile funcției.

- 3 - utilizând convențiile prin cercelețe de negație.

A treia modalitate este recomandată doar atunci când operatorii au ieșiri negate (NAND, NOR) sau au intrări negate, deci parcurgerea de la intrare spre ieșire ridică anumite dificultăți. De ce? pentru că suntem mai obișnuiți să operăm cu operatorii AND și OR cu intrări nenegate. De fapt, aceasta se reduce tot la a doua modalitate dar prin conversia operatorilor care conțin cercelețe de negație în operatori fără aceste cercelețe, se ajunge la o reprezentare numai cu operatori AND și OR.

Exemplul 1.5 Pentru modelele de circuite din Figura 1.6-a, 1.6-c să se deducă expresia funcțiilor (aplicând cercelețele de negație).




Figura 1.6 Exemple de conversie a modelelor logice spre structuri cu operatori AND și OR pentru determinarea funcțiilor logice.

Soluție. Pentru modelul din Figura 1.6-a se aplică regula 3 și se obțin numai operatori AND și OR, $F = A \cdot (B + C)$. Pentru modelul din Figura 1.6-c se aplică de două ori regula 3 și structura poate fi considerată ca fiind compusă doar din operatori AND și OR pentru care se scrie foarte simplu expresia logică, $F = D + C \cdot (\bar{A} + \bar{B})$.

Acest mod de transformare a modelelor logice este foarte indicat în depanarea circuitelor deoarece pornind de la intrare spre ieșire, după fiecare nivel logic de OR sau AND se poate verifica simplu corectitudinea semnalelor.

În încheierea prezentării acestor noțiuni de suport formal pentru sistemele digitale accentuăm faptul că formele normale disjunctive, FND, sau formele disjunctive, FD, (sumă de produse) pot fi modelate pe două nivele logice AND-OR. De asemenea, formele normale conjunctive, FNC, sau formele conjunctive, FC, (produse de sume) pot fi modelate pe două nivele logice OR-AND. Aceste afirmații sunt adevărate în mod teoretic când operatorii AND, OR se aplică pentru orice număr de intrări și există disponibile și variabilele negate. În practică, unde un operator este o poartă logică, trebuie luate cu precauție aceste afirmații în funcție de porțile disponibile și de numărul de intrări ale acestora (adică de restricțiile electrice de conectivitate ale acestor porți).

1.2 POARTA LOGICĂ

Când se trece de la formele FND, FNC la FD, FC și de la modelele acestora pe bază de operatori NOT, AND, OR, NOR, NAND, la implementări reale pe bază de circuite electronice pentru operatorii logici se folosește, în exprimare, termenul de poartă logică. Prin termenul de **poartă logică** se face referire la orice circuit electronic care implementează un operator logic, deci există poarta inversor (NOT), poarta AND, poarta OR, poartă XOR, poarta NAND etc. Prin referirea tuturor circuitelor logice cu termenul de poartă logică apare un abuz de limbaj care, totuși, are o justificare din punct de vedere al transferului semnalului (variabile logice binare) prin circuit. Considerând operatorii logici prezentați în *Tabelul 1.7*, cu cele două intrări A, C și ieșirea f , se poate analiza cum pentru transferul semnalului logic A spre ieșirea f , prin condiționarea de către semnalul C (de control), circuitul electronic care implementează un astfel de operator are un comportament similar cu utilizarea/funcționarea unei porți. Astfel, când circuitul poartă este “deschis” lasă semnalul A să treacă modificat sau nemodificat spre ieșirea f , iar când poarta este “închisă” semnalul A nu se transferă la ieșirea f . Intuitiv, în această analogie, poarta este închisă sau deschisă de către cineva, adică în cazul unui circuit de un semnal de control, variabila C .

De exemplu, pentru poarta AND când este deschisă, $C = 1$, semnalul de intrare A se transferă la ieșire $f = A$, iar când este închisă, $C = 0$, semnalul de intrare A nu se transferă la ieșire, f este încontinuu la valoarea logică 0. Poarta XOR, este puțin mai specială, este permanent deschisă, transferă la ieșire semnalul de intrare nemodificat pentru $C = 0$, $f = A$ ($A \oplus 0 = A$), iar pentru $C = 1$ transferă spre ieșire intrarea A negată, $f = \bar{A}$ ($A \oplus 1 = \bar{A}$); **poarta XOR are o funcționare de circuit inversor comandat**. O astfel de interpretare, de circuit poartă, se poate găsi pentru oricare din operatorii prezentați în *Tabelul 1.7*.


Analizând în paralel poarta AND și poarta OR se poate observa că poarta AND este deschisă pentru $C = 1$ iar poarta OR este deschisă pentru $C = 0$, astfel spunem că una este deschisă când semnalul C este activat în 1 logic iar cealaltă când semnalul C este activat în 0 logic. Până acum atașam valorii de adevăr, pentru o variabilă,

Tabelul 1.7 Interpretarea operatorilor logici ca circuite poartă

INTRARI		AND	OR	NAND	NOR	XOR	NXOR						
C	A												
0	0	0	0	1	1	0	1						
0	1	0	1	1	0	1	0						
1	0	0	1	1	0	1	0						
1	1	1	1	0	0	0	1						
Iesirea este :		$f = 0$	$f = A$	$f = 1$	$f = A$	$f = 1$	$f = \bar{A}$	$f = 0$	$f = \bar{A}$	$f = A$	$f = \bar{A}$	$f = A$	
Pentru variabila de control:		$C = 0$	$C = 1$	$C = 1$	$C = 0$	$C = 0$	$C = 1$	$C = 1$	$C = 0$	$C = 0$	$C = 1$	$C = 0$	$C = 1$

valoarea binară 1 și pentru valoarea de fals valoarea binară 0. Dar, în practică, se poate atașa pentru starea de adevăr a unei variabile acea valoare binară pe care variabila o are în **starea activă** (adică starea care produce acțiunea pentru care se justifică acea variabilă), care poate fi: fie bitul 1, fie bitul 0. Iar valoarea de fals variabila o are în **starea de neactivare**, care poate fi: fie pentru valoarea binară 1, fie pentru valoarea binară 0.

În această interpretare, variabila A când este în stare activă pentru valoarea binară 1 (activ High) se notează în felul următor A_H și când este în starea activă pentru valoarea binară 0 (activ Low) se notează A_L . La fel, și o ieșire OUT a unei porți poate fi considerată în stare activă (adevărată) fie când are valoarea binară 0 și se notează OUT_L , fie când are valoarea binară 1 și se notează OUT_H . Cu aceste notații tabelele de adevăr pentru porțile logice se realizează nu pentru valorile binare 1 și 0 ci pentru stările de activare (adevărat) și neactivare (fals) ale intrărilor și, respectiv, pentru starea de activare (adevărat) și neactivare (fals) a ieșirii. Pe simbolurile grafice ale porților pentru semnalele de intrare și de ieșire active în L se introduc ceruțele de negație. În practică, dacă un semnal este activ în starea High, de exemplu A_H sau OUT_H , nu se mai adaugă sufixul H și se reprezintă numai A sau


Figura 1.7 Reprezentarea mixată a semnalelor (pentru valoarea binară asignată stării de adevăr: a) pentru o poartă AND; b) pentru o poartă OR.

OUT înțelegându-se că au valoarea de adevăr (starea activă) în 1 logic iar valoarea de fals în 0 logic. În schimb, pentru semnalele active în starea Low se menține sufixul *L*. Deci, poate să apară această notare mixată, adică semnalele active în starea High nu mai au sufixul *H* dar cele active în starea Low au sufixul *L*. De exemplu, pentru poarta AND din Figura 1.7-a ieșirea este activă (valoare de adevăr), $OUT_L = 0$, se obține când toate intrările sunt activate (au valoare de adevăr), adică: $INTR1 = 1$, $INTR2_L = 0$, $INTR3_L = 0$, $INTR4_L = 0$ și $INTR5 = 1$; iar pentru poarta OR din Figura 1.7-b ieșirea nu este activă (nu are valoare de adevăr, $OUT_L = 1$) numai când nici una din intrări nu este activată (este falsă), adică: $INTR1 = 0$, $INTR2_L = 1$, $INTR3_L = 1$, $INTR4_L = 1$ și $INTR5 = 0$.

În practica circuitelor digitale pentru o variabilă *VAR*, care este activă în starea Low, se utilizează două notații: \overline{VAR} sau VAR_L ; în această carte se va utiliza atât notația de variabilă negată, \overline{VAR} , cât și notația de nivel Low, VAR_L , ambele având aceeași semnificație.

Exemplul 1.6 Să se reprezinte tabelele de adevăr și simbolurile grafice uniforme (vezi Tabelul 1.1) pentru toate variantele de activare ale variabilelor de intrare și ieșirii la o poartă AND cu două intrări.

Soluție. Ieșirea unei porți AND cu două intrări este activă (are valoare de adevăr) numai când sunt active (au valori de adevăr) ambele intrări; deci o aplicație pe mulțimea




Figura 1.8 Variante de asignare a valorilor binare pentru semnalele active la o poartă AND

{adevăr,fals} cu valori tot în această mulțime. Atașând fiecărei valori de adevăr (activare), pentru variabilele de intrare și pentru ieșire, fie nivelul Low fie nivelul High rezultă 8 variante pentru tabelul de adevăr, Figura 1.8. Realizați variantele pentru tabelul de adevăr și pentru poarta OR.

În tehnică, de foarte mult timp, este utilizat un element ce prezintă două stări: contactul unui relee. Un contact închis prin lamela sa stabilește, între două puncte de circuit, un traseu de rezistență electrică de valoare foarte mică, teoretic zero, iar un contact deschis întrerupe un circuit între două puncte, deci realizează între cele două puncte o rezistență infinită. Celor două stări ale contactului (închis, deschis) li se pot asocia elementele mulțimii binare $\{0, 1\}$. Rezultă că pentru circuitele cu contacte, denumite **rețele de comutație**, se poate aplica formalismul algebrei Booleene, $B(2)$; apare astfel posibilitatea de a formaliza proiectarea și analiza rețelelor de comutație. Acest formalism a fost prima dată folosit de Claude Shannon în 1938 care, a scos din arhiva matematicilor algebra concepută de George Boole (1852) și a aplicat-o în acest scop.

În Figura 1.9 este schițată o structură de circuit cu relee care, prin cele două contacte ale sale, unul normal deschis celălalt normal închis, realizează traseul circuitelor




Figura 1.9 Rețele de comutație: a) structură de circuit relee; b,c,d,e) rețele de comutație pentru modelarea operatorilor de: identitate, negație, sumă logică și produs logic; f,g) rețele de comutație pentru modelarea unei forme de sume-de-produse și produse-de-sume.

de alimentare a două becuri notate cu f_1 și f_2 . Un **contact normal deschis** este în stare deschisă când releul nu este comandat și trece în stare închisă când releul este comandat. Invers, un **contact normal închis** este în starea închisă când releul nu este comandat și se deschide când releul este comandat. În această schiță, când releul este necomandat tensiunea de alimentare a bobinei este 0, $x = 0$, armătura nu este atrasă, contactul normal închis este închis, cel normal deschis este deschis, iar becul f_1 este stins și becul f_2 este aprins. Când se comandă releul, tensiunea de alimentare are o anumită valoare, pe care o putem nota cu 1, $x = 1$, contactul normal deschis se închide, cel normal închis se deschide deci becul f_1 se aprinde și f_2 se stinge. Atașând stării becurilor valoarea logică 1 (activ) când este aprins și valoarea logică 0 (inactiv) când este stins rezultă că aplicația $\{0, 1\} \rightarrow \{0, 1\}$, conform Figurii 1.1, este funcția f_1^1 , adică identitate pentru becul f_1 , $f_1 = x$ și este funcția f_2^1 , adică negație pentru becul f_2 , $f_2 = \bar{x}$. Evident, contactul normal deschis prin care se realizează funcția de identitate se va nota cu variabila x , Figura 1.9-b, iar contactul normal închis prin care se realizează funcția de negație se va nota cu variabila negată, \bar{x} , Figura 1.9-c. Rezultă, intuitiv, că două contacte înseriate realizează, pentru rețeaua de comutație respectivă, modelarea produsului logic de două variabile, Figura 1.9-e, iar două contacte în paralel realizează modelarea sumei logice a două variabile, Figura 1.9-d. O




Figura 1.10 Elemente fizice componente de bază pentru structurarea porților logice: a,b) elemente componente pentru modelarea funcției de identitate. c,d) elementele componente pentru modelarea funcției de inversor în tehnologie bipolară și în tehnologie CMOS.

rețea de comutație serie-paralel, Figura 1.9-f, modelează o funcție disjunctivă (sumă de produse, FD) iar o rețea de comutație paralel-serie, Figura 1.9-g, modelează o funcție conjunctivă (produse de sume, FC).

Elementele logice de bază în structura unei porți sunt cele două funcții f_1^1 (**identitate**) și f_2^1 (**negație**) cu care se pot realiza diferite organizări prin intermediul celor patru tipuri de conectare: **serie**, **paralel**, **serie-paralel** și **paralel-serie**. În circuitele poartă componentele fizice care pot modela funcția identitate pot fi dioda sau tranzistorul de trecere. O diodă polarizată în sens direct este echivalentă unui contact închis iar polarizată în sens invers poate modela un contact deschis, Figura 1.10-a (s-a considerat caracteristica de diodă ideală). La fel, un tranzistor de trecere (vezi Figura 1.51) poate fi echivalentul unui contact închis/deschis după cum tranzistorul este comandat în conducție/blocare, Figura 1.10-b.

Pentru funcția de inversor există circuite simple în fiecare tehnologie. Structura unui circuit inversor în tehnologie bipolară este reprezentată în Figura 1.10-c (vezi secțiunea 1.5.2) iar pentru inversorul CMOS în Figura 1.10-d (vezi secțiunea 1.4.1).

Circuitul cu diode care produce la ieșire tensiunea de valoare minimă aplicată la intrare, $MIN(V_1, V_2, V_3)$, Figura 1.11-a și circuitul cu diode care produce la ieșire tensiunea maximă aplicată la intrare, $MAX(V_1, V_2, V_3)$, Figura 1.11-b pot fi utilizate ca structuri de poartă AND sau OR în funcție de convenția de logică folosită.




Figura 1.11 Echivalarea circuitelor MIN (a) și MAX(b) ca porți logice AND și OR în funcție de convenția de logică pozitivă sau negativă

Prin **convenția de logică pozitivă** într-un circuit nivelului de tensiune ridicat V_H (High), în general tensiunea de alimentare $V_H = V_{CC}$, $V_H = V_{DD}$, i se atribuie valoarea logică “1” iar nivelului de tensiune coborât V_L (Low), în general tensiunea de masă $V_L = V_{SS} = 0V$, i se atribuie valoarea logică “0”. Invers, prin **convenția de logică negativă** se fac următoarele atribuirii $V_H \rightarrow “0”$, $V_L \rightarrow “1”$. Există circuite logice care sunt alimentate cu tensiuni negative ($-V_{EE}$) față de masă, circuitele de tip **ECL**–**Emitter Coupled Logic**, și la acestea se păstrează atribuirile din convențiile de logică pozitivă sau negativă; diferența față de circuitele care se alimentează la tensiune pozitivă este faptul că $V_H = 0V$ (tensiunea masei) și $V_L = -V_{EE}$, Figura 1.13.

Circuitul MIN, Figura 1.11-a, va genera pentru ieșire $V_O = \text{MIN}(V_1, V_2, V_3)$ deoarece va conduce numai dioda care are aplicat pe catod tensiunea cu valoarea cea mai coborâtă, celelalte diode, cu catodii mai pozitivi, vor fi blocate. Considerând circuitul MIN realizat numai cu două diode D_1 și D_2 , la catodii cărora se aplică numai tensiunile de valori V_H sau V_L , se poate construi tabelul pentru tensiunea de ieșire V_O . Aplicând acestui tabel convenția de logică pozitivă rezultă că circuitul MIN are o funcționare de poartă AND, iar în convenția de logică negativă are o funcționare de poartă OR.

Circuitul MAX, Figura 1.11-b, va genera pentru ieșire tensiunea maximă aplicată pe intrare $V_O = \text{MAX}(V_1, V_2, V_3)$ deoarece va conduce doar dioda care are aplicat pe anod tensiunea cea mai ridicată, celelalte diode, cu potențial mai coborât pe anod, vor fi blocate. Aplicând tabelului, care arată corespondența dintre tensiunea de ieșire V_O și tensiunile de intrare V_1, V_2 (sunt considerate doar două intrări), convenția de logică pozitivă rezultă că circuitul MAX are funcționare de poartă OR iar în convenția de logică negativă are o funcționare de poartă AND.

Teorema 1.1 Duala unei funcții de variabile negate este egală cu negata funcției de variabile nenegate.

$$\overline{f(x_0, x_1, \dots, x_{n-1})} = f^D(\overline{x_0}, \overline{x_1}, \dots, \overline{x_{n-1}}) \quad (1.17)$$

Relația 1.17 se poate verifica pe tabelele de adevăr din Figura 1.11-a și 1.11-b deoarece o convenție de logică se obține din cealaltă convenție prin negarea variabilelor iar operatorii AND și OR sunt unul dualul celuilalt: $\overline{V_1 \cdot V_2} = \overline{V_1} + \overline{V_2}$ și $\overline{V_1 + V_2} = \overline{V_1} \cdot \overline{V_2}$. De fapt, relația 1.17 este o generalizare a teoremei lui DeMorgan.

Exemplul 1.7 Să se conceapă o organizare de circuit, folosind circuitele MIN și MAX, care să producă toți maxtermii și mintermii de două variabile. Se poate extinde aceasta pentru generarea de sume de produse de două variabile?

Soluție. Mintermii de două variabile $\overline{x_1} \overline{x_0}$, $\overline{x_1} x_0$, $x_1 \overline{x_0}$, $x_1 x_0$ pot fi produși de patru circuite MIN, ca în Figura 1.11-a, dar cu patru diode pe catodii cărora se aplică variabilele x_1 , $\overline{x_1}$, x_0 , $\overline{x_0}$. Cele patru circuite MIN se pun în paralel ca în Figura 1.12-a realizând o matrice AND. Maxtermii de două variabile $x_1 + x_0$, $x_1 + \overline{x_0}$, $\overline{x_1} + x_0$, $\overline{x_1} + \overline{x_0}$ pot fi generați de patru circuite MAX ca în Figura 1.11-b, cu variabilele de intrare x_1 , $\overline{x_1}$, x_0 , $\overline{x_0}$, iar cele patru circuite sunt conectate în paralel realizând matricea OR din Figura 1.12-b. (Atenție care catodii sunt conectați la linia pentru circuitele MIN și la coloane pentru circuitul MAX).

Evident că se pot obține sume de produse de două variabile dacă cele patru ieșiri de la matricea AND sunt conectate, fiecare, la câte o intrare la matricea OR realizând o configurație

de circuit pe două niveluri logice, AND-OR. Când se realizează această înseriere de niveluri logice apar două probleme: prima, este căderea de tensiune pe joncțiunile în conducție, ceea ce duce ca semnalul de ieșire în stare logică 1 să fie sub valoarea V_H , iar a doua, este lipsa unei decuplări (izolare) între intrare și ieșire. Pentru valorile următoare $V_H = 5V$, $V_L = 0V$, $V_{Don} = 0,7V$, $R_1 = 1K\Omega$, $R_2 = 10K\Omega$ rezultă tensiunea de ieșire în starea H egală cu

$$V_H - \left[(V_H - V_{Don}) \cdot \frac{R_1}{(R_1 + R_2)} \right] = 3,9V \leq V_H = 5V$$

Structura obținută prin înserierea unei matrice AND cu o matrice OR poate fi suport pentru implementarea oricărei funcții sumă de produse dacă matricile respective sunt programabile, adică pe nivelul AND se poate genera oricare termen produs iar pe nivelul OR se poate selecta oricare produs în obținerea unei sume (vezi secțiunea 2.4.7). Fizic, generarea acestor termeni cu structura similară celei din Figura 1.12 se face, într-un nod al celor două matrice, prin neconectarea sau conectarea diodei la linie respectiv la coloană, ceea ce se reduce la arderea sau menținerea unui fuzibil înseriat cu dioda dintr-un nod. Prin fabricație, realizând în fiecare nod o diodă înseriată cu un fuzibil, i se oferă utilizatorului ca ulterior să aibă posibilitatea de a programa fiecare nod din matricea AND și matricea OR în funcție de expresia particulară a funcției exprimată ca sumă de produse. În procesul de programare, cu ajutorul unui aparat programator, utilizatorul poate selecta oricare nod din cele două matrice și prin aplicarea unei tensiuni de valoare $10 \div 30V$ să ardă fuzibilul. Dispozitivele programabile de către utilizator sunt foarte eficiente și flexibile în etapa de dezvoltare a unui produs când se încearcă diferite variante până la obținerea variantei finale. Producătorii de dispozitive programabile produc aceste dispozitive cu toate nodurile matricei înzestrate fie cu fuzibil fie cu un antifuzibil.

La dispozitivele cu fuzibil, prin programare, rezistența conexiunii dintr-un nod este modificată de la valoarea zero la valoarea infinită (arderea fuzibilului). Un fuzibil din tungsten-titan sau nichel-crom cu lățimea de $0.15\mu m$ necesită pentru ardere un curent de $10 \div 60mA$ timp de $1 \div 10ms$ (Texas Instruments), iar un fuzibil din polisiliciu cu




Figura 1.12 Organizarea unei matrice programabile în logică pozitivă: a) pentru termeni produs; b) pentru termeni sumă.

lățimea de $25\mu m$ se poate “arde” cu un curent de $20 \div 80 mA$ timp de $15\mu s$ (AMD). Dar, există pericolul ca în timp, datorită efectelor termice din circuitul integrat, unele fuzibile arse să ducă la refacerea conexiunii.

La dispozitivele cu antifuzibil, prin programare, rezistența conexiunii dintr-un nod este modificată de la o valoare inițială foarte mare de ordinul $100M\Omega$ la o valoare sub $1K\Omega$. Trasei de antifuzibil realizată fie dintr-un dielectric (de exemplu ONO, Oxigen-Nitruira-Oxigen), fie din siliciu amorf, în procesul de programare, i se aplică un curent de ordinul zeci de mA cu durata sub $1\mu s$, prin aceasta producând modificarea rezistenței. Conexiunile pe bază de antifuzibil, spre deosebire de cele pe bază de fuzibil, nu se pot reface întâmplător (adică să revină la rezistențe de $100M\Omega$).

Dispozitivele programabile atât cele cu fuzibil cât și cele cu antifuzibil sunt referite ca dispozitive o singură dată programabile, **OTP** (**O**ne **T**ime **P**rogrammable).

1.3 PARAMETRII PORȚILOR LOGICE

Până în prezent s-a parcurs traseul de la expresie logică la un model al acesteia pe o rețea de operatori care, fizic, sunt porți logice. Dar, într-o implementare de sistem conectarea porților logice nu este fără limite ci trebuie să se respecte anumite restricții care sunt exprimate prin anumite valori și care sunt referite prin termenul de **parametrii de catalog** ai porților logice. Prin parametrii (de catalog) ai unei porți logice se înțeleg acele valori care îi caracterizează funcționarea sa în interconectarea cu alte porți din aceeași familie sau în condiții de test. Uneori, poarta logică este interconectată și cu alte porți din alte familii ceea ce impune o specificare unificată a parametrilor pentru toate familiile de porți logice.

Parametrii unei porți trebuie să caracterizeze regimul de curent continuu, regimul tranzitoriu și regimul de zgomot. Frecvent, acești parametri sunt dați în catalog ca valori tipice (normale), precum și cu valorile pentru cazul cel mai defavorabil. **Cazul cel mai defavorabil** presupune că: circuitul cel mai defavorabil, din lotul admis, este în condițiile cele mai defavorabile de funcționare (temperatură, umiditate, tensiune de alimentare). Gama uzuală de temperatură este între $0^{\circ}C$ și $70^{\circ}C$, pentru aplicațiile civile, și se extinde la intervalul $-55^{\circ}C \div +125^{\circ}C$, pentru aplicațiile militare. Condițiile defavorabile pentru tensiunea de alimentare se specifică prin abaterile față de valoarea nominală V , adică prin valorile $V \pm \Delta V$. În proiectare, chiar și pentru cazul cel mai defavorabil, poarta trebuie să realizeze valori pentru parametrii săi care să nu iasă din plaja valorilor prevăzute în catalog. Când funcționarea porții se face în afara condițiilor specificate mai sus se impune măsurarea parametrilor săi și acești parametri mășurați să fie în limitele valorilor de catalog pentru a putea fi interconectate cu alte porți.

Nivelurile de tensiune. Într-un circuit logic se poate face referire la două niveluri constante de tensiune: **tensiunea de alimentare** V_{DD} , V_{CC} , $-V_{EE}$ și **tensiunea de masă** $0V$ sau V_{SS} ; aceste două niveluri de tensiune sunt notate prin V_H și V_L și li se pot asigna cele două valori ale mulțimii binare $B = \{0, 1\}$, fie conform convenției de logică pozitivă, fie conform convenției negative. De fapt, cele două niveluri de tensiune, practic, se extind la două intervale de tensiune notate cu ΔV_H și ΔV_L ca în Figura 1.13, deci oricare valoare a tensiunii din aceste intervale (reprezintă V_H respectiv V_L) și corespunde cifrei binare 1 sau 0 conform convenției de logică




Figura 1.13 Nivelurile de tensiune pentru valorile logice "1" și "0"


Marginea de zgomot în curent continuu și imunitatea la perturbații. O poartă logică are specificate în foaia de catalog **nivelurile de tensiune garantate la ieșire și nivelurile de tensiune permise la intrare**, Figura 1.14-a. Nivelurile de tensiune garantate la ieșire sunt acoperitoare în raport cu nivelurile de tensiune permise la intrare, această acoperire fiind gândită în scopul preîntâmpinării influenței zgomotelor. (Prin zgomot se înțelege orice semnal electric ce se suprapune peste semnalul logic). Această acoperire se reflectă în parametrii: marginea de zgomot M_H în curent continuu pentru starea H și marginea de zgomot M_L în curent continuu în starea L.

Definiția 1.13 Marginea de zgomot pentru nivelul H în curent continuu, M_H , este diferența dintre tensiunea de ieșire minimă garantată în starea H, V_{OHmin} , și tensiunea de intrare minimă permisă în starea H, V_{IHmin} . **Marginea de zgomot pentru nivelul L în curent continuu, M_L** , este diferența dintre tensiunea de intrare maximă permisă în starea L, V_{ILmax} , și tensiunea de ieșire maximă garantată în starea L, V_{OLmax} . \diamond


$$\begin{aligned} M_H &= V_{OHmin} - V_{IHmin}; \\ M_L &= V_{ILmax} - V_{OLmax}. \end{aligned} \quad (1.18)$$

Valorile garantate la ieșire și cele permise la intrarea unei porți pot fi corelate cu **caracteristica de transfer, VTC (Voltage Transfer Characteristic)**. Caracteristica de transfer $V_O = f(V_I)$ exprimă grafic dependența statică între tensiunea la ieșirea porții, V_O , și tensiunea aplicată la intrarea porții, V_I . Pentru o poartă inversor VTC-ul este reprezentat în Figura 1.14-b. Evident, că această caracteristică de transfer a unei porți este situată în afara zonelor interzise (reprezentate hașurat)

adoptată. Prin extinderea de la o valoare fixă de tensiune la un interval se insensibilizează variațiile produse de: modificarea tensiunii de alimentare, îmbătrânirea pieselor, temperatură, zgomot. Între cele două intervale de tensiune permise ΔV_H , ΔV_L există un interval de tensiune interzis; pentru o poartă cu funcționare normală valorile tensiunilor de intrare și de ieșire nu pot să se situeze în intervalul interzis. Detectarea doar a cifrelor logice de 1 sau 0 impune pentru o poartă logică o comportare "procustiană", deci de fiecare dată când semnalul trece printr-o poartă logică este readus la nivelul logic de 0 sau de 1, adică în interiorul intervalelor permise. Deoarece fiecare poartă readuce semnalul în intervalele permise ΔV_H , ΔV_L rezultă că la propagarea semnalului printr-un lanț de porți zgomotul suprapus este eliminat în fiecare nivel logic și nu se amplifică, precum la circuitele cu funcționare analogică.



a)



b)

Figura 1.14 Tensiunile de intrare și ieșire la o poartă logică: a) definirea nivelurilor/(intervalelor) de tensiune H și L garantate la ieșire și permise la intrare; b) caracteristica statică de transfer $V_O = f(V_I)$ pentru o poartă inversor.

în planul V_I , V_O și este desenată ca o bandă (punctată), pentru a indica faptul că porțile de același tip din cadrul unei familii au caracteristici ce nu se suprapun ci sunt dispersate în această bandă.

Imunitatea la perturbații, IP^+ respectiv IP^- , se definește prin tensiunile proporționale cu următoarele segmente din Figura 1.14-b:

$$\begin{aligned} IP^+ &= V_{OLmax} N_y [V] \\ IP^- &= V_{OHmin} N_y [V] \end{aligned} \quad (1.19-a)$$

Se presupune că tensiunea de ieșire a unei porți este V_{OHmin} și peste aceasta se suprapune (se scade) o tensiune de zgomot cu amplitudinea cel mult egală cu IP^- ; iar tensiunea rezultată aplicată, ca tensiune de intrare la intrarea porții următoare (comandată), nu produce pentru această poartă deplasarea punctului de funcționare pe caracteristica de transfer dincolo de punctul N (tensiunea de intrare nu devine mai mică decât $\frac{V}{2}$ care ar corespunde trecerii tensiunii de intrare de la V_{IH} la V_{IL}). La fel se consideră că și în starea L peste valoarea V_{OLmax} se poate suprapune cel mult tensiunea de zgomot IP^+ fără ca să se depășească pe caracteristică punctul N. Punctul N este intersecția caracteristicii $V_O = f(V_I)$ cu prima bisectoare, care are coordonatele $(\frac{V}{2}, \frac{V}{2})$ când caracteristica este simetrică. Dacă amplitudinile de zgomot aplicate tensiunii de ieșire în stările H sau L depășesc respectiv valorile IP^- sau IP^+ atunci tensiunea de intrare la poarta comandată trece dincolo de coordonatele punctului N și produce o comutație eronată; coordonatele punctului N definesc pragul logic de comutație al porții (vezi Definiția 1.14).

Pentru aplicațiile din mediile cu zgomot, de amplitudine mare, se recomandă porți care au valori mari pentru IP^+ și IP^- ; astfel de porți denumite cu **imunitate ridicată la zgomot** au tensiuni de alimentare care pot ajunge la 30V. Pentru realizarea unei posibilități de comparație a imunității la perturbații a diferitelor familii de porți logice, care au valori diferite pentru nivelurile logice de tensiune V_H , V_L și pentru tensiunile de alimentare, se introduc coeficienții adimensionali – **factorii de imunitate la perturbații**:

$$\begin{aligned} FIP^+ [\%] &= \frac{IP^+}{\Delta V} \cdot 100 \\ FIP^- [\%] &= \frac{IP^-}{\Delta V} \cdot 100 \end{aligned} \quad (1.19-b)$$

unde ΔV este saltul de tensiune între nivelurile logice “0” și “1”. Dacă se consideră (cazul ideal) că ΔV este egală cu tensiunea de alimentare V_{CC} , V_{DD} și $IP^+ = \frac{1}{2}V$, $IP^- = \frac{1}{2}V$ rezultă pentru $FIP^+ = FIP^- = 50\%$, în general $FIP < 50\%$. Caracteristica ideală de inversor este cea de tip releu fără histerezis trasată cu linie întreruptă îngroșată în Figura 1.14-b. Porțile în tehnologie CMOS au caracteristica de transfer care se apropie cel mai mult de cea ideală.

Timpul de propagare τ_p . Timpul de propagare este un parametru care reflectă viteza de răspuns/comutație a unei porți, altfel spus, este întârzierea în timp între momentul aplicării semnalului logic la intrarea porții și momentul apariției semnalului la ieșirea porții. Deoarece, practic, măsurările se fac pe formele de variație în timp ale semnalelor de intrare și ieșire se vor defini unele puncte specifice fixate pe aceste semnale.

În Figura 1.15-a sunt definite următoarele mărimi (pe semnalele de intrare și de ieșire de la o poartă inversor):

- τ_r - timpul de creștere (rise time); intervalul de timp între valorile 10% și 90% pe frontul de creștere de la L la H al semnalului de intrare în poartă;
- τ_f - timpul de descreștere (fall time); intervalul de timp între valorile 10% și 90% pe frontul de descreștere de la H la L al semnalului de intrare în poartă;
- τ_{LH} - durata frontului de creștere; intervalul de timp între valorile 10% și 90% pe variația de la L la H a semnalului de ieșire din poartă;
- τ_{HL} - durata frontului de cădere; intervalul de timp între valorile 90% și 10% pe variația de la H la L a semnalului de ieșire din poartă;
- τ_{pLH} - timpul de propagare prin poartă la comutarea ieșirii de la L la H; măsurarea se face între punctele cu amplitudine 50% ale variației semnalului de intrare și de ieșire;
- τ_{pHL} - timpul de propagare prin poartă la comutarea ieșirii de la H la L; măsurarea se face între punctele cu amplitudine 50%;
- T_{ciclu} - perioada de ciclu este intervalul de timp între două puncte identice pe două cicluri succesive de variație ale unui semnal. În practica circuitelor digitale se recomandă să se lucreze cu semnale care îndeplinesc relația:

$$T_{ciclu} \geq (15 \div 40)\tau_p$$

(pentru circuitele care funcționează la frecvențe de peste 1GHz T_{ciclu} scade sub $10\tau_p$).

Timpul de propagare este definit prin relația:

$$\tau_p = \frac{\tau_{pHL} + \tau_{pLH}}{2} \quad (1.20)$$

De multe ori în practică, pentru ușurarea măsurării intervalelor de timp și fără a de introduce erori semnificative, se consideră pentru semnalul de intrare V_I o variație dreptunghiulară, Figura 1.15-b. Pentru acest semnal de intrare ideal, cu panta fronturilor infinită, valorile timpilor de propagare τ_{pHL} și τ_{pLH} se măsoară de la aceste fronturi până în punctul de amplitudine 50% de pe variația semnalului de ieșire.

Timpul de propagare este dependent de structura porții și sarcina comandată la ieșire. Dependența de sarcina comandată este foarte puternică la porțile CMOS.

Un model simplificat al circuitului de ieșire al unei porți logice și a sarcinii comandate este reprezentat în Figura 1.16-a. În acest model rezistența echivalentă R include rezistența internă a etajului de ieșire al porții (a generatorului G) plus rezistența sarcinii (a porții sau porților comandate), iar capacitatea echivalentă C include capacitățile interne ale etajului de ieșire, capacitatea sarcinii comandate și capacitățile parazite ale conexiunilor. Conform acestui model rezultă variația tensiunii pe capacitatea de sarcină respectiv la încărcare și descărcare:




Figura 1.15 Definirea parametrilor de timp pe variația semnalelor de la intrarea și ieșirea unei porți inversor: a) modul de definire a intervalelor: τ_r , τ_f , τ_{HL} , τ_{LH} , τ_{pHL} , τ_{pLH} și T_{ciclu} ; b) model simplificat pentru măsurarea de τ_{pHL} și τ_{pLH} .




Figura 1.16 Modelul simplificat pentru circuitul de ieșire al unei porți (a) și variația în timp a tensiunii pe o sarcină capacitivă conectată la ieșire (b).

$$\begin{aligned} \text{a)} \quad v_C &= V_O \left(1 - e^{-\frac{t}{T}}\right) \\ \text{b)} \quad v_C &= V_O \cdot e^{-\frac{t}{T}} \end{aligned} \quad (1.21)$$

unde $T = R \cdot C$ (variațiile în timp ale tensiunii de ieșire de la 0V la V_O și de la V_O la 0V sunt simetrice deoarece constantele de timp sunt egale). Timpul $t_{\frac{1}{2}}$, la valoarea tensiunii de ieșire 50% V_O , calculat cu relațiile 1.21, conform modelului simplificat din Figura 1.15-b, este egal cu τ_{pHL} , τ_{pLH} .

$$t_{\frac{1}{2}} = \tau_{pHL} = \tau_{pLH} = RC \ln 2 = 0.69 RC$$

Variația simetrică a tensiunii v_C determină valori egale și pentru τ_r și τ_f .

$$\tau_r = \tau_f = T = RC \left(\ln 10 - \ln \frac{10}{9}\right) = 2.2 RC$$

Exemplul 1.8 Rezistența de ieșire a unei porți în starea H este $R_1 = 2K\Omega$ iar în starea L este $R_2 = 25\Omega$. Sarcina capacitivă pe ieșire are valoarea de $100pF$. Întârzierea internă τ_{pi} este de $25ns$. Să se determine timpul de propagare τ_p al porții.

Soluție:

$$\begin{aligned} \tau_{pLH} &= \tau_{pi} + R_1 C \ln 2 = 25ns + (2 \cdot 10^3 \Omega)(100 \cdot 10^{-12}) \cdot \ln 2 \approx 160ns \\ \tau_{pHL} &= \tau_{pi} + R_2 C \ln 2 = 25ns + (25\Omega)(100 \cdot 10^{-12}) \cdot \ln 2 \approx 27ns \\ \tau_p &= \frac{\tau_{pHL} + \tau_{pLH}}{2} = \frac{27 + 160}{2} = 93.5ns \end{aligned}$$

Factorii de încărcare la intrare și la ieșire. Factorul de încărcare la intrare (**fan in**, input loading factor) reprezintă sarcina pe care o intrare o introduce când este conectată la ieșirea unei porți. Deoarece într-o familie de circuite logice există diferite porți cu număr diferit de intrări trebuie să se fixeze care tip de intrare reprezintă sarcina standard. În general, se admite că sarcină este standard sarcina care corespunde unei intrări de la o poartă NAND cu două intrări (NAND2).

În funcție de tehnologia de realizare a porților sarcina de intrare se măsoară în mărimi fizice diferite. Pentru tehnologia bipolară, unde comanda se face printr-un curent pe baza unui tranzistor, sarcina de intrare se măsoară în unități de curent. Iar pentru tehnologia CMOS, unde comanda se face în tensiune pe o capacitate (echivalentă) de intrare, sarcina de intrare se măsoară în unități de capacitate.

În Figura 1.17 sunt prezentate notațiile și sensurile curenților de la intrarea și ieșirea porților. Referitor la o bornă, care este un terminal al unei porți, unui curent care intră prin acea bornă i se asociază semnul plus (+I), iar unui curent care iese din acea bornă i se atașează semnul minus (-I); evident, simbolurile celor doi curenți care intră și ies, la o aceeași bornă, au semne opuse. În foaia de catalog a unei porți este specificată sarcina maximă (curent sau capacitate) pe care intrarea unei porți o prezintă pentru nivelurile permise de tensiune H și L. O poartă trebuie să poată absorbi/genera la ieșire un curent mai mare sau egal cu suma tuturor curenților necesari generați/absorbiți de către toate intrările porților care sunt conectate la acea ieșire, dar în același timp poarta trebuie să asigure la ieșire și nivelurile garantate de tensiune pentru starea H și L. Cu aceste valori necesare pe o intrare și disponibile pe o ieșire se poate determina un factor de încărcare la ieșire (**fan-out**, output loading




Figura 1.17 Explicativă pentru simbolurile și sensurile curenților la intrarea (a) și ieșirea (b) unei porți

factor) atât în starea L, FI_L cât și în starea H, FI_H conform relațiilor:

$$\begin{aligned} FI_L &= \frac{I_{OLmax}}{I_{ILmax}}; \\ FI_H &= \frac{I_{OHmax}}{I_{IHmax}}; \\ FI &= \min \{FI_L, FI_H\} \end{aligned} \quad (1.22)$$

Rezultă că factorul de încărcare maxim FI este egal cu valoarea minimă dintre FI_L , și FI_H . În general, dacă se consideră că toate intrările porților au aceeași sarcină atunci factorul de încărcare maxim exprimă numărul maxim de intrări comandate de ieșirea unei porți fără deteriorarea nivelurilor normale de tensiune. Același raționament, ca și pentru curenți, se poate face când sarcina este capacitivă (se determină numărul maxim de sarcini standard/unitare pe care le poate comanda o poartă pe ieșire).

Pentru o poartă, ideal, FI ar trebui să fie infinit dar în realitate are valori de ordinul unităților pentru tehnologia bipolară și de ordinul zecilor pentru tehnologia CMOS. Prin “**tăria**” unui semnal se înțelege abilitatea de a absorbi sau genera un curent. Cu cât un semnal este mai puternic cu atât curentul generat sau absorbit este mai mare (prin convenție bara de alimentare V_{DD}/V_{CC} generează un curent iar bara de masă $0V/V_{SS}$ absoarbe un curent). Pentru porțile logice ieșirile sunt surse de nivelurile 1 sau 0 mai puternice decât intrările. Liniile de alimentare V_{DD} , V_{CC} sau V_{SS} sunt sursele cele mai puternice de 1 logic și 0 logic. Un semnal poate fi “întărit”, adică să poată comanda mai multe intrări, prin intermediul unui buffer/driver. Un buffer este un circuit care spre deosebire de poartă nu procesează logic semnalul, eventual îl inversează - buffer inversor, dar prezintă la ieșire un FI mult mărit. Ca funcție logică bufferul neinversor este funcția identitate f_1^1 , iar bufferul inversor este funcția f_2^1 , vezi secțiunea 1.1.3 . Circuitele buffer, în general, sunt realizate în grup de câte opt pe cip pentru a putea întări un cuvânt de 8 biți (1 byte). Unele porți au pe ieșire un etaj circuit buffer, caz în care sunt referite ca **porți “bufferate”** .

Exemplul 1.9 Pentru seriile de porți logice din familia TTL să se determine FI .

Soluție. Curenții de ieșire și intrare în starea H și L, extrași din catalog sunt prezentați în Tabelul 1.8.

Tabelul 1.8 Valorile curenților pentru seriile de porți logice din familia TTL

Seria	INTRARE		IEȘIRE	
	nivel H	nivel L	nivel H	nivel L
	$I_{IHmax}, \mu A$	I_{ILmax}, mA	I_{OHmax}, mA	I_{OLmax}, mA
74	40	-1.6	-0.4 / -0.8*	16
74S	50	-2.0	-1.0	20
74LS	20	-0.36	-0.4	8
74AS	20	-2,0	-0.4	4/8*
74ALS	20	-0.1	-0.4	8

*depinde de circuit

Pentru seria 74 (o poartă din seria 74 comandă porți tot din seria 74):

$$\begin{aligned} FI_L &= \frac{I_{OLmax}}{I_{ILmax}} = \frac{16mA}{1.6mA} = 10; \\ FI_H &= \frac{I_{OHmax}}{I_{IHmax}} = \frac{800\mu A}{40\mu A} = 20; \\ FI &= \min\{20, 10\} = 10 \end{aligned}$$

Pentru seria 74LS (o poartă din seria 74LS comandă porți tot din seria 74LS):

$$\begin{aligned} FI_L &= \frac{I_{OLmax}}{I_{ILmax}} = \frac{8mA}{0.36mA} = 22; \\ FI_H &= \frac{I_{OHmax}}{I_{IHmax}} = \frac{400\mu A}{20\mu A} = 20; \\ FI &= \min\{20, 20\} = 20 \end{aligned}$$

În același mod se pot calcula factorii de încărcare pentru seriile: 74S, 74AL și 74ALS. De asemenea se pot calcula FI pentru cazurile când o poartă dintr-o serie comandă porți din altă serie.

Exemplul 1.10 O poartă logică CMOS din familia 74HC cu o rezistență de ieșire $R = 300\Omega$, generează o tensiune de ieșire $V_O = 4.5V$ și are o întârziere internă $\tau_{pi} = 5ns$. Să se determine numărul de porți de același tip care pot fi comandate de această poartă astfel încât timpul de propagare τ_p să nu fie mai mare de 40ns.

Soluție. Pentru porțile CMOS sarcina pe intrare este capacitivă (o valoare aproape standard a capacității de intrare pentru o poartă CMOS, realizată discret, este $C_{in} = 5pF$), curentul de intrare este neglijabil. De asemenea, se consideră că procesul de încărcare și descărcare al capacității este simetric ca în Figura 1.16-b deci $\tau_{pHL} = \tau_{pLH} = t_{\frac{1}{2}}$. Rezultă:

$$\tau_p = \tau_{pi} + \frac{\tau_{pHL} + \tau_{pLH}}{2} = 40ns \quad \Rightarrow \quad t_{\frac{1}{2}} = 40ns - 5ns = 35ns$$

Pentru $\tau_p = 35ns$ sarcina comandată de poartă poate fi egală cu

$$t_{\frac{1}{2}} = 35ns = 0.69 RC \Rightarrow C = 170pF$$

Numărul de porți comandate este $\frac{170pF}{5pF} = 34$.

Se observă că mărimea sarcinii comandate de o poartă CMOS determină valoarea timpului de propagare τ_p . Creșterea timpului de propagare cu creșterea sarcinii comandate este mult mai pregnantă la porțile CMOS decât la cele bipolare.

Consumul de putere. Consumul de putere P_d (puterea disipată) pentru porțile unei familii rezultă ca o sumă între două componente una statică P_{dcc} și una dinamică P_{dca} , $P_d = P_{dcc} + P_{dca}$.

1. Consumul de putere în regim static (în c.c.) se definește cu relația:

$$P_{dcc} = \frac{P_H + P_L}{2} = \left(\frac{I_{CCH} + I_{CCL}}{2} \right) V_{CC} \quad (1.23)$$

în care: I_{CCH} , I_{CCL} - sunt curenții absorbiți de poartă de la sursă în starea H, respectiv L; V_{CC} - tensiunea de alimentare a porții.

De remarcat, că P_{dcc} este componenta principală de putere disipată la familia TTL (tipic, 1mW/poartă pentru seria 74ALS și în jur de 8.5mW/poartă pentru seria AS) pe când la tehnologia CMOS această componentă este neglijabilă (tipic 2.5nW/poartă pentru seria 74HC).

2. Consumul de putere în regim dinamic P_{dca} (în c.a.). Această componentă apare numai pe durata intervalelor de comutație între cele două niveluri logice și se evidențiază sub două forme:




Figura 1.18 Circuit echivalent (simplificat) al unei porți pentru calculul puterii P_{dca}

- (a) În prima formă, puterea disipată apare prin încărcarea și descărcarea capacităților din circuit care, uneori pentru simplificare, se substituie cu o singură capacitate echivalentă C = capacitate internă din circuit + capacitatea conexiunilor + capacitățile de sarcină. Un circuit echivalent pentru calculul acestei puteri este prezentat în Figura 1.18. Când contactul T (tranzistor) este comandat spre deschidere, ieșirea comută din L în H, condensatorul C se încarcă prin rezistența R_C stocând o cantitate de energie $\frac{1}{2}CV_{CC}^2$. Pe durata procesului de încărcare, când variația curentului este exprimată prin relația $i_c = \frac{V_{CC}}{R_C} \cdot e^{-\frac{t}{RC}}$, energia disipată pe rezistența R_C se calculează în felul următor:

$$\begin{aligned} W &= \int_0^{\infty} i_c^2 \cdot R_C dt = \frac{V_{CC}^2}{R_C} \int_0^{\infty} e^{-\frac{2t}{RC}} dt = \\ &= \frac{V_{CC}^2}{R_C} \Big|_0^{\infty} - \frac{R_C \cdot C}{2} \cdot e^{-\frac{t}{RC}} \Big|_0^{\infty} = \frac{1}{2} CV_{CC}^2 \end{aligned}$$

rezultă că energia nu depinde de valoarea rezistenței R_C . La comanda spre închidere a contactului T, când ieșirea comută din H în L, energia $\frac{1}{2}CV_{CC}^2$ stocată pe condensatorul C este disipată pe rezistența echivalentă $R_C \parallel R_E$. Pe durata unei perioade $T = \frac{1}{f}$, a semnalului de comandă, energia consumată pe rezistențele R_C și R_E este $2(\frac{1}{2}CV_{CC}^2) = CV_{CC}^2$. Rezultă că puterea disipată (energia în unitatea de timp) pentru încărcarea și descărcarea capacității echivalente este exprimată de relația:

$$P_{dca} = CV_{CC}^2 \cdot f \quad (1.24)$$

- (b) A doua formă pentru puterea disipată în regim dinamic apare datorită scurtcircuitării sursei de alimentare la masă pe durata fronturilor de comutație. Pe durata acestor fronturi, când unele tranzistoare din structura porții comută din blocat în conducție iar altele din conducție în blocare, există un interval scurt când toate tranzistoarele conduc (vezi Figura 1.22-e) ceea ce duce la scurtcircuitarea sursei la masă (pe unele trasee putând exista anumite rezistențe), producând vârfuri de curent (spike) în linia (V_{CC}) de alimentare a porții. Apariția acestor vârfuri de curent pe linia de alimentare pot să provoace comutații false la alte porți care se alimentează de la aceeași linie. Puterea disipată de scurtcircuit pe poartă depinde de valoarea de vârf a curentului de scurtcircuit, care este funcție de tensiunea de alimentare V_{CC} , și depinde de frecvența f de apariție a comutațiilor. Se poate exprima puterea disipată de scurtcircuit printr-o relație tot de aceeași formă ca în 1.24, în care se introduce o capacitate echivalentă de calcul a cărei valoare nu depășește 20% din valoarea capacității echivalente utilizată pentru puterea disipată la încărcarea și descărcarea capacităților. Practic, luarea în calcul și a puterii disipate de scurtcircuit se face prin mărirea valorii capacității din relația 1.24. Puterea disipată de scurtcircuit este cu atât mai mică cu cât semnalele de comandă au fronturi mai abrupte, adică τ_f și τ_r au valori cât mai mici. O regulă practică spune că: durata fronturilor trebuie să fie cel mult a zecea parte din timpul de propagare ($\tau_r, \tau_f < 10\tau_p$), pentru ca puterea disipată pe poartă să nu o distrugă prin creșterea de temperatură.

Pentru circuitele CMOS principala componentă de putere disipată este cea dinamică, relația 1.24. Reducerea acesteia se poate realiza prin micșorarea factorilor din această relație în special a tensiunii de alimentare care introduce o dependență pătratică. Și la porțile în tehnologie bipolară există componenta dinamică $CV_{CC}^2 \cdot f$, dar aceasta la frecvențe joase și medii este neglijabilă față de cea disipată în regim static $P_{d_{cc}}$, relația 1.23.

Exemplul 1.11 Valoarea tipică a puterii disipate în c.c. pe o poartă CMOS din seria HC este de $2,5nW$ (la $V_{DD} = 5V$ și $25^\circ C$) iar în cazul cel mai defavorabil poate ajunge la $30\mu W$. Dacă această poartă este comandată la frecvența de $100KHz$ și la ieșire sunt conectate zece porți de același tip, $FI = 10$, să se determine cât va fi puterea disipată pe poartă.

Soluție. Pentru porțile din seria HC în catalog se specifică sarcina pentru o intrare ca fiind $C_{intr} = 5pF$ iar capacitățile interne totale se dau ca fiind $22pF$. Se obține capacitatea echivalentă totală care trebuie să fie încărcată și descărcată la ieșirea porții

$$C = 22pF + 10 \times 5pF = 72pF$$

Rezultă puterea disipată în regim dinamic :

$$P_{dac} = CV_{DD}^2 \cdot f = 72 \cdot 10^{-12} \times 5^2 \times 10^5 = 180\mu W$$

Această valoare a puterii disipate este de 10^5 ori mai mare decât valoarea disipată tipică în regim de c.c. ($2,5nW$) și de 6 ori mai mare decât în cazul cel mai defavorabil ($30\mu W$).

Factorul de merit. Factorul de merit notat **PDP** (**P**ower **D**elay **P**roduct) este un parametru sintetic, în sensul că poate caracteriza poarta atât din punct de vedere al puterii disipate cât și din punct de vedere al timpului de propagare și este definit prin produsul dintre puterea disipată și timpul de propagare:

$$PDP[\text{Joule}] = P_d[\text{Watt}] \times \tau_p[\text{s}] \quad (1.25)$$

Acest parametru poate fi interpretat ca fiind energia consumată pe decizie logică (pe comutație). Există porți logice care au un factor de merit de ordinul pJ sau chiar mai mic, situându-se sub valoarea factorului de merit corespunzător unui neuron!

Dependența între parametrii unei familii de circuite logice. Poarta logică ideală ar trebui să prezinte simultan valori optime pentru toți parametrii: FI foarte mare, $FIP = 50\%$, $\tau_p = 0$, $P_d = 0$, $V_H = V_{CC}$ sau V_{DD} , $V_L = 0V$, $\Delta V = V_{CC}$ sau V_{DD} . Pentru o astfel de poartă inversor VTC-ul din Figura 1.14-b ar fi o caracteristică de tip releu (fără histerezis) cu panta infinită la tensiunea de intrare $\frac{V}{2}$. Cel mai mult se apropie de o caracteristică ideală porțile din tehnologia CMOS. În practică optimizarea simultană a tuturor parametrilor este contradictorie.

Mărirea excesivă a lui FI atrage un curent absorbit de valoare mai mare de la sursă determinând deci mărirea lui P_d . Iar dacă sarcinile comandate sunt capacitive, o mărime a acestora poate duce la creșterea lui τ_{HL} și τ_{LH} în semnalul de ieșire.

Micșorarea lui τ_p implică forțarea regimului de comutație prin mărirea tensiunii V_{CC} sau V_{DD} sau prin micșorarea rezistenței circuitului, ceea ce duce la curenți mari absorbiți de la sursă și în consecință o creștere a lui P_d . Prin opoziție, micșorarea lui P_d prin scăderea curenților, ar duce la mărirea lui τ_p .

Creșterea factorului de imunitate la perturbații ar necesita un salt logic de tensiune cu valoare mărită ceea ce este posibil prin mărirea tensiunii de alimentare, deci, implicit puterea disipată P_d crește foarte mult. Eventual, se poate menține puterea disipată în limite nepericuloase, pentru a nu se distruge circuitul prin încălzire, dacă simultan cu mărirea tensiunii de alimentare s-ar micșora curentul prin mărirea rezistențelor dar aceasta ar duce la timpi de tranziție foarte lungi deci creșterea lui τ_p .

Tendența de optimizare simultană a tuturor parametrilor între anumite limite rezonabile pentru aplicații eficiente a dus în cadrul unei familii de circuite logice la crearea unei serii standard; parametrii standard au valori cvasioptimale. În paralel cu seria standard, într-o familie de circuite logice, există serii speciale care optimizează doar un singur parametru, ceilalți parametri fiind menținuți în limite acceptabile. Astfel, există: seria de viteză ridicată, seria de putere redusă, seria de viteză ridicată și putere redusă, seria cu imunitate sporită la perturbații. Toate aceste serii ale unei familii de circuite logice putând fi în variante pentru aplicații civile cu gama de temperatură admisibilă $0^\circ C \div 70^\circ C$ cât și în variantă militară cu gama de temperatură admisibilă $-55^\circ C \div 125^\circ C$.

Porțile logice pot exista fie ca entități separate sub forma unor circuite integrate discrete, care sunt utilizate în realizarea unor sisteme mai complexe, fie pot exista în interiorul unui sistem complex realizat în totalitate integrat. Pentru porțile logice realizate discret, care se interconectează în exterior cu alte porți, respectarea parametrilor este foarte strictă. În schimb, pentru porțile logice dintr-un sistem integrat unde interconexiunile între porți se fac în siliciu, valorile parametrilor pot fi mai puțin restrictive.

1.4 PORȚI LOGICE ÎN TEHNOLOGIA BIPOLARĂ

Elementele componente de circuit, pe care se bazează tehnologia bipolară, sunt joncțiunea semiconductoră (dioda) și tranzistoarele bipolare npn și pnp. Tehnologia de integrare bipolară este caracterizată prin viteză ridicată, densitate de integrare relativ redusă și consum de putere ridicat. Cu aceste caracteristici tehnologia bipolară, de la introducerea ei, la începutul anilor 1960, a fost tehnologia cea mai uzuală până la începutul anilor 1990. Începând cu mijlocul anilor 1980 au fost realizate progrese în tehnologia MOS și mai ales în tehnologia CMOS ceea ce a dus ca în anii 1990 tehnologia bipolară să fie substituită cu cea CMOS. Deși, acum implementările în tehnologia bipolară sunt reduse, totuși, minime cunoștințe despre această tehnologie sunt necesare pentru aplicații ocazionale cum ar fi operații de depanare a unor sisteme existente și pentru aspecte de interfațare TTL/CMOS. Pentru însușirea acestor minime cunoștințe se vor prezenta în continuare următoarele trei subiecte: inversorul bipolar, porți TTL și porți pentru magistrale.

1.4.1 Inversorul bipolar

Circuitul inversor este elementul de bază în structura oricărui circuit logic dintr-o familie de porți logice. Structura de inversor se poate identifica în structura oricărei porți și oricare poartă logică se obține dintr-un circuit inversor prin completare. Se vor studia două aspecte ale circuitului inversor: caracteristica statică de transfer și timpul de comutație.

Structura și caracteristica de transfer. Circuitul inversor, Figura 1.19-b, este de fapt un etaj amplificator cu saturație, cu sarcina în colector, în conexiunea emitor comun. Layout-ul pentru implementarea în siliciu a inversorului este prezentat în Figura 1.19-c. Tranzistorul npn este realizat, prin difuzie, într-o insulă de tip n în stratul epitaxial. La fel și rezistențele de bază R_B și de sarcină R_C sunt realizate prin difuzie în insule de tip n din stratul epitaxial.

Caracteristica statică de transfer $V_O = f(V_I)$ (fără încărcare la ieșire, în gol) este trasată prin linii drepte având ca puncte fixe tensiunea de alimentare V_{CC} și cele două puncte de frângere $PF1$ și $PF2$, Figura 1.20. Punctele de frângere $PF1$ și $PF2$ se situează tocmai la limita de trecere a punctului de funcționare al tranzistorului de la regimul blocat la regimul activ ($PF1$), respectiv de la activ la regimul de saturație ($PF2$).

În intervalul de variație a tensiunii de intrare $V_I = [0, V_{IL})$ tranzistorul este blocat, tensiunea de ieșire este constantă $V_O = V_{OH} = V_{CC}$, iar caracteristica $V_O = f(V_I)$ este o dreaptă orizontală.

În punctul de frângere $PF1$ tensiunea de intrare devine egală cu $V_{BE(on)}$, tranzistorul intră în conducție, iar caracteristica de transfer se aproximează în continuare cu o dreaptă ce unește punctele $PF1 (V_{IL}, V_{CC})$, $PF2 (V_{IH}, V_{CE(sat)})$.

În punctul de frângere $PF2$ este începutul regimului de saturație pentru care tensiunea de intrare are valoarea:

$$V_I = V_{IH} = V_{BE(sat)} + \frac{1}{\beta} \times \frac{V_{CC} - V_{CE(sat)}}{R_C} \times R_B$$




Figura 1.19 Circuitul inversor: a) simbol; b) structura circuitului; c) layout-ul în siliciu (substrat de tip p).

O creștere în continuare a tensiunii de intrare V_I peste V_{IH} produce o micșorare nesemnificativă a tensiunii de ieșire, caracteristica de transfer este o dreaptă orizontală $V_{OL} = V_{CE(sat)}$.

Panta caracteristicii $V_O = f(V_I)$ prezintă numai două valori. Valoarea zero când inversorul este în starea H sau L și o valoare ridicată $A_V = \frac{\Delta V_O}{\Delta V_I}$ în zona de trecere între cele două stări. În reprezentarea idealizată din figură punctele de frângere apar la intersecția acestor drepte, dar într-o reprezentare exactă aceste puncte s-ar afla pe o curbă, care ar racorda aceste drepte, unde panta ar fi unitară $|A_V| = 1$. Această caracteristică exactă se plasează în interiorul benzii punctate din Figura 1.14-b.

Punctul de funcționare al inversorului trebuie să fie doar în cele două zone: blocat sau saturat. Trecerea între cele două zone când tranzistorul este în regimul activ, specific funcționării în circuitele analogice, trebuie să se realizeze într-un timp cât mai scurt; de fapt, această trecere ar corespunde, pe Figura 1.13, intervalului interzis de tensiuni.

Timpii de comutație ai inversorului. Timpii de comutație ai tranzistorului




Figura 1.20 Caracteristica de transfer, $V_O = f(V_I)$ pentru un inversor bipolar la funcționarea în gol

din blocat în saturație și din saturație în blocat nu sunt egali, ceea ce determină valori diferite pentru τ_{pHL} , τ_{pLH} ($\tau_{pLH} > \tau_{pHL}$). În raport cu timpul de comutație directă, din regimul blocat înspre saturație, timpul de comutație inversă, din regimul de saturație înspre blocare, este mai mare. Această diferență apare datorită procesului de eliminare a sarcinii stocate în surplus în bază, când tranzistorul este în saturație, față de sarcina din bază când tranzistorul este în regim activ direct. În regim de saturație se injectează în bază purtători majoritari atât din emitor cât și, în surplus, din colector deoarece ambele joncțiuni sunt polarizate în sens direct. Eliminarea sarcinii în surplus din bază necesită un timp τ_s (timp de saturație). Deci timpul de comutație inversă, la un tranzistor în saturație, față de timpul de comutație inversă al unui tranzistor în regim activ direct este mai mare cu valoarea τ_s , vezi Figura 1.21-a. Figura reprezintă variația tensiunii de comandă v_I a inversorului (o variație dreptunghiulară) și variația tensiunii v_O la ieșirea inversorului. În această figură timpii respectivi au următoarele semnificații:

- $\tau_d = t_1 - t_0$, timpul de întârziere. Este timpul necesar pentru creșterea tensiunii aplicate pe joncțiunea emitoare și colectoare. Deoarece aceste joncțiuni sunt zone sărăcite de purtători acestea se comportă ca niște condensatoare, deci este timpul de încărcare al acestor condensatoare;
- $\tau_f = t_2 - t_1$, timpul de coborâre (fall time). Este determinat, mai ales, de timpul de tranzit al purtătorilor prin bază;
- $\tau_s = t_4 - t_3$, timpul de saturație. Timpul necesar pentru eliminarea sarcinii în surplus stocată în bază;
- $\tau_r = t_5 - t_4$, timpul de creștere. Similar cu τ_f dar acum trebuie anulați purtătorii din bază pentru că tranzistorul se comandă spre blocare.

Micșorarea lui τ_{pLH} se poate realiza în două modalități. Prima, constă în forțarea comenzii pe baza tranzistorului prin suprapunerea unei componente derivatice de curent peste curentul de bază de comandă normal. Condensatorul C conectat în paralel cu rezistența de bază R_B , Figura 1.21-b, formează cu rezistența echivalentă




Figura 1.21 Inversorul bipolar: a) definirea timpilor care caracterizează procesul de comutație; b) inversor cu forțarea comenzii prin producerea unei componente derivate în curentul de bază; c) valori pentru parametrii de timp la un tranzistor normal și la un tranzistor Schottky; d,e,f) realizarea unei structuri de tranzistor Schottky.

bază emitor R_{BE} a tranzistorului un circuit derivativ, deci generează componenta de forțare (derivativă) în curentul de comandă din bază.

A doua modalitate se realizează prin utilizarea unui tranzistor Schottky, care se obține prin conectarea între bază și colectorul unui tranzistor normal a unei joncțiuni metal-semiconductor, adică o diodă Schottky, DS , Figura 1.21-d. Implementarea unei astfel de diode în acel loc se realizează, în procesul de fabricare al tranzistorului, extrem de simplu și practic fără cost, prin extinderea metalizării (Al – aluminiu sau Pt – platină) de contact a terminalului bazei B și peste zona semiconductoare de tip n a colectorului. Extinderea metalizării, zona încercuită din Figura 1.21-f, formează la interfața metal-colector o diodă Schottky Aln sau Ptn . Tensiunea la polarizare directă a unei diode Schottky este $V_{DS} = 0,4V$. Conectând o astfel de diodă între bază și colector (deci în paralel cu joncțiunea colectoră) tensiunea pe joncțiunea colectoră nu va putea coborî cu mai mult de $0,4V$ sub tensiunea bazei tranzistorului, rezultă că tranzistorul nu mai poate intra în saturație, nu se mai injectează din colector sarcină în surplus (față de regimul nesaturat) în bază, deci τ_s devine zero. Cu valorile tensiunilor din Figura 1.19-b se pot face următoarele calcule:

- fără diodă Schottky: $V_{BC} = V_{BE(sat)} - V_{CE(sat)} = 0,8V - 0,1V = 0,7V$, tensiune ce comandă joncțiunea bază colector în conducție, tranzistorul este în saturație;
- cu diodă Schottky $V_{CE} = V_{BE(sat)} - V_{DS} = 0,8V - 0,4V = 0,4V$ tranzistorul nu este în saturație (tensiunea de deschidere a unei joncțiuni este de $\sim 0,7V$).

Valori pentru timpii de comutație, definiți mai sus, sunt prezentate în tabelul din Figura 1.21-c, atât pentru un tranzistor normal cât și pentru un tranzistor Schottky. În seriile de porți logice din tehnologia bipolară, cu excepția seriei standard inițială, toate tranzistoarele de comutație sunt tranzistoare Schottky – ceea ce este indicat prin litera S în codul seriei respective.

1.4.2 Porți logice TTL

Poarta NAND cu două intrări. Seria standard 74XX de porți logice din familia de circuite logice TTL (Transistor-Transistor-Logic) a fost introdusă de firma Sylvania în 1963, dezvoltată și comercializată de Texas Instruments. De fapt, la poarta NAND cu două intrări integrată s-a ajuns pornind de la structura de poartă NAND cu două intrări DTL (Diode-Transistor-Logic) care era deja realizată cu componente discrete, Figura 1.22-a. Poarta DTL este compusă dintr-un circuit MIN cu diode, ca în Figura 1.11-a, care realizează operatorul AND în logică pozitivă, și la ieșirea căruia s-a atașat un inversor realizat cu tranzistorul T2. Diodele D3 și D4 sunt introduse în divizorul format de R_1 și R_2 , conectat între $+5V$ și $-2V$, pentru a produce o coborâre a nivelului de tensiune pe baza tranzistorului T2, asigurând o blocare sigură. Structura DTL a evoluat în structura TTL prin integrarea diodelor D1, D2, D3 sub forma unui tranzistor multiemitor T1, Figura 1.22-b. La această structură s-a adăugat un etaj de ieșire (totem-pole) compus din tranzistoarele T3 și T4, Figura 1.22-c, obținându-se structura standard de poartă NAND cu două intrări (7400). Această structură se compune din circuitul AND de intrare, circuitul defazor, realizat pe tranzistorul T2, pentru comanda tranzistoarelor T3 și T4 din etajul de ieșire.




Figura 1.22 Poarta TTL standard: a) structura poții DTL; b) structura inițială a poții TTL; c) structura (standard) pentru poarta 7400-NAND2; d) caracteristica statică de transfer și regimurile de funcționare ale tranzistoarelor pentru poarta 7400.

Diodele D_4 și D_5 pe intrare sunt pentru protecția împotriva supratensiunilor negative care pot apare la intrare. Existența acestor diode va produce scurtcircuitarea la masă a oricărei tensiuni negative față de masa aplicată pe intrare și care în valoare absolută este mai mare decât tensiunea de deschidere a diodei ($\approx 0,7V$).

Caracteristica statică de transfer a poții se poate trasa prin segmente de dreaptă, la fel ca cea a inversorului din Figura 1.20, calculând punctele de frângere. Calculul acestor puncte de frângere este realizat în [Toacșe '96]. Cu intrarea B legată la $V_{CC} = 5V$ iar tensiunea V_A pe intrarea A parcurge intervalul $[0, V_{CC}]$ se obțin următoarele puncte de frângere:

- când $V_A = 0$. T_1 conduce, T_2 este blocat, T_4 conduce iar ieșirea este în starea H , $V_{OH} = 3,6V$;
- $PF1 (0,6V; 3,6V)$ când $V_A = 0,6V$. T_1 conduce iar T_2 intră în conducție, T_4 conduce;

- $PF_2(1, 3V; 2, 5V)$ când $V_A = 1, 3V$, T1 și T2 conduc iar T3 intră în conducție, T4 conduce;
- $PF_3(1, 5V; 0, 1V)$ când $V_A = 1, 5V$. T1 conduce în regim activ inversat, T2 și T3 conduc în saturație iar T4 este blocat, ieșirea este în nivel L.

În intervalul dintre PF_2 și PF_3 conduc toate tranzistoarele, sursa este conectată la masă prin rezistențele circuitului, puterea disipată corespunde componentei dinamice de scurtcircuit. Se recomandă ca parcurgerea acestui segment de caracteristică să se realizeze într-un interval de timp cât mai scurt ceea ce impune ca fronturile tensiunii de intrare V_I să fie cât mai abrupte.

Când T2 și T3 conduc în saturație, tensiunea de comandă pe T4 este $V_{BE_{T4}} = V_{BE(sat)_{T3}} + V_{CE(sat)_{T2}} - V_{CE(sat)_{T3}} = V_{BE(sat)_{T3}} = 0, 8V$, ceea ce ar determina intrarea în conducție și a acestui tranzistor. Pentru a împiedica conducția lui T4, în emitorul său, se introduce dioda D și astfel tensiunea de $0, 8V$ nu este suficientă să deschidă cele două joncțiuni înseriate (joncțiunea BE(T4) + dioda D).

În starea H, $V_{OH} = 3, 6V$, poarta generează un curent la ieșire, de la sursa V_{CC} prin R_3 și T4, pentru intrările porților comandate, iar în starea L, $V_{OL} \approx 0, 1V$, poarta absoarbe la masă, prin tranzistorul T3, curenții de pe intrările porților comandate.

Seriei standard 74XX i s-au adus îmbunătățiri, pe baza progreselor din domeniul tehnologic de integrare, obținându-se serii cu performanțe mai ridicate. Prima nouă serie obținută, după cea standard, a fost **seria Schottky 74SXX** care utilizează pentru comutație tranzistoare Schottky. Apoi, combinând tranzistoarele Schottky simultan cu creșterea rezistențelor, pentru micșorarea curenților, s-a obținut **seria TTL Schottky de putere redusă (Low-Power Schottky)** notată prin 74LSXX. Următoarea serie a fost **Schottky îmbunătățită (Advanced Schottky TTL)** notată prin 74ASXX, care oferă viteză dublă față de 74SXX, dar la aceeași putere disipată. Seria îmbunătățită a fost perfecționată în continuare pentru a se reduce puterea disipată și s-a obținut **seria Schottky îmbunătățită de putere redusă (Advanced-Low-Power-Schottky TTL)** notată 74ALSXX. Cu performanțe de mediere între seriile AS și ALS s-a realizat **seria rapidă (Fast TTL)** notată 74FXX și care este probabil cea mai populară din familia TTL, pentru cerințele de viteză în noile sisteme, la ora actuală. Sufixul XX din notația acestor serii este un număr zecimal și constituie codul porții respective, o poartă cu același XX, indiferent de serie, realizează aceeași funcție logică. De exemplu, poarta logică NAND cu două intrări (NAND2) are următoarele referiri în funcție de seria în care este implementată: 7400 (seria standard), 74S00, 74LS00, 74ALS00, 74F00. Parametrii porților din seriile familiei TTL sunt prezentați în *Tabelul 1.9*.

O altă familie de circuite logice în tehnologia bipolară, și care se prezintă la fel sub formă de circuite integrate discrete, conținând diferite tipuri de porți este **ECL (Emitter-Coupled-Logic)**. Circuitele ECL sunt caracterizate prin viteze foarte ridicate ajungând până la $0, 5ns$ pentru timpul de propagare. Viteza sporită la comutație se obține tot prin evitarea regimului de saturație al tranzistorului dar nu prin tranzistor Schottky ci prin comutarea de curent între două canale. Structura de bază este cea de amplificator diferențial cu un generator de curent în emitor (de unde și denumirea de cuplaj prin emitor) iar curentul este comutat între cele două ramuri ale amplificatorului diferențial [Toacșe 1996].

În familia ECL există două serii: 10K și 100K, seria 100K având performanțe îm-

Tabelul 1.9 Parametrii seriilor din familia TTL

Simbol parametru	Seriile familiei TTL					
	74	74S	74LS	74AS	74ALS	74F
τ_p [ns] (NAND2)	10	3	9	1.7	4	3
P_d [mW] (NAND2)	10	19	2	8	1.2	4
PDP [p] (NAND2)	100	57	18	13.6	4.8	12
V_{ILmax} [V]	0.8	0.8	0.8	0.8	0.8	0.8
V_{OLmax} [V]	0.4	0.5	0.5	0.5	0.5	0.5
V_{IHmin} [V]	2.0	2.0	2.0	2.0	2.0	2.0
V_{OHmin} [V]	2.8	2.7	2.7	2.7	2.7	2.7
I_{ILmax} [mA]	-1.6	-2.0	-0.4	-0.5	-0.2	-0.6
I_{OLmax} [mA]	16	20	8	20	8	20
I_{IHmax} [μ A]	40	50	20	20	20	20
I_{OHmax} [μ A]	-800	-1000	-400	-2000	-400	-1000
τ_{pLHmax} [ns]	22	4.5	15	4.5	11	
τ_{pHLmax} [ns]	15	5	15	4	8	

bunătațite față de seria 10K. Iată valorile câtorva parametrii din seria 100K: tensiunea de alimentare $V_{EE} = -4, 5V$; salt de tensiune între niveluri $\Delta V = 0, 8V$, $\tau_p = 0, 75ns$, $P_d = 40mW$, $PDP = 30$. În aplicații porțile acestei familii nu sunt compatibile cu porțile din familia TTL sau CMOS. Porțile ECL își găsesc locul în sisteme logice și de interfață de viteză foarte ridicată, evident cu un consum mare de putere, cum ar fi supercalculatoarele sau comunicațiile de mare viteză pe cablu sau fibră optică (rețele ATM-Asynchronous Transfer Mode, Gigabit Ethernet).

Tot o tehnologie bipolară este cea referită ca logică integrată de injecție, I^2L (Integrated Injection Logic) care în raport cu tehnologia TTL a permis o anumită îmbunătățire a compromisului viteză-putere disipată și a densității de integrare pentru circuitele VLSI, dar care în timp, s-ar părea că, iese din utilizările curente.

Tehnologii alternative non-silicon sunt cele în arseniură de galiu, **GaAs**, sau cele cu **joncțiuni Josephson**. Dispozitivele în GaAs au viteză de comutație cam de cinci ori mai ridicată decât cele care se pot obține în Si, sunt mai rezistente la radiații dar au un proces de fabricație mai complicat, în consecință sunt mai scumpe (mobilitatea electronului în siliciu poate ajunge până la $\mu_n = 1500cm^2/V \cdot s$ pe când în GaAs este $\mu_n = 8500cm^2/V \cdot s$). Caracteristici tipice pentru GaAs sunt $\tau_p < 200ps$, $P_d = 0, 2mW$ /poartă; există implementări de circuite integrate în GaAs dar nu există serii de porți sub formă de circuite integrate discrete. Dispozitivele Josephson oferă $\tau_p = 1 \div 10ps$, $P_d = 1 \div 10mW$ /poartă dar funcționează la temperaturi foarte scăzute. Oricum, recente dezvoltări de materiale semiconductoare la temperaturi obișnuite permit utilizarea acestor dispozitive în viitor.

1.4.3 Porți pentru magistrale

Realizarea conectării, pentru comunicare, fiecare cu fiecare (punct-la-punct) a n puncte dintr-un sistem, necesită $\frac{n(n-1)}{2}$ legături distincte între aceste puncte. Evitarea acestor multe legături distincte se poate prin realizarea unei magistrale. O magistrală este o cale de transfer a informației/semnalelor sub formă de cuvânt. Rezultă că prima

caracteristică a magistralei este lățimea sa egală cu lungimea cuvântului, deci pentru transferul paralel a cuvântului de n biți magistrala este compusă din n conductoare. În general lungimile uzuale de cuvânt sunt de : 8 biți-1byte, 16 biți-semicuvânt, 32 biți-cuvânt, 64 biți-dublu cuvânt.

La o magistrală de n biți se conectează toate elementele unui sistem atât cele care sunt emițătoare (talker) cât și cele care sunt receptoare (listener); uneori un element poate avea funcționare atât de emițător cât și de receptor, dar nu simultan. Regula de funcționare în magistrală este: la un moment dat pe magistrală poate exista cel mult un singur emițător activ, dar nu este limitat, teoretic, numărul receptorilor. Această regulă impune: dacă sunt mai multe emițătoare legate la magistrală când unul dintre acestea este activ (înscrie informație pe magistrală) celelalte să fie inactive, adică din punct de vedere electric să fie deconectate. Pentru o astfel de funcționare porțile de ieșire a emițătorului trebuie să poată fi conectate sau deconectate la liniile magistralei după cum emițătorul este activ sau inactiv. Pe o linie de magistrală, la care este conectată ieșirea porții emițătorului activ, pentru ieșirile porților emițătoarelor inactive și intrările porților receptoarelor, conectate la aceeași linie, trebuie realizate specificațiile electrice care formează suportul nivelurilor logice de 0 și 1. Pentru realizarea acestor specificații poarta normală este modificată în structura sa obținându-se poarta cu colectorul în gol sau poarta TSL.




Figura 1.23 Poarta cu colectorul în gol: a) traseul de scurtcircuitare la conectarea în comun a ieșirilor porților TTL pentru condițiile logice specificate în tabelul (b); c) structura etajului de ieșire la poarta cu colectorul în gol.

Poarta cu colectorul în gol. Prin conectarea ieșirilor a două sau mai multor porți TTL, care au etajul de ieșire în contratimp (totem pole), la aceeași linie de magistrală, Figura 1.23-a, și dacă două sau mai multe dintre aceste porți au la ieșire stările logice opuse atunci sursa V_{CC} va fi scurtcircuitată la masă pe un traseu format din T_4 și T_3 de la porți diferite. Pentru eliminarea posibilității de apariție a traseului

de scurtcircuit, la conectarea împreună a ieșirilor de la mai multe porți, este necesar a se modifica structura etajului de ieșire. În acest sens, din etajul de ieșire se elimină repetorul pe emitor T4 rămânând numai tranzistorul T3 al cărui colector, la ieșire, este în gol obținându-se poarta denumită cu colectorul în gol, Figura 1.23-c.

Colectorul în gol al tuturor porților se leagă împreună (cablează), Figura 1.24-a și apoi se conectează printr-o rezistență comună la sursa de alimentare. Potențialul pe colectorul comun, linia de magistrală, va fi în starea H numai când toate porțile au ieșirea în stare H și va fi în stare L când cel puțin una din porți are ieșirea în starea L. Această conexiune (cablare), în convenția de logică pozitivă, realizează funcția SI, de unde și denumirea de SI-cablat (wired AND), iar în logică negativă funcția SAU-cablat. Se poate obține și în logica pozitivă funcția SAU-cablat iar în logică negativă SI-cablat dacă în etajul de ieșire nu se elimină tranzistorul care “trage” în sus ieșirea la nivelul H (pull-up transistor) ci se elimină tranzistorul care “trage” în jos ieșirea la nivelul L (pull-down transistor), ca în cazul porților din familia ECL.




Figura 1.24 Explicativă pentru calculul rezistenței comune R: a) cablarea porților cu colectorul în gol într-o conexiune SI-cablat; b) reprezentarea căderilor de tensiune pe rezistența comună pentru starea H și L.

Calculul rezistenței comune R, din colector, Figura 1.24, se face pentru asigurarea nivelurilor logice de tensiune garantate la ieșire și a nivelurilor de tensiune permise la intrare, cu respectarea marginilor de zgomot M_H , M_L în condițiile de variație ale tensiunii de alimentare $V_{CC} \pm \Delta V$. Pentru nivelul H la ieșire, care se obține când toate cele m porți emițătoare au ieșirea în stare H, căderea de tensiune ΔV_{RH} pe rezistența comună nu trebuie să producă o scădere a tensiunii de ieșire sub valoarea minimă garantată V_{OHmin} .

$$R_{max} (m \cdot I_{OHmax} + N \cdot I_{IHmax}) \leq [V_{CC} - \Delta V - (V_{IHmin} + M_H)]$$

rezultă

$$R_{max} \leq \frac{V_{CC} - \Delta V - (V_{IHmin} + M_H)}{m \cdot I_{OHmax} + N \cdot I_{IHmax}} \quad (1.26-a)$$

Pentru nivelul L la ieșire, care se obține când cel puțin o poartă emițătoare este în stare L, căderea de tensiune ΔV_{RL} trebuie să determine o scădere a tensiunii de ieșire sub valoarea maximă garantată V_{OLmax} :

$$R_{min} (I_{OLmax} - N \cdot I_{ILmax}) \geq [V_{CC} + \Delta V - (V_{ILmax} - M_L)]$$

rezultă

$$R_{min} \geq \frac{V_{CC} + \Delta V - (V_{ILmax} - M_L)}{I_{OHmax} - N \cdot I_{ILmax}} \quad (1.26-b)$$

Deci rezistența comună de colector se alege în următoarele intervale de valori:

$$R_{min} \leq R \leq R_{max} \quad (1.26-c)$$

O utilizare curentă a porților cu colectorul în gol este comanda unor sarcini externe ca de exemplu becuri, LED-uri, bobine, relee sau rezistențe.

Exemplul 1.12 O utilizare foarte frecventă a conexiunii SI-cablat apare la implementarea sistemului de întreruperi multiple de la microprocesoare. Microprocesorul (μP) posedă un singur terminal IRQ (Interrupt ReQuest, cerere de întrerupere) pe care este înștiințat că unul sau mai multe din periferice solicită în acel moment o cerere de întrerupere prin activarea (în starea L) a semnalului IRQ_{i-L} . Pentru că toate semnalele IRQ_{i-L} se aplică pe același IRQ, acestea formează un SI-cablat, deci toate ieșirile corespunzătoare de la periferice trebuie să fie cu colectorul în gol, Figura 1.25.




Figura 1.25 Sistemul de întreruperi multiple, pe intrarea de cerere întrerupere IRQ a unui microprocesor, realizat printr-o conexiune SI-cablat a porților cu colector în gol de la ieșirea perifericelor.

Exemplul 1.13 Folosind circuitul 74ALS136, patru porți SAU EXCLUSIV cu două intrări, cu colectorul în gol, să se realizeze un detector pentru cuvântul de patru biți: $b_3 b_2 b_1 b_0 = 1001$. Rezultatul operației de detectare comandă 5 circuite 74ALS136.

Soluție. O poartă SAU EXCLUSIV va avea ieșirea în starea H numai când cele două intrări sunt diferite. În cazul când ieșirile formează un SI-cablat nivelul de ieșire este H (se detectează cuvântul $b_3 b_2 b_1 b_0 = 1001$) numai dacă pe cea de a doua intrare a porților este aplicat cuvântul 0110, ceea ce rezultă din relația $(b_3 \oplus 0)(b_2 \oplus 1)(b_1 \oplus 1)(b_0 \oplus 0) = 1$, Figura 1.26.




Figura 1.26 Comparator pentru cuvântul $b_3 b_2 b_1 b_0 = 1001$

Se dau următoarele date $V_{CCmin} = 4,5V$, $V_{CCmax} = 5,5V$, $M_H = 0V$, $M_L = 0V$, $m = 4$, $N = 5$ iar din Tabelul 1.9 se citesc parametrii: $I_{OLmax} = 8mA$, $I_{OHmax} = 400\mu A$, $I_{IHmax} = 20\mu A$, $I_{ILmax} = 0,2mA$, $V_{OHmin} = 2,7V$, $V_{OLmin} = 0,5V$.

Aplicând relațiile 1.26 rezultă pentru rezistența comună o valoare în intervalul $714\Omega \leq R \leq 1050\Omega$.

Exemplul 1.14 Circuitul 7406 este un hex buffer neinversor cu colectorul în gol ce poate comanda tensiuni de maxim 30V și absorbi un curent $I_{OLmax} = 40mA$. Să se comande un bec (cu filament) de semnalizare cu $U_n = 14V$, $I_n = 80mA$ când este alimentat de la o tensiune $V = 20V$.




Figura 1.27 Comandă realizată cu bufferul cu colectorul în gol 7406

Soluție. Deoarece curentul $I_n > I_{OLmax}$ trebuie să se conecteze în paralel două buffere (1/3 din 7406), Figura 1.27. Pentru preluarea căderii de tensiune $\Delta V = 20V - 14V = 6V$ se

înseriază cu becul o rezistență $R = \frac{6V}{80mA} = 75\Omega$, puterea disipată pe această rezistență este $\frac{\Delta V^2}{R} = 0,48W$, deci se alege o rezistență de 75Ω care admite o putere disipată de $0,5W$.

Pentru ca salturile de curent generate la comutarea bufferelor să nu producă zgomot, pe linia de alimentare de la sursă (vezi 1.6.2.4), se recomandă conectarea, ca filtru, a unui condensator cu tantal de $0,33\mu F$ pentru fiecare grup de 4 circuite 7406. În plus, pentru ca inductivitatea filamentului L să nu producă supratensiuni periculoase pentru tranzistorul de ieșire al bufferului, se recomandă ca în paralel cu becul să se conecteze o diodă D de protecție (supresoare, amplitudinea tensiunii electromotoare generată pe inductivitate, $-L\frac{di}{dt}$, va fi limitată la valoarea tensiunii pe dioda de protecție, $\sim 0,8V$).

Dezavantajele porților cu colectorul în gol sunt:

- Deoarece impedanța de ieșire în starea H este mare ($R > R_{T4}$) rezultă pentru durata fronturilor τ_{LH} și a timpilor de propagare, τ_{pLH} , la tranziția din L în H, valori mult mai mari decât la porțile normale (care au tranzistorul T4).
- Imunitate mai scăzută la zgomot și necesită o rezistență comună R calculată de fiecare dată în funcție de circuit, valori uzuale între 470Ω și $4,7K\Omega$.

Poarta cu trei stări logice, TSL (Three-State-Logic). Structura porții TSL se obține prin completarea porții normale TTL, Figura 1.22-c, cu dioda D1 și a inversorului I ca în Figura 1.28-a. Când **semnalul de validare a ieșirii, OE_L (Output Enable)** este activ, pe emitorul E2 și pe catodul lui D1 tensiunea aplicată este H, deci poarta funcționează normal, ieșirea este validată și poate fi în starea L sau H după cum este valoarea logică aplicată pe intrarea A. Dacă OE_L nu este activ, este în nivelul H, atunci tensiunea de valoare L de la ieșirea inversorului aplicată pe emitorul E2 va duce la blocarea tranzistorului T3 din etajul de ieșire și aplicată pe catodul diodei D1 va comanda conducția acesteia, deci semnal L pe baza lui T4, ceea




Figura 1.28 Poarta TSL: a) schemă electrică; b) echivalarea porții TSL cu o poartă normală având un contact pe ieșire (comandat de semnalul de validare OE_L).

ce duc și la blocarea tranzistorului T4 din etajul de ieșire; ambele tranzistoare din etajul de ieșire sunt blocate.

Poarta generează la ieșire (numai!) cele două stări logice H sau L când comanda de validare este activă $OE_L = 0$, iar când comanda de validare este inactivă $OE_L = 1$ poarta are cele două tranzistoare T3, T4 blocate. Ultima stare, cu T3, T4 blocate, nu este o stare logică comandată, prin semnalele logice aplicate pe intrările porții, aceasta este denumită **stare de înaltă impedanță HZ** (High Z). În starea HZ potențialul pe ieșirea porții este fixat de potențialul care există pe linia de magistrală la care această ieșire este conectată (și nu de către poarta TSL). Potențialul pe linia de magistrală este forțat în 0 sau în 1 de către o altă poartă legată la aceea linie de magistrală, poartă care este comandată în starea normală de funcționare. Dacă pe linia de magistrală nivelul forțat este H atunci tranzistorul T4 de la o poartă TSL în HZ va genera un curent de maxim ordinul μA , iar dacă nivelul pe linia de magistrală este forțat în L atunci tranzistorul T3 de la o poartă TSL în HZ va absorbi un curent maxim de ordinul μA . Cu aceste valori foarte mici ale curenților absorbiți sau generați de poarta TSL în HZ se poate considera că poarta, electric, este deconectată de la linia de magistrală. Poarta TSL poate fi echivalată cu o poartă normală în a cărei ieșire este înseriat un contact care este închis când Output Enable este activ, $OE_L = 0$, și este deschis (în starea HZ), când Output Enable nu este activ, $OE_L = 1$, Figura 1.28-b.




Figura 1.29 Conectarea la magistrală a trei blocuri bidirecționale de 8 biți prin intermediul circuitelor transceiver

Pentru blocurile care sunt conectate la o magistrală și care pot avea o funcționare atât de emițător cât și receptor transferul spre linia de magistrală trebuie să fie bidirecțional. Aceste blocuri bidirecționale trebuie să aibă pe ieșire un circuit TRANSCEIVER (TRANSmitter + reCEIVER) care este compus pentru fiecare linie/bit a magistralei dintr-un buffer TSL și o poartă SI conectate în paralel, Figura 1.29. La magistrala din figură participă trei elemente fiecare având pe ieșire un transceiver de opt biți. Înscrierea pe magistrală (WRITE) se face prin activarea, în starea H, doar a unui singur semnal $W_i (i = 1, 2, 3)$, la bufferele TSL, pentru a asigura accesul doar a unui singur emițător la un moment dat. Citirea de pe magistrală (READ) se activează prin semnalul $R_i (i = 1, 2, 3)$ la porțile AND. La transceiverul

i semnalele W_i și R_i sunt exclusive adică nu pot fi active simultan $W_i \cdot R_i = 0$.

Avantajele utilizării porților TSL în raport cu utilizarea celor cu colectorul în gol sunt:

- Oferă o impedanță mică la ieșire în H și L (ca la poarta normală);
- Nu necesită rezistență adițională ;
- În starea de HZ încarcă insignifiant circuitele cu care sunt cuplate la ieșire (la un moment dat încarcă numai circuitul care forțează potențialul pe linia de magistrală).

1.5 PORȚI ÎN TEHNOLOGIA CMOS

Componentele integrate în electronică, introduse la începutul anilor 1960, au fost realizate aproape în exclusivitate în tehnologia bipolară, timp de două decenii, până la începutul anilor 1980. În deceniul al nouălea a fost trecerea de la tehnologia bipolară la tehnologia unipolară în special la cea CMOS. Începând cu anii 1990, aproape în exclusivitate, circuitele integrate produse au fost CMOS. Schimbarea de tehnologie s-a produs când au apărut circuitele integrate pe scară largă **VLSI** (**V**ery **L**arge **S**cale **I**ntegration) care conțineau de ordinul sutelor de mii de componente pe cip. La acest ordin de mărime al densității de integrare, datorită puterii disipate ridicate, deci regim termic solicitant pentru circuit (datorită puterii disipate ridicate), tehnologia bipolară nu mai era corespunzătoare, iar alternativa a fost tehnologia CMOS. Prin valorile parametrilor: margine de zgomot ridicată, puterea disipată în curent continuu aproape neglijabilă, fan-out ridicat, viteză mărită și înalt grad de automatizare în proiectare și implementare, tehnologia CMOS s-a impus. Astăzi circuitele CMOS domină piața circuitelor integrate de la cele simple la cele mai complexe.

1.5.1 Tranzistorul MOSFET

1.5.1.1 Tehnologia de fabricație a tranzistorului MOS

Tranzistorul MOS sau extinzând la circuitul integrat, fizic, constau din zone difuzate de conductivitate p^+ sau n^+ incluse într-un substrat de siliciu, Si, între care există anumite conexiuni și la care, din exterior, se aplică tensiuni de polarizare. Pentru obținerea acestor zone de conductivitate p^+ sau n^+ este necesar întâi a se realiza ferestre pentru difuzie, în locurile respective, pe placheta de siliciu. Succesiunea etapelor pentru realizarea acestor ferestre este descrisă succint în continuare.

Dintr-un lingou de Si, sub forma unui cilindru, cu rezistivitatea aproximativ $10\Omega \cdot cm$ se taie discuri (wafer) cu grosimea în jur de $0.6mm$, Figura 1.30-a. Aceste discuri în tehnologia actuală pot fi cu un diametru nu cu mult mai mare de 30 cm; pe una din suprafețele waferului se realizează simultan un număr de zeci sau sute de circuite integrate identice, apoi prin tăiere se obțin plachetele cu circuitul integrat.

Pe suprafața discului printr-un proces de oxidare se realizează un strat de bioxid de siliciu, SiO_2 , referit prin termenul de oxid. Există două procedee de oxidare: umedă și uscată. Oxidarea umedă este un rapid proces de oxidare într-o atmosferă




Figura 1.30 Etapele realizării ferestrelor prin litografie optică: a) substrat (wafer); b) ansamblu substrat + strat de SiO_2 + fotorezist; c,d) ansamblu cu mască supus radiației UV; e,f) înlăturarea stratului de SiO_2 prin gravare; g) substrat cu ferestrele (pentru difuzie) realizate în stratul de oxid.

care conține vapori de apă la temperaturi între $900^\circ \div 1000^\circ C$. Oxidarea uscată se realizează într-o atmosferă de oxigen pur la o temperatură în jur de $1200^\circ C$, viteza de creștere a grosimii stratului de oxid este mai mică decât cea obținută prin procedeul de oxidare umedă. Două caracteristici fizice ale stratului de oxid sunt utilizate în tehnologia circuitelor integrate: rezistivitatea electrică mare, deci poate constitui un strat izolator foarte bun, și impenetrabilitatea impurităților, deci poate constitui un strat opac pentru difuzia de impurități. Apoi, prin depunerea unei picături de fotorezist peste stratul de oxid și centrifugarea întregului wafer, se formează un strat de fotorezist cu grosimea aproximativ $1\mu m$, Figura 1.30-b. Încălzit la o temperatură de aproximativ $100^\circ C$ stratul subțire de fotorezist de pe suprafață se întărește (devine sticlos).

Urmează apoi confecționarea măștilor pentru realizarea ferestrelor de difuzie, care este o etapă foarte complexă și costisitoare. Să presupunem că se dorește realizarea a două ferestre dreptunghiulare cu dimensiunile $W_1 = 2\mu m \times 2\mu m$, $W_2 = 3\mu m \times 4\mu m$ pentru care s-a confecționat masca din Figura 1.30-c. Această mască se aplică peste stratul de fotorezist întărit (sticlos) și întreg ansamblul este expus într-un fascicul de radiație ultravioletă UV, Figura 1.30-d. Fotorezistul de sub ferestrele măștii (zonele

transparente) este penetrat de radiația UV, polimerizează și devine solubil spre deosebire de cel din zonele opace ale măștii unde fotorezistul rămâne întărit (sticlos). Apoi, prin spălare cu solvent, este înlăturat fotorezistul solubil din zonele de sub ferestre dar nu și cel întărit de pe restul suprafețelor. Acest tip de fotorezist este numit pozitiv, pentru că există și fotorezist negativ care este inițial solubil și devine insolubil după ce este penetrat de UV; evident pentru fotorezistul negativ masca trebuie să aibă transparență în zonele unde nu trebuie realizate ferestre pe substrat. Măștile pentru cele două tipuri de fotorezist sunt una complementară celeilalte.

În continuare, ansamblul obținut este supus unui proces de gravare. Prin gravare stratul de oxid de siliciu din zonele care au rămas neacoperite de fotorezist este înlăturat (până la suprafața de substrat) obținându-se fereastra, Figura 1.30-e și 1.30-f. Gravarea se poate face cu un solvent chimic (săruri ale acidului fluorhidric, *HF*), referită ca gravare umedă, sau printr-o tehnologie cu plasmă, referită ca gravare uscată. Apoi, se utilizează un alt tip de solvent care poate înlătura stratul întărit de fotorezist rămas deasupra stratului de oxid, Figura 1.30-g, terminându-se astfel această succesiune de operații de realizare a ferestrelor denumită fotolitografie sau litografie optică ce poate fi utilizată cu rezultate bune până la rezoluții de $0,8\mu m$. $R = k \cdot \lambda / AN$; R —rezoluția, k —un parametru al stratului de fotorezist, λ —lungimea de undă a radiației utilizate, AN —apertura numerică (puterea de rezoluție a aparatului utilizat).

Tehnologia fotolitografică permite o reducere cu 30%, la fiecare doi ani, a valorii caracteristicii de proces. Dar, actual, s-a ajuns la valori ale caracteristicii de proces care sunt sub lungimile de undă utilizate în litografia optică. Pentru depășirea limitărilor litografiei optice au apărut alte variante, ca de exemplu litografia **EUV** (**Extreme Ultra-Violet**), care utilizează lungimea de undă de $13,4nm$ —lungime cu peste un ordin de mărime mai scurtă decât lungimile de undă din litografia optică—dar cu care se pot obține linii de trasee de dimensiuni sub $50nm$.

Fotolitografia se repetă ori de câte ori este necesară realizarea unei noi ferestre; evident ferestrele care sunt pentru utilizări similare la diferite circuite și sunt pe același wafer se realizează în paralel (în Figura 1.30 au fost realizate simultan două ferestre W_1 și W_2).

Pentru rezoluții sub $0,8\mu m$ litografia optică, recent, este substituită de litografia cu fascicol de electroni. Avantajele litografiei cu fascicol de electroni în realizarea ferestrelor în raport cu cea optică sunt:

- fereastra poate fi generată direct digital fără confecționarea măștii;
- nu există succesiunea tuturor etapelor (măști, expunere UV etc.) procesul de gravare este direct;
- modificarea formelor și dimensiunilor ferestrelor precum și plasarea lor pe suprafața waferului se pot realiza ușor și repede.

Pentru realizarea unui tranzistor nMOS procesul este descris în continuare. Se realizează pe un substrat de siliciu de conductivitate de tip p (conductivitate prin goluri) o fereastră pentru **zona activă**, adică zona pe suprafața de Si unde se va implementa tranzistorul, Figura 1.31-a. Stratul gros de oxid ($\sim 5000\text{Å}$, $1\text{Å} = 10^{-10}m$) denumit oxid de câmp care înconjoară zona activă are rolul de a izola tranzistorul de alte tranzistoare. Uneori, izolarea tranzistorului de cel vecin se face și în substrat




Figura 1.31 Etapele în tehnologia de realizare a unui tranzistor nMOS

prin difuzarea între zonele active ale acestor tranzistoare vecine a unei zone de tip p^+ denumită zonă de stopare (se pot vedea astfel de zone de stopare în structura din Figura 1.19-c). Notațiile n^+ sau p^+ semnifică faptul că există o concentrație de purtători de tip n respectiv de tip p mult mai mare decât concentrațiile normale.

Apoi, întreaga suprafață este acoperită cu un strat subțire (aproximativ 200 Å) de oxid de calitate superioară, care va fi și stratul izolator de sub poarta viitorului tranzistor implementat în zona activă, Figura 1.31-b. Calitatea și grosimea acestui strat de oxid determină foarte pronunțat tensiunea de deschidere/prag a viitorului tranzistor. În continuare se depune un strat de polisiliciu, Figura 1.31-c, din care, după un proces de gravare, se formează trasa ce va constitui poarta tranzistorului, Figura 1.31-d. Acest strat depus cu grosimea aproximativă de 3000 Å din polisiliciu se realizează printr-un proces de depunere de vapori de Si. Materialul de substrat (waferul) este un singur cristal, adică în întreg volumul substratului structurarea cristalografică este aceeași. În schimb, materialul de polisiliciu al porții este format, după cum și denumirea exprimă, din mai multe zone fiecare cu dispunere cristalografică diferită. Zonele de material policristalin, referite și prin termenul de **polisiliciu**, sunt utilizate pentru realizarea electrodului de poartă sau a unor trasee de conexiune. Totodată materialul policristalin, ca și oxidul sau nitrura de siliciu, este utilizat și ca material de mascare în procesul de difuzie al impurităților; sunt impenetrabile la impurități. Ansamblul obținut până în această etapă are deja realizate două ferestre pentru implementarea zonelor de sursă și dren ale tranzistorului.

Implementarea zonelor de dren și sursă rezultă în urma dopării cu impurități donoare (Fosfor sau Arseniu) care schimbă conductivitatea din tip p a substratului, din zonele respective, în conductivitate de tip n^+ . Doparea poate fi realizată prin difuzie sau prin implantare ionică. Pentru difuzie este necesară o atmosferă ce conține impurități donoare la o anumită presiune și o temperatură de peste $800^\circ C$, impurități ce pătrund în substrat pe o anumită adâncime. În procesul de difuzie stratul de polisiliciu al porții împreună cu stratul oxid înconjurător îndeplinesc rolul de mască (impenetrabile pentru impuritățile donoare difuzate) în jurul celor două zone pentru dopare, Figura 1.31-e. Utilizarea stratului de polisiliciu gravat – adică poarta – ca mască duce la o foarte precisă poziționare a difuzării zonelor de sursă și dren față de poarta tranzistorului, această procedură mai este referită ca **proces de autoalinierare**. Prin **implantare ionică**, folosind un spectrometru de masă și un câmp electric accelerator, se imprimă ionilor de impuritate o energie (între $10 \div 100 KeV$, $1eV = 1,6 \times 10^{-19} J$) suficientă ca prin impact cu suprafața de substrat să penetreze în adâncime câțiva microni și să schimbe în zona respectivă tipul de conductivitate.

După realizarea zonelor de conductivitate n^+ pentru dren și sursă se acoperă întreaga suprafață cu un strat de oxid (de protecție), Figura 1.31-f, care apoi este gravat pentru realizarea unor ferestre, realizându-se acces până la suprafața de substrat de conductivitate n^+ , Figura 1.31-g; suprafețele acestor ferestre pe zonele dopate de tip n^+ , după metalizare, vor forma contactele metalice la dren și sursă. Printr-un proces de evaporare în vid se depune pe întreaga suprafață un strat de aluminiu, Al, cu grosimea de $5000 \div 6000 \text{ Å}$, Figura 1.31-h. Stratul metalic depus pe întreaga suprafață este apoi gravat astfel încât să formeze pe suprafața superioară a ansamblului traseele metalice pentru interconexiuni, aceste trasee pătrund prin contactele metalizate până la suprafața zonelor difuzate de dren și sursă.

Figura 1.31-i reprezintă secțiunea și o vedere în plan a părții superioare a tranzis-

torului nMOS (realizat într-un substrat de tip p). Pe vederea în plan, a părții superioare a ansamblului (desenul de jos), sunt două trasee metalice, pentru aducerea potențialelor de sursă V_{SS} și de dren V_{DD} , iar în interiorul acestor trasee sunt figurate două pătrate înegrite corespunzătoare contactelor metalice care ajung la suprafețele n^+ de dren și de sursă. În această figură nu este scos la suprafață terminal de polisiliciu al porții (stratul de polisiliciu se vede doar în secțiune, cu hașură dublă, în desenul de sus). Zona de sub poartă este zona de canal (indus).

Pentru realizarea unui tranzistor pMOS se pornește de la un substrat de tip n; etapele sunt identice cu deosebirea că impuritățile utilizate în procesul de difuzie, pentru obținerea zonelor dopate de tip p^+ pentru dren și sursă, sunt de tip acceptor (Bor).

În exemplul acesta pentru realizarea conexiunilor necesare pe suprafața superioară a cipului/plachetei a fost suficient un singur strat metalic (zona caroiată pregnant din Figura 1.31-h). Pentru circuitele VLSI complexe realizarea tuturor conexiunilor necesită mai multe straturi metalice suprapuse, în tehnologia actuală pentru μP s-a ajuns până la opt straturi metalice, fiecare strat metalic fiind izolat de cel de sub sau de cel de deasupra printr-un strat izolator de oxid. Trecerea conexiunilor între straturile metalice de niveluri diferite, sau între straturi și suprafața de substrat a zonelor (difuzate) de diferite conductivități, se face prin intermediul unor găuri (vias) realizate pe verticală prin straturile izolatoare de oxid. Devine mult mai importantă și mai complexă operația de realizare a straturilor/conexiunilor decât realizarea componentelor (tranzistoarelor) în substrat (circuitele integrate complexe sunt caracterizate prin numărul de straturi metalizate, iar pentru traseele metalizate, actual se utilizează cuprul).

Activitatea de proiectare a unui circuit integrat poate fi complet separată în timp și spațiu de procesul de fabricație a circuitului integrat de la turnătoria de siliciu. Legătura între proiectant și inginerul de proces se face prin intermediul regulilor de proiectare a layout-ului (geometria pe siliciu). Aceste reguli de proiectare exprimă anumite constrângeri impuse de procesul de fabricație de la o anumită turnătorie de siliciu. Constrângerile pot fi referitoare la lățimea minimă a unei linii/trase realizabilă cu acel proces, distanța minimă între două linii, dimensiunile minime pentru o zonă de difuzie etc.; de exemplu în Figura 1.30-c se poate prescrie distanța minimă dintre cele două zone de difuzie pentru un anumit proces. Respectând aceste reguli geometrice de proiectare proiectantul va proiecta măștile necesare procesului care, probabilistic, duc la un procent de recoltă ridicat (exprimare procentuală a numărului de circuite funcționale obținute pe un wafer din numărul total de circuite pornite inițial pe un wafer) și la circuite cu o siguranță mare în funcționare.

Regulile de proiectare a layout-ului pot fi exprimate în două modalități: micronic și pe bază de λ . Regulile pe bază de lambda (λ) cuprind toate constrângerile referitoare la optenabilitatea dimensiunilor geometrice ca multiplu întreg (uneori fracționar) de λ . Practic, acestea sunt un set de relații, toate în funcție de λ , cu care proiectantul calculează dimensiunile layout-ului pentru un anumit circuit. Lambda este **caracteristica de proces**, adică rezoluția/dimensiunea minimă garantată pe care o poate realiza acel proces. De exemplu, în Figura 1.30-c distanța dintre cele două zone difuzate ar putea fi exprimată prin relația $d = \lambda$ sau lățimea minimă a trasei de polisiliciu pentru poartă este 2λ , etc. Avantajul exprimării pe bază de λ este păstrarea aceluiași relații de proiectare când se trece de la un proces la unul îmbunătățit, de exemplu

când se trece de la un proces cu $\lambda = 1\mu m$ la unul cu $\lambda = 0,6\mu m$ (relațiile geometrice de proiectare se înmulțesc cu $\frac{0,6}{1} = 0,6$). Teoretic, această scalare a lui λ când se trece la un proces îmbunătățit ar fi fezabilă dar, practic, se constată că atunci când **procesul este submicronic** (corespunde la lungimi de canal sub $1\mu m$) și în special la **procesele adânc submicronice** (lungimi de canal sub $0,35\mu m$) scalarea lui λ nu mai este liniară și constantă.

Exprimarea micronică a regulilor se reduce la exprimări în valori absolute, în μm , pentru dimensiunile layout-ului, ceea ce elimină inconsistența care apare la regulile pe bază de lambda când se aplică scalarea. Uneori cele două modalități, de exprimare a informației necesare proiectantului pentru definirea layout-ului, sunt mixate.

1.5.1.2 Ecuțiile tranzistorului MOS

Structura tranzistorului MOS (Metal-Oxid-Semiconductor) este cea din Figura 1.31-i, iar pentru o explicare a funcționării este reprezentat, într-o nuanță didactică, în Figura 1.32-a. În principiu, un tranzistor MOS se reduce la un condensator metal-semiconductor, cele două armături fiind una o placă G (Gate) din polisiliciu sau metal, de dimensiuni $W \times L$, iar cealaltă armătură este constituită din substratul de semiconductor B, între acestea dielectricul este format din stratul de SiO_2 cu grosimea D_{ox} ($< 200\text{\AA}$). Când se aplică o tensiune pozitivă între poartă și substrat $V_{GC} > 0$ (grilă - canal), deoarece densitatea de purtători de sarcină¹ -electroni liberi- în placa metalică este mult mai mare decât densitatea de purtători liberi în semiconductor, câmpul electric dintre plăcile acestui condensator metal-semiconductor pătrunde în substrat dar nu pătrunde în placa metalică. Sarcina electrică (pozitivă în cazul acesta) de pe poarta (placa metalică) are o repartizare de suprafață iar sarcina negativă, indusă în substratul de tip p , are o repartizare volumetrică; la interfața cu oxidul sunt atrași electronii liberi din substrat care formează un strat de sarcină negativă cu grosimea $\approx 50\text{\AA}$. Acest strat de sarcină liberă, indusă la suprafața substratului, este referit prin (zona de) canal (indus). Cantitatea de sarcină negativă indusă în canal este determinată de intensitatea câmpului dintre poartă și substrat, deci de valoarea tensiunii V_{GC} (sau V_{GB}). Deoarece la cele două capete ale canalului există două "rezervoare" de sarcină negativă liberă, când V_{GC} este suficient de mare ca să inducă un canal cele două rezervoare, obținute prin difuzia de dren D și de sursă S, acestea vor fi unite printr-o cale conductivă - canalul indus în substrat, cu lungimea L. Aplicând o diferență de potențial între cele două zone de dren și de sursă apare o deplasare de electroni în canal, deci un curent de canal. În concluzie, se poate afirma că tranzistorul MOS este un dispozitiv la care valoarea curentului de conducție în canalul, dintre dren și sursă, este controlat de tensiunea aplicată pe poartă. Deci intensitatea curentului din canal este o funcție de tensiune aplicată dintre dren și sursă, V_{DS} , și tensiunea poartă-canal V_{GC} , $I_{canal} = f(V_{DS}, V_{GC})$. Pornind de la această explicație calitativă a funcționării dispozitivului MOS, în continuare, vor fi deduse relații simple care pot exprima și cantitativ funcționarea dispozitivului nMOS.

Tensiunea pozitivă V_{GC} , pentru valori crescătoare pornind de la 0V, va respinge sarcina mobilă pozitivă din zona de interfață oxid-substrat înspre masa substratului, adică golurile care sunt purtători mobili majoritari în substratul de tip p. În urma

¹Densitatea de electroni liberi în: metale - $10^{28}/cm^3$, izolatoare - $10^7/cm^3$, semiconductoare - $2 \cdot 10^{13}/cm^3$ pt Ge și $1,45 \cdot 10^{10}/cm^3$ pt Si




Figura 1.32 Tranzistorul nMOS: a) structură fizică de principiu pentru un tranzistor nMOS; b) caracteristicile statice de ieșire $I_D = f(V_{DS})_{V_{GS}=const}$; c) dependența I_{Dsat} de tensiunea V_{GS} ; d) simbolurile de reprezentare pentru tranzistoarele nMOS și pMOS.

acestei respingeri în zona de interfață a stratului rămâne doar sarcina negativă, fixă în rețeaua cristalină, formată din ionii negativi ai atomilor acceptori. Rezultă că în stratul de interfață apare un regim de sărăcire de purtători majoritari și chiar la aplicarea unei tensiuni între dren și sursă curentul din canal este nul.

Dar când tensiunea V_{GC} devine mai mare decât o valoare V_{pn} (valoare de prag/deschidere pentru nMOS) câmpul electric al condensatorului poartă-substrat atrage, din masa substratului, sarcini electrice minoritare mobile (electronii) determinând astfel în zona de interfață o inversiune a sarcinilor mobile, adică conductivitatea inițială de tip p (goluri) devine de tip n. Electronii atrași în zona de interfață vor constitui o sarcină mobilă în zona de canal, deci apare posibilitatea unui curent de canal. Cantitatea de sarcină poate fi exprimată prin relația:

$$Q = C(V_{GC} - V_{pn}) \quad (1.27)$$

În această expresie C este capacitatea echivalentă a condensatorului plan format între placă-substrat (cu suprafața $W \times L$, stratul dielectric având grosimea D_{ox} iar ε_{ox} permitivitatea oxidului) a cărei valoare este dată de relația clasică:

$$C = \varepsilon_{ox} \cdot \frac{W \cdot L}{D_{ox}} = C_{ox} \cdot W \cdot L \quad (1.28)$$

unde $C_{ox} = \frac{\varepsilon_{ox}}{D_{ox}}$ este capacitatea pe unitatea de suprafață a stratului de oxid de sub poartă, care se obține din relația 1.28 când $W = 1$, $L = 1$. Cu valorile $\varepsilon_{ox} \approx 3,45 \times 10^{-11} F \cdot m^{-1}$, $D_{ox} = 100 \text{Å} = 10^{-8} m$ se obține $C_{ox} \approx 3 fF/\mu m^2$. Capacitatea specifică a stratului de oxid este o caracteristică a fiecărui proces tehnologic și trebuie luată de către proiectantul de circuite ca o constantă dată. Diferența de tensiune $V_{GC} - V_{pn}$ poate fi privită ca tensiunea efectivă care comandă sarcina din canal, deoarece până când tensiunea aplicată pe poartă nu este mai mare decât tensiunea de prag V_{pn} nu există sarcină mobilă în canal, deci nici curent în canal, tranzistorul este blocat.

Prin existența sarcinii induse, $V_{GC} - V_{pn} > 0$, și prin polarizarea zonelor de dren și sursă, în canal se produce deplasare de sarcină, deci curent. Polarizarea se face în felul următor: pe dren se aplică o tensiune pozitivă față de substrat $V_{DB} > 0$ iar sursa se conectează la substrat $V_{SB} = V_{SS} = 0V$; în felul acesta potențialul sursei este identic cu potențialul de substrat și este potențialul de referință (masă), iar V_{DB} devine V_{DS} . Într-o abordare simplă, pentru deducerea unui model matematic pentru curentul din canal, se echivalează canalul cu o rezistență pe care sursa de tensiune V_{GC} produce o cădere de tensiune graduală în funcție de lungimea x din canal, $V_{GC}(x)$. Se admite pentru această cădere de tensiune o variație liniară în funcție de lungimea din canal astfel: pentru $x = 0$, în zona de sursă, $V_{GC} = V_{GS}$ și pentru $x = L$ (lungimea canalului) în zona de dren $V_{GC} = V_{GS} - V_{DS}$. Calculul sarcinii din canal se face cu relația 1.27 în care se introduce căderea de tensiune ca o medie aritmetică a valorilor tensiunilor de la capetele canalului:

$$Q = C \left[\frac{(V_{GC} - V_{pn})_{x=0} + (V_{GC} - V_{pn})_{x=L}}{2} \right] = C \left[(V_{GS} - V_{pn}) - \frac{1}{2} V_{DS} \right] \quad (1.29)$$

și utilizând expresia capacității exprimată prin relația 1.28 se obține:

$$Q = C_{ox} W L \left[(V_{GS} - V_{pn}) - \frac{1}{2} V_{DS} \right] \quad (1.30)$$

Sub acțiunea câmpului electric din canal $E_x = -V_{DS}/L$ (se consideră numai componenta V_x în lungul canalului) produs de tensiunea V_{DS} electronii sunt deplasați de la sursă la dren cu viteza:

$$v_x = -\mu_n \cdot E_x = \mu_n \frac{V_{DS}}{L} \quad (1.31)$$

unde μ_n este mobilitatea electronilor, cu valori între $500 \div 1500 \text{cm}^2/\text{V} \cdot \text{s}$; pentru goluri valorile mobilităților sunt $\mu_p = 100 \div 400 \text{cm}^2/\text{V} \cdot \text{s}$. Mobilitatea purtătorilor scade cu concentrația de dopare și cu creșterea temperaturii.

Timpul de deplasare/tranzit al electronilor prin canal rezultă simplu:

$$\tau_f = \frac{L}{v_x} = \frac{L^2}{\mu_n \cdot V_{DS}} \quad (1.32)$$

Această relație exprimă o dependență pătratică a timpului de tranzit în canal în funcție de lungimea canalului; apare evidentă concluzie că scalarea (micșorarea dimensiunilor) duce la dispozitive mai rapide. În final, din relațiile 1.30 și 1.32, se obține expresia curentului dren - sursă, I_{DS} :

$$\begin{aligned} I_{DS} &= \frac{Q}{\tau_f} = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_p) - \frac{1}{2} V_{DS} \right] V_{DS} = \\ &= K_n \frac{W}{L} \left[(V_{GS} - V_p) - \frac{1}{2} V_{DS} \right] V_{DS} \end{aligned} \quad (1.33)$$

Constanta:

$$K_n = \mu_n C_{ox} \quad (1.34)$$

denumită factorul de câștig al procesului, la fel ca și tensiunea de prag V_{pn} , este o constantă de proces și are valori în intervalul $100 \div 100 \mu\text{A}/\text{V}^2$. Nu este neobișnuit ca în cadrul aceluiași proces, în funcție de materialul inițial utilizat ca substrat, de variația în grosime a stratului de oxid de sub poarta D_{ox} , factorul de câștig al procesului să aibă abateri de $10 \div 20\%$.

Se definește factorul de câștig al tranzistorului, β_n :

$$\beta_n = K_n \cdot \frac{W}{L} \quad (1.35)$$

Raportul dintre lățimea canalului W și lungimea canalului L este referit ca **factorul de formă al tranzistorului**, de fapt conductanța canalului este proporțională cu raportul dintre lățimea și lungimea sa. **Raportul W/L** este unul din cei mai importanți parametri asupra cărui proiectant poate acționa în etapa de dimensionare a layout-ului pentru a obține caracteristicile dorite pentru tranzistor.

Ecuția 1.33 este modelul matematic al tranzistorului MOS pentru regimul liniar de funcționare. Acest regim liniar, între variațiile ΔI_{DS} ale curentului de canal și variațiile ΔV_{GS} ale tensiunii grilă sursă, se obține când sunt îndeplinite condițiile regimului liniar: $V_{GS} > V_{pn}$ și $V_{DS} < V_{GS} - V_{pn}$.

Când tensiunea dren-sursă crește, peste valoarea efectivă a tensiunii de comandă a canalului, $V_{DS} > V_{GS} - V_{pn}$, rezultă o diferență de potențial poartă-dren de valoare negativă $V_{GD} = (V_{GS} - V_p) - V_{DS} < 0$, deci se inversează sensul câmpului poartă-dren. Această inversare a sensului câmpului determină o reducere a sarcinii din canal în zona

de dren ($x = L$) ceea ce este echivalent cu creșterea rezistenței canalului înspre dren, cea mai mare parte a tensiunii V_{DS} se va regăsi pe acest segment de rezistență mărită. Lungimea efectivă, notată cu L' , a canalului se micșorează ($L' < L$) și chiar la mărirea tensiunii dren-sursă, V_{DS} , curentul în canal rămâne la o valoare constantă, $I_{DS(sat)}$ (în realitate $I_{DS(sat)}$ are o creștere ușoară în funcție de V_{DS}). Acesta este regimul de saturație al tranzistorului obținut pentru condițiile: $V_{GS} > V_{pn}$ și $V_{DS} \geq V_{GS} - V_{pn}$; iar expresia curentului de saturație se obține din ecuația regimului liniar 1.33 în care se face substituția $V_{DS} = V_{GS} - V_{pn}$:

$$I_{DS(sat)} = \frac{\beta}{2}(V_{GS} - V_{pn})^2 \quad (1.36)$$

În Figura 1.32-b sunt reprezentate caracteristicile statice $I_{DS} = f(V_{DS})_{V_{GS}=\text{const}}$ pentru două tranzistoare nMOS unul cu canal lung $W/L = 60\mu m/6\mu m$ iar altul cu canal scurt $W/L = 6\mu m/0,6\mu m$ realizate în tehnologie de $0,5\mu m$. Se observă din Figura 1.32-c că ecuația 1.36 exprimă mult mai exact curentul de saturație $I_{DS(sat)}$ pentru tranzistoarele cu canal lung decât pentru cele cu canal scurt.

Separarea zonei liniare de zona de saturație în Figura 1.32-b este demarcată printr-o linie întreruptă, care este reprezentarea grafică a ecuației $V_{DS} = V_{GS} - V_{pn}$. Regimul blocat al tranzistorului $I_{DS} = 0$, obținut când $U_{GS} \leq V_{pn}$, este reprezentat de axa absciselor (în realitate, I_{DS} are valori foarte mici determinat în special de așa-numitul curent de sub poartă). Tranzistorul se deschide când tensiunea de comandă V_{GS} devine $V_{GS} > V_{pn}$.

În scheme echivalente, în funcție de regimul de funcționare, tranzistorul MOS într-o abordare calitativă poate fi substituit în felul următor: regimul blocat - contact deschis, regimul liniar - rezistența, regimul saturat - generator de curent.

Modelul matematic al dependenței curent-tensiune în curent continuu, $I_{DS} = f(V_{DS})_{U_{GS}=\text{const}}$, pentru tranzistorul MOS exprimat de ecuația 1.33, pentru regimul liniar și exprimat de ecuația 1.36, pentru regimul în saturație, sunt relații simple, ușor de utilizat, dar rezultatele pot diferi de cele reale. De exemplu, calculând factorul de câștig al procesului K_n , cu ajutorul ecuației 1.33, rezultă o valoare de două ori mai mică decât valoarea lui K_n măsurată pe tranzistor când este în regimul liniar; explicația constă în faptul că V_{pn} și μ_n nu sunt constante cum se consideră în ecuație.

Un model matematic care să exprime exact funcționarea tranzistorului este necesar atât proiectantului de tranzistoare cât și proiectantului de circuite pe baza tranzistorului respectiv. Proiectantul de circuite dorește ca prin simulări pe baza unui model matematic, în care introduce datele de catalog ale tranzistorului, să obțină caracteristicile dinamice la circuitului (τ_{pHL} , τ_{pLH} , τ_{HL} , τ_{LH}). Iar proiectantul de tranzistoare de la turnătoria de Si dorește ca pe baza unui model în care să introducă valorile parametrilor de proces (V_{pn} , K_n , C_{ox} , D_{ox} etc.) să facă predicția performanțelor tranzistorului înainte ca acesta să fie produs. Se pot obține modele mult mai exacte dacă sunt luate în considerare efectele de ordinul doi (neglijate în deducerea ecuațiilor 1.33 și 1.36).

Programul de simulare **SPICE** (Simulation Program with Integrated Circuit Emphasis) existent în toate mediile de proiectare automată în electronică, EDA, are la bază diferite modele matematice pentru tranzistorul MOS (simulatoarele comerciale pot avea până la zece modele matematice pentru tranzistor).

SPICE-ul poate simula pentru trei modele, acestea sunt selectabile prin identificatorul de nivel LEVEL*i*. Nivelul LEVEL1 se bazează pe modelul matematic exprimat prin relațiile 1.33, 1.36 în plus include și efectele de ordinul doi importante. Nivelul LEVEL2 calculează curenții pe baza unui model analitic al fizicii dispozitivului. Iar nivelul LEVEL3 este o abordare semi-empirică pe baza parametrilor de proces și o “potrivire” a expresiei ecuațiilor astfel încât acestea să se suprapună peste comportamentul real al tranzistorului. Evident, în nivelul 2 și 3 sunt incluse toate efectele de ordinul doi.

În continuare vor fi expuse succint efectele de ordinul doi [Kang '96][Weste '92].

- Efectul de substrat. În Figura 1.32-a s-a considerat că sursa se leagă la substrat, $V_{SB} = V_{SS} = 0V$, deci potențialul de referință este potențialul substratului. Se poate ca față de potențialul de referință (de masă) al sursei, V_{SS} , substratul să fie polarizat cu o tensiune de substrat $V_{SB} \neq 0V$. Polarizarea de substrat duce la o creștere a tensiunii de prag V_p (aproximativ cu 0,5V pentru fiecare creștere a V_{BS} cu 2 V). Creșterea tensiunii de prag V_p determină o micșorare a curentului I_{DS} ceea ce duce la un dispozitiv mai lent.
- Modulația lungimii canalului. Când $V_{DS} > V_{GS} - V_p$, adică în regim de saturație sarcinile din canal din zona de dren dispar, deci lungimea efectivă (electrică) L' a canalului devine mai mică decât lungimea geometrică L a canalului ($L' < L$). Apare astfel o modulație a lungimii canalului care este o funcție de V_{DS} . Odată cu micșorarea lungimii canalului se modifică raportul W/L deci valoarea lui β (relația 1.35). La tranzistoarele cu canal lung această variație a lui β nu este importantă dar devine importantă la tranzistoarele cu canal scurt (deci odată cu scalarea).
- Variația mobilității. Mobilitatea atât a electronilor μ_n cât și a golurilor μ_p nu este constantă, acestea scad cu creșterea concentrației de dopare cu impurități (deci cu scalarea) și cu creșterea temperaturii.
- Saturația vitezei. Din relația 1.31 apare că viteza de drift a purtătorilor poate crește oricât de mult în funcție μ și de E . În realitate viteza ajunge la o valoare de saturație, de exemplu viteza electronului ajunge la valoarea $v_{max} = 10^5 m/s$ care se atinge pentru $E = 10^6 V/m$ (o cădere de 1V pe lungimea de $1\mu m$) și care nu se poate depăși chiar dacă E_x crește în continuare.
- Conducția de subprag I_{OH} . În modul de aproximare graduală a canalului când $V_{GS} < V_p$ curentul $I_{DS} = 0$. Dar atunci când V_{DS} are valori ridicate chiar dacă $V_{GS} < V_p$ apare totuși un curent de valoare relativ scăzută în canal deci $I_{DS} \neq 0$; care are următoarele două componente: un curent de polarizare inversă prin joncțiunile formate între zonele difuzate și substrat; un curent de (conducție) subprag. Odată cu scalarea dimensională (și a tensiunii V_{DD} , scalare completă) trebuie micșorată și valoarea tensiunii de prag V_p pentru a asigura viteză ridicată de comutație a tranzistorului și o margine de zgomot suficientă. Curentul de subprag este proporțional cu $e^{-\frac{V_p}{T}}$, deci are o creștere odată cu micșorarea tensiunii de prag și cu creșterea temperaturii (T).
- Injecția de purtători fierbinți. Când, prin scalare, dimensiunile tranzistorului sunt foarte mici și V_{DS} este de valoare mare, componentele orizontale și verticale

(E_x, E_y) ale câmpului în canal au valori ridicate sub a căror efect purtătorii mobili de sarcină pot atinge energii cinetice ridicate (devin purtători “fierbinți”). Electronii fierbinți pentru nMOS pot pătrunde: în stratul de oxid de sub poartă modificând distribuția de sarcină de la interfața SiO_2 -substrat sau în zona de dren dislocând goluri care sunt apoi atrași înspre substrat. Efectul de injecție de purtători fierbinți este dezastruoasă mai ales pentru dispozitivele deja în funcțiune care, în timp, se distrug scoțând din funcțiune sistemul respectiv.

- Scalarea, care nu este un efect de ordinul doi pentru tranzistor dar, prin reducerea dimensiunilor și a tensiunilor de alimentare, prin creșterea nivelurilor de dopare cu impurități donoare N_D sau acceptoare N_A crează condiții ca efectele explicate mai sus să apară mult mai pronunțat.

Tabelul 1.10 Reducerea mărimii caracteristice (minime) la un proces tipic de matrice de porți CMOS

ANUL	1980	1983	1985	1987	1989	1991	1993	1995	1997	1999	2001	2003
Marimea caracteristica minima [μm]	5.0	3.5	2.5	1.75	1.25	1	0.8	0.6	0.35	0.25	0.18	0.13

Reducerea dimensiunilor în tehnologia de integrare este referită prin termenul de **scalare**. Prin îmbunătățiri, în timp, procesul tehnologic își micșorează caracteristica de proces (dimensiunea minimă care poate fi definită și realizată pentru procesul respectiv); astfel s-a constatat că mărimea caracteristică (minimă) a procesului se scaleză/reduce aproximativ cu $1,3 \div 1,5$ în decurs de 2-3 ani, cum rezultă din *Tabelul 1.10*. Scalarea este caracterizată prin factorul de scalare s , mărimea cu care se divid toate dimensiunile. Sunt referite două cazuri de scalare: scalarea completă și scalarea la tensiune constantă.

Scalarea completă reduce toate dimensiunile cu factorul s , reduce tensiunile cu factorul s iar valorile densităților de dopare sunt multiplicare cu s , toate acestea pentru a menține câmpul electric în dispozitiv nemodificat. Acest mod de scalare apare atractiv din punct de vedere al puterii disipate, *Tabelul 1.11*, care se reduce de s^2 ori, deși puterea disipată pe unitatea de arie nu se modifică.

Scalarea la tensiune constantă reduce dimensiunile cu factorul s , mărește densitățile de dopare cu s^2 , dar tensiunile de alimentare rămân nemodificate. Acest tip de scalare este preferat, uneori, pentru a se putea interfața circuitul scalat cu alte circuite (anterioare) care nu au fost scalate (se utilizează aceeași valoare a tensiunii de alimentare). Se observă că puterea disipată crește de s ori, puterea disipată pe unitatea de arie de s^3 ori, iar densitatea de curent j tot de s^3 ori. Creșterea densității de curent pe traseele metalice poate provoca, prin electromigrație, întreruperea acestora. **Electromigrația** metalului este efectul prin care, la densități foarte mari, într-un conductor atomii metalului sunt antrenati în sensul curentului. Prin scalare la tensiune constantă în unele puncte ale traseelor metalice pot apare îngustări, unde densitatea de curent depășește 10^5 A/cm^2 (pentru Aluminiu), iar în timp, prin electromigrație, traseul se subțiază continuu până se întrerupe în acele puncte.

1.5.2 Inversorul CMOS

Inversorul bipolar, din Figura 1.21-b, este compus dintr-un element de comutație, tranzistorul T, și o rezistentă de sarcină R_C . În aceeași idee, se poate realiza un circuit inversor la care un tranzistor nMOS este elementul de comutație iar sarcina un tranzistor pMOS. Dar la fel, tranzistorul pMOS poate fi privit ca un element de comutație într-un circuit inversor care are ca sarcină tranzistorul nMOS. Această structură de circuit, formată din două tranzistoare n și pMOS înseriate în opoziție, conectate între potențialele V_{DD} și V_{SS} , având un singur terminal de poartă, este referită ca inversor Complementar MOS, Figura 1.33-a. Cele două tranzistoare sunt realizate pe aceeași plachetă, Figura 1.35, dar au substraturi diferite, zonele de tip p^+ ale tranzistorului pMOS (sursa și drenul) sunt implantate într-un substrat de tip n , care este de fapt o insulă difuzată în substratul de pe plachetă, iar zonele n^+ (sursa și drenul) ale tranzistorului nMOS sunt implantate în substratul de tip p al plachetei. Avantajele pe care le prezintă inversorul CMOS în raport cu alte tipuri de inversoare sunt:

- puterea disipată, în regim static, teoretic este zero;
- caracteristica de transfer $V_O = f(V_I)$ se apropie cel mai mult de caracteristica ideală a unui inversor, Figura 1.14-b, cu tensiunea de prag (logic) de comutație la $V_{DD}/2$, vezi Definiția 1.14.

Tabelul 1.11 Valorile unor parametrii electrici și geometrici după scalare

Mărimea	Înainte de scalare	După scalare	
		Scalare completă	Scalare la tensiune constantă
Lungimea de canal	L	$L' = \frac{L}{s}$	$L' = \frac{L}{s}$
Lățimea de canal	W	$W' = \frac{L}{s}$	$W = \frac{L}{s}$
Grosimea oxidului de sub poartă	D_{ox}	$D_{ox}' = \frac{D_{ox}}{s}$	$D_{ox}' = \frac{D_{ox}}{s}$
Tensiunea de alimentare	V_{DD}	$V_{DD}' = \frac{V_{DD}}{s}$	$V_{DD}' = V_{DD}$
Tensiunea de prag	V_p	$V_p' = \frac{V_p}{s}$	$V_p' = V_p$
Câmpul electric în oxid	E	$E' = E$	$E' = E \cdot s$
Concentrația de impurități donoare	N_D	$N_D' = N_D \cdot s$	$N_D' = N_D \cdot s^2$
Concentrația de impurități acceptoare	N_A	$N_A' = N_A \cdot s$	$N_A' = N_A \cdot s^2$
Capacitatea specifică a porții	C_{ox}	$C_{ox}' = C_{ox} \cdot s$	$C_{ox}' = C_{ox} \cdot s$
Curentul de dren-sursă	I_{DS}	$I_{DS}' = \frac{I_{DS}}{s}$	$I_{DS}' = I_{DS} \cdot s$
Densitatea de curent	j	$j' = j$	$j' = j \cdot s^3$
Puterea disipată	P_d	$P_d' = \frac{P_d}{s^2}$	$P_d = P_d \cdot s$
Puterea disipată/unitate de arie	$\frac{P_d}{arie}$	$\frac{P_d'}{arie'} = \frac{P_d}{arie}$	$\frac{P_d'}{arie'} = s^3 \left(\frac{P_d}{arie} \right)$

1.5.2.1 Caracteristica statică de transfer $V_O = f(V_I)$

În opoziție față de tranzistorul nMOS (prezentat anterior), care are zonele difuzate de tip n^+ și la care drenul se polarizează cu o tensiune pozitivă față de sursă iar tensiunea de deschidere V_{pn} este pozitivă, la tranzistorul pMOS zonele difuzate sunt de tip p^+ , drenul se polarizează cu tensiune negativă față de sursă iar tensiunea de deschidere V_{pp} este negativă, Figura 1.33-b. În structura de inversor CMOS prin conectarea, pentru ambele tranzistoare, a zonelor de sursă la substraturile corespunzătoare nu se va lua în considerare efectul de polarizare a substratului, deci se pot deduce următoarele relații:

$$\begin{aligned} V_{GSn} &= V_I \\ V_{DSn} &= V_O \end{aligned} \quad (1.37)$$

și de asemenea

$$\begin{aligned} V_{GSp} &= -(V_{DD} - V_I) \\ V_{DSp} &= -(V_{DD} - V_O) \end{aligned} \quad (1.38)$$

Caracteristica statică, Figura 1.33-c, se va analiza pentru variația tensiunii de intrare pornind de la $V_I = V_{SS} = 0V$ până la $V_I = V_{DD}$, iar ieșirea inversorului se consideră în gol, deci pentru curenții celor două tranzistoare există relația:

$$I_{DSn} = -I_{DSp} \quad (1.39)$$

Regimul liniar de funcționare este definit de relațiile:

$$\begin{aligned} V_I > V_{pn} \quad \text{și} \quad V_{DSn} < V_I - V_{pn} \quad \text{pentru nMOS} \\ V_I < V_{DD} + V_{pp} \quad \text{și} \quad V_{DSp} > V_{GSp} - V_{pp} \quad \text{pentru pMOS} \end{aligned} \quad (1.40)$$

iar tranzistoarele sunt echivalente unor rezistențe.

Regimul de funcționare în saturație este definit de relațiile:

$$\begin{aligned} V_I > V_{pn} \quad \text{și} \quad V_{DSn} \geq V_{GSn} - V_{pn} &\iff V_O \geq V_I - V_{pn} \quad \text{pentru nMOS} \\ V_I < V_{DD} + V_{pp} \quad \text{și} \quad V_{DSp} \leq V_{GSp} - V_{pp} &\iff V_O \leq V_I - V_{pp} \quad \text{pentru pMOS} \end{aligned} \quad (1.41)$$

iar tranzistoarele sunt echivalente unor generatoare de curent.

În caracteristica statică de transfer $V_O = f(V_I)$, în funcție de regimul de funcționare al fiecăruia din tranzistoarele nMOS și pMOS se disting cinci regiuni de funcționare ((A), (B), (C), (D), (E)) pentru inversor. Pe această caracteristică se pot calcula valorile tensiunii de intrare în stare L, V_{IL} , și de intrare în starea H, V_{IH} .

Regiunea (A). $0 \leq V_I < V_{pn}$ deci nMOS este blocat, $I_{DSn} = 0$ și este echivalent unui contact deschis. Tranzistorul pMOS are $V_{GSp} < V_{pp}$ și este în regiunea liniară cu $I_{DSp} = 0$, conform relației 1.39. Fiind în regiunea liniară cu $I_{DSp} = 0$ rezultă că și $V_{DSp} = 0$ ceea ce din relația a doua 1.38 determină tensiunea de ieșire în stare H:

$$V_O = V_{OH} = V_{DD} \quad (1.42)$$




Figura 1.33 Inversorul CMOS: a) schema electrică; b) caracteristicile de comandă $I_{DS} = f(V_{GS})$ pentru nMOS și pMOS; c) caracteristica statică $V_O = f(V_I)$; d) circuitele echivalente pentru cele cinci regiuni ale caracteristicii statice.

Regiunea **(B)**. $V_I \geq V_{pn}$, $V_{DSn} \approx V_{DD} > V_I - V_{pn}$ deci nMOS intră în saturație iar pMOS continuă în regimul liniar. În caracteristica de transfer $V_O = f(V_I)$ tensiunea începe să scadă și, prin definiție, când panta caracteristicii de transfer este egală cu -1 ($dV_O/dV_I = -1$), se consideră pentru tensiunea de intrare $V_I = V_{IL}$. Introducând în relația 1.39 pentru nMOS exprimarea de regim de saturație relația 1.36, iar pentru pMOS exprimarea de regim liniar se obține:

$$\frac{\beta_n}{2}(V_I - V_{pn})^2 = \frac{\beta_p}{2} [2((V_I - V_{DD}) - V_{PP})(V_O - V_{DD}) - (V_O - V_{DD})^2] \quad (1.43)$$

Din această expresie, prin derivarea lui V_O în raport cu V_I și apoi efectuarea substituirilor $dV_O/dV_I = -1$, $V_I = V_{IL}$, se obține expresia pentru V_{IL} :

$$V_{IL} = \frac{2V_O + V_{PP} - V_{DD} + \frac{\beta_n}{\beta_p}V_{pn}}{1 + \frac{\beta_n}{\beta_p}} \quad (1.44)$$

Prin rezolvarea ecuațiilor 1.44 și 1.43 se obține valoarea lui V_O pentru V_{IL} în punctul caracteristicii cu panta -1.

Regiunea **(C)**. Tranzistorul nMOS rămâne în saturație și după punctul de intersecție al caracteristicii $V_O = f(V_I)$ cu dreapta $V_O = V_I - V_{pp}$ când intră în saturație și tranzistorul pMOS, $V_O \leq V_I - V_{pp}$ (relația 1.41). Teoretic, în această regiune caracteristica ar trebui să fie verticală dar pentru că tranzistoarele în saturație nu sunt generatoare de curent ideale, $I_{DS(sat)}$ are o mică creștere cu V_{DS} , această caracteristica are o mică abatere de la o pantă infinită. În această regiune pentru variații mici ΔV_I se obțin variații mari ΔV_O , există un punct când tensiunea V_I care crește devine egală cu tensiunea V_O care descrește și corespunde punctului (N) de intersecție al caracteristicii cu prima bisectoare (vezi și Figura 1.14-b).

Definiția 1.14 Pragul (logic) de comutație V_T al unei porți este aceea valoare a tensiunii de intrare care produce la ieșire o tensiune de valoare egală, adică $V_T = V_I = V_O$. \diamond

Prin introducerea expresiilor curenților de saturație în relația 1.39 se obține:

$$\frac{\beta_n}{2}(V_I - V_{pn})^2 = \frac{\beta_p}{2} [(V_I - V_{DD}) - V_{PP}]^2 \quad (1.45)$$

și prin substituția $V_I = V_T$ rezultă

$$V_T = \frac{V_{pn} + \sqrt{\frac{\beta_p}{\beta_n}}(V_{DD} + V_{PP})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}} \quad (1.46)$$

Regiunea **(D)**. Când caracteristica de ieșire intersectează dreapta $V_O = V_I - V_{pn}$, sub care $V_O < V_I - V_{pn}$, tranzistorul nMOS intră în zona liniară de funcționare iar pMOS rămâne în saturație. În caracteristica de transfer tensiunea V_O începe să nu mai descrească puternic și, prin definiție, când panta are valoarea $\frac{dV_O}{dV_I} = -1$, se consideră pentru tensiunea de intrare $V_I = V_{IH}$. În mod asemănător, ca în regiunea **(B)**, și

aici, egalând expresia curentului de saturație prin canalul p cu expresia în regim liniar din canalul n se obține:

$$\frac{\beta_n}{2} [2(V_I - V_{pn})V_o - V_o^2] = \frac{\beta_p}{2} [(V_I - V_{DD}) - V_{pp}]^2 \quad (1.47)$$

în care substituind $V_I = V_{IH}$ și $dV_o/dV_I = -1$ rezultă expresia pentru V_{IH} :

$$V_{IH} = \frac{V_{DD} + V_{pp} + \frac{\beta_n}{\beta_p}(2V_o + V_{pn})}{1 + \frac{\beta_n}{\beta_p}} \quad (1.48)$$

Prin rezolvarea sistemului de ecuații 1.47 și 1.48 se obțin valorile pentru V_{IH} și V_o în punctul caracteristicii cu panta -1.

Regiunea **(E)**. $V_I \geq V_{DD} - V_{pp}$ deci pMOS este blocat, $I_{DS_n} = 0$ și este echivalent unui contact deschis. Tranzistorul nMOS are $V_{GS} > V_{pn}$ și este în regiunea liniară cu $I_{DS_n} = 0$, conform relației 1.39. Fiind în regiunea liniară cu $I_{DS_n} = 0$ rezultă că și $V_{DS_n} = 0$ adică :

$$V_o = V_{oL} = 0 \quad (1.49)$$

1.5.2.2 Proiectarea inversorului CMOS

Proiectarea, sau sinteza, unui inversor CMOS constă în determinarea dimensiunilor geometrice ale canalelor $(W/L)_n$, $(W/L)_p$ necesare realizării layoutului, pornind de la parametrii caracteristici de proces (V_{pn} , V_{pp} , D_{ox} , C_{ox} etc.), astfel încât să se obțină o caracteristică de transfer $V_o = f(V_I)$ și anumite performanțe dinamice cerute. Poate fi parcurs și traseul invers, adică analiza, pentru un inversor deja realizat, într-un anumit proces și cu un anumit layout, să se determine caracteristica de proces și performanțele dinamice (eventual acestea să fie comparate cu valorile obținute experimental).

Fiind date V_{DD} , V_{pn} și V_{pp} și impusă o anumită valoare a tensiunii de prag de comutație V_T din relația 1.46 se deduce expresia pentru raportul β_n/β_p :

$$\frac{\beta_n}{\beta_p} = \left(\frac{V_{DD} + V_{pp} - V_T}{V_T - V_{pn}} \right)^2 \quad (1.50)$$

Considerând că inversorul este ideal, adică are tensiunea de prag logic de comutație la jumătatea tensiunii de alimentare, ca în Figura 1.33-c,

$$V_{Tideal} = \frac{1}{2}V_{DD} \quad (1.51)$$

se obține:

$$\left(\frac{\beta_n}{\beta_p} \right)_{ideal} = \left(\frac{0,5V_{DD} + V_{pp}}{0,5V_{DD} - V_{pn}} \right)^2 \quad (1.52)$$

Caracteristica statică $V_o = f(V_I)$ poate fi simetrică dacă tensiunile de prag ale tranzistoarelor sunt egale în valoare absolută $V_{pn} = |V_{pp}|$. Astfel din relația 1.52 se obține valoarea raportului β_n/β_p pentru inversorul ideal și cu o caracteristică simetrică:

$$\frac{\beta_n}{\beta_p} = 1 \quad (1.53)$$

Expresia explicită a raportului β_n/β_p este :

$$\frac{\beta_n}{\beta_p} = \frac{\mu_n \cdot C_{ox} \left(\frac{W}{L}\right)_n}{\mu_p \cdot C_{ox} \left(\frac{W}{L}\right)_p} = \frac{\mu_n \left(\frac{W}{L}\right)_n}{\mu_p \left(\frac{W}{L}\right)_p} \quad (1.54)$$

în care s-a considerat că grosimea stratului de oxid de sub poartă D_{ox} , în consecință și $C_{ox} = \epsilon_{ox}/D_{ox}$, au aceleași valori pentru ambele tranzistoare. Mobilitatea purtătorilor, mai mare cam de două ori a electronilor față de cea a golumilor, scade odată cu doparea cu impurități a substratului și cu creșterea temperaturii. Luând valori tipice pentru mobilități $\mu_n = 580 \text{cm}^2/\text{V} \cdot \text{s}$, $\mu_p = 230 \text{cm}^2/\text{V} \cdot \text{s}$ și introduse în raportul unitar din relația 1.54 se obține:

$$\frac{\left(\frac{W}{L}\right)_n}{\left(\frac{W}{L}\right)_p} = \frac{\mu_p}{\mu_n} = \frac{230 \text{cm}^2/\text{V} \cdot \text{s}}{580 \text{cm}^2/\text{V} \cdot \text{s}} \quad (1.55)$$

Rezultă relația cantitativă între coeficienții de formă ai celor două canale:

$$\left(\frac{W}{L}\right)_p \approx 2,5 \left(\frac{W}{L}\right)_n \quad (1.56)$$

iar în cazul când se realizează aceeași lungime pentru ambele canale, $L_n = L_p$, rezultă relația între lățimea canalelor $W_p = 2,5W_n$.




Figura 1.34 Dependența tensiunii de prag (logic) de comutație a inversorului în funcție de valoarea raportului β_n/β_p .

Din relația 1.50 se observă că există o dependență între raportul β_n/β_p și valoarea tensiunii de prag logic de comutație a inversorului. Pentru a obține caracteristici statice cu prag de comutație V_T mai ridicat trebuie micșorată lățimea W_n a canalului n în raport cu lățimea W_p a canalului p (considerând că lungimile de canal rămân neschimbate), Figura 1.34.

Pentru inversorul ideal și caracteristica simetrică ($\beta_n/\beta_p = 1$, $V_{pn} = |V_{pp}|$) din relația 1.44 se obține expresia pentru V_{IL} :

$$V_{IL} = \frac{1}{8} (3V_{DD} - 2V_{pn}) \quad (1.57)$$

iar din relația 1.49 relația pentru V_{IH} :

$$V_{IH} = \frac{1}{8} (5V_{DD} - 2V_{pn}) \quad (1.58)$$

iar suma lor rezultă

$$V_{IH} + V_{IL} = V_{DD} \quad (1.59)$$

deci într-un inversor simetric suma $V_{IH} + V_{IL}$ este constantă.

Se pot calcula marginile de zgomot în curent continuu M_L , M_H :

$$\begin{aligned} M_L &= V_{IL} - V_{OL} \\ M_H &= V_{OH} - V_{IH} = V_{DD} - V_{IH} \end{aligned} \quad (1.60)$$

care sunt egale :

$$M_H = M_L = V_{IL} \quad (1.61)$$

Exemplul 1.15 Pentru inversorul CMOS realizat cu următorii parametri: $V_{DD} = 5V$, $V_{pn} = 1V$, $V_{pp} = -1,2V$, $\beta_n = 100\mu A/V^2$, $\beta_p = 40\mu A/V^2$ să se calculeze valorile pentru marginile de zgomot în curent continuu M_H , M_L .

Soluție. Problema nu este de sinteză ci este de analiză. Se observă că nu este un inversor simetric $V_{pn} \neq |V_{pp}|$; $\beta_n/\beta_p = 2,5$.

Valorile pentru $V_{OL} = 0V$, $V_{OH} = V_{DD} = 5V$ rezultă din relațiile 1.42 și 1.49 iar cele pentru V_{IL} și V_{IH} se calculează în felul următor: din relația 1.44 rezultă V_{IL}

$$V_{IL} = 0,57V_O - 1,06$$

prin introducerea expresiei lui V_{IL} în relația 1.43 se obține:

$$\begin{aligned} 2,5(0,57V_O - 1,06 - 1)^2 &= 2(0,57V_O - 1,06 - 5 + 1,2)(V_O - 5) - (V_O - 5)^2 \\ 0,66V_O^2 - 0,46V_O - 13 &= 0 \end{aligned}$$

Numai soluția pozitivă a ecuației corespunde fizic problemei ($V_O > 0$) $V_O = 4,8V$ cu care se calculează $V_{IL} = 0,57V_O - 1,06 = 1,68V$.

Din relația 1.49 rezultă V_{IH}

$$V_{IH} = 1,43V_O + 1,8$$

prin introducerea expresiei V_{IH} în relația 1.47 se obține:

$$\begin{aligned} (1,43V_O - 2)^2 &= 2,5 [2(1,43V_O + 1,8 - 1)V_O - V_O^2] \\ 2,61V_O^2 + 9,72V_O - 4 &= 0 \end{aligned}$$

La fel, numai soluția pozitivă a ecuației corespunde fizic problemei $V_O = 0,37V$ cu care se calculează $V_{IH} = 1,43 \cdot 0,37 + 1,8 = 2,33V$.

Și ia în final :

$$\begin{aligned} M_L &= V_{IL} - V_{OL} = 1,68 - 0 = 1,68V \\ M_H &= V_{OH} - V_{IH} = 5 - 2,33 = 2,67V \end{aligned}$$

Pe intervalul $V_{pn} \leq V_I \leq V_{DD} + V_{pp}$ se observă din Figura 1.33-c că ambele tranzistoare conduc, deci există un curent de scurtcircuit între V_{DD} și V_{SS} . Durata acestor impulsuri de curent de scurtcircuit, curba $I_{DSn} = -I_{DSp}$ trasată punctat în Figura 1.33-c, depinde de durata de excursie a tensiunii de intrare în sens crescător între valorile V_{pn} și $V_{DD} + V_{pp}$ și în sens descrescător. Durata de excursie este cu atât mai scurtă cu cât panta fronturilor semnalelor de comandă, aplicate pe poartă, este mai mare.

Puterea disipată P_d la inversorul CMOS are cele trei componente explicate în secțiunea 1.3.

$$P_d = P_{dcc} + P_{dca} = P_{dcc} + P_{dsc} + P_{dc} \quad (1.62)$$

În regim static, regiunile **(A)** și **(E)** din caracteristica statică, Figura 1.33-c, teoretic, puterea disipată P_{dcc} este zero, deoarece fie tranzistorul nMOS, fie pMOS sunt blocate, deci $I_{DSn} = -I_{DSp} = 0$. În realitate există o putere disipată de valoare redusă datorită unui curent rezidual I_{DS} ($= I_{DDQ}$) care are două cauze. Prima, când $V_{GS} < |V_p|$ există un curent în canal de ordinul μA datorită conducției de sub prag I_{off} . A doua, prin joncțiunile polarizate invers, formate între zonele difuzate n^+ și substratul de tip p la nMOS și zonele difuzate p^+ și substratul de tip n la pMOS, există un curent de conducție spre substrat. Acest curent rezidual, notat prin I_{DDQ} - curentul între V_{DD} și V_{SS} în regim staționar, poate fi utilizat pentru o primă metodă simplă de testare a unui circuit integrat CMOS. Valoarea normală a lui I_{DDQ} se poate estima sau se poate măsura la un circuit (verificat) care are o funcționare normală. Dacă la un circuit prin măsurare se determină, în regim staționar, pentru curentul absorbit de la sursa de alimentare o valoare mai mare decât cea normală a lui I_{DDQ} atunci acel circuit prezintă o cale de scurtcircuit de la V_{DD} la V_{SS} , deci este defect.

Puterea disipată în regim dinamic P_{dca} apare pe durata când inversorul are punctul de funcționare în regiunile **(B)**, **(C)**, **(D)**, Figura 1.33-c, ca o putere de scurtcircuit P_{dsc} și ca o putere consumată pentru încărcarea și descărcarea condensatoarelor interne și de sarcină, P_{dc} . Într-o schemă echivalentă, similară celei din Figura 1.18, toate capacitățile sunt incluse într-o singură capacitate de sarcină C_L conectată la ieșire, iar puterea disipată pe această capacitate echivalentă, conform relației 1.24, este egală cu :

$$P_{dca} = C_L V_{DD}^2 f \quad (1.63-a)$$

Reducerea puterii disipate se poate realiza prin reducerea oricăruia din factorii produsului din relația 1.63-a. Cea mai indicată modalitate de reducere a puterii este prin scalare completă, *Tabloul 1.11* (actual, s-a ajuns la tensiuni de alimentare de $V_{DD} = 0,8V$).

Puterea disipată de scurtcircuit P_{dsc} , apare, ca și P_{dc} , pe durata tranzițiilor de la $H-L$ și $L-H$ când V_{DD} este scurtcircuitată la V_{SS} . Reducerea valorii medii a puterii P_{dsc} se poate obține prin comanda inversorului cu semnale cu fronturi bine formate

(abrupte). Această componentă P_{dsc} de putere disipată este greu de calculat, practic se estimează ca un procent din P_{dc} (uzual $< 0,2P_{dc}$), în consecință se consideră că puterea totală disipată în regim dinamic este $P_{dca} \approx 1,2P_{dc}$.

O relație utilizată cu succes în evaluarea puterii disipate P_d este:

$$P_d = \alpha C_L V_{DD}^2 f + I_{off} V_{DD} \quad (1.63-b)$$

care ține cont și de componenta de putere disipată în curent continuu produsă de curentul de subprag $P_{dcc} = I_{off} V_{DD}$; la dimensiuni sub $0,1\mu m$ și $V_{DD} < 1,8V$ curentul I_{off} are o creștere pronunțată. α -este coeficientul (mediu) al activității de comutație (procentajul de timp în care dispozitivul este în funcțiune).

Micșorarea frecvenței nu este o cale de reducere a puterii disipate deoarece se opune tendinței de creștere a vitezei sistemelor. Dar printr-o analiză a sistemului se pot identifica anumite componente care pot funcționa și la frecvențe mai mici decât frecvența maximă fără a reduce din performanțele de viteză ale sistemului. În plus, uneori, chiar componentele care funcționează la frecvențe ridicate pot fi oprite pe anumite intervale de timp $(1 - \alpha)$.

1.5.2.3 Tehnologia de fabricație a inversorului CMOS

Tehnologia de fabricație a inversorului CMOS, pentru explicație, poate fi considerată o extensie a tehnologiei de realizare a tranzistorului MOS, Figura 1.31. Dificultatea care apare acum constă în faptul că, de data aceasta, cele două tranzistoare complementare nMOS și pMOS ar trebui implementate în același substrat. Soluția pentru această incompatibilitate, de realizare în același substrat, este difuzarea în substratul inițial a unei insule (well) care va constitui un al doilea substrat și astfel unul din tranzistoare se implementează în substratul inițial iar celălalt în al doilea substrat (insulă). Dacă substratul inițial este de tip p se difuzează o zonă (insulă) de tip n în care va fi implementat tranzistorul pMOS, ca în Figura 1.35-b, iar dacă substratul inițial este de tip n se difuzează o zonă de tip p în care va fi implementat tranzistorul nMOS.

După realizarea insulei de substrat, etapele de fabricare a fiecărui tranzistor sunt cele descrise în secțiunea Tehnologia de fabricație a tranzistorului MOS (1.5.1.1) cu diferența că atunci când se difuzează sursa și drenul tranzistorului nMOS se difuzează și o zonă n^+ de contact V_{DD} în fereastra pentru tranzistorul pMOS. Iar atunci când se difuzează sursa și drenul tranzistorului pMOS se difuzează în plus și o zonă p^+ de contact V_{SS} în fereastra pentru tranzistorului nMOS. Aceste difuzii de contact (cu V_{SS} la tranzistorul nMOS și cu V_{DD} la tranzistorul pMOS) nu formează o joncțiune cu substratul respectiv, de aceeași conductivitate, ci un contact ohmic. Apoi, pe deasupra stratului gros de oxid de câmp se realizează prin trasee metalice conexiunile între :

- 1- zona de dren nMOS cu zona de dren pMOS care constituie ieșirea inversorului;
- 2- sursa nMOS cu zona p^+ de contact V_{SS} și împreună la trasa pentru potențialul V_{SS} ;
- 3- sursa pMOS cu zona n^+ de contact V_{DD} și împreună la trasa pentru potențialul V_{DD} .




Figura 1.35 Inversorul CMOS: a) schema electrică; b) layout-ul pe substratul de Si și secțiunea verticală AA în substrat (tranzistorul pMOS este realizat în substratul (insula) de tip n).

De asemenea, înainte de difuziile de dren și sursă de tip n^+ și de tip p^+ , pentru cele două tranzistoare, se realizează din polisiliciu traseul pentru poarta comună a inversorului care va constitui intrarea.

Problema pe care o are proiectantul în siliciu este de a transforma schema electrică a circuitului în layout. Dar cum se poate face simplu această trecere? Liniile între terminalele tranzistoarelor de pe schema electrică vor reprezenta trasee metalice pe layout, aceste trasee metalice au contacte metalizate la cele două capete ca terminale. La două linii de conexiune în desenul electric, care nu trebuie să se intersecteze, le corespund două trasee, în planuri diferite, de metalizare.

Un exemplu simplu de trecere de la schema electrică la layout este dat în Figura 1.36 pentru un inversor CMOS. Linia de conexiune între terminalele de dren ale canalelor n și p de pe schema electrică, Figura 1.36-a, este substituită cu o trasă metalică pe suprafața superioară a oxidului de câmp evident, cu contacte la cele două capete (pătratele înegrite de la capetele trasei metalice), Figura 1.36-b. La fel, conexiunea zonelor de sursă la liniile de V_{SS} și V_{DD} se realizează prin trasee metalice, în




Figura 1.36 Succesiunea etapelor de transformare a schemei electrice în layout pentru un inversor CMOS

același timp se conectează și contactele de substrat p^+ și n^+ respectiv la trasele V_{SS} și V_{DD} , Figura 1.36-c. Și în final, conexiunea comună de poartă este substituită cu trasa de siliciu policristalin, Figura 1.36-d. Layout-ul este complet dacă și simbolurile de tranzistoare sunt substituite cu geometria acestora pe siliciu, Figura 1.36-e și 1.36-f (sau realizat două variante de layout pentru tranzistoarele inversorului CMOS). Pentru circuite mai complexe există reguli de trecere care generează părți de layout cu un grad mare de repetabilitate (repetabilitatea este o caracteristică dorită în obținerea unui layout deoarece determină un cost mai scăzut și poate duce la un circuit cu fiabilitate mai ridicată).

1.5.2.4 Regimul dinamic al inversorului

Pe lângă nivelurile de tensiune, definite în regimul static pe caracteristica $V_O = f(V_I)$, în practica sistemelor digitale sunt necesari și parametri de timp definiți în regimul dinamic. Parametrii de timp pentru semnalul de ieșire: timpul de creștere τ_{LH} și timpul de de scădere τ_{HL} sunt definiți ca în Figura 1.15-a iar timpul de propagare $H - L$, τ_{pHL} , și timpul de propagare $L - H$, τ_{pLH} , sunt definiți ca în Figura 1.15-b. Timpul de propagare pe un nivel inversor se calculează cu relația 1.20, $\tau_p = (\tau_{pHL} + \tau_{pLH})/2$.

Se consideră două inversoare CMOS înseriate cu reprezentarea tuturor capacităților parazite ale fiecărui tranzistor, Figura 1.37-a. În această reprezentare C_{GD} și C_{GS} sunt capacitățile grilă-dren și grilă-sursă datorate suprapunerii parțiale a trasei de grilă peste zonele difuzate dren și sursă, C_{DB} și C_{SB} sunt capacitățile dependente de tensiune ale joncțiunilor dren-substrat și sursă substrat, C_{GB} capacitatea grilă-substrat este capacitatea stratului de oxid de sub poarta fiecărui tranzistor iar C_{cox} este capacitatea datorită conexiunilor (trasele) în polisiliciu sau metalice între ieșirea primului inversor și intrarea următorului inversor. Calculul tensiunii de ieșire v_O , luând în considerare toate aceste capacități, devine foarte complicat chiar și pentru un circuit simplu. De foarte multe ori, în practică, pentru simplificarea calculului, toate aceste capacități sunt înglobate într-o singură capacitate echivalentă C_L , considerată ca o capacitate de sarcină, conectată la iesirea inversorului, Figura 1.37-b, conform relației:

$$C_L = C_{GD_n} + C_{GD_p} + C_{DB_n} + C_{DB_p} + C_{cox} + C_{GB} \quad (1.64)$$

În capacitatea de sarcină echivalentă C_L nu sunt incluse C_{SB_n} și C_{SB_p} deoarece ambele surse sunt conectate la substraturile corespunzătoare deci nu au un efect în regim dinamic. De asemenea, nu sunt incluse în C_L capacitățile C_{GS_n} și C_{GS_p} deoarece acestea sunt conectate între nodul de intrare și masă respectiv între nodul de intrare și V_{DD} .

Studiul regimului dinamic se face pe circuitul echivalent din Figura 1.37-b aplicând la intrare un semnal cu variația dreptunghiulară v_I și determinând variația în timp a tensiunii de ieșire v_O . Pentru variația $0 \rightarrow 1$ la intrare, condensatorul C_L încărcat la tensiunea V_{DD} se va descărca prin tranzistorul nMOS (pMOS este blocat), tensiunea v_O având o variație exponențială de la V_{OH} la V_{OL} . Din variația în timp a tensiunii v_O se pot determina parametrii de timp τ_{HL} și τ_{pHL} . Iar pentru variația $1 \rightarrow 0$ la intrare, C_L se încarcă până la tensiunea V_{DD} prin tranzistorul pMOS (nMOS este blocat), tensiunea v_O având o variație exponențială de la V_{OL} la V_{OH} ; din variația în




Figura 1.37 Înserierea a două inversoare CMOS: a) reprezentarea capacităților interne (parazite) pentru un inversor; b) schemă echivalentă simplificată .

timp a tensiunii v_O se pot determina parametrii de timp τ_{LH} și τ_{pLH} . Pentru calculul acestor parametri de timp se vor expune succint următoarele patru metode:

- 1- Simulare în SPICE;
- 2- Metoda curentului constant;
- 3- Metoda analitică;
- 4- Metoda empirică.

1. Simularea în SPICE (NIVEL2 și NIVEL3, vezi 1.5.1.2 și exemplul de simulare, ANEXA1 din vol. II) se poate face pe baza circuitului din Figura 1.37-a, cu luarea în considerare a tuturor efectelor de ordinul al doilea în modelul matematic $I_{DS} = f(V_{DS}, V_{GS})$ al tranzistorului și a parametrilor de proces, în consecință valorile obținute pentru parametrii de timp au abateri minime față de cele reale. În practică, de multe ori, pentru determinări fără precizie ridicată dar efectuate simplu și rapid, sunt utilizate una din celelalte (următoare) trei metode.

2. Metoda curentului constant. Această metodă, după cum și denumirea indică, consideră valori constante pentru curentul de încărcare și descărcare ale condensatorului C_L , approximate prin valori medii I_{mHL} și I_{mLH} . În consecință, cu aceste valori medii, se pot calcula simplu parametrii τ_{pHL} și τ_{pLH} în felul următor:

$$\tau_{pHL} = \frac{C_L \cdot \Delta V_{HL}}{I_{mHL}} = \frac{C_L \cdot (V_{OH} - V_{50\%})}{I_{mHL}} \quad (1.65)$$

$$\tau_{pLH} = \frac{C_L \cdot \Delta V_{LH}}{I_{mLH}} = \frac{C_L \cdot (V_{50\%} - V_{OL})}{I_{mLH}} \quad (1.66)$$

Iar valorile I_{mHL} și I_{mLH} se calculează ca medie aritmetică ale curenților prin tranzistoarele nMOS respectiv pMOS în punctele de început și de sfârșit ale tranziției:

$$I_{mHL} = \frac{1}{2} [i_C(\text{pentru } v_I = V_{OH}, v_O = V_{OH}) + i_C(\text{pentru } v_I = V_{OH}, v_O = V_{50\%})] \quad (1.67)$$

$$I_{mLH} = \frac{1}{2} [i_C(\text{pentru } v_I = V_{OL}, v_O = V_{50\%}) + i_C(\text{pentru } v_I = V_{OL}, v_O = V_{OL})] \quad (1.68)$$

3. Metoda analitică. Variația tensiunii v_O în timp poate fi determinată prin rezolvarea ecuației de stare pentru nodul de ieșire al circuitului din Figura 1.37-b

$$C_L \cdot \frac{dv_O}{dt} = i_C = i_{D_p} - i_{D_n} \quad (1.69)$$

în care pentru i_{D_p} și i_{D_n} sunt considerate exprimările date prin relațiile 1.33 și 1.36. La excursia $H - L$ a tensiunii de ieșire (pMOS este blocat) tranzistorul nMOS la început este în regimul de saturație iar când $v_O \leq V_{DD} - V_{pn}$ trece în regimul liniar. Pentru excursia $L - H$ a tensiunii de ieșire (nMOS este blocat) tranzistorul pMOS la început este în regim de saturație și apoi când $v_O \geq V_{DD} + V_{pp}$ trece și în regimul liniar. În rezolvarea ecuației 1.69 se jonctionează intervalul de timp când tranzistorul este în regim liniar de funcționare, se utilizează relația 1.33, cu intervalul de timp când tranzistorul este în regimul de saturație, se utilizează relația 1.36. Se obțin următoarele expresii pentru τ_{HL} și τ_{LH} [Weste '92].

$$\tau_{HL} \approx \frac{K}{V_{DD}} \cdot \frac{C_L}{\beta_n} \quad (1.70)$$

$$\tau_{LH} \approx \frac{K}{V_{DD}} \cdot \frac{C_L}{\beta_p} \quad (1.71)$$

în care $K = 3 \div 4$ pentru $V_{DD} = 3 \div 5V$, și V_{pn} și $|V_{pn}|$ au valori între $(0, 5 \div 1)V$.

Pentru un inversor la care factorii de formă ai celor două tranzistoare sunt egali $\left(\frac{W}{L}\right)_n = \left(\frac{W}{L}\right)_p$ (rezultă din relația 1.54 că $\beta_n = 2\beta_p$, pentru că $\mu_n = 2\mu_p$) se obține din 1.70 și 1.71 o relație uzuală cunoscută în practica proiectării:

$$\tau_{HL} = \frac{\tau_{LH}}{2} \quad (1.72)$$

adică în semnalul de ieșire $v_O(t)$ tranzițiile nu sunt egale, durata tranziției de la $L \rightarrow H$ este aproximativ de două ori mai lungă decât durata tranziției de la $H \rightarrow L$.

Pentru obținerea unui semnal de ieșire cu tranziții $H - L$ și $L - H$ simetrice, la ieșirea inversorului, trebuie ca $\beta_n/\beta_p = 1$ ceea ce implică, pentru lungimi egale de canal, să se realizeze canalul p cu o lățime cam de două până la trei ori mai mare decât lățimea canalului n ($\mu_n \approx 2\mu_p$).

$$W_p \approx (2 \div 3)W_n \quad (1.73)$$

4. Metoda empirică. Prin simulare în SPICE, pentru o variantă de inversor, se determină valoarea exactă a constantei K din relațiile 1.70 și 1.71. Apoi, utilizând această valoare determinată pentru K , pentru alte variante de inversor, realizate în aceeași tehnologie, se calculează τ_{HL} și τ_{LH} cu relațiile 1.70 și 1.71.

Exemplul 1.16 Pentru o turnătorie de siliciu care are un proces cu următorii parametri: $\mu_n C_{ox} = 30\mu A/V^2$, $\mu_p C_{ox} = 10\mu A/V^2$, $L = 1\mu m$ atât pentru canal n cât și pentru canal p , $V_{pn} = 1,0V$, $V_{pp} = -1,5V$, $W_{min} = 2\mu m$ să se dimensioneze un inversor CMOS, lățimile de canal W_n și W_p , încât să se obțină următoarele caracteristici:

1. $V_T = 2V$ pentru $V_{DD} = 5V$;
2. Durata timpului de cădere τ_{HL} să fie de $2ns$ când tensiunea v_O are variația de la $4V$ la $1V$.

Soluție. Considerând saltul în v_I instantaneu de la 0 la $5V$ rezultă că atunci când $v_O = 4V$ tranzistorul nMOS trece din regimul de saturație în regimul liniar ($V_{DS} = 4V \leq V_{GS} - V_P = 5V - 1V = 4V$) deci în ecuația 1.69 se introduce exprimarea din relația 1.33:

$$C_L \frac{dv_O}{dt} = -\frac{1}{2} \mu_n \cdot C_{ox} \cdot \frac{W_n}{L_n} [2(V_{OH} - V_{pn})v_O - v_O^2]$$

iar prin integrare se obține

$$\begin{aligned} \tau_{HL} &= 2 \cdot 10^{-16} = -2C \int_{v_O=4}^{v_O=1} \frac{dv_O}{\mu_n \cdot C_{ox} \cdot \frac{W_n}{L_n} [2(V_{OH} - V_{pn})v_O - v_O^2]} = \\ &= \frac{1 \times 10^{-12}}{30 \times 10^{-16} \times \frac{W_n}{L_n} \times 4} \end{aligned}$$

din care se obține pentru canalul n

$$\frac{W_n}{L_n} = 8,1$$

și pentru $L_n = 1\mu m$ rezultă $W_n = 8,1\mu m$

Condiția impusă $V_T = 2V$ ne ajută să obținem dimensiunea inversorului. Conform relației 1.46 se poate scrie:

$$2 = \frac{V_{pn} + \sqrt{\frac{\beta_p}{\beta_n}}(V_{DD} + V_{pp})}{1 + \sqrt{\frac{\beta_p}{\beta_n}}}$$

iar raportul β_n/β_p se obține ca fiind

$$\frac{\beta_n}{\beta_p} = \frac{\mu_n C_{ox} \frac{W_n}{L_n}}{\mu_p C_{ox} \frac{W_p}{L_p}} = \frac{9}{4}$$

rezultă lățimea W_p (pt $L_p = 1$)

$$W_p = \frac{\beta_p}{\beta_n} \times \frac{\mu_n W_n}{\mu_p} = \frac{4}{9} \times \frac{3}{1} \times 8,1 = 10,8\mu m$$

Deci inversorul cu dimensiunile $L = 1\mu m$, $W_n = 8,1\mu m$ și $W_p = 10,8\mu m$ satisface condițiile impuse.

Exemplul 1.17 Pentru un oscilator în inel să se determine frecvența de oscilație.

Soluție. Un oscilator în inel, după cum și denumirea indică, se obține prin conectarea în inel a unui număr n impar de inversoare. Închiderea buclei peste un singur inversor $v_I = v_O$ determină o instabilitate deoarece având variații permanente opuse se comandă ca intrarea să se modifice din $1 \rightarrow 0$ și invers, la fel și ieșirea din $0 \rightarrow 1$ și invers. Singurul punct de funcționare când $v_I = v_O$, este la tensiunea de prag de comutație a inversorului V_T , dar

după cum s-a văzut din Figura 1.33-c acesta nu este un punct stabil de funcționare. Același raționament se poate extinde când sunt cuprinse în buclă un număr impar de inversoare, Figura 1.38-a. Considerând inversoarele identice cu $\tau_{HL} = \tau_{LH}$ și $\tau_{pHL} = \tau_{pLH} = \tau_p$ variațiile tensiunilor v_{O1} , v_{O2} și v_{O3} sunt reprezentate în Figura 1.38-b. Perioada T a oscilațiilor se poate calcula simplu :

$$T = \tau_{pHL1} + \tau_{pLH1} + \tau_{pHL2} + \tau_{pLH2} + \tau_{pHL3} + \tau_{pLH3} = 2\tau_p + 2\tau_p + 2\tau_p = 6\tau_p$$

iar frecvența oscilațiilor rezultă (pentru un număr n de inversoare)




Figura 1.38 Oscilatorul în inel: a) structură cu trei inversoare; b) formele de variație ale tensiunilor v_{O1} , v_{O2} , v_{O3}

$$f = \frac{1}{T} = \frac{1}{2n\tau_p} \quad (1.74)$$

Această relație poate fi utilizată pentru determinarea timpului de propagare τ_p pentru un inversor. În tehnologia respectivă, pe o plachetă se realizează pentru test un număr impar de inversoare, în general un număr mai mare de trei, care se conectează în inel. În urma măsurării frecvenței de oscilație se poate determina, cu relația 1.74, timpul de propagare. Pentru tehnologia respectivă, apoi, se poate exprima timpul de propagare al circuitelor mai complexe ca multiplii de τ_p (vezi metoda efortului logic).

1.5.3 Familia de porți logice CMOS

Circuitul inversor CMOS, ca și inversorul bipolar pentru porțile TTL, este celula de bază în structurarea porților CMOS; porțile CMOS pot fi obținute prin extensia circuitului inversor, respectiv porțile CMOS pot fi reduse la o structură echivalentă de inversor.

Inversorul CMOS prin cele două canale n și p are o complementaritate în modul de a fi comandat, o comandă de 1 logic pentru canalul n este o comandă de 0 logic pentru canalul p și invers, ceea ce permite ca ramura p a inversorului să fie privită ca duala ramurii n și invers. Dar, realizând conexiuni (rețele) care pot fi serie, paralel, serie-paralel și paralel-serie cu ramuri de tip n în conceptul dualității înseamnă că rețeaua corespunzătoare formată din ramuri p trebuie să fie respectiv paralel, serie, paralel-serie și serie-paralel. Duala unei relații logice se obține conform relației 1.2 iar pentru axiomele și teoremele algebrei booleene formele duale sunt prezentate în *Tabelul 1.2* (duala lui AND este OR și invers).

Mai multe tranzistoare în conducție, fie cu canal n fie cu canal p , toate având aceeași tensiune de prag și neglijând efectul de polarizare a substratului, când sunt într-o rețea, conectate în paralel sau în serie, pot fi substituite cu un singur tranzistor echivalent în conducție. Deoarece conductanța canalului este proporțională cu coeficientul de formă al tranzistorului W/L , dimensiunile canalului tranzistorului echivalent al rețelei se calculează cu relații similare conectării în serie sau în paralel a conductanțelor. Astfel coeficientul de formă al tranzistorului echivalent pentru conectarea a k tranzistoare în paralel se calculează cu relația:

$$\left(\frac{W}{L}\right)_{\text{echivalent}} = \sum_{i=0}^k \left(\frac{W}{L}\right)_i \quad (1.75)$$

respectiv pentru conectarea a k tranzistoare în serie:

$$\left(\frac{W}{L}\right)_{\text{echivalent}} = \frac{1}{\sum_{i=0}^k \frac{1}{\left(\frac{W}{L}\right)_i}} \quad (1.76)$$

1.5.3.1 Poarta NOR și NAND cu două intrări

Amintind faptul că operatorul OR poate fi modelat prin conexiunea paralelă a elementelor de comutație iar operatorul AND prin conexiunea serie apare foarte simplă modalitatea de a structura porțile NOR și NAND.

Structura porții NOR cu două intrări (NOR2), Figura 1.39-a, constă din două inversoare la care ramurile canalelor n formează o rețea paralelă iar ramurile canalelor p formează o rețea serie. Când cel puțin una din intrările A sau B este în starea H rețeaua n crează o cale de conducție a nodului de ieșire spre masă, $V_O = V_{OL}$, rețeaua complementară p nu este în conducție. Iar când ambele intrări sunt în starea L, rețeaua p creează o cale de conducție între V_{DD} înspre nodul de ieșire, $V_O = V_{OH}$, rețeaua n nu este în conducție. Pentru determinarea tensiunii de prag (logic) de comutație a porții V_T ($V_A = V_B = V_O = V_T$) poarta NOR cu două intrări este substituită cu structura echivalentă a unui inversor cu coeficienții $\beta_n/2$ și $2\beta_p$, Figura 1.39-b. Rescriind relația 1.46 pentru acești coeficienți rezultă expresia pentru tensiunea de prag de comutație a porții NOR2.

$$V_{T(NOR2)} = \frac{V_{pn} + \sqrt{\frac{\beta_p}{4\beta_n}} (V_{DD} - |V_{pp}|)}{1 + \sqrt{\frac{\beta_p}{4\beta_n}}} \quad (1.77)$$

Dacă $\beta_n = \beta_p$ și $V_{pn} = |V_{pp}|$ tensiunea de prag de comutație a inversorului CMOS este $V_{DD}/2$ pe când a porții NOR2 din relația 1.77 rezultă

$$V_{T(NOR2)} = \frac{V_{DD} + V_{pn}}{3} \quad (1.78)$$

care este diferită de $V_{DD}/2$. De exemplu, pentru $V_{DD} = 5V$ și $V_{pn} = |V_{pp}| = 1V$ se obține $V_{T(INVERTOR)} = 2,5V$ și $V_{T(NOR2)} = 2V$.

Relația 1.77 poate fi utilizată pentru proiectarea porții NOR2 în care dacă se impune tensiunea de prag (logic) de comutație V_T rezultă relația între β_n și β_p . De exemplu, pentru $V_T = V_{DD}/2$ și $V_{pn} = |V_{pp}|$ rezultă $\beta_p = 4\beta_n$ (cu $L_n = L_p \rightarrow W_p = 4W_n$).

Layoutul porții NOR2 este compus dintr-o "linie de difuzie" de tip p^+ pentru zonele de sursă și dren ale celor două tranzistoare T3 și T4 realizate în insula difuzată de tip n și la fel o linie de difuzie de tip n^+ în substrat care realizează zonele de dren și sursă ale tranzistoarelor T1 și T2. Poarta comună pentru nMOS T1, pMOS T3 și poarta comună pentru nMOS T2 și pMOS T4 sunt sub forma a două bare (trase) verticale realizate din polisiliciu. La extremitatea de sus și extremitatea de jos a layoutului sunt trasele metalice pentru V_{DD} și V_{SS} (masă) cu conexiunile metalizate (pătrățele înegrite) corespunzătoare la zonele (liniile) de difuzie p^+ și n^+ respectiv din insula difuzată n și din substrat. Trasa de ieșire V_O , metalică sau din polisiliciu, conectează între ele cele două linii difuzate de canal n^+ și p^+ . Realizarea tranzistoarelor în linii de difuzie paralele simplifică atât layoutul cât și tehnologia; toate zonele de tip n^+ se realizează cu o singură difuzie la fel și toate zonele de tip p^+ , iar barele verticale ale porților de polisiliciu servesc și ca măști cu autoalinieră în procesul de difuzie. Acest mod de organizare structurată constituie o condiție în conceperea unor metode de generare automată a layoutului.




Figura 1.39 Poarta NOR cu două intrări: a) structură; b) schema inversorului echivalent porții; c) layoutul porții structurat pe o linie de difuzie n^+ și o linie de difuzie p^+ .

Poarta NAND cu două intrări (NAND2), Figura 1.40-a, poate fi privită ca fiind formată din două inversoare la care canalele n formează o rețea serie iar canalele p formează o rețea paralelă. Se creează o cale de conducție de la nodul de ieșire spre masă, $V_O = V_{OL}$, prin tranzistoarele T1 și T2 în serie numai când ambele intrări A,B sunt în nivelul H, iar tranzistoarele T3 și T4 ale rețelei complementare p sunt blocate. Pentru toate celelalte trei combinații ale nivelurilor intrărilor A,B unul sau ambele tranzistoare ale rețelei p conduc, rețeaua n nu conduce, iar tensiunea de ieșire are valoarea $V_O = V_{OH}$.




Figura 1.40 Poarta NAND cu două intrări: a) structură; b) schema inversorului echivalent porții; c) layoutul porții structurat pe o linie de difuzie n^+ și o linie de difuzie p^+ .

Tensiunea de prag (logic) de comutație a porții, relația 1.46, aplicată pentru inversorul echivalent din Figura 1.40-b, are expresia:

$$V_{T(NAND2)} = \frac{V_{pn} + 2\sqrt{\frac{\beta_p}{\beta_n}}(V_{DD} - |V_{pn}|)}{1 + 2\sqrt{\frac{\beta_p}{\beta_n}}} \quad (1.79)$$

Pentru valorile $\beta_n = \beta_p$, $V_{pn} = |V_{pn}|$, la care pragul logic de comutație al inversorului CMOS este $V_{DD}/2$, porții NAND2 îi corespunde o tensiune de prag logic de comutație:

$$V_{T(NAND2)} = \frac{2V_{DD} - |V_{pp}|}{3} \quad (1.80)$$

Din relația 1.79 rezultă că pentru a obține un prag logic de $V_{DD}/2$ când $V_{pn} = |V_{pp}|$ este necesară îndeplinirea condiției $\beta_n = 4\beta_p$; relația 1.80 poate fi utilizată pentru dimensionarea layoutului porții NAND2 când se impune o anumită valoare pentru V_T .

Layoutul porții NAND2, Figura 1.40-c, este structurat și realizat pe două linii de difuzie, în mod asemănător cu cel al porții NOR2 din Figura 1.39-c.

Trecerea de la schema electrică a circuitului la layout se poate face conform succesiunii de pași prezentați în Figura 1.36. Totuși, pentru circuite complexe, această trecere directă poate fi dificilă în consecință se utilizează inițial o formă simplificată/intermediară de layout (stick diagram). Forma simplificată conține informații despre plasarea relativă a tranzistoarelor și a conexiunilor dintre acestea, Figura 1.41. În aceste forme simplificate suprafețele difuzate (liniile de difuzie n^+ și p^+) sunt reprezentate sub forma unor dreptunghiuri (W_n și W_p), traseele metalice sunt simple linii de conexiune având pentru contacte punctele evidențiate, iar barele de polisiliciu pentru porți sunt coloane hașurate. Conform acestor reguli pentru trecerea din Figura 1.39, de la circuitul porții NOR2 la layoutul corespunzător, se poate realiza inițial layoutul simplificat din Figura 1.41-a, iar pentru trecerea din Figura 1.40, corespunzător porții NAND2, este realizat inițial layoutul simplificat din Figura 1.41-b. Apoi de la layoutul simplificat se trece la forma completă de layout.




Figura 1.41 Layoutul simplificat / intermediar: a) pentru poartă NOR2; b) pentru poartă NAND2.

1.5.3.2 Porți logice complexe

La implementarea porților complexe, care conțin multe variabile de intrare, aspectele implicite care se impun a fi optimizate sunt: micșorarea numărului de tranzistoare folosite și micșorarea ariei utilizate pe placheta de siliciu. Evidențierea acestor aspecte va rezulta prin exemplificarea implementării unei porți care realizează următoarea relație logică:

$$Z = \overline{A(D + E) + BC}$$

Pentru expresia nenegată a relației se va construi o rețea/graf similar ca la modelarea acesteia cu contacte (prin structura sa o poartă CMOS modelează o expresie negată). (De fapt se poate porni de la desenarea unei rețele cu contacte, care modelează funcția respectivă, ca în Figura 1.9, și din care se deduce graful expresiei nenegate). Deoarece în locul contactelor se utilizează tranzistoare (canale) n sau p , pentru o linie ce ar conține un contact (în rețeaua de contacte), acum în graf, se va desena un simplu arc pe care se notează variabila de comandă a porții tranzistorului respectiv. (Un




Figura 1.42 Explicativă pentru obținerea unei structuri de rețea CMOS pentru relația $Z = A(D + E) + BC$: a,b) realizarea grafului pentru rețeaua n și deducerea grafului pentru rețeaua duală p ; c) structura porții obținute prin maparea grafulor pentru rețeaua n și rețeaua p .

tranzistor este echivalent unui contact). Conexiunea dintre liniile cu contacte va reprezenta acum vârfurile (nodurile) grafului. Astfel se obține graful pentru rețeaua n , conturul îngroșat din Figura 1.42-a.

Pe baza grafului rețelei n se va construi graficul rețelei duale p în felul următor: în fiecare suprafață închisă sau semiînchisă formată de graful rețelei n se fixează un nou vârf (punctele cerculețe), se unesc câte două din aceste vârfuri prin câte un nou arc astfel încât aceste arce noi să intersecteze doar o singură dată un arc al rețelei inițiale n , fiecărui arc nou i se asignează aceeași variabilă ca aceea a arcului pe care l-a intersectat - graful nou obținut este graful rețelei duale p , desenat cu linie întreruptă în Figura 1.42-a. Având, acum, cele două grafuri desenate separat, în Figura 1.42-b, se poate, printr-o mapare unu-la-unu, trece de la aceste grafuri la rețele de tranzistoare n și p , Figura 1.42-c. Fiecărui arc din graf îi corespunde un tranzistor pe poarta căruia se aplică variabila înscrisă pe acel arc; punctelor cerculețe le corespund conexiunile între tranzistoarele respective.

Urmează transformarea circuitului electric în layout pe siliciu. Se obține o arie minimă când, atât pentru toate tranzistoarele n cât și pentru toate tranzistoarele




Figura 1.43 Explicativă pentru layoutul porții $Z = \overline{A(D + E)} + \overline{BC}$: a) identificarea drumului eulerian în graful rețelei n și rețelei p ; b) pe liniile continue de difuzie de tip n^+ și p^+ s-au ordonat porțile din polisiliciu (barele verticale hașurate) ale tranzistoarelor în ordinea găsită la parcurgerea drumului eulerian.

p , se poate realiza câte o difuzie în linie neîntreruptă pentru canalele n și pentru canalele p . Pentru realizarea unei difuzii în linie neîntreruptă, în care o zonă din această linie de difuzie dintre două bare de polisiliciu (porți) să fie un terminal comun la două tranzistoare vecine, este necesar a se găsi ordinea de înlănțuire (plasare) a fiecărui tranzistor al rețelei în linia difuzată. Această ordine poate fi determinată prin identificarea unui traseu eulerian comun atât în graful rețelei p cât și în graful rețelei n .

Definiția 1.15 Un **drum** care parcurge neîntrerupt o singură dată toate arcele dintr-un graf se numește **eulerian**. \diamond

Pentru grafurile duale din Figura 1.42-b s-a identificat drumul eulerian comun $E-D-A-B-C$ din Figura 1.43-a. Cunoscând acum ordinea de jonționare/alăturare a tranzistoarelor (care este aceeași cu ordinea de parcurgere în drumul eulerian) se poate realiza succesiunea porților din polisiliciu (barele hașurate) pe liniile de difuzie n^+ și p^+ ca în layoutul simplificat din Figura 1.43-b. Dacă în grafuri nu se poate identifica un singur drum eulerian distinct, pentru toate tranzistoarele circuitului, ci mai multe drumuri distincte care acoperă graful, atunci sunt necesare atâtea linii de difuzie n^+ și p^+ întrerupte câte drumuri euleriene distincte au fost identificate.

O funcție logică poate fi sub formă sumă de produse (FD) sau produse de sumă (FC); forma negată a acestor funcții este potrivită pentru implementarea în tehnologia CMOS deoarece se pot realiza ușor porți de tipul AND-OR-NOT și OR-AND-NOT. Porțile AND-OR-NOT au pentru rețeaua n o structurare paralel-serie și o structurare serie - paralel pentru rețeaua p duală, Figura 1.44-a, iar porțile OR-AND-NOT au o structurare serie-paralel pentru rețeaua n și paralel-serie pentru rețeaua p , Figura 1.44-b.




Figura 1.44 Modalități de structurare a porților CMOS complexe: a) structurare pentru implementarea funcțiilor logice de forma AND-OR-NOT; b) structurare pentru implementarea funcțiilor logice de forma OR-AND-NOT.

Exemplul 1.18 Pentru circuitul cu layoutul desenat în Figura 1.45 să se deducă structura de circuit apoi să se determine circuitul inversor CMOS echivalent pentru cazul când toate intrările comută, presupunând că: $(W/L)_p = 15$ pentru toate tranzistoarele pMOS și $(W/L)_n = 10$ pentru toate tranzistoarele nMOS.




Figura 1.45 Trecere de la layout de circuit la schema electrică.


Soluție. Față de prezentările anterioare aici se face o trecere inversă, de la layout la structura de circuit. Inspectând în linia de difuzie n^+ trasele și contactele metalice rezultă că există grupul de tranzistoare D, E, A legate în paralel și grupul de tranzistoare B, C legate în paralel iar cele două grupuri sunt înseriate. Rețeaua n a porții modelează următoarea relație $(D + E + A)(B + C)$, deci ieșirea Z este $\overline{(D + E + A)(B + C)}$ pentru care corespunde circuitul poartă CMOS din Figura 1.45-b.

Rapoartele echivalente, $(W/L)_{n,INV}$ și $(W/L)_{p,INV}$, ale inversorului echivalent când comută toate intrările se obțin cu relațiile 1.75 și 1.76 în felul următor:

$$\begin{aligned} \left(\frac{W}{L}\right)_{n,INV} &= \frac{1}{\frac{1}{\left(\frac{W}{L}\right)_D + \left(\frac{W}{L}\right)_E + \left(\frac{W}{L}\right)_A} + \frac{1}{\left(\frac{W}{L}\right)_B + \left(\frac{W}{L}\right)_C}} = \frac{1}{\frac{1}{30} + \frac{1}{20}} = 12 \\ \left(\frac{W}{L}\right)_{p,INV} &= \frac{1}{\frac{1}{\left(\frac{W}{L}\right)_D} + \frac{1}{\left(\frac{W}{L}\right)_E} + \frac{1}{\left(\frac{W}{L}\right)_A} + \frac{1}{\left(\frac{W}{L}\right)_B} + \frac{1}{\left(\frac{W}{L}\right)_C}} = \\ &= \frac{1}{\frac{1}{15} + \frac{1}{15} + \frac{1}{15}} + \frac{1}{\frac{1}{15} + \frac{1}{15}} = 12,5 \end{aligned}$$

Pseudo poarta CMOS. Porțile CMOS complexe, cu n intrări, necesită pentru fiecare intrare două tranzistoare, deci în total $2n$ tranzistoare plus încă două tranzistoare (un inversor) pentru fiecare din intrările negate. Rezultă că reducerea numărului de tranzistoare, când numărul de intrări n este mare, se impune. O variantă de reducere a numărului de tranzistoare, de la $2n$ la $n + 1$, se obține la structura denumită pseudo poartă CMOS. Pseudo poarta CMOS, pentru un anumit operator, se obține din poarta normală, care implementează acel operator, prin substituirea rețelei p cu un singur tranzistor pMOS a cărui poartă se conectează la potențialul de masă (deci este permanent în conducție), Figura 1.46-a. De fapt, tranzistorul pMOS, are rolul de sarcină (rezistență) pentru rețeaua nMOS.

Dezavantajul pseudo porții CMOS constă în consumul mare de putere în regim static datorat unui permanent curent prin canalul p atât timp cât $V_O < V_{DD}$. De asemenea, V_{OL} și marginea de zgomot sunt determinate de raportul între transconductanța tranzistorului de sarcină supra transconductanța echivalentă din rețeaua n .



EN	A	$\overline{(\overline{EN} \cdot A)}$	\overline{EN}	A	$\overline{\overline{EN} + A}$	f
0	0	1	1	0	0	HZ
0	1	1	1	1	0	HZ
1	0	1	0	0	1	0
1	1	0	0	1	0	1

Figura 1.46 Porți CMOS speciale: a) structurarea unei pseudo porți CMOS; b) structură pentru poarta cu drenul în gol; c) structura și simbolul de reprezentare ale unei porți de tip TSL; d) structura unui buffer TSL neinversor; e) evitarea apariției unui potențial flotant pe o linie de magistrală prin conectarea acesteia la un circuit (celulă) activ de menținere a nivelului (bus holder).

Poarta cu drenul în gol. Restricția impusă de a nu se conecta împreună ieșirile porților TTL, Figura 1.23-a, are valabilitate și pentru porțile CMOS. Conectarea ieșirilor împreună a mai multor porți poate crea o cale de scurtcircuit între V_{DD} și V_{SS} prin rețelele n sau p de la diferite porți.

Eliminarea acestei restricții se poate obține pentru porțile care sunt realizate, în etajul de ieșire, fără rețeaua p , numai cu rețeaua n , aceste porți sunt denumite cu drenul în gol, Figura 1.46-b (similare porților cu colectorul în gol). Poarta devine funcțională numai când drenul în gol este conectat la tensiunea V_{DD} printr-o rezistență R_D atașată exterior porții. Porțile cu drenul în gol (open-drain) sunt necesare pentru următoarele aplicații: comanda unor sarcini externe (LED-uri, relee, rezistențe, bobine etc), realizarea conexiunii SI-cablat și comanda unor linii de magistrală, Figura 1.24-a; pentru calculul rezistenței R_D atașată în exteriorul porții se utilizează relațiile 1.26.

Poarta TSL. Această poartă prezintă pe lângă cele două stări logice normale H și L, existente la o poartă obișnuită, și starea când ieșirea este în înaltă impedanță, HZ. Structura unei porți TSL se obține din cea a unei porți normale la care se înseriază câte un tranzistor n și p respectiv cu rețeaua n și p , Figura 1.46-c. Când semnalul de validare EN (ENable) este activ, EN=1, poarta are funcționarea unei porți normale, iar când validarea nu este activată, EN=0, cele două tranzistoare înseriate sunt blocate, atât calea de conducție prin rețeaua n cât și cea prin rețeaua p nu sunt în conducție, deci ieșirea este în HZ. O altă variantă de poartă CMOS TSL este cea cu structura din Figura 1.68-a. La o poartă CMOS TSL când este în HZ ieșirea sa este forțată, de o altă poartă care comandă în acel moment linia de magistrală, pe nivelul H sau pe nivelul L și generează respectiv absoarbe curenți la ieșire până la $10\mu A$. Pentru cazurile când sarcina ce trebuie comandată este relativ mare sunt utilizate buffere; o astfel de structură de buffer TSL este prezentată în Figura 1.46-d. Un buffer TSL se compune din două tranzistoare complementare T1 și T2 comandate, prin porțile NAND și NOR, fie ambele tranzistoare simultan în blocare (starea HZ), fie un tranzistor în blocare și celălalt în conducție sau invers (ca la inversorul CMOS). Din tabelul de adevăr, atașat bufferului, se observă că pentru EN=0 ieșirea este în HZ, iar pentru EN=1 ieșirea este identică cu intrarea (buffer neinvertor).

Bufferele CMOS TSL sunt utilizate pentru comanda liniilor de magistrale; o linie de magistrală poate fi comandată, la un moment, de cel mult un buffer (emițător). Dacă toate ieșirile bufferelor conectate la o linie de magistrală sunt în HZ atunci potențialul pe linie este flotant, iar dacă acest potențial este aproape de valoarea de prag de comutație (Definiția 1.14) al porților receptoare acestea consumă un curent de valoare relativ mare sau pe linie pot apărea oscilații. Se pot elimina aceste inconveniente dacă linia de magistrală se conectează la V_{DD} printr-o rezistență R_{pu} , deci când linia devine flotantă potențialul acesteia va fi “tras” în sus (pull-up) în intervalul de tensiune H. Dar această soluție prezintă unele inconveniente:

1. dacă R_{pu} este de valoare mare, atunci când linia din L rămâne în stare flotantă, și forțată imediat în H de R_{pu} , datorită faptului că prezintă o constantă de timp mare $R_{pu} \cdot C$, timpul de creștere τ , devine lung. Un τ , lung face ca durata excursiei, în zona tensiunilor interzise, pentru tensiunile de intrare ale porților receptoare să fie de asemenea lungă deci un consum mărit de putere;
2. dacă R_{pu} este de valoare mică atunci bufferul care va comanda linia în starea L

va trebui să absoarbă un curent mai mare.

Inconveniente anterioare pot fi eliminate prin conectarea la linia de magistrală a unui circuit (celulă) activ de menținere a nivelului (**bus holder**) cu structura din Figura 1.46-e. Se va vedea în secțiunea 3.3.1 că această celulă activă de menținere nu este altceva decât un circuit latch. Când linia de magistrală rămâne în HZ, deci va trece din L sau din H în starea flotantă, celula va forța menținerea liniei în aceeași stare L sau H pe care a avut-o anterior. Bufferul de magistrală care comută linia din starea H în starea L sau din starea L în H va absorbi sau va genera un surplus de curent pentru comanda celei de menținere în starea L sau H, dar numai pe durata comutației stărilor. În general, un buffer de magistrală are integrat pe ieșirea sa o astfel de celulă de menținere a nivelului pe linia de magistrală.

Celula de menținere a nivelului pe linia de magistrală nu este eficientă când la magistrală sunt conectați receptori de tip TTL. Porțile TTL necesită curenți de intrare de valoare ridicată, mai ales în starea L, I_{IL} , care nu pot fi generați de către celula de menținere dacă la această celulă rezistența R nu este de valoare mică, iar o rezistență de valoare mică duce la o încărcare puternică a liniei de magistrală.

1.5.3.3 Seriile de porți ale familiei CMOS

În cadrul tehnologiei CMOS, porțile, elemente de bază pentru realizarea unor sisteme, pot fi celulele cu care se realizează sistemul sub formă de circuit integrat (monolitic) sau pot fi celule discrete (independente, integrate pe plachete separate) cu care se realizează sistemul pe o placă de circuit imprimat. Parametrii unei porți logice, secțiunea 1.3, sunt mult mai restrictive pentru o poartă implementată ca circuit independent decât pentru o poartă inclusă într-un circuit integrat. Pentru porțile discrete acești parametri sunt specificați de fabricant în fișa tehnică ce însoțește poarta. În cadrul familiei de porți CMOS discrete există mai multe serii de porți, aceste serii au apărut în funcție de optimizarea parametrilor pentru anumite aplicații și mai ales ca urmare a perfecționării în timp a tehnologiei de integrare.

Prima serie de porți discrete a familiei CMOS a fost **seria 4000**. În prezent, porțile din această serie nu se mai utilizează deoarece au apărut alte serii mult mai performante. Există în cadrul fiecărei serii varianta civilă ($0^\circ \div 70^\circ\text{C}$) și varianta militară ($-55^\circ \div 125^\circ\text{C}$), notate respectiv cu 74 sau 54. Cuvântul de cod al unei porți este de forma 74SERXX/54SERXX, unde SER sunt două sau trei litere (abreviație) din denumirea SERiei în care este implementată poarta, iar XX este codul porții. De exemplu, aceeași poartă NAND cu două intrări (NAND2) care are codul 7400 poate fi specificată prin cuvintele 74HC00, 74HCT00, 74VHC00, 74VHCT00 în funcție de seria căreia îi aparține (la prima privire, se poate spune, dacă poarta este din familia CMOS deoarece în abreviația seriei intră totdeauna litera C).

Seriile HC și HCT. Seria **HC (High-speed CMOS)** este optimizată pentru realizarea în special de sisteme numai cu porți CMOS. Utilizează o alimentare în gama de la $2 \div 6\text{V}$; valorile mai mici ale tensiunii de alimentare sunt recomandate când se dorește o putere disipată mai mică iar valorile mai ridicate când este necesară o viteză mai ridicată. O comparație a seriei HC cu seriile din familia TTL arată că între acestea nu există compatibilitate a tensiunilor de ieșire și a celor de intrare.

Pentru a se putea intermixa, în sisteme, porțile CMOS cu porțile TTL s-a conceput seria **HCT (High-speed CMOS, TTL compatible)**. Valorile tensiunilor de ieșire

garantate (V_{OHmin} , V_{OLmax}) și de intrare admise (V_{IHmin} , V_{ILmax}) de la seria HCT sunt identice cu cele de la familia TTL, deci porțile pot fi interconectate. Seriile HC și HCT au aceiași parametrii pe ieșire dar parametrii diferiți pe intrare, această diferență a fost creată la HCT pentru ca această serie să devină compatibilă cu TTL. Ambele serii au comanda pe ieșire simetrică, adică există egalitate între curentul absorbit de poartă în stare L cu cel generat de poartă în starea H (simetria aceasta de curenți pe ieșire nu există la TTL).

Seria FCT (FCT-T). Prin introducerea seriei **FCT (Fast-CMOS, TTL compatible)** la începutul anilor 1990 s-a urmărit realizarea în CMOS a următoarelor performanțe: atingerea unei capacități de comandă pe ieșire (valori mărite pentru I_{OHmax} , I_{OLmax}), viteză ridicată ca la cele mai performante porți TTL dar în același timp reducerea puterii consumate și, evident, o completă compatibilitate (pe nivelurile de tensiune) cu porțile TTL. Totuși seria FCT realizată cu aceste performanțe era afectată de două deficiențe: fiind alimentată la $V_{DD} = 5V$, saltul tensiunii de ieșire la comutație era de aproape 5V, ceea ce ducea la o putere disipată ($C_L V^2 f$) foarte mare la frecvențe de peste 25MHz și, în plus, aceste salturi rapide generează zgomot în sistem. Pentru înlăturarea acestor deficiențe s-au introdus anumite perfecționări în structura de circuit FCT obținându-se astfel seria FCT-T (Fast CMOS, TTL compatible with TTL V_{OH}). Cele două deficiențe amintite anterior, de la FCT au fost atenuate la seria FCT-T în primul rând prin reducerea $V_{OH} \approx 5V$ la valoarea tipică

Tabelul 1.12 Parametrii porților familiei CMOS (prezentare simplificată)

Denumire parametru	Condiția de test	Seria				
		HC	HCT	VHC	VHCT	FCT-T
Timpul de propagare tipic τ_p [ns]		9	10	5,2	5,5	5,8
Curentul in regim static I_{DDQ} [μA]	$V_o=0$ sau V_{DD}	2,5	2,5	5	5	200
Puterea disipata in regim static P_{cc} [mW]	$V_o=0$ sau V_{DD}	0,0125	0,0125	0,025	0,025	1
Capacitatea internă a circuitului [pF]		22	15	19	17	–
Puterea disipata in regim dinamic P_{cca} [mW/MHz]		0,55	0,38	0,48	0,43	0,6
	f=100KHz	0,068	0,050	0,073	0,068	0,60
	f=1MHz	0,56	0,39	0,50	0,45	1,06
Factorul de merit P_c τ_p [pJ]	f=10MHz	5,5	3,8	4,8	4,3	1,6
	f=100KHz	0,61	0,50	0,38	0,37	6,15
	f=1MHz	5,1	3,9	2,6	2,5	9,3
Tensiunea de intrare permisa V_{Lmax} [V]	f=10MHz	50	38	2,5	24	41
		1,35	0,8	1,35	0,8	0,8
Tensiunea de intrare permisa V_{Hmin} [V]		3,85	2,0	3,85	2,0	2,0
Curentul de iesire in starea L I_{OLmax} [mA]	incarcare CMOS	-0,02	0,02	0,05	0,05	–
	incarcare TTL	4,0	4,0	8,0	8,0	64
Curentul de iesire in starea H I_{OHmax} [mA]	incarcare CMOS	-0,02	-0,02	-0,05	-0,05	–
	incarcare TTL	-4,0	-4,0	-8,0	-8,0	-15
Tensiunea de iesire in starea L V_{OLmax} [V]	$I_{out} \leq I_{OLmax} CMOS$	0,1	0,1	0,1	0,1	
	$I_{out} \leq I_{OLmax} TTL$	0,33	0,33	0,44	0,44	0,55
Tensiunea de iesire in starea H V_{OHmin} [V]	$ I_{out} \leq I_{OLmax} CMOS $	4,4	4,4	4,4	4,4	
	$ I_{out} \leq I_{OLmax} TTL $	3,84	3,84	3,80	3,80	2,4

de $V_{OH} = 3,3V$. Varianta FCT-T datorită performanțelor sale este, în prezent, foarte populară. Aplicații uzuale pentru porțile FCT-T sunt comanda liniilor de magistrală sau comenzi pentru sarcini mari (comparativ cu alte porți CMOS poate absorbi și genera pe ieșire valori foarte mari de curenți, $I_{OLmax} \approx 60mA$). Seria FCT (FCT-T) nu are implementate porțile simple ci numai porți complexe (zeci de tranzistoare). Selectiv, unii din parametrii porților logice din seriile familiei CMOS sunt prezentați în Tabelul 1.12. Pentru seriile HC, HCT, VHC și VHCT (abrevierea VH este de la Very High-speed) au fost selectate unele din valorile parametrilor porților NAND2 (74XX00) iar pentru seria FCT-T au fost selectate unele din valorile parametrilor porții 74FCT138T, care este un circuit decodificator 3 : 8.

1.5.3.4 Interfațarea TTL-CMOS și CMOS-TTL

Interfațarea între cele două familii se poate face cu condiția respectării compatibilității nivelurilor de tensiune și a factorilor de încărcare la ieșire, fan-out. Respectarea nivelurilor de tensiune înseamnă realizarea unor margini de zgomot în curent continuu M_H , M_L , calculate cu relația 1.18, care pot avea anumite valori pozitive acceptabile dar în nici un caz valori negative. Valorile nivelurilor de tensiune pe intrare și pe ieșire pentru ambele familii sunt reprezentate în Figura 1.47 [Wakerly '00]. Evident, că există compatibilitate pe nivelurile de tensiune între seriile HCT, VHCT, FCT și familia TTL dar nu există compatibilitate completă între HC, VHC și familia TTL. De exemplu, la interfațarea HC sau VHC cu TTL rezultă $M_L = 0,8 - 0,33 = 0,47V$ și $M_H = 3,84 - 2,0 = 1,84V$, iar la interfațarea TTL cu HC sau VHC rezultă $M_L = 1,35 - 0,4 = 0,95$, $M_H = 2,7 - 3,85 = -1,15V!$; ar trebui ca V_{OHmin} de la TTL să fie ridicată cu cel puțin $1,15V$. O soluție de compromis în realizarea și a acestei interfațări ar fi ridicarea valorii tensiunii V_{OHmin} prin conectarea unei rezistențe R între ieșirea TTL și V_{CC} (trebuie verificat dacă această rezistență de "tragere în sus" nu distruge prin căderea de tensiune $R \times I_{OLmax}$ nivelul de tensiune garantat V_{OLmax} când poarta TTL este comandată pe ieșire în L).




Figura 1.47 Nivelurile de tensiune pentru seriile familiei TTL și familiei CMOS

Respectarea factorului de încărcare (în curent) la ieșire, relația 1.22, impune ca valoarea maximă a curentului absorbit sau generat la ieșirea porții să fie mai mare sau egal cu suma curenților respectiv generați sau absorbiți de intrările tuturor porților comandate. Interfațarea TTL-CMOS nu ridică nici un fel de problemă, deoarece porțile CMOS aproape că nu necesită curent de intrare, atât în H cât și în L curenții de intrare au valori maxime $< 50\mu A$. În schimb pentru interfațarea CMOS-TTL trebuie calculată valoarea de fan-out a porții CMOS, de exemplu, porțile HC sau HCT pot comanda 10 porți 74LSXXTTL, dar pot comanda numai două porți 74SXXTTL.

La interconectarea porților CMOS factorul de încărcare se calculează nu în funcție de un curent de intrare, ca sarcină standard, ci în funcție de o sarcină capacitivă standard prezentată pe intrare de o poartă. În general, se consideră capacitatea de $5pF$ ca sarcină standard, care aproximează capacitatea de intrare medie la o poartă CMOS. Factorul de încărcare la ieșire se exprimă prin numărul de sarcini standard (nr de intrări) pe care le comandă la ieșire. Cu mărirea sarcinii capacitive conectate pe ieșire timpul de propagare al porții crește (aproximativ cu $1ns$ pentru fiecare sarcină de $5pF$ adăugată).

Interfațarea CMOS de tensiune redusă. Două sunt argumentele pentru care tensiunea de alimentare V_{DD} a circuitelor CMOS tinde a fi redusă:

1. Puterea disipată se reduce ($P_d = CV^2f$)
2. Scalarea determină și micșorarea grosimii D_{ox} (Figura 1.32-a) a oxidului de sub poartă care, evident, pentru evitarea străpungerii, impune și o tensiune de valoare mai mică aplicabilă pe poartă.

Au fost selectate tensiunile de alimentare: $3, 3V \pm 0, 3V$; $2, 5V \pm 0, 2V$, $1, 8V \pm 0, 15V$ ca valori pentru viitoarele standarde. Evident, în cadrul fiecărei tensiuni de alimentare au fost definite și nivelurile logice de intrare și de ieșire. Migrarea spre valori mai reduse de tensiuni de alimentare se face treptat, în etape, aceasta impunând ca unele din noile porți logice CMOS discrete de $3.3V$ care apar să poată tolera încă tensiunile mai mari de intrare și de ieșire TTL și CMOS de la seriile alimentate la $5V$, această toleranță fiind necesară pentru realizarea de sisteme cu porți cu tensiuni diferite de alimentare. Necesitatea de intermixare a circuitelor CMOS de tensiuni reduse cu alte circuite de tensiuni mai ridicate există și în cazul circuitelor integrate cum sunt μP și ASIC-urile (Application Specific Integrated Circuits) numai că rezolvarea se face într-un alt mod. Aceste circuite fiind mari justifică alimentarea cu două tensiuni de alimentare, de exemplu cu $2, 5V$ ($1, 8V$) și $3, 3V$, vezi secțiunile 4.5. și 4.6. Tensiunea scăzută de $2, 5V$ alimentează nucleul de procesare, iar tensiunea ridicată componentele de interfațare cu circuitele exterioare care sunt alimentate cu tensiunea de $3, 3V$. În interiorul circuitului integrat există circuite buffer speciale, alimentate la cele două tensiuni $3, 3V$ și $2, 5V$, care fac deplasările de nivel de la tensiunea coborâtă la cea ridicată și invers.

Nivelurile logice de tensiune pentru familia CMOS la alimentare cu $5V$ precum și la valorile reduse sunt prezentate în Figura 1.48. Nivelurile logice de tensiune, Figura 1.48-a, corespund seriilor HC și VHC ale familiei CMOS de $5V$ adică acelor porți CMOS care să fie interconectate numai cu porți CMOS. În Figura 1.48-b sunt prezentate nivelurile logice de tensiune pentru seriile HCT, VHCT, FCT și TTL (compatibile între ele ca niveluri de tensiune), care evident pot fi substituite între ele dacă sunt satisfăcute și condițiile de încărcare la intrare și ieșire.




Figura 1.48 Nivelurile logice de tensiune pe intrare și ieșire pentru toate familiile CMOS

Familia CMOS la 3,3V. Pentru alimentarea cu 3,3V se definesc două seturi de niveluri logice de tensiune. Primul set de niveluri, abreviat prin **LVC**MOS (**Low-Voltage CMOS**), este definit pentru porțile CMOS care se interconectează numai cu porți CMOS. Aceasta înseamnă că valorile de încărcare în regim static sunt foarte reduse (mai puțin de $100\mu A$) astfel că V_{OL} și V_{OH} se mențin la diferențe de maximum 0,2V față de 0V respectiv față de $V_{DD} = 3,3V$. De fapt, nivelurile LVC MOS corespund seriilor HC și VHC la 3,3V.

Al doilea set de niveluri logice de tensiune abreviat prin **LVT**TTL (**Low-Voltage TTL**) reprezentat în Figura 1.48-c este definit pentru porțile CMOS care sunt utilizate în aplicații cu sarcini mărite și care pot produce pentru tensiunea de ieșire valorile $V_{OL} = 0,4V$, $V_{OH} = 2,4V$. Deoarece în timp asignarea nivelurilor de tensiune pentru porțile TTL, respectiv și pentru cele CMOS compatibile TTL, s-au ales valori de lucru sub 2,4V (fără a se lua în considerare evoluția ulterioară spre tensiuni standard de alimentare sub 5V), această potrivire a făcut ca mai târziu să fie posibilă asignarea și pentru LVTTL a acelorași niveluri de tensiune ca și pentru TTL, a se compara reprezentările din Figura 1.48-b și 1.48-c. Astfel porțile CMOS cu nivelurile LVTTL (cu $V_{CC} = 3,3V$) pot comanda la ieșire porți TTL (cu $V_{CC} = 5V$) atât timp cât încărcarea nu depășește valorile I_{OLmax} , I_{OHmax} și, la fel, ieșirile porților TTL pot comanda intrările LVTTL (dacă aceste intrări sunt realizate tolerante la 5V). De fapt, nivelurile LVTTL corespund cu nivelurile de lucru de la seriile HCT, VHCT și FCT ale familiei CMOS de 5V.

De ce porțile LVTTL trebuie să fie realizate tolerante 5V la intrare? În general, pe intrare porțile au conectate diodele D1 și D2, care au rolul de a shunta supratensiunile ce pot apărea la intrare, Figura 1.49-a. Dioda D1 shuntează la masă supratensiunile care au amplitudinea negativă iar D2 shuntează la bara de alimentare V_{DD} supraten-

siunile care au amplitudinea mai mare de $3,3V$. Dar la porțile logice TTL valorile tipice pentru V_{OH} depășesc $3,3V$ ceea ce înseamnă că o poartă TTL ce comandă o poartă LVTTL poate avea ieșirea scurtcircuitată prin dioda D_2 la bara $V_{DD} = 3,3V$ (deci un curent foarte mare). Soluția? La structura de poartă LVTTL netolerantă pe intrare la $5V$, Figura 1.49-a, se elimină dioda D_2 și se obține structura tolerantă pe intrare la $5V$, Figura 1.14-b. Evident, tranzistorul acestei structuri tolerante trebuie să reziste la o tensiune de străpungere de minimum $5V$.

Dar porțile TSL de tip LVTTL trebuie să fie tolerante la $5V$ și pe ieșire. Să considerăm că un buffer LVTTL de tip TSL are ieșirea conectată la o linie de magistrală la care sunt conectate și alte porți TTL de tip TSL, Figura 1.49-c. Bufferul LVTTL este în HZ când tensiunea aplicată pe poarta tranzistorului pMOS este $V_{DD} = 3,3V$ iar pe poarta tranzistorului nMOS este $0V$. Dacă linia de magistrală este comandată de o poartă TTL în stare H înseamnă că tensiunea de ieșire V_O a bufferului LVTTL este fixată de linia de magistrală la $5V$, tensiune care este aplicată și pe drenul tranzistorului pMOS notat cu Q . Tranzistorul Q având o tensiune pe dren de




Figura 1.49 Porți CMOS de $3,3V$: a) structură de poartă netolerantă la $5V$ pe intrare și tolerantă la $5V$ (b); structură de buffer TSL netolerant la $5V$ pe ieșire (c) și tolerant pe ieșire la $5V$ (d).

5V, față de tensiunea de 3,3V aplicată pe poarta sa, va conduce deci crează o cale de scurtcircuit de la sursa de 5V la sursa de 3,3V. Se poate împiedica intrarea în conducție a tranzistorului Q dacă între poarta sa și dren se introduce un tranzistor pMOS notat cu Q1, Figura 1.49-d. Pe poarta tranzistorului Q1 se aplică o tensiune constantă $V_{DD} = 3,3V$. Când tensiunea de ieșire $V_O > V_{DD}$ tranzistorul Q1 intră în conducție realizând o cale de impedanță mică între ieșire și poarta tranzistorului Q. Rezultă că potențialul pe poarta tranzistorului Q nu poate să scadă sub potențialul V_O aplicat pe drenul său, deci este blocat. O astfel de structură aplicată circuitului buffer LVTTTL de tip TSL (alimentat la $V_{DD} = 3,3V$) îl face tolerant la 5V pe ieșire.

Concluzionând, interfațarea TTL/LVTTTL se poate realiza în condițiile:

1. Interfațarea LVTTTL-TTL se poate face direct cu respectarea condițiilor de încărcare la ieșire (nedepășirea valorilor pentru I_{OHmax} și I_{OLmax});
2. Interfațarea TTL-LVTTTL se poate realiza dacă intrările pe partea de LVTTTL sunt intrări tolerante la 5V;
3. Porțile TTL și LVTTTL de tip TSL pot comanda împreună linii de magistrală dacă ieșirile LVTTTL sunt tolerante la 5V.

CMOS la 2,5V și 1,8V. Migrarea de la 3,3V la 2,5V nu va fi simplă. Ieșirile de la familia CMOS de 3,3V pot comanda intrările de la familia CMOS de 2,5V atât timp cât intrările pe partea de 2,5V sunt tolerante la 3,3V. Dar, comparând nivelurile logice de tensiune din Figura 1.48-c și 1.48-d se observă că tensiunea $V_{OH} = 2V$ de la $V_{DD} = 2,5V$ este egală cu $V_{IH} = 2V$ de la $V_{DD} = 3,3V$ deci $M_H = 0$ când CMOS de 2,5V comandă CMOS de 3,3V. Soluționarea acestei deficiențe ar fi integrarea împreună cu poarta de 2,5V a unui circuit de deplasare de nivel spre 3,3V, soluție ce se aplică în prezent doar la μP și ASIC-uri. Probabil când familia de porți logice CMOS la 2,5V va deveni populară atunci și porțile discrete vor avea înglobat și o componentă standard - circuitul de deplasare de nivel.

Următorul pas va fi tranziția de la 2,5V la 1,8V. Analizând nivelurile logice de tensiune din Figura 1.48-d și 1.48-e, când CMOS de 1,8V comandă CMOS de 2,5V, rezultă o valoare negativă pentru $M_H = 1,45 - 1,7 = -0,25V$ deci, de asemenea, este necesar un circuit de deplasare de nivel.

1.5.4 Poarta de transmisie CMOS

Poarta de transmisie CMOS este compusă din două tranzistoare complementare, nMOS și pMOS, având conectate în comun drenurile, la fel și sursele, iar porțile lor sunt comandate separat. Semnalele de comandă pe cele două porți ale tranzistoarelor sunt complementare, deci semnalul \bar{S} pentru poarta tranzistorului pMOS se obține de la ieșirea unui inversor la a cărui intrare s-a aplicat semnalul S pentru comanda porții tranzistorului nMOS. Această structură cu reprezentările simbolice din Figura 1.50 are o funcționare de comutator bidirecțional care este trecut în starea deschisă, ambele canale sunt blocate, prin semnalul de comandă $S = 0$, $\bar{S} = 1$, respectiv trecut în stare închisă, cel puțin un canal conduce, prin semnalul de comandă $S = 1$, $\bar{S} = 0$. Pentru înțelegerea funcționării acestui dispozitiv compus dintr-un **tranzistor (de trecere)** nMOS și un tranzistor (de trecere) pMOS, conectate între potențialele V_{in} și V_O se va analiza funcționarea separată a fiecărui tranzistor. Se va considera




Figura 1.50 Diferite simboluri de reprezentare pentru poarta de transmisie CMOS.

potențialul de alimentare V_{DD} ca fiind 1 logic iar potențialul de masă V_{SS} ca 0 logic. Reamintim că ambele tranzistoare sunt blocate când $|V_{GS}| \leq |V_p|$ și sunt în conducție când $|V_{GS}| \geq |V_p|$. Tranzistoarele în conducție sunt în zona liniară când $|V_{DS}| < |V_{GS} - V_p|$ și în zona de saturație când $|V_{DS}| \geq |V_{GS} - V_p|$, Figura 1.32-b (dacă relațiile sunt exprimate în modul atunci sunt corecte atât pentru nMOS cât și pentru pMOS).

Pentru tranzistorul nMOS, Figura 1.51-a, când semnalul pe poartă are valoarea $S = 0$ canalul este blocat și este trecut în conducție pentru $S = 1$. Pentru comanda trecerii în conducție, $S = V_{DD}$, la momentul $t = 0$, perechea de tensiuni $v_{I(0)}, v_{O(0)}$ poate fi: $V_{DD}, V_{SS}; V_{SS}, V_{DD}; V_{SS}, V_{SS}; V_{DD}, V_{DD}$. Considerând că la terminalele tranzistorului este aplicată prima pereche de valori, $v_I(0) = V_{DD}, v_O(0) = V_{SS}$, atunci la început canalul conduce în saturație $v_{DS} = V_{DD} - v_O(0) = V_{DD} - V_{SS} = V_{DD} > V_{GS} - V_{pn} = V_{DD} - V_{pn}$ condensatorul de sarcină C_L se încarcă până la tensiunea $v_O(\infty) = V_{DD} - V_{pn}$ când tranzistorul se blochează $v_{GS} = V_{DD} - v_O(\infty) = V_{DD} - (V_{DD} - V_{pn}) \leq V_{pn}$. Valoarea 1 logic de la intrare este transmisă degradată la ieșire $v_O(\infty) = V_{DD} - V_{pn}$; se spune că **tranzistorul nMOS transmite slab 1 logic**. Pentru $v_I(0) = V_{SS}$ și $v_O(0) = V_{DD} - V_{pn}$ canalul intră în conducție în regim liniar $v_{GS} = V_{DD} - v_I(0) = V_{DD} - V_{SS} = V_{DD}$, $v_{DS} = (V_{DD} - V_{pn}) - V_{SS} = V_{DD} - V_{pn} < v_{GS} = V_{DD}$ până când se ajunge la $v_{DS} = V_{SS}$, $v_{GS} = V_{DD}$ și $I_{DS} = 0$; condensatorul C_L se descarcă până la $v_O(\infty) = V_{SS}$. Rezultă că valoarea 0 logic la intrare este transmisă fără degradare la ieșire; se spune că **tranzistorul nMOS transmite bine 0 logic**. Valorile tensiunilor de ieșire $v_O(t = \infty)$ pentru toate cele patru combinații inițiale ale perechii $v_I(0), v_O(0)$ sunt concentrate în tabelul din Figura 1.51-b.

Tranzistorul de trecere pMOS, Figura 1.51-c, este blocat pentru $\bar{S} = 1$ și comandat în conducție pentru $\bar{S} = 0$. Dacă la comanda în conducție, $\bar{ov}S = V_{SS}$, la terminalele tranzistorului perechea $v_I(0), v_O(0)$ are valorile V_{DD}, V_{SS} atunci la început canalul conduce în saturație $|V_{DS}| = |V_{SS} - V_{DD}| > |V_{GS}| = |V_{SS} - V_{pp}|$ până când v_O crește la valoarea $|V_{DD} - V_{pp}|$ și apoi în regim liniar până când $v_O(\infty) = V_{DD}$, deci C_L se încarcă până la tensiunea $v_O(\infty) = V_{DD}$. Nivelul **1 logic este transmis prin canalul pMOS fără degradare**. Pentru cazul când $v_I(0) = V_{SS}$, $v_O(0) = V_{DD}$ condensatorul se descarcă prin rezistența canalului în conducție până când $v_O = V_{pp}$, sub această valoare $|V_{GS}| < |V_{pp}|$ canalul se blochează $V_O(\infty) = |V_{pp}|$. Canalul **pMOS transmite cu degradare nivelul de 0 logic**. Tabelul din Figura 1.51-d prezintă modul cum se transmite semnalul prin tranzistorul pMOS pentru toate cele patru combinații de perechi $v_I(0), v_O(0)$.

Poarta de transmisie CMOS, care este un comutator format din cele două canale




Figura 1.51 Tranzistoare de trecere: a) tranzistorul de trecere nMOS și caracteristica de comandă $I_{DSn} = f(V_{GS})$; b) analiza modului de transfer al semnalului printr-un canal nMOS; c) tranzistorul de trecere pMOS și caracteristica de comandă $I_{DSp} = f(V_{GS})$; d) analiza modului de transfer al semnalului printr-un canal pMOS.

n și p conectate în paralel comandate cu semnale complementate, elimină dezavantajul de transmisie, degradarea de semnal, a fiecărui tranzistor de trecere, astfel că realizează o transmisie bună atât pentru 1 logic, prin canalul p , cât și pentru 0 logic prin canalul n , Figura 1.52-b.

Deși inversorul CMOS transmite bine nivelurile de 1 și 0 logic, într-un lanț de transmisie pentru un transfer corect, este necesar ca și semnalele să fie suficient de puternice. În acest sens să considerăm că semnalul logic V_m , din punctul A de pe condensatorul C_m (de valoare mică) vrem să-l transmitem prin intermediul porții de




Figura 1.52 Poarta de transmisie CMOS: a) utilizarea porții pentru controlul conexiunii între două puncte; b) poarta transmite fără degradare atât nivelul de 1 logic cât și nivelul de 0 logic; c) înscrierea porții de transmisie la ieșirea unei porți CMOS inversor este modalitatea normală de utilizare.

transmisie CMOS în punctul B unde este conectat condensatorul C_M (de valoare mare) pe care există semnalul logic V_M , Figura 1.52-a. Tensiunea rezultantă, când poarta conduce, este :

$$V_R = \frac{C_M \cdot V_M + C_m \cdot V_m}{C_M + C_m} \quad (1.81)$$

Dacă $C_m = 0,02pF$ (o sarcină standard în tehnologia integrată de $0,5\mu m$) și $V_m = 5V$ iar $C_M = 0,2pF$ (zece sarcini standard) și $V_m = 0V$, cu relația 1.81, rezultă tensiunea pe ambele capacități egală cu $V_R = 0,45V$. Aceasta înseamnă că semnalul din punctul A cu valoarea logică 1 nu s-a transmis corect în punctul B, mai mult, semnalul din B a deteriorat semnalul din A și aceasta pentru că semnalul V_m nu a fost suficient de puternic să forțeze semnalul V_M din B. Corectitudinea transferului prin poarta de transmisie se poate realiza prin:

- 1- izolarea nodului A de nodul B prin introducerea unui buffer;
- 2- realizarea unui semnal în punctul A suficient de puternic. Uzual, realizarea unui semnal destul de puternic la intrarea unei porți de transfer CMOS rezultă prin obținerea semnalului de intrare la poarta de transfer de la ieșirea unui inversor CMOS, ca în Figura 1.52-c. În implementarea sistemelor logice se intermixează porțile de transmisie cu cele pe bază de inversor CMOS; prin utilizarea și a porților de transmisie rezultă un număr mai redus de tranzistoare.

Implementarea operatorilor logici pe bază de porți de transmisie CMOS se face într-un mod similar ca la realizarea schemelor logice pe bază de contacte. Dacă variabila de intrare în poarta de transmisie (variabila de trecere) este x iar poarta este comandată în deschidere cu variabila de control y se obține produsul logic xy , iar dacă variabila de control este \bar{y} se obține produsul logic $x\bar{y}$. În acest mod de implementare, pentru funcția $x \oplus y = x\bar{y} + \bar{x}y$, considerând x ca variabila de trecere iar y ca variabilă de control, se obține structura din Figura 1.53-a. Implementările de bază de tranzistoare de trecere se fac la fel de simplu ca și cele cu relee, de exemplu, în Figura 1.53-b este implementat operatorul XOR. Bazat pe această simplă implementare a operatorului XOR se poate realiza un circuit pentru calculul identității a două cuvinte, de exemplu $X = x_3x_2x_1x_0$ și $Y = y_3y_2y_1y_0$ ca în Figura 1.53-d. Acest circuit realizează funcția de identificare cuvinte $I_{dc} = (x_3 \oplus y_3) + (x_2 \oplus y_2) + (x_1 \oplus y_1) + (x_0 \oplus y_0)$, generând $I_{dc} = 1$ numai când există identitate. Structural este o pseudopoartă NOR (Figura 1.46-a) ale cărei intrări se obțin de la porți XOR.

Extinzând aceste reguli simple se poate obține o structură de circuit pe bază de porți de transmisie care poate modela toate cele 16 funcții de două variabile x, y . Fiecare funcție de două variabile $f_i^2(x, y)$ se poate obține, din tabelul de adevăr din Figura 1.2-a, ca o formă canonică normală disjunctivă, relația 1.10, sau pentru o exprimare sintetică se poate folosi relația matriceală:

$$\left\| \begin{array}{c} f_0^2(x, y) \\ f_1^2(x, y) \\ \vdots \\ f_i^2(x, y) \\ \vdots \\ f_{14}^2(x, y) \\ f_{15}^2(x, y) \end{array} \right\| = \left\| \begin{array}{cccc} 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 \\ \vdots & \vdots & \vdots & \vdots \\ 1 & 1 & 1 & 0 \\ 1 & 1 & 1 & 1 \end{array} \right\| \cdot \left\| \begin{array}{c} \bar{x}_1 \bar{x}_0 \\ \bar{x}_1 x_0 \\ x_1 \bar{x}_0 \\ x_1 x_0 \end{array} \right\| \Rightarrow \|f_i^2\| = \|d_{ij}\| \cdot \|P\| \quad (1.82)$$

adică matricea funcțiilor $\|f_i^2\|$ este produsul dintre matricea coeficienților $\|d_{ij}\|$, $i = 0, 1, \dots, 15$, $j = 0, 1, 2, 3$ ai funcției cu matricea termenilor produs de două variabile $\|P\|$. Funcția $f_i^2(x, y)$ are forma:

$$f_i^2(x_1, x_0) = d_{i0}\overline{x_1}\overline{x_0} + d_{i1}\overline{x_1}x_0 + d_{i2}x_1\overline{x_0} + d_{i3}x_1x_0 \quad (1.83)$$

Analizând această relație se deduce că implementarea constă din patru ramuri în paralel, la fiecare din ramuri se aplică unul din coeficienții binari ai funcției ($d_{i0}, d_{i1}, d_{i2}, d_{i3}$), iar pe fiecare ramură sunt câte două porți de transmisie înseriate care realizează unul din termenii canonici produs ($\overline{x_1}\overline{x_0}, \overline{x_1}x_0, x_1\overline{x_0}, x_1x_0$), Figura 1.53-c. De exemplu, pentru setul de coeficienți: ($d_0 = 0, d_1 = 1, d_2 = 1, d_3 = 0$) ai funcției f_6^2 (vezi Figura 1.2) circuitul va implementa operatorul XOR, iar pentru setul: $d_0 = 0, d_1 = 1, d_2 = 1, d_3 = 0$ se obține modelarea operatorului NAND. Pentru fiecare combinație de patru biți aplicată la intrările acestui circuit se va modela una din cele 16 funcții de două variabile. Se va vedea în secțiunea 2.4.4 că acest circuit este, de fapt, o structură de multiplexor, MUX 4:1.

1.5.5 Circuite logice dinamice

La circuitele logice prezentate până acum funcția logică realizată corespunde regimului static de funcționare, adică este asociată cu punctul static de funcționare. La o poartă logică după un (anumit) timp de propagare (întârziere pe poartă), de la aplicarea intrărilor, se obține la ieșire o stare logică stabilă care se menține atâț timp cât




Figura 1.53 Exemple de circuite implementate cu porți de transmisie CMOS și tranzistoare de trecere: Operatorul XOR cu porți de transmisie (a) și cu tranzistoare de trecere (b); c) structură programabilă pentru toate cele 16 funcții de două variabile, $f_i^2(x, y)$; d) structură de circuit pentru determinarea identității a două cuvinte de patru biți ($X = x_3x_2x_1x_0, Y = y_3y_2y_1y_0$).

se mențin valorile intrărilor și tensiunea de alimentare se păstrează. Implementările acestea, referite ca statice, în general necesită un număr mare de tranzistoare și care, în plus, pot determina timpi de întârziere considerabili.

Pentru implementările de înaltă performanță și de densitate mare de integrare, unde puterea disipată, întârzierea pe circuit și aria consumată pe siliciu sunt cerințe majore, se recomandă așa numitele circuite logice dinamice care oferă unele avantaje în raport cu circuitele logice statice. Totuși, aceste avantaje pot fi umbrite de faptul că, în raport cu circuitele statice, imunitatea la zgomot este mai scăzută, ceea ce a determinat ca unele circuite dinamice să fie modificate pentru o funcționare pseudostatică. Funcționarea circuitelor logice dinamice se bazează pe stocarea temporară (tranzistorie) a unei sarcini electrice pe o capacitate parazită a unui nod de circuit. Tensiunea tranzitorie pe acea capacitate parazită, în intervalele de timp când se situează în intervalele ΔV_{IH} , ΔV_{IL} , este considerată ca semnal logic de intrare pentru comanda circuitului a cărui intrare este conectată la acel nod (în aceste intervale de timp nu mai este necesar să se aplice semnal de intrare din exterior).

Circuitele logice dinamice de bază, pentru porțile dinamice nMOS și pentru cele CMOS, sunt reprezentate respectiv în Figura 1.54-a și 1.54-b. Pentru ambele circuite




Figura 1.54 Circuite logice dinamice: a) structură de inverter dinamic (cu sarcină tranzistor cu canal inițial) și comutator pe intrare – tranzistor de trecere; b) structură de inverter dinamic CMOS cu comutator pe intrare – poartă de trecere; c) diagramele de timp pentru semnalul de ceas, CLK , și pentru variația tensiunii v_x pe capacitatea parazită C_x a nodului de intrare.

tensiunea V_x , care va comanda în intervalele tranzitorii inversorul cu tranzistor de comandă nMOS și sarcina cu canal inițial (depletion-load nMOS) sau inversorul CMOS, este tensiunea rezultată pe capacitățile parazite C_x ale porților de intrare. Inversorul cu tranzistor de comandă nMOS (sau pMOS) are o structură de principiu similară ca și inversorul bipolar, Figura 1.21-d, un element comandat-tranzistorul-și o sarcină. La fel ca și cel bipolar, sarcina se poate realiza cu o rezistență de sarcină în dren, dar în tehnologia integrată o rezistență de sarcină obținută prin difuzie ocupă o suprafață pe siliciu echivalentă cu suprafața consumată, pentru implementarea, a zeci de tranzistoare. Evitarea unui astfel de consum mare de suprafață de siliciu poate fi obținută prin utilizarea ca rezistență de sarcină rezistența unui canal nMOS în conducție, deci un tranzistor utilizat ca rezistență. Există două modalități de realizare a sarcinii pe bază de tranzistor: fie cu un tranzistor nMOS cu canal indus în regim de saturație, fie un tranzistor nMOS cu canal inițial.

Inversorul cu rezistență de sarcină canal în saturație se obține prin conectarea între tranzistorul inversor (de comandă) și bara V_{DD} a unui tranzistor (de sarcină) nMOS a cărui poartă se conectează la V_{DD} . Prin această conexiune poarta și drenul fiind echipotențiale, $V_{GS \text{ sarcină}} = V_{DD} - V_S = V_{DD} - V_O$, $V_{DS \text{ sarcină}} = V_D - V_S = V_{DD} - V_O$ rezultă că totdeauna $V_{GS \text{ sarcină}} = V_{DS \text{ sarcină}}$ iar $V_{DS \text{ sarcină}} > V_{GS \text{ sarcină}} - V_{pn \text{ sarcină}}$, deci canalul este permanent în saturație, Figura 1.32-b. Căderea de tensiune pe canal $V_{DS \text{ sarcină}}$ nu poate scădea sub valoarea de prag de deschidere $V_{pn \text{ sarcină}}$ deoarece atunci canalul s-ar bloca (s-a explicat în 1.5.4 că tranzistorul nMOS transmite deteriorat 1 logic). Aceasta înseamnă că tensiunea maximă de ieșire în starea H nu poate atinge valoarea barei de alimentare V_{DD} , $V_{Omax} = V_{DD} - V_{pn \text{ sarcină}} < V_{DD}$.

Inversorul cu tranzistor inversor nMOS și cu sarcină tranzistor nMOS cu canal inițial poate genera la ieșire o tensiune maximă egală cu V_{DD} . Tranzistorul nMOS cu canal inițial are, chiar când $V_{GS} = 0$, permanent o sarcină electrică negativă în canal (**canalul inițial**), deci există un curent dacă $V_{DS} > 0$; această stare se poate observa din caracteristica de comandă $I_{DS} = f(V_{GS})$, desenată lângă tranzistor în Figura 1.54-a. Se observă că din această caracteristică valoarea tensiunii de prag de deschidere a tranzistorului este negativă, $-V_{pn}$, iar când grila este conectată la sursă, $V_{GS} = 0$, canalul este în conducție, $I_{DS} \neq 0$. Deci atunci când tranzistorul inversor este blocat tensiunea de ieșire V_{OH} nu mai este limitată la valoarea $V_{DD} - V_{pn}$ (ca la inversorul cu sarcină tranzistor saturat) ci poate crește până la valoarea V_{DD} . Canalul inițial se obține în procesul tehnologic printr-o difuzie suplimentară, în zona canalului, de impurități donoare care generează (permanent) canalul inițial; mărinnd tensiunea de comandă pe poartă V_{GS} peste valoarea zero sarcina negativă a canalului inițial este întărită suplimentar printr-o sarcină indusă în canal.

Pentru cele două tipuri de inversoare, din Figura 1.54-a și 1.54-b, tensiunea de intrare V_I se aplică pe grilele de intrare prin intermediul unui comutator, care este un tranzistor de trecere nMOS pentru inversorul cu sarcină cu canal inițial, iar pentru inversorul CMOS este o poartă de transmisie CMOS. Comutatorul este comandat periodic cu un semnal de ceas, CLK ; deci când $CLK = 1$ comutatorul este închis iar tensiunea de intrare V_I va forța încărcarea sau descărcarea capacității parazite C_x până la un potențial $v_x = V_{DD}$ sau $v_x = 0$ după cum la intrare V_I a avut valorile 1 sau 0 logic. Aceste valori pentru V_x se obțin doar pentru comutatorul poarta de transmisie dar pentru comutatorul tranzistor de trecere se obțin valorile $v_x = V_{DD} - V_{pn}$, $v_x = 0$ (tranzistorul de trecere nMOS transmite cu deteriorare 1 logic

și fără deteriorare 0 logic, iar poarta de transmisie transmite fără deteriorare atât 1 logic cât și 0 logic). Când semnalul de ceas devine inactiv $CLK = 0$, comutatorul este deschis, condensatorul C_x rămâne încărcat sau descărcat, iar tensiunea sa V_x va comanda ieșirea inversorului respectiv în starea logică 0, $V_O = V_{OL}$ sau 1, $V_O = V_{OH}$.

Sarcina stocată pe C_x scade în timp datorită unui curent de descărcare. Curentul de descărcare spre masă nu este prin stratul de oxid de sub poarta tranzistorului/tranzistoarelor inversorului, care prezintă o rezistență extrem de mare ($\sim 10^{14}\Omega$) ci prin comutatorul de pe intrare. Curentul de descărcare prin acest comutator are două componente: 1- curentul prin joncțiunea pn polarizată invers, formată între zona difuzată a terminalului tranzistorului de trecere legată la C_x și substratul în care este realizată această zonă; 2- curentul de conducție de sub prag; dar preponderentă este prima componentă. Când $CLK = 0$ $v_x = V_{DD}$ sau $V_{DD} - V_{pn}(\text{tranzistor de trecere})$ inversoarele generează la ieșire V_{OL} și această valoare logică se păstrează până când v_x descrește până la tensiunea de prag a tranzistorului inversor $V_{p(\text{inversor})}$, adică momentul t_4 din Figura 1.54-c. Evident, funcționarea corectă a inversorului dinamic se realizează numai atunci când semnalul CLK devine activ înainte ca v_x să scadă la $V_{p(\text{inversor})}$, $t_3 < t_4$. Atât pentru comutatorul tranzistor de trecere cât și pentru comutatorul poartă de transmisie variația în timp a tensiunii $v_x(t)$, deci a intervalului când aceasta ajunge la pragul $V_{p(\text{inversor})}$, se poate determina analitic pe baza circuitelor echivalente din Figura 1.51-a, 1.51-b sau printr-o modelare în SPICE. Dar un calcul orientativ se poate efectua foarte rapid; de exemplu pentru $C_x = 0,1pF$, $I_{\text{descărcare}} = 0,1pA$ rezultă o variație $\Delta V_x/\Delta t = I/C = 0,1 \cdot 10^{-12}pA/0,1 \cdot 10^{-12}pF = 1V/s$, deci o scădere de la $5V$ la $0V$ în $5s$ ($\frac{5V}{1V/s} = 5s$). La această viteză de scădere de $1V/s$ a tensiunii V_x o frecvență de exemplu $500Hz$ ($T = 2ms$) pentru semnalul de ceas, ca să reîmprospăteze sarcina pe condensator, este cu mult peste suficient. Semnalul de ceas mai este referit, în acest caz, și ca semnal de reîmprospătare (refreshment).

Exemplul 1.19 Pentru lanțurile de tranzistoare de transmisie nMOS din Figura 1.55-a și 1.55-b să se determine tensiunea la ieșire.




Figura 1.55 Structuri de lanțuri cu tranzistoare de trecere nMOS

Soluție. Pentru lanțul obținut din înserierea a patru tranzistoare de trecere nMOS identice ($V_{pn1} = V_{pn2} = V_{pn3} = V_{pn4}$) se consideră că $V_I = V_{DD}$ și toate cele patru noduri sunt descărcate ($V_1 = V_2 = V_3 = V_4 = 0$). Cu aceste considerații tranzistorul T1 operează în saturație $V_{DS1} > V_{GS1} - V_{pn1}$ deci căderea de tensiune pe primul canal nu poate fi mai mică decât V_{pn1} rezultă că tensiunea V_1 în nodul 1 nu poate depăși valoarea $V_{1max} = (V_{DD} - V_{pn1})$. Tranzistorul T2 funcționează la limita de saturație deci tensiunea maximă în nodul 2 va fi $V_{2max} = (V_{DD} - V_{pn2})$. Extinzând la T4 tensiunea în nodul 4 va fi mai mică cu V_{pn4} decât V_{DD} . Rezultă că indiferent câte tranzistoare sunt înseriate când la intrare se aplică $V_I = V_{DD}$ tensiunea pe fiecare nod intern se va stabiliza la o valoare egală cu V_{pn} sub V_{DD} oricare a fost tensiunea inițială pe nod. Ca o imagine intuitivă se poate considera un singur tranzistor de trecere, cu de n ori lungimea de canal, pe care este o cădere egală cu V_p .

Pentru structura din Figura 1.55-b când ieșirea de la tranzistorul anterior se aplică pe poarta tranzistorului următor, fiecare tensiune de ieșire poate crește doar până la valoarea egală cu V_{pn} sub tensiunea aplicată pe poartă deci $V_{1max} = V_{DD} - V_{pn}$, $V_{2max} = V_{DD} - V_{pn} - V_{pn}$, $V_{3max} = V_{DD} - V_{pn} - V_{pn} - V_{pn} - \dots$ $V_{nmax} = V_{DD} - nV_{pn}$.

Circuite CMOS dinamice. Implementarea următoarei funcții de opt variabile $F = AB + (C + D)(E + F) + GH$ pe o structură CMOS statică convențională necesită 16 tranzistoare ca în Figura 1.56-a. Aceași implementare pe o structură CMOS




Figura 1.56 Porți CMOS pentru implementarea funcției $F = AB + (C + D)(E + F) + GH$: a) cu o structură statică; b) cu o structură dinamică; c) diagramele de semnale pentru fazele de preîncărcare și evaluare în funcționarea porții dinamice.

dinamică, reprezentată în Figura 1.56-b, necesită doar 10 tranzistoare; structura are asemănare cu cu pseudo-poarta CMOS din Figura 1.46-a. Această poartă dinamică constă dintr-o rețea de n tranzistoare al cărui nod de ieșire y , caracterizat de o capacitate parazită C_y , este preîncărcat la tensiunea V_{DD} prin tranzistorul pMOS, T_p . Apoi condensatorul C_y este descărcat/evaluat condiționat (de intrările de comandă ale porții) prin unele din tranzistoarele rețelei nMOS și prin tranzistorul nMOS, T_e . Alternativ, se poate realiza o structură cu un nMOS tranzistor pentru preîncărcare la V_{DD} , un pMOS tranzistor pentru descărcare la V_{SS} și o rețea de p de tranzistoare.

Faza de preîncărcare a capacității C_y prin tranzistorul T_p până la tensiunea $v_O = V_{DD}$ se realizează pe intervalul de timp când semnalul de ceas are valoarea $CLK = 0$, Figura 1.55-c, totodată se aplică și valorile variabilelor pe intrările porții. Apoi, pe intervalul de timp când semnalul de ceas are valoarea $CLK = 1$, iar T_p este blocat dar T_e conduce, se realizează evaluarea valorii funcției. În funcție de valorile logice ale variabilelor de intrare se poate realiza sau nu o cale de scurtcircuit la masă pentru tensiune $v_O = V_{DD}$, deci valoarea funcției este evaluată la 0 sau 1 logic. Pe nodul de ieșire y poate obține doar o tranziție de la 1 la 0 sau rămâne în starea 1 logic.




Figura 1.57 Porți CMOS dinamice: a) înserierea porților și diagrama semnalelor la ieșirea lor (b); c) înserierea porților de tip domino.

Funcționarea unei singure porți CMOS dinamice, ca în Figura 1.56-b, este corectă, dar când sunt inseriate mai multe porți ca în Figura 1.57-a poate apare o funcționare eronată. În această inseriere Poarta2 se consideră a fi un NAND cu două intrări ($Intr1$, $Intr2$). Pe durata fazei de preîncărcare, prin tranzistoarele T_{p1} și T_{p2} , tensiunile de ieșire v_{O1} și v_{O2} ajung la valoarea V_{DD} iar valorile variabilelor de intrare sunt aplicate la Poarta1, a doua intrare ($Intr2$) pentru Poarta2 se consideră că are aplicată valoarea 1 (pe prima intrare ($Intr1$) a Porții2 se aplică v_{O1}). Se presupune că intrările pentru Poarta1 determină pentru aceasta, prin unele tranzistoare în conducție din rețeaua n și prin T_{e1} , o cale de scurtcircuit la masă pe durata fazei de evaluare, deci v_{O1} devine 0 logic, valoare evaluată corect pentru Poarta1.

Dar, la începutul fazei de evaluare tensiunea de ieșire, care se aplică pe prima

intrare de la Poarta2, este încă la nivelul $v_{O1} = v_{DD}$ deci ieșirea v_{O2} a porții NAND va fi comandată în valoarea zero, $v_{O2} = 0$. Această valoare logică 0 de la ieșirea porții NAND este eronată deoarece la sfârșitul fazei de evaluare ar trebui să fie 1 logic ($v_{O2} = V_{DD}$) pentru că ieșirea corectă de la Poarta1 este 0 logic, Figura 1.57-b. Rezultă că posibilitatea de funcționare eronată la această poartă când este înseriată cu alte porți s-ar părea că elimină celelalte avantaje (putere disipată redusă, valoarea ridicată pentru marginea de zgomot, număr redus de tranzistoare și viteză ridicată). Pentru eliminarea posibilității de funcționare eronată au fost realizate o mulțime de structuri [Weste 2001][Kang 1996] CMOS dinamice de mare performanță dar care nu prezintă acest dezavantaj, dintre acestea se va prezenta doar structura de poartă CMOS (dinamică) domino.

O **poartă logică CMOS domino** se compune dintr-o poartă CMOS dinamică la care se conectează pe ieșire un inversor CMOS static, Figura 1.57-c. Să explicăm necesitatea introducerii inversorului. Poarta1 poate realiza la ieșire doar o comutație de la 1 la 0 și trebuie să comande tranzistorul Porții2 numai când are evaluată pentru ieșire valoarea 0. Deoarece tranzistorul nMOS al Porții2 se comandă cu 1 logic este normal ca între ieșirea Porții1 și intrarea Porții2 să se introducă un inversor CMOS static; cu această completare Poarta2 este comandată numai atunci când, după evaluare, Poarta1 comută din 1 în 0. Când Poarta1 comută din 1 în 0, comandă, prin inversor, ca Poarta2 să poată comuta din 1 în 0, care la fel comandă Poarta3 să comute din 1 în 0 și așa mai departe până la poarta n -a (propagare de tip domino!). Evident, această succesiune de “căderi” ale tensiunilor de ieșire ale porților din 1 în 0 – similar ca la un lanț domino – trebuie să se propage într-un interval de timp care să nu fie mai lung decât faza de evaluare, $CLK = 1$. Dar și poarta domino prezintă inconveniente: primul, poarta este la ieșire (din inversorul static CMOS) o structură neinversoare (necesară pentru un lanț domino) iar dacă este necesară o inversare trebuie introdus încă un inversor static; al doilea, distribuția sarcinii C_y pe nodurile intermediare ale tranzistoarelor nMOS înseriate (din rețeaua nMOS) în timpul fazei de evaluare, poate produce o ieșire eronată.

Distribuția sarcinii nodului de ieșire pe nodurile intermediare din rețeaua nMOS apare în felul următor. Să considerăm poarta domino din Figura 1.58-a. În intervalul de timp de preîncărcare tensiunea v_y în nodul de ieșire y , pe capacitatea parazită C_y , atinge valoarea V_{DD} . Se poate ca unele semnale de comandă pe porțile tranzistoarelor nMOS înseriate să nu fie aplicate corect; semnalele de intrare pe porțile tranzistoarelor trebuie aplicate numai pe durata fazei de preîncărcare, este incorectă modificarea valorii acestor semnale pe durata fazei de evaluare. Să presupunem că în faza de evaluare pe porțile primelor două tranzistoare nMOS de lângă nodul de ieșire y al Porții1 se aplică semnalele 1 logic care comandă aceste două tranzistoare în conducție; restul tranzistoarelor înseriate din rețeaua nMOS sunt comandate în blocare, T_{e1} conduce, deci nu există o cale de scurtcircuit a sarcinii de pe C_y la masă, ieșirea Porții1 nu comută din 1 în 0. Deoarece primele două tranzistoare T1 și T2 conduc, sarcina de pe C_y se distribuie și pe condensatoarele parazite C_1 și C_2 din nodurile dintre tranzistoarele T1 și T2 respectiv T2 și T3. În urma distribuirii sarcinii tensiunea în nodul de ieșire va avea valoarea $v_y = \left[\frac{C_y}{C_y + C_1 + C_2} \right] V_{DD}$. Pentru $V_{DD} = 5V$, $C_y = C_1 = C_2$ rezultă $V_y = 1,66V$. Valoarea tensiunii $v_y = 1,66V$, când tensiunea la ieșirea Porții1 ar fi trebuit să rămână la valoarea $v_y = V_{DD} = 5V$, este sub valoarea de prag de comutație ($\approx 2,5V$) a inversorului CMOS static, deci ieșirea




Figura 1.58 Poarta CMOS domino: a) dacă nu se respectă aplicarea semnalelor de intrare, numai în faza de preîncărcare, atunci redistribuția sarcinii de pe C_y poarta produce o funcționare eronată pentru o poartă domino; b) eliminarea posibilității de funcționare eronată prin introducerea unui circuit cu reacție (tranzistorul T_m) pentru menținerea $v_y = V_{DD}$.

acestuiua comută din 0 în 1 și se comandă intrarea Porții2. Iată că prin distribuția de sarcină scăderea tensiunii v_{O1} produce o comandă eronată pentru Poarta2.

Pentru eliminarea comutației eronate datorată distribuției sarcinii din nodul de ieșire se poate aplica una din următoarele soluții:

1. Se realizează inversorul CMOS static cu un prag de comutație foarte scăzut;
2. Se utilizează câte un tranzistor de preîncărcare, similar lui T_{p1} , pentru fiecare nod din rețeaua de tranzistoare nMOS, în felul acesta capacitatea din fiecare nod se încarcă la tensiunea V_{DD} (deci sarcina de pe C_y nu se mai distribuie).
3. Se realizează un tranzistor pMOS de menținere T_m ca în Figura 1.58-b. Acesta este un tranzistor “slab”, adică forțează un curent foarte mic în nodul de ieșire deoarece are un raport de forma W/L de valoare foarte mică, deci poate menține tensiunea v_y în starea H în acest nod numai dacă nu există o cale putenică de scurtcircuit de la nod la masă prin lanțul de tranzistoare din rețeaua nMOS. Se observă că tranzistorul T_m este în conducție doar când tensiunea în nod este de nivel H; prin reacția inversă, realizată prin intermediul inversorului static, se aplică un semnal de nivel L pe poarta lui T_m menținându-l în conducție.

Performanțele tranzitorii ale porții domino pot fi îmbunătățite prin reducerea timpului de descărcare a capacității C_y la masă prin linia de tranzistoare nMOS înseriate. O soluție în acest sens este realizarea layoutului tranzistoarelor înseriate ca în Figura 1.59-b, unde lățimea de canal crește în sensul de la tranzistorul conectat la nod spre tranzistorul conectat la masă, deși această geometrie pare a fi contraintuitivă.

Prin micșorarea raportului de formă W/L al unui tranzistor capabilitatea de a furniza curent scade (rezistența echivalentă a canalului crește), la fel scad și capacitățile parazite. Explicația în cazul prezentei geometrii este: dacă lungimea canalelor nMOS înseriate este destul de mare creșterea rezistenței prin micșorarea unor lățimi de canal este neînsemnată pe când scăderea capacității parazite este semnificativă și deci per total rezultă o constantă de timp micșorată pentru descărcare. În plus, se poate realiza pentru inversorul static de pe ieșire, care după faza de evaluare poate comuta de la 0 la 1, o viteză mărită a comutației $L - H$ de la ieșirea sa prin dimensionarea tranzistorului nMOS al său cu W mărit.




Figura 1.59 Poarta CMOS dinamică: a) structură tipică de poartă domino; b) variantă de layout (simplificat) care poate realiza un timp redus în etapa de evaluare pentru poarta domino.

Poarta domino, de fapt, este realizată din două etaje, poarta dinamică urmată de inversorul CMOS static, Figura 1.59-a. Uneori poarta domino nu este sincronizată în faza de evaluare, deci tranzistorul T_e este eliminat; acest tranzistor încetinește procesul de descărcare al capacității C_y dar elimină în faza de preîncărcare orice cale de conducție între V_{DD} și V_{SS} . Tipic o poartă domino este de $1,5 \div 2$ ori mai rapidă decât o poartă CMOS statică.

1.5.6 Metoda efortului logic

Metoda efortului logic a fost concepută de către Ivan Sutherland și Bob Sproull (1991), ca un instrument în proiectarea circuitelor CMOS în funcție de întârzierea pe circuit, ulterior a fost publicată o monografie pe acest subiect [Sutherland '99]. Prezentul material este o sinteză a metodei efortului logic bazată pe această monografie.

Metoda efortului logic în raport cu alte metode de proiectare (simulare și corectare, fan-out egal pe etaj, optimizarea numerică, întârziere egală pe nivel) este ușor de aplicat pentru că se bazează pe un simplu model RC al porții, permite o legătură cu structura internă a circuitului, deci se poate alege topologia optimă de circuit. Prin aplicarea metodei se pot proiecta circuite care realizează abateri ale timpului de propagare cu cel mult 10% față de timpul minim. Este foarte important faptul că, prin utilizarea metodei efortului logic, se poate selecta în prima etapă cu certitudine care dintre variantele de circuit luate în considerare pentru analiză este mai rapidă; valoarea absolută a întârzierii pe circuit nu este chiar așa de importantă în prima etapă, deoarece pentru o variantă de circuit selectat se pot face apoi simulări exacte de timp. Deși metoda efortului logic conduce la proiectarea unui circuit CMOS rapid apare totuși ca lacunară prin faptul că nu este corelată cu obținerea pentru acel circuit și a unui minim pentru aria consumată și pentru puterea disipată.

1.5.6.1 Determinarea întârzierii pe o poartă logică

Primul pas în modelarea întârzierilor este concentrarea tuturor efectelor de întârziere, ale unui circuit de referință realizat într-o anumită tehnologie, sub forma unei unități etalon de întârziere. În fiecare tehnologie se alege ca circuit de referință, dintre toate porțile realizate în tehnologia respectivă, poarta cea mai simplă, adică poarta inversor. Iar ca **unitate etalon de întârziere**, notată cu τ , este întârzierea introdusă de poarta inversor când se consideră că nu are capacități interne parazite și comandă doar o poarta inversor identică. Astfel se va exprima întârzierea absolută, d_{abs} , a unei alte porți din aceeași tehnologie ca produsul dintre întârzierea etalon τ a inversorului și o întârziere adimensională d (specifică fiecărei porți)

$$d_{abs} = d \cdot \tau \quad (1.84)$$

Pentru o tehnologie cu caracteristica de $0,6\mu m$ și $V_{DD} = 3,3V$ valoarea întârzierii etalon este $\tau = 50ps$. De fapt, caracteristica de viteză a procesului respectiv se exprimă printr-o singură valoare, τ .

Întârzierea pe o poartă logică cuprinde două componente, una constantă, notată cu p , datorată capacităților interne parazite și alta notată cu f , **referită ca efortul pe poartă/nivel** (stage effort) dependentă de sarcina comandă la ieșire și de structurarea/topologia porții. Rezultă că întârzierea adimensională a porții, care indică de câte ori este mai mare decât a inversorului, poate fi exprimată prin relația:

$$d = f + p \quad (1.85)$$

La efortul pe poartă f contribuie **efortul electric**, h , ce caracterizează sarcina comandată de poartă și **efortul logic**, g , ce înglobează particularitatea structurii porții în raport cu structura porții etalon (inversorul), acestea două sunt în relația:

$$f = h \cdot g \quad (1.86)$$

Efortul electric, h , reflectă cum mărimea sarcinii conectate la ieșire afectează întârzierea pe poarta logică și cum dimensiunile porților tranzistoarelor determină capacitatea de a produce curenți pentru sarcina conectată la ieșire și se exprimă prin raportul:

$$h = \frac{C_o}{C_{in}} \quad (1.87)$$

în care C_{in} este capacitatea prezentată de poartă la intrare, iar C_O este toată capacitatea comandată de poartă la ieșire. Evident, dacă se consideră la ieșire numai capacitățile prezentate de intrările porților comandate, efortul electric poate fi referit și prin fan-out (numărul de intrări de porți comandate la ieșire de către o poartă). Mai mult, este foarte uzuală încărcarea unei porți, la ieșire, cu patru sarcini etalon, adică realizarea unei comenzi pentru patru inversoare, notată cu **FO4 (fan-out 4)**, vezi Exemplul 1.20. Dar, în general în valoarea lui C_O pe lângă capacitățile de intrare ale porților comandate intră și capacitățile conexiunilor dintre ieșirea porții de comandă și intrările comandate (C_{cox} în relația 1.64), deci în cazul metodei efortului logic se va considera valoarea lui h obținută prin raportul dat de relația 1.87 și care numai în cazuri particulare coincide cu fan-out-ul (când nu se consideră capacitățile conexiunilor). Uneori atât C_{in} cât și C_O se exprimă în unitățile în care se măsoară lățimea canalului W , adică în μm , pentru că la aceeași lungime de canal L , a tuturor tranzistoarelor, capacitățile fiind proporționale cu suprafața porților tranzistoarelor, $W \times L$, rezultă că sunt proporționale cu W ; dar în acest caz și componenta de capacitate a conexiunilor, C_{cox} , care intră în C_O , trebuie convertită în μm . Pentru capacitatea de poartă a tranzistorului și pentru capacitatea de conexiune valori uzuale sunt: respectiv $2f F/\mu m$ și $0,2f F/\mu m$, valori care rămân cam aceleași pentru multe generații de proces atunci când se scalează identic dimensiunile dar simultan și grosimea stratului de oxid (D_{ox} , Figura 1.32-a).

Din relațiile 1.85, 1.86, 1.87 se obține expresia întârzierii pe o poartă în unități τ :

$$d = gh + p \quad (1.88)$$

care reflectă faptul că efortul electric, h , și efortul logic, g , contribuie la creșterea întârzierii în aceeași manieră. Pentru un inversor care comandă un inversor identic, $h = \frac{C_{in}}{C_{in}} = 1$, și nu se consideră capacitățile interne parazite, $p = 0$, pentru a se obține o întârziere adimensională egală cu unitatea $d = 1$, se consideră efortul logic $g = 1$ (rezultă din relația 1.88). Considerând $\mu_n = 2\mu_p$ (deși la tehnologiile adânc submicronice μ_n/μ_p tinde spre 1,5), pentru un inversor care să comande un curent egal pentru sarcină, atât în tranziția $H-L$, cât și în tranziția $L-H$, este necesar raportul $W_n/W_p = 0,5$. Un inversor cu raportul $W_p = 2W_n$ prezintă la intrare o capacitate C_{inv} proporțională cu 3 unități de capacitate (de lățime de canal W): o unitate de capacitate pentru poarta de canal nMOS și două unități de capacitate pentru poarta de canal pMOS, Figura 1.60; evident s-a considerat capacitatea minimă, cea a porții nMOS, ca unitate de capacitate.

Efortul logic exprimă informația despre topologia porții – adică rețeaua de tranzistoare care realizează conectarea ieșirii porții la tensiunea V_{DD} și la tensiunea V_{SS} (masă) – necesară pentru determinarea întârzierii pe poartă. Se vor prezenta trei definiții echivalente ale efortului logic, fiecare definiție exprimând o altă perspectivă de abordare.

Definiția 1.16 Efortul logic al unei porți, g , este raportul dintre capacitatea de intrare a unei porți, C_{in} , și capacitatea de intrare a unei porți inversor, C_{inv} , pentru care ambele porți au aceleași valori ale curenților pe ieșire:

$$g = \frac{C_{in}}{C_{inv}} \quad (1.89)$$

◇




Figura 1.60 Exprimarea capacității de intrare a unui inversor C_{inv} în unități echivalente de capacitate (minimă).

Conform acestei definiții, din Figura 1.61-a, 1.61-b și 1.61-c se calculează pentru porțile inversor, NAND și NOR valorile capacităților pe fiecare intrare, fiind egale respectiv cu $1 + 2 = 3$, $2 + 2 = 4$ și $4 + 1 = 5$; rezultă deci valorile efortului logic $3/3$ pentru inversor, $4/3$, pentru NAND și $5/3$ pentru NOR. În *Tabelul 1.13* sunt prezentate valorile efortului logic pentru porțile foarte uzuale în funcție de numărul de intrări și de valorile raportului $\gamma = W_p/W_n$.

Definiția 1.17 Efortul logic al unei porți, g , este numărul care exprimă de câte ori este mai redus curentul pe ieșirea porții decât curentul pe ieșirea unei porți inversor când ambele porți au aceeași capacitate de intrare. \diamond

Tabelul 1.13 Valorile efortului logic pentru porțile uzuale

Tipul de poartă	Efortul logic	Formula de calcul	Numărul de intrări			
			$n = 1$	$n = 2$	$n = 3$	$n = 4$
			$\gamma = 2$			
Inversor	1	$\frac{1+\gamma}{1+\gamma}$	1	-	-	-
NAND	Total	$\frac{n(n+\gamma)}{1+\gamma}$	-	8/3	5	8
	Pe intrare	$\frac{n+\gamma}{1+\gamma}$	-	4/3	5/3	2
NOR	Total	$\frac{n(n+n\gamma)}{1+\gamma}$	-	10/3	7	12
	Pe intrare	$\frac{1+n\gamma}{1+\gamma}$	-	5/3	7/3	3
Multiplexor	Total	$4n$	-	8	12	16
	Pe date, selector	2, 2	-	2, 2	2, 2	2, 2
XOR, XNOR	Total	$n^2 \cdot 2^{n-1}$	-	8	36	128
	Pe intrare pereche	$n \cdot 2^{n-1}$	-	4	12	32
Latch	Total	4	-	-	-	-
	Pe date, clock	2, 2	-	-	-	-




Figura 1.61 Efortul logic pentru porțile inversor, NAND și NOR: a,b,c) când toate aceste porți au aceeași capacitate de comandă la ieșire; d,e,f) când toate aceste porți au aceeași capacitate C_{in} pe intrare.

Orice topologie de poartă logică prezintă o mai mică capacitate de a produce un curent de ieșire decât o poartă inversor când ambele au aceeași capacitate pe intrare. Reducerea curentului pe ieșirea porții înseamnă un timp de propagare mai lung, deci efortul logic exprimă de câte ori este mai lentă poarta în efectuarea comenzii unei sarcini decât poarta inversor în efectuarea aceleiași comenzi.

Din Figura 1.61-e și Figura 1.61-f rezultă de câte ori sunt mai reduși curenții la ieșirea porților NAND și NOR decât curenții la ieșirea porții inversor, Figura 1.61-d, când toate trei porțile au aceeași capacitate la intrare, egală cu 60 de unități.

Definiția 1.18 Efortul logic al unei porți, g , este egal cu raportul dintre panta drepte care reprezintă dependența întârzierii pe poartă în funcție de fan-out și panta drepte care reprezintă dependența întârzierii porții inversor în funcție de fan-out. \diamond

Această definiție sugerează și o metodă de măsurare a efortului logic din dependența grafică întârziere - fan-out obținută experimental sau prin simulare, Figura 1.62.

Se poate defini un efort logic g_b și pentru un grup de b intrări, analog relației 1.89,

în felul următor:

$$g_b = \frac{C_b}{C_{inv}} = \frac{\sum_{i=1}^b C_i}{C_{inv}} \quad (1.90)$$

în care C_b este suma capacităților C_i , ale fiecărui semnal aplicat pe o intrare i din cele b intrări. De fapt, rezultă că g_b este suma eforturilor logice g_i pentru toate cele b semnale de intrare $g_b = \sum_{i=1}^b g_i$.

Din *Tabelul 1.13* rezultă că pentru o poartă cu cât este mai complexă funcția logică realizată cu atât este mai mare efortul logic și, mai mult, efortul logic al porților crește cu numărul de intrări ale porții, deci concluzia este că porțile mai complexe sau mai mari (ca număr de intrări) vor prezenta întârzieri mai mari. Această concluzie este un ghid în selectarea/alegerea unei structuri logice. Proiectarea care urmărește minimizarea numărului de niveluri logice va necesita mai multe intrări pentru fiecare poartă logică și astfel efortul logic pe poartă devine mai mare. În schimb proiectarea care urmărește mai puține intrări, și astfel cu un efort logic mai mic pe nivel logic, va necesita mai multe niveluri logice. De fapt, acest aspect în proiectarea unui sistem este veșnicul compromis care trebuie făcut între adâncimea (întârzierea), $D(n)$, și dimensiunea, $S(n)$, aspect ce va fi permanent în atenție în capitolul 2 și 3 al aceste lucrări.

Calculul întârzierii p , datorită capacităților interne parazite, nu este așa de ușor de efectuat cum este pentru efortul logic. Principala contribuție la această capacitate parazită o au capacitățile zonelor difuzate ale tranzistoarelor și care sunt conectate la semnalul de ieșire. Pentru calculul unei astfel de capacități este luată în considerare atât suprafața zonei difuzate cât și pereții laterali ai zonei difuzate și care depind de layout și parametrii de proces. Considerând o capacitate de difuzie specifică pentru proces, C_d , atunci o aproximare grosieră pentru capacitățile zonelor difuzate de dren și sursă poate fi exprimată prin produsul $W \cdot C_d$. Cu această aproximare se poate concepe un model pentru inversor în felul următor. Semnalul de ieșire din poarta inversor este conectat la două zone difuzate: una corespunde căii înspre masă prin canalul n pentru care se consideră $W = 1$ și atunci această capacitate este C_d și alta corespunde căii înspre V_{DD} , prin canalul p , pentru care capacitatea este $\gamma \cdot C_d$ deci suma lor este $(1 + \gamma)C_d$. Capacitatea de intrare în inversor este egală cu produsul dintre suprafața porților celor două canale $(1 + \gamma)$, pentru $W = 1$, și capacitatea specifică de poartă C_{ox} , adică $(1 + \gamma)C_{ox}$. Întârzierea datorată capacităților interne parazite ale inversorului p_{inv} este egală cu raportul dintre capacitățile parazite și capacitatea de intrare, $p_{inv} = \frac{(1+\gamma)C_d}{(1+\gamma)C_{ox}} = \frac{C_d}{C_{ox}}$. Se consideră pentru p_{inv} ca fiind o mărime adimensională egală cu unitatea $p_{inv} = 1$.

Întârzierea pentru o poartă se poate calcula din întârzierea inversorului p_{inv} , considerând că poarta are reguli de layout similare cu cele ale inversorului. Întârzierea pentru poartă, p , este mai mare decât a inversorului, p_{inv} , cu raportul dintre suma tuturor lățimilor acelor zone difuzate W_d ale tranzistoarelor care sunt conectate la semnalul de ieșire și lățimea corespunzătoare a inversorului, cu condiția că poarta logică este dimensionată să aibă același curent de ieșire ca și inversorul:

$$p = \left(\frac{\sum W_d}{1 + \gamma} \right) p_{inv} \quad (1.91)$$

Aplicând această aproximare pentru poarta NAND cu n intrări care au în calea spre masă o singură zonă difuzată conectată la ieșire cu lățimea nW_d și în calea spre

tensiunea V_{DD} un număr de n zone difuzate de lățimea γW_d , deci suprafața totală $n(1+\gamma)W_d$, rezultă $p = n \cdot p_{inv}$. La fel, se poate calcula pentru poarta NOR și rezultă $p = n \cdot p_{inv}$. Tabelul 1.14 prezintă, pentru câteva porți uzuale, aceste calcule.

Tabelul 1.14 Estimarea întârzierilor p pentru unele porți

Tipul de poartă	Formula	$p_{inv} = 1.0$		
		$n = 2$	$n = 3$	$n = 4$
NAND	$n \cdot p_{inv}$	2	3	4
NOR	$n \cdot p_{inv}$	2	3	4
Multiplexor	$2n \cdot p_{inv}$	4	6	8
XOR	$n \cdot 2^{n-1} \cdot p_{inv}$	4	12	

Estimarea componentei de întârziere p are serioase limitări când se consideră că această întârziere crește liniar cu numărul de intrări ale porții. Deoarece întârzierea datorată capacităților interne parazite este dependentă de layout cea mai bună cale pentru determinarea acesteia este prin simularea circuitului cu datele exacte de layout. Dar o determinare exactă pentru întârzierea p , datorită capacităților interne parazite, nu este necesară în etapa de dimensionare a tranzistoarelor deoarece această dimensionare se face în funcție doar de efortul pe poarta $f = g \cdot h$ care este independent de p .

Valorile în unități de timp [ps] ale parametrilor τ și p_{inv} pentru inversor și, în extensie pentru fiecare poartă, pot fi determinate din reprezentarea grafică a întârzierii absolute a porții inversor $d_{abs} = \tau(h + p_{inv})$, sau a unei porți $d_{abs} = \tau(g \cdot h + p)$ în funcție de efortul electric h , Figura 1.62. Această dreaptă poate fi trasată doar prin




Figura 1.62 Utilizarea diagramei $d_{abs} = f(h)$ pentru calculul parametrilor τ și p .

cunoașterea a două puncte care pot fi determinate prin simulare, prin experiment sau din foaia de catalog a circuitului. Panta dreptei pentru inversor determină întârzierea unitară $\tau = tg\alpha_1$ iar tăietura pe ordonată este egală cu produsul $\tau \cdot p_{inv}$, deci rezultă p_{inv} . O metodă pentru determinarea întârzierii absolute d_{abs} pentru inversor este expusă în Exemplul 1.17. Prin măsurarea frecvenței f a unui oscilator în inel compus din n inversoare, $d_{abs} = \tau(h+p)$ cu $h = 1$, $p_{inv} = 1$ rezultă $d_{abs} = 2\tau$ și din egalitatea $2\tau = 1/2nf$ se obține cu $n = 1$, $\tau = 1/4f$.

Exemplul 1.20 Să se estimeze întârzierea d pe un inversor care comandă patru inversoare identice, **inversor FO4** (fan-out 4), Figura 1.63-a.




Figura 1.63 Calculul întârzierii pe poartă: a) Pentru inversor cu încărcare patru porți inversor, FO4; b) Pentru NAND4 care comandă 10 porți NAND4.

Soluție. Deoarece toate inversoarele sunt identice $C_O = 4C_{in}$ deci $h = 4$. Pentru inversor efortul logic este unitar $g = 1$. Conform relației 1.88 rezultă $d = gh + p = 1 \times 4 + p_{inv} = 4 + 1 = 5$. Adesea, întârzierea pe o poartă este exprimată în raport de întârzierea inversorului cu patru sarcini inversor, pentru că într-un proces este cunoscută întârzierea FO4, adică întârzierea de 5τ . Întârzierile pentru alte circuite vor fi multipli de 5τ (de FO4).

Exemplul 1.21 O poartă NOR4 (cu patru intrări) comandă alte 10 porți NOR4 identice, Figura 1.63-b. Care este întârzierea d pe poarta de comandă?

Soluție. Capacitatea C_{in} pe o intrare a porții NOR4 este x iar capacitatea conectată pe ieșire $C_O = 10x$ deci efortul electric este $h = 10$. Efortul logic g pentru poarta cu patru intrări, obținut din Tabelul 1.13, este $g = 9/3 = 3$, iar întârzierea p rezultă din Tabelul 1.14. Întârzierea pe poarta de comandă este $d = gh + p = 3 \times 10 + 4 \times 1 = 34$ unități de întârziere. Se observă că atunci când sarcina este mare întârzierea p datorată capacităților parazite interne este nesemnificativă în raport cu efortul pe poartă.

Exemplul 1.22 Să se structureze o poartă XOR și să se calculeze efortul logic.

Soluție. Exprimând $A \oplus B$ ca o funcție negată, pentru implementare în CMOS,

$$A \oplus B = \overline{\overline{A \oplus B}} = \overline{\overline{AB} + \overline{AB}} = \overline{AB + \overline{A}\overline{B}}$$

rezultă expresia logică $AB + \overline{A}\overline{B}$, pentru rețeaua nMOS, și prin complementarea acesteia se obține expresia logică $\overline{A}\overline{B} + \overline{A}B$, pentru rețeaua pMOS, cu structurarea din Figura 1.64. Fiecare intrare este o pereche de semnale deoarece se generează atât variabila cât și variabila negată.

Efortul total al porții este $(8 + 8\gamma)/(1 + \gamma) = 8$ iar efortul logic pe o intrare ($A, \overline{A}, B, \overline{B}$) este de patru ori mai mic, adică 2. Evident că efortul logic pe o intrare pereche A, \overline{A} sau B, \overline{B} este de două ori mai mare, adică $2 \times 2 = 4$. De la structura XOR cu două variabile, prin extensie, se poate obține o structură cu n variabile; în Figura 1.64-b, este prezentată o structură XOR pentru trei variabile $A \oplus B \oplus C$. O poartă XOR de n variabile va avea pentru rețeaua nMOS un număr de 2^{n-1} ramuri în paralel, fiecare ramură fiind compusă din n tranzistoare înseriate de lățime n . Pentru rețeaua pMOS sunt, la fel, 2^{n-1} ramuri în paralel, fiecare ramură fiind compusă din n tranzistoare înseriate de lățime $n\gamma$. Efortul logic total este $2^{n-1} \cdot n(n + n\gamma)/(1 + \gamma) = n^2 \cdot 2^{n-1}$, iar efortul logic pe o intrare va fi de $2n$ ori mai mic adică $n \cdot 2^{n-2}$, efortul logic pe o intrare pereche este de două ori mai mare $n \cdot 2^{n-1}$ (a se vedea Tabelul 1.13).

Cu această organizare simetrică a porții XOR pentru $n \geq 3$ nu se obține cel mai mic efort logic, de exemplu pentru $n = 3$ efortul logic este 36. Analizând semnalele pentru comanda tranzistoarelor se observă că unele dintre acestea pot fi comune pentru câte două ramuri, atât în rețeaua nMOS cât și în rețeaua pMOS, astfel se obține o organizare asimetrică prezentată în Figura 1.64-c.

La organizarea asimetrică calculând efortul logic total, pentru $n = 3$, rezultă valoarea de 24, valoare mai mică față de organizarea simetrică (32). Rezultă valoarea 6 pentru efortul logic al intrărilor pereche A și C iar pentru intrarea pereche B valoarea 12 (ca și la organizarea simetrică deoarece nici un tranzistor conectat la B sau \overline{B} nu a fost eliminat).

Din organizarea porții XOR cu două intrări rezultă imediat cea a porții XNOR cu două intrări prin înlocuirea variabilei A cu \overline{A} și invers a variabilei \overline{A} cu A .

1.5.6.2 Calculul întârzierii în rețelele de porți logice

Într-o rețea de porți logice metoda efortului logic permite evaluarea numărului optim de porți pentru obținerea întârzierii minime pe un anumit traseu precum și repartizarea întârzierilor parțiale pe fiecare poartă din acel traseu. Noțiunile de efort logic și efort electric, pentru un traseu de porți, se obțin prin generalizarea acestor noțiuni definite pentru o singură poartă.

Efortul logic pentru un traseu, notat cu G , se obține ca un produs al efortului logic g_i al tuturor porților de-a lungul acestui traseu:

$$G = \prod g_i \quad (1.92)$$

Efortul electric pentru un traseu, notat cu H , se obține ca un raport între capacitatea totală care încarcă ieșirea ultimei porți a traseului și capacitatea de intrare de la prima poartă din traseu:

$$H = \frac{C_O}{C_{in}} \quad (1.93)$$

Dar în anumite puncte ale traseului considerat se pot ramnifica și alte trasee (colaterale) deci în acele puncte curentul de ieșire al porții respective se ramnifică între traseul considerat și traseul/traseele colaterale; pentru aceste situații este necesar a se lua în considerare și încărcările colaterale. Aceste încărcări colaterale sunt conținute în noțiunea de efort de ramnificație la ieșirea porții cu indexul i din traseu și este




Figura 1.64 Structurarea porții XOR în tehnologia CMOS: a) poarta XOR cu două intrări; b) structurare simetrică pentru poarta XOR cu trei intrări; c) o modalitate de structurare asimetrică pentru poarta XOR cu trei intrări.

notat cu b_i . **Efortul de ramnificație b_i** (în punctul de ramnificație) se definește ca raportul dintre suma capacității de intrare a porții următoare din traseu, C_{it} , și a capacităților de intrare de la porțile de pe traseul/traseele de ramnificație, C_{ir} , supra C_{it} .

$$b_i = \frac{C_{it} + C_{ir}}{C_{it}} \quad (1.94)$$

Într-un punct de neramnificație al traseului rezultă $b_i = 1$, deoarece $C_{ir} = 0$. Efortul de ramnificație pe întregul traseu, B , se obține ca un produs al tuturor eforturilor de ramnificație b_i de-a lungul traseului:

$$B = \prod b_i \quad (1.95)$$

Similar cu relația 1.86 se poate defini un efort al traseului, notat cu F , ca produsul dintre efortul electric, H , efortul logic, G , și efortul de ramnificație, B , de-a lungul traseului:

$$F = GBH \quad (1.96)$$

Se observă că F depinde numai de topologia (G) și de încărcarea traseului (H) și nu de dimensiunea tranzistoarelor din porțile de pe acest traseu. Mai mult, efortul traseului nu se schimbă dacă se introduc sau se scot inversoare deoarece acestea au efortul logic egal cu 1.

Pentru traseu, produsul dintre efortul electric H și efortul de ramnificație B este egal cu produsul efortului electric h_i al tuturor porților de pe traseu:

$$BH = \frac{C_O}{C_{in}} \prod b_i = \prod h_i \quad (1.97)$$

această relație este importantă deoarece pentru un traseu se cunoaște C_{in} , C_O și eforturile de ramnificație b_i deci proiectantul va trebui să dimensioneze efortul electric pentru fiecare poartă h_i astfel încă să realizeze produsul BH .

Întârzierea pe traseu D este egală cu suma întârzierilor porților din traseu și, la fel ca în relația 1.88, are două componente: una, întârzierea de efort a traseului D_F și cealaltă întârzierea datorată capacităților interne parazite ale porților din traseu, P , deci se pot scrie relațiile:

$$D = \sum d_i = D_F + P \quad (1.98)$$

$$D_F = \sum g_i h_i \quad (1.99)$$

$$P = \sum p_i \quad (1.100)$$

Se demonstrează că întârzierea pe traseu are valoarea minimă când fiecare poartă din cele N ale traseului are același efort, notat cu \hat{f} , a cărui valoare se obține cu relația:

$$\hat{f} = g_i h_i = \sqrt[N]{F} \quad (1.101)$$

Din relațiile 1.101 și 1.98 se deduce principalul rezultat al metodei efortului logic, adică relația care exprimă întârzierea minimă, notată cu \hat{D} , ce se poate obține pentru un traseu:

$$\hat{D} = N \cdot F^{\frac{1}{N}} + P \quad (1.102)$$

Pentru un traseu a cărui topologie este dată se poate calcula efortul F și repartizând un efort egal pe fiecare poartă, din relația 1.101, rezultă cât trebuie să fie efortul electric \hat{h}_i pe fiecare poartă din traseu

$$\hat{h}_i = \frac{F^{\frac{1}{N}}}{g_i} \quad (1.103)$$

iar, apoi, cu valoarea lui \hat{h}_i cunoscută, se pot determina dimensiunile tranzistoarelor din fiecare poartă logică din traseu. De fapt, calculul începe cu dimensionarea tranzistoarelor din ultima poartă a traseului, pentru care se cunoaște: încărcarea la ieșire C_O , efortul logic și valoarea \hat{f} , deci rezultă capacitatea de intrare a ultimei porți (care este capacitatea de ieșire a penultimei porți atunci când efortul de ramnificație în acest punct este 1). Apoi, după dimensionarea tranzistoarelor din ultima poartă a traseului se dimensionează, succesiv, și celelalte porți în sensul invers de parcurgere a porților din traseu, adică de la penultima poartă până la poarta de intrare. Relația de dimensionare pentru poarta cu indicele i din traseu este:

$$C_{in_i} = \frac{g_i C_{O_i}}{\hat{f}} \quad (1.104)$$

din care rezultă capacitatea C_{in_i} de intrare în poarta i , care apoi se distribuie potrivit la toate tranzistoarele de pe acea intrare a porții. C_{O_i} a rezultat deja de la dimensionarea (anterioară a) porții următoare din traseu, ($i + 1$).

Exemplul 1.23 Un traseu $A - B$ ca în Figura 1.65-a este compus prin înserierea a trei porți NAND2; capacitatea de intrare a primei porți este C iar încărcarea ultimei porți este tot C . Care este întârzierea minimă pe traseu și care sunt dimensiunile tranzistoarelor acestor porți?




Figura 1.65 Explicativă pentru exemplul 1.23

Soluție. Pentru a determina efortul traseului B trebuie calculate efortul electric H , de ramnificație B și logic G , de-a lungul traseului. Efortul logic este produsul efortului logic al celor trei porți NAND2, $G = g_0 g_1 g_2 = (4/3)(4/3)(4/3) = (4/3)^3 = 2,37$. Efortul de ramnificație B are valoarea 1 deoarece nu există nici o ramnificație pe traseu. Efortul electric al traseului este $H = C/C = 1$, deci $F = GBH = 2,37$. Când efortul pe fiecare

poartă are aceeași valoare egală cu $\hat{f} = \sqrt[3]{F} = 4/3$ întârzierea minimă care se poate obține pe traseu se calculează cu relația 1.102, $\hat{D} = 3 \cdot \sqrt[3]{2 \cdot 37} + 3(2p_{inv}) = 10$ unități de întârziere. Pornind dimensionarea tranzistoarelor de la ultima poartă care are capacitatea pe ieșire C și aplicând relația 1.104 se obține capacitatea de intrare pentru a treia poartă NAND2, $z = (c \cdot 4/3)/(4/3) = C$. Similar rezultă capacitatea de intrare pentru a doua poartă NAND2, $y = (z \cdot 4/3)/(4/3) = z = C$. Rezultă că toate porțile au aceleași dimensiuni pentru tranzistoare, adică porțile sunt identice, ceea ce nu este surprinzător deoarece fiecare poartă are aceeași sarcină și același efort logic, iar pentru obținerea timpului minim toate trebuie să aibă același efort. Făcând dimensionarea pentru $\mu_n/\mu_p = 2$ rezultă o poartă NAND2 cu dimensiunile pentru porțile tranzistoarelor specificate în Figura 1.65-b.

Exemplul 1.24 Pentru traseul $A - B$, Figura 1.65-a de la Exemplul 1.23, să se determine întârzierea minimă și dimensiunile tranzistoarelor când sarcina la ieșire este $8C$.

Soluție. $G = (4/3)^3$, $H = 8C/C = 8$, $B = 1$ deci $F = GBH = (4/3)^3 \cdot 8 = 18,96$ iar întârzierea minimă care se poate obține este $\hat{D} = 3(18,96)^{\frac{1}{3}} + 3(2p_{inv}) = 14$ unități de întârziere. Se observă că deși efortul electric este de 8 ori mai mare decât în Exemplul 1.23 întârzierea minimă a crescut numai cu 40 %. Pentru efort egal pe fiecare poartă $\hat{f} = \sqrt[3]{18,96} = 8/3$ se determină dimensiunile tranzistoarelor pornind cu ultima poartă $z = (8C \cdot 4/3)/(8/3) = 4C$, $y = (z \cdot 4/3)/(8/3) = 2C$, iar ca o verificare se calculează și capacitatea de intrare pentru prima poartă $(y \cdot 4/3)/(8/3) = y/2 = C$. Fiecare poartă are capacitatea de intrare dublă față de capacitatea porții anterioare, deci dimensiunile tranzistoarelor se dublează pe fiecare nivel în sensul de parcurgere a traseului de la A la B , tranzistoare cu lățime de canal mai mare în etaje succesive au capacitate mai mare de a comanda curenți în sarcină.

Exemplul 1.25 Să se dimensioneze tranzistoarele porților de pe traseul $A - B$ din Figura 1.66-a pentru a obține timpul minim de întârziere când efortul electric al traseului este $H = 4,5$.

Soluție. Efortul de ramnificație la ieșirea primei porți este $b_1 = (y + y)/y = 2$ iar la ieșirea celei de-a doua porți este $b_2 = (2+2+2)/2 = 3$ deci $B = 2 \times 3$, $G = (4/3)^3$ iar $H = 4,5$, rezultă $F = GBH = 64$. Întârzierea minimă pe traseu se obține $\hat{D} = 3 \times 64^{\frac{1}{3}} + 3(p_{inv}) = 18$ unități de întârziere. Se calculează un efort egal pe fiecare poartă $\hat{f} = \sqrt[3]{64} = 4$. Rezultă $z = (4,5 \times 4/3)/4 = 1,5$, $y = (b_2 z \times 4/3)/4 = z = 1,5C$ iar pentru prima poartă se poate face o verificare $(b_1 y \times 4/3)/4 = 2/3y = C$, deci se pot dimensiona tranzistoarele pe intrare ale porților NAND2.

Exemplul 1.26 Să se dimensioneze circuitul din Figura 1.66-b pentru a realiza o întârziere minimă. Se consideră că sarcina de ieșire C_O este capacitatea unei porți logice cu lățimea (de poartă) de $20\mu m$ iar capacitatea de intrare corespunde unei porți de lățime $10\mu m$.

Soluție. Presupunând aceeași lungime pentru toate tranzistoarele rezultă că valoarea capacității lor este proporțională cu lățimea porților lor deci se poate exprima valoarea capacității și prin μm . Se calculează pentru traseu: efortul logic $G = 1 \times (5/3) \times (4/3) \times 1 = 20/9$, efortul electric $H = 20/10 = 2$, efortul de ramnificație $B = 1 \times 1 \times 1 = 1$ rezultă $F = GBH = 40/9$, deci efortul egal pe fiecare poartă, pentru întârziere minimă, este $\hat{f} =$




Figura 1.66 Explicativă pentru: a) Exemplul 1.25; b) Exemplul 1.26.

$\sqrt[4]{40/9} = 1,45$. Parcurgând traseul în sens invers, pornind cu ultima poartă, rezultă lățimea totală a porților tranzistoarelor de intrare de pe nivelul respectiv: $z = (20 \times 1)/1,45 = 14 \mu\text{m}$, $y = (14 \times 4/3)/1,45 = 13 \mu\text{m}$ și $x = (13 \times 5/3)/1,45 = 15 \mu\text{m}$; apoi aceste valori de capacitate se distribuie potrivit pentru fiecare poartă de tranzistor din nivelul respectiv. Se observă, că rezultă lățimi mai mari pentru porțile tranzistoarelor din inversoare decât pentru porțile tranzistoarelor din celelalte porți logice ceea ce este normal deoarece inversoarele au o mai bună capabilitate de a comanda sarcini.

Se observă că în dimensionarea tranzistoarelor pentru obținerea întârzierii minime pe traseu, relația 1.102, am neglijat întârzierea P deoarece aceasta este fixă, iar ajustarea dimensiunii porții nu modifică întârzierea parazitică. De fapt, se poate neglija totdeauna întârzierea P când nu se dorește o precizie ridicată în determinarea întârzierii pe traseu sau când se compară două trase care conțin porți logice diferite ori conțin un număr diferit de porți logice.

1.5.6.3 Alegerea numărului optim de niveluri pe un traseu

Când numărul N de niveluri în traseu este dat cu relația 1.101 se calculează valoarea efortului $\hat{f} = F^{\frac{1}{N}}$, egal pe fiecare nivel, care va determina întârzierea minimă pe traseu. Dar pentru un traseu, la care se cunoaște efortul F dar nu și numărul de niveluri, s-ar putea ca numărul dat N să nu fie egal cu cel optim, număr notat cu \hat{N} , care să genereze cea mai mică întârziere. Când numărul de etaje pentru un efort dat pentru traseu este cel optim \hat{N} , atunci cel mai bun efort egal pe etaj, notat cu ρ , se calculează cu relația $\rho = F^{\frac{1}{\hat{N}}}$ și care este soluția următoarei ecuații:

$$p_{inv} - \rho(1 - \ln \rho) = 0 \quad (1.105)$$

Tabelul 1.15 prezintă numărul optim de niveluri \hat{N} într-un traseu pentru obținerea celei mai mici întârzieri pe traseu, când $p_{inv} = 1$.

Pentru un traseu cu N etaje se calculează efortul F , iar din inspecția *Tabelului 1.15* rezultă că întârzierea cea mai mică necesită \hat{N} etaje, deci este necesar a se adăuga sau a se scădea etaje din numărul de etaje N până se ajunge la \hat{N} etaje în traseu. Informația tabelului este corectă numai când se mărește sau se scade numărul de niveluri prin introducerea sau scoaterea de etaje inversor, deoarece se consideră că numai aceste etaje au întârzierea parazitică $p = 1$. Evident, pentru

Tabelul 1.15 Numărul optim de niveluri \hat{N} în funcție de efortul pe traseu F , pentru $p_{in} = 1$

Efortul de traseu F	Numărul optim de etaje \hat{N}	Întârzierea minimă D	Efortul pe etaj f
0		1	
	1		0 ~ 5,8
5,83		6,8	
	2		2,4 ~ 4,7
22,3		11,4	
	3		2,8 ~ 4,4
82,2		16,0	
	4		3,0 ~ 4,2
300		20,7	
	5		3,1 ~ 4,1
1090		25,3	
	6		3,2 ~ 4,0
3920		29,8	
	7		3,3 ~ 3,9
14200		34,4	
	8		3,3 ~ 3,9
51000		39,0	
	9		3,3 ~ 3,9
184000		43,6	
	10		3,4 ~ 3,8
661000		48,2	
	11		3,4 ~ 3,8
2380000		52,8	
	12		3,4 ~ 3,8
8560000		57,4	

a nu se schimba funcția logică calculată pe traseu trebuie introduse sau scoase un număr par de inversoare. Unul sau două niveluri diferență față de valoarea optimă \hat{N} modifică nesemnificativ întârzierea pe traseu, dacă acest traseu este destul de lung, numai la trasee scurte introducerea sau scoaterea a unui etaj sau două poate provoca abateri semnificative față de întârzierea cea mai mică.

Exemplul 1.27 Se consideră trei variante de trasee inversoare compuse din inserierea de respectiv 1,3 și 5 inversoare, fiecare traseu comandă la ieșire o sarcină capacitivă egală cu de 25 de ori capacitatea de intrare. Care dintre aceste variante este optimă și cât este întârzierea cea mai mică?

Soluție. Pentru fiecare din trasee rezultă valori egale de $G = 1$, $B = 1$, și $H = 25$. Întârzierea pe fiecare traseu este dată de ecuația 1.102, $\hat{D} = N \cdot (25)^{\frac{1}{N}} + N \cdot p_{inv}$, cu $N = 1, 3$ și 5 . Pentru $N = 1$ rezultă $\hat{D} = 25$ unități de întârziere; pentru $N = 3$ rezultă $\hat{D} = 11,8$ unități de întârziere iar pentru $N = 5$ rezultă $\hat{D} = 14,5$ unități de întârziere. Varianta cu trei inversoare conține numărul optim de inversoare în consecință realizează întârzierea cea mai mică $D = 11,8$ unități de întârziere, fiecare etaj suportă un efort egal cu $\sqrt[3]{25} = 2,9$, deci fiecare inversor va fi dimensional de 2,9 ori mai mare decât predecesorul inversor. Se poate constata și din *Tabelul 1.15* că pentru $F = 25$, $22,3 < 25 < 82,2$ numărul optim de etaje este $\hat{N} = 3$, adică exact cel calculat prin acest exemplu.

Exemplul 1.28 Un șir de inversoare în tehnologia $0,6\mu$ ($3,3V, \tau = 50ps$) comandă un semnal conectat la un terminal de ieșire al circuitului integrat (pad). Capacitatea terminalului de ieșire este de $40pF$ care este echivalentă cu o capacitate de poartă de $20000\mu m$. Presupunând capacitatea de intrare în șirul de inversoare de $7,2\mu m$ să se dimensioneze șirul de inversoare cel mai rapid.

Soluție. Se calculează $B = 1$, $G = 1$ și $H = 20000/7,2 = 2777$. Din *Tabelul 1.15* rezultă că numărul optim de inversoare este $\hat{N} = 6$, $1090 < 2777 < 3920$. Efortul cel mai bun pe etaj este $\hat{f} = (2777)^{\frac{1}{6}} = 3,75$ deci fiecare inversor are capacitatea de intrare de 3,75 ori mai mare decât a inversorului precedent, iar întârzierea este $\hat{D} = 6 \times 3,75 + 6 \times p_{inv} = 28,5$ unități de întârziere, adică $28,5 \times 50ps = 1,43ns$.

În acest exemplu s-a găsit că cel mai bun raport de multiplicare a dimensiunilor de la un nivel la următorul nivel este de 3,75. Unele referințe indică pentru acest raport de multiplicare valoarea de 2,71, adică constanta e , care este corect numai când întârzierea parazitică p este nulă. Pe măsură ce p crește raportul de multiplicare crește peste valoarea lui e iar numărul de niveluri scade. Dacă efortul pe nivel variază în intervalul de 2 până 8 abaterea întârzierii realizată față de cea mai mică întârziere este 35%, iar dacă efortul pe nivel variază în intervalul de 2,4 până la 6 abaterea este doar de 15%. Pentru $p_{inv} = 1$ cel mai bun efort pe nivel este de 3,59. A intrat în uz ca cel mai bun efort pe nivel să fie considerat 4, pentru că este un număr "rotund" și este ușor de calculat mental numărul de niveluri, această alegere de efort 4 pe nivel duce la o abatere de 1% față de întârzierea cea mai mică pentru $p_{inv} = 1$. Considerând efortul pe nivel 4 numărul \hat{N} de niveluri rezultă prin relația $\log_4 F$ iar întârzierea $FO4$, pe un nivel cu încărcarea 4, este cunoscută ca fiind egală 5τ (vezi Exemplul 1.20), deci întârzierea se calculează simplu cu relația $\hat{D} = 5\log_4 F$. Cuadruplând efortul pe traseu atrage după sine o întârziere egală cu cea a unui inversor care comandă alte patru inversoare identice.

Un caz particular de structură de circuit, dar foarte des utilizat, este așa numita “furcă” ce se compune din două ramuri de inversoare, pe o ramură numărul inversoarelor înseriate fiind impar iar pe cealaltă ramură numărul inversoarelor înseriate fiind par, astfel că la ieșiri se generează valoarea negată respectiv nenegată a semnalului comun aplicat la intrare, Figura 1.67. Pentru circuitul furcă se cunosc cele două capacități de ieșire C_a , C_b , în general egale $C_a = C_b$, de la cele două ramuri, $C_o = C_a + C_b$. De asemenea, se cunoaște capacitatea totală de intrare în furcă, C_{in} , care este sarcina suportată de semnal la intrarea în furcă, pe care va trebui să o repartizăm pe cele două intrări C_{ina} , C_{inb} , $C_{in} = C_{ina} + C_{inb}$, astfel încât întârzierile pe cele două ramuri să fie egale. Se poate defini un efort electric total pentru circuitul furcă $H = C_o/C_{in}$ și, respectiv, câte un efort electric individual pentru fiecare ramură $H_a = C_a/C_{ina}$, $H_b = C_b/C_{inb}$, aceste eforturi electrice individuale, în general, nu sunt egale chiar dacă încărcările la ieșire sunt egale.




Figura 1.67 Structura generală a circuitului furcă :

Pentru proiectarea circuitului furcă se pornește cu determinarea coeficientului de repartizare β a capacității de intrare, C_{in} , între cele două ramuri, $C_{ina} = \beta \cdot C_{inb}$, coeficient care rezultă din egalitatea întârzierilor, ecuația 1.102, pe cele două ramuri. Ramura care suportă un efort electric mai mare, uzual cea cu amplificatoare mai multe, are o capacitate de intrare mai mică $\beta < 0,5$, deci i se repartizează o parte mai mică din curentul semnalului de intrare decât celeilalte ramuri. Evident, că oricare ramură poate fi dimensionată să devină mai rapidă, prin reducerea efortului electric al său ceea ce implică mărirea dimensiunilor tranzistoarelor de la primul etaj, adică mărindu-i curentul repartizat în detrimentul celeilalte ramuri care va deveni mai lentă.

Un circuit furcă particular este referit prin numărul de inversoare conținut în fiecare ramură, în general diferența este de un singur inversor, deci pot fi circuite: 2-1, 3-2, 4-3, 5-4, În funcție de valoarea efortului electric total $H = C_o/C_{in}$ din Tabelul 1.16 se obține recomandarea ce structură de circuit furcă este indicat să se utilizeze (pentru $p_{inv} = 1$).

Exemplul 1.29 Să se proiecteze un circuit furcă 2-1 cu capacitatea de intrare $C_{in} = 10$ iar capacitatea de ieșire, pe fiecare ramură, este $C_a = C_b = 100$. Care este întârzierea introdusă de circuit?

Soluție. Coeficientul β de repartizare a capacității de intrare C_{in} între ramura cu două inversoare, $C_{ina} = \beta \cdot C_{in}$ și ramura cu un singur inversor $C_{inb} = (1 - \beta)C_{in}$, rezultă din egalizarea întârzierilor, ecuația 1.102, pe cele două ramuri.

$$2 \left(\frac{100}{10\beta} \right)^{\frac{1}{2}} + 2p_{inv} = \left(\frac{100}{10(1-\beta)} \right) + p_{inv}$$

Prin rezolvare numerică rezultă $\beta = 0,258$, deci $C_{in_a} = 10\beta = 2,6$ și $C_{in_b} = 10(1 - \beta) = 7,4$. Al doilea inversor din ramura cu două inversoare are capacitatea de intrare, conform ecuației 1.104, egală cu $C_{a2} = 2,6 \times (100/2,6)^{\frac{1}{2}} = 16,1$. Întârzierea în ramură cu un singur inversor, conform ecuației 1.98, este $C_b/C_{in_b} + p_{inv} = 100/7,4 + 1 = 14,5$. Iar întârzierea în ramura cu două inversoare este $C_{a2}/C_{in_a} + C_a/C_{a2} + 2p_{inv} = 16,1/2,6 + 100/16,1 + 2 = 14,5$.

Tabelul 1.16 Circuitul furcă recomandat în funcție de efortul electric total ($p_{inv} = 1$)

H		Circuitul furcă
De la	Până la	
	9,68	2-1
9,68	38,7	3-2
38,7	146	4-3
146	538	5-4
538	1970	6-5
1970	7150	7-6

Exemplul 1.30 Să se proiecteze un circuit furcă pentru comanda de validare/acces a 64 buffere tristate la o magistrală, Figura 1.68-b. Capacitatea de intrare la circuitul furcă este de 12 unități, iar un buffer tristate are dimensiuni de șase ori mai mari decât cele ale structurii de referință de circuit poartă tristate. Structura de referință de circuit




Figura 1.68 Explicativă pentru exemplul 1.30

poartă tristate este prezentată în Figura 1.68-a, acest circuit are aceeași funcționare ca și circuitul din Figura 1.52-c, care este format dintr-un inversor CMOS static având pe ieșire o poartă de transmisie CMOS (dar de data aceasta, tranzistoarele complementare ale porții de transmisie sunt inseriate/include în coloana porții CMOS statică și comandate cu semnalele complementare s și \bar{s}).

Soluție. Sarcina pe ieșire pentru fiecare din semnalele de validare/ENable, EN , \overline{EN} este $64 \times 6 \times 2 = 768$ unități de capacitate. Efortul electric pentru întregul circuit furcă este $H = (768 + 768)/12 = 128$, iar din *Tabelul 1.16* rezultă că structura de 4-3 este cea optimă. Coeficientul de repartizare β a capacității de intrare pe cele două ramuri rezultă din relația

$$4 \left(\frac{768}{12\beta} \right)^{\frac{1}{4}} + 4p_{inv} = 3 \left(\frac{768}{12(1-\beta)} \right)^{\frac{1}{3}} + 3p_{inv}$$

Prin rezolvare numerică se obține $\beta = 0,46$. Capacitatea de intrare pe ramura cu patru inversoare este $12 \times 0,46 = 5,5$ iar pe ramura cu trei inversoare este $12 - 5,5 = 6,5$, în consecința efortul electric pe ramură este respectiv egal cu $768/5,5 = 140$, $768/6,5 = 118$, la fel și efortul pe nivel este $\sqrt[4]{140} = 3,44$, $\sqrt[3]{118} = 4,90$. Pornind cu dimensionarea, de la capacitatea de sarcină de ieșire spre capacitatea de intrare, rezultă capacitățile de intrare în fiecare nivel egale cu 224, 65,19 și 5,5 pentru ramura cu 4 inversoare și 156, 32 și 6,5 pentru ramura cu 3 inversoare. Întârzierea pe fiecare ramură este $4(140)^{\frac{1}{4}} + 4p_{inv} = 4 \times 3,44 + 4 = 17,7$ și $3 \times (118)^{\frac{1}{3}} + 3p_{inv} = 3 \times 4,90 + 3 = 17,7$. Se observă că efortul electric total al circuitului $H = 128$ ($(118 + 140)/2 = 128$) este balansat inegal pe cele două ramuri prin îmbunătățirea întârzierii pe ramura mai lentă în detrimentul celei mai rapide astfel încât fiecare să ajungă la întârzierea de 17,7.

Modul de analiză pentru circuitul furcă se poate extinde și pentru circuite mai complexe cu mai multe ramuri, unde fiecare ramură conține un număr diferit de niveluri, fiecare ramură realizează o funcție logică diferită și unde fiecare ramură comandă sarcină diferită. Totuși această extindere la circuite mai complexe necesită unele artificii ceea ce arată unele deficiențe și limitări ale metodei.

Metoda efortului logic este o procedură de proiectare pentru obținerea celui mai mic timp de întârziere pentru un traseu dintr-o rețea. Această metodă combină într-un singur calcul atât capabilitatea de a comanda sarcini electrice mari cât și realizarea unei funcții logice. Expresiile de calcul în cadrul metodei sunt concentrate în *Tabelul 1.17* iar procedura de calcul parcurge următoarele etape:

1. Se calculează efortul $F = GBH$ pentru traseul din rețeaua de analizat. Efortul logic pe traseu, G , este produsul efortului logic al tuturor porților logice de pe traseu, efortul logic al porților este dat în *Tabelul 1.13*; efortul de ramnificație pe traseu, B , este produsul efortului de ramnificație al tuturor porților de pe traseu; efortul electric pe traseu, H , este raportul dintre capacitatea de sarcină totală a ultimului nivel și a capacității de intrare la primul nivel.
2. Se estimează numărul optim de niveluri \hat{N} , pentru efortul F calculat, care produce cel mai mic timp de întârziere; pentru această estimare se utilizează fie *Tabelul 1.15*, fie relația $\hat{N} \approx \log_4 F$.
3. Se estimează întârzierea minimă, $\hat{D} = \hat{N}F^{\frac{1}{\hat{N}}} + \sum p_i$, folosind pentru întârzierea datorită capacităților interne parazite datele din *Tabelul 1.14*. Procedura se

oprește aici dacă se urmărește doar compararea întârzierilor diferitelor structuri. Pentru o proiectare se parcurg și punctele următoare.

4. Se adaugă sau se elimină niveluri până când numărul de niveluri N atinge valoarea \hat{N} .
5. Se calculează efortul suportat pe fiecare nivel: $\hat{f} = F^{\frac{1}{N}}$.
6. Se dimensionează tranzistoarele din fiecare etaj, succesiv, pornind de la ultimul nivel folosind relația $C_{in} = (g_i/\hat{f}) C_O$ până la primul nivel; valoarea calculată C_{in} a unui etaj i devine capacitatea de ieșire a etajului $i-1$ (eventual modificată prin efortul de ramnificație); indicele etajului în traseu crește începând cu etajul de intrare înspre etajul de ieșire.

Tabelul 1.17 Relațiile utilizate de metoda efortului logic

Denumire	Expresia pe nivel	Expresia pe traseu
Efortul logic	g (Tabelul 1.13)	$G = \prod g_i$
Efortul electric	$h = \frac{C_O}{C_{in}}$	$H = \frac{C_{Otraseu}}{C_{intraseu}}$
Efortul de ramnificație	-	$B = \prod b_i$
Efortul	$f = gh$	$F = GBH = \prod f_i$
Întârzierea de efort	f	$D_F = \sum f_i$ minimizat când $f = F^{\frac{1}{N}}$
Numărul de niveluri	1	N (Tabelul 1.15)
Întârzierea parazitică	p (Tabelul 1.14)	$P = \sum p_i$
Întârzierea totală	$d = f + p$	$D = D_F + P$

Metoda efortului logic poate indica rapid proiectantului care dintre structurile analizate trebuie a fi aleasă și pentru cea aleasă se poate obține o proiectare aproape optimă, iar apoi această structură poate apoi fi îmbunătățită prin simulare cu un program de simulare. De asemenea, această metodă introduce noțiuni cantitative foarte necesare în cooperarea și comunicarea celor care proiectează circuite rapide CMOS.

1.6 REJEȚIA ZGOMOTELOR

Prin semnal de zgomot se înțelege orice semnal electric nedorit care apare în sistem. Zgomotul este tolerat în sistem atât timp cât suprapus peste semnalul logic nu se ajunge la o amplitudine de semnal care să ducă la o funcționare incorectă a sistemului. În sistemele digitale, spre deosebire de cele analogice, zgomotul nu se cumulează când se trece de la un nivel logic (poartă) la următorul nivel logic; această eliminare a zgomotului se datorează funcționării “procustiene” a porților logice, adică o poartă dacă este comandată în limita valorilor de intrare permise va genera la ieșire numai semnale în limita valorilor garantate.

O primă cale prin care porțile pot tolera zgomotul, până la o anumită valoare, se obține, intrinsec, prin fixarea de valori garantate și de valori permise. Amplitudinea

semnalului de zgomot tolerat de către o poartă logică se poate exprima prin parametrii: marginea de zgomot în curent continuu în starea high, M_H , și în starea low, M_L , relația 1.18; imunitatea la perturbații IP^+ , IP^- , relația 1.19-a și factorul de imunitate la perturbații FIP^+ și FIP^- , relația 1.19-b.

Pentru tehnologia TTL valorile tipice pentru tensiunile de ieșire garantate și cele de intrare permise sunt: $V_{OHmin} = 2,4V$, $V_{OLmax} = 0,4V$ și $V_{IHmin} = 2V$, $V_{ILmax} = 0,8V$ deci rezultă:

$$M_H = 2,4V - 2V = 0,4V, M_L = 0,8V - 0,4V = 0,4V.$$

De fapt, zgomotul tolerat de poartă are valori mai mari decât marginile calculate, de $0,4V$, deoarece valorile tipice de ieșire sunt $V_{OH} = 3,4V$, $V_{OL} = 0,25V$. Considerând tensiunea de prag de comutare a porții $V_T = 1,7V$ rezultă

$$IP^- = 3,4V - 1,7V = 1,7V, IP^+ = 1,7V - 0,25V = 1,45V$$

și pentru $\Delta V = 5V$ se pot calcula factorii de imunitate la zgomot

$$FIP^- [\%] = \left(\frac{1,7}{5}\right) \times 100 = 34\%, FIP^+ [\%] = \left(\frac{1,45}{5}\right) \times 100 = 29\%$$

deci, circuitul este mai bine protejat la zgomot în starea H decât în starea L.

Tehnologia CMOS, când comandă tot porți CMOS, are următoarele valori tipice: $V_{OHmin} = V_{DD} - 0,1V$, $V_{OLmax} = V_{SS} + 0,1V$ și $V_{IHmin} = 70\%$ din V_{DD} , $V_{ILmax} = 30\%$ din V_{DD} iar pentru $V_{DD} = 5V$ și $V_T = 2,5V$ rezultă

$$M_H = 4,9V - 3,5V = 1,4V, M_L = 1,5V - 0,1V = 1,4V.$$

$$IP^- = 4,9V - 2,5V = 2,4V, IP^+ = 2,5V - 0,1V = 2,4V$$

$$FIP^- [\%] = \left(\frac{2,4}{5}\right) \times 100 = 48\%, FIP^+ [\%] = \left(\frac{2,4}{5}\right) \times 100 = 48\%$$

În mediile puternic perturbative este recomandată utilizarea porților cu imunitate ridicată la zgomot, la care IP^+ și IP^- au valori absolute destul de mari, pentru că tensiunile de alimentare sunt destul de ridicate, se poate ajunge până la $30V$.

O a doua cale de a tolera zgomotele de către porțile logice constă în dotarea porților cu circuit trigger Schmitt. Pentru porțile TTL circuitul trigger Schmitt se introduce după tranzistorul T1 și va comanda tranzistorul inversor T2, Figura 1.22-c, iar pentru cele CMOS triggerul Schmitt va fi plasat înaintea unui inversor CMOS. Capacitatea de a tolera zgomot, de amplitudine destul de ridicată, rezultă din caracteristica statică de releu cu histerezis a circuitului trigger Schmitt, $V_O = f(V_I)$, Figura 1.69-a. Din caracteristica statică (cadranul I) se observă că pentru sensul crescător al tensiunii de intrare V_I numai când această tensiune atinge pragul superior V_{p+} , ieșirea triggerului va bascula în starea 1; iar la descreșterea tensiunii de intrare bascularea ieșirii din 1 în 0 nu se produce la pragul superior V_{p+} ci la pragul inferior V_{p-} ($V_{p-} < V_{p+}$), valoarea histerezisului fiind $\Delta = V_{p+} - V_{p-}$.

La o poartă logică cu trigger Schmitt tensiunea de intrare, V_I , va fi încă interpretată ca 1 logic până când această tensiune (peste care, eventual, se suprapune semnal de zgomot cu fază opusă) scade sub valoarea V_{IH} până la valoarea V_{p-} . Asemănător,




Figura 1.69 Triggerul Schmitt: a) caracteristica de releu cu histerezis (cadrantul I), variația tensiunii de intrare (cadrantul IV) și variația corespunzătoare a tensiunii de ieșire (cadrantul III); b) simbolul de reprezentare a unui buffer neinversor cu trigger Schmitt.

tensiunea de intrare (eventual cu semnal de zgomot suprapus) va fi încă interpretată ca 0 logic peste V_{IL} până când se ajunge la valoarea V_{p+} . Intervalele tensiunilor de intrare în 1 și 0 logic se suprapun pe intervalul de histerezis Δ . Marginile statice de zgomot pentru o poartă cu trigger Schmitt se calculează cu relațiile: $M_H = V_{OHmin} - V_{p-}$, $M_L = V_{p+} - V_{OLmax}$, care, evident, sunt mai mari decât la o poartă obișnuită.

Porțile trigger Schmitt sunt recomandate în aplicațiile, pentru care imunitatea la zgomot este o cerință principală, cum ar fi receptoarele de magistrală sau pentru recepția unor semnale lent variabile (cazul semnalelor de intrare în sisteme, semnale obținute de la diverse traductoare “care trebuie formate”). În Figura 1.69-a în cadranul IV este reprezentată variația în timp a unui semnal oarecare $v_I = f(t)$ aplicat la intrarea unui buffer neinversor trigger Schmitt iar în cadranul III este desenată variația corespunzătoare a tensiunii la ieșirea din buffer; pragurile de basculare fiind V_{p-} și V_{p+} . (Sugerăm să desenați forma de variație a tensiunii de ieșire $v_O = f(t)$, obținută pentru aceeași tensiune de intrare, dar când bufferul nu este un circuit trigger Schmitt și apoi să comparați, tensiunea obținută cu forma de variație a tensiunii de ieșire deja desenată în cadranul III).

Semnalele de zgomot nu trebuie considerate numai ca surse potențiale de producere a unor funcționări eronate ci și ca posibile cauze de distrugere fizică a porților, mai ales când aceste semnale vin din exterior și sunt aplicate pe intrări. Supratensiunile aplicate pe terminalele de intrare pot duce la străpungerea unor joncțiuni sau, pentru CMOS, la străpungerea stratului de oxid de sub poartă, ori la apariția efec-




Figura 1.70 Terminale (paduri) la un circuit integrat: a) circuite de protecție la un terminal de intrare; b) structură de circuit pentru utilizarea unui pad atât pentru semnale de ieșire cât și semnale de intrare.

tului de zăvorăre (“latch-up”). Aceste supratensiuni pot apare la intrările porților datorită: reflexiilor pe liniile neadaptate, tensiunilor induse, alimentarea sistemului cu mai multe niveluri de tensiune, descărcărilor electrostatice.

Cea mai simplă, și uzuală, cale de a **proteja o poartă** pe terminalele de intrare sau pe pad-uri (la sistemele integrate) constă în conectarea unor diode de descărcare înspre cele două bare de alimentare: V_{SS} (masă), V_{DD}/V_{CC} . Pentru porțile TTL diodele D4 și D5 pe intrări, Figura 1.22-c, limitează supratensiunile negative la valoarea de $-0,7V$ (tensiunea de conducție a diodei) sub potențialul masei. Pentru terminalele de intrare în tehnologia CMOS este utilizată pentru protecție structura de circuit din Figura 1.70-a care pentru tensiuni de intrare peste V_{DD} sau sub V_{SS} , prin diodele D1, D2, produce o limitare în interiorul intervalului $-0,7V < v_I < V_{DD} + 0,7V$. La această structură de protecție prin C se consideră orice capacitate existentă pe intrare, iar rezistența R se realizează prin difuzie sau, mai indicat, din polisiliciu; evident, constanta de timp RC care apare pe intrare poate introduce o limitare a vitezei pentru circuitele de viteză ridicată.

Distrugerea unei porți CMOS prin descărcare electrostatică poate apare nu numai în condiții de utilizare a porții ci și în situația de manipulare/transport. O persoană mergând pe un covor, în condițiile de 80% umiditate relativă, se încarcă electrostatic care, apoi, prin atingerea intrării unei porți logice poate genera o tensiune de ordinul sutelor de volți aplicată pe stratul de oxid de sub poartă (tensiunea de străpungere a stratului de oxid este între $40 \div 100V$). De exemplu, pentru o astfel de atingere, cu următoarele valori $C = 0,3pF$, $I = 100\mu A$, $\Delta t = 1\mu s$, se generează

pe stratul de oxid o tensiune egală cu $V = I \cdot \Delta t / C \approx 330V$; evident, poarta ar fi distrusă fără circuitul de protecție cu diode de descărcare pe intrare. Ca măsuri de precauție la porțile CMOS se recomandă:

1. manipularea/transportul se face numai în pungă, tuburi sau spumă care sunt conductivi;
2. în timpul asamblării sau depanării sistemelor, persoana executantă să fie conectată cu un fir spre pământ.

Efectul de zăvorâre se manifestă prin apariția în interiorul plachetei de siliciu a unui traseu de scurtcircuitare între V_{DD} și masă care, dacă nu este eliminat, poate duce la distrugerea cipului; acest efect este cel mai negativ efect al tehnologiei CMOS. Efectul de zăvorâre are ca explicație formarea unei structuri (parazite) de tiristor. Între zonele difuzate (sursă, dren, contacte metalice) și substrat se formează structuri care, atunci când sunt polarizate corespunzător, au funcționare de tranzistor *nnp* sau *pnnp*. Structurile de tranzistoare complementare parazite *nnp* și *pnnp* împreună pot determina o funcționare de tiristor care, în anumite condiții de funcționare anormală ale porții, poate intra în conducție deci are loc scurtcircuitarea barei V_{DD} spre masă. Tiristorul parazit odată amorsat nu mai poate fi comandat spre blocare – de unde și denumirea de zăvorâre pentru acest efect; eliminarea unei astfel de căi de scurtcircuit, prin blocarea tiristorului, se poate face doar prin deconectarea tensiunii de alimentare. Circuitele logice CMOS sunt fabricate în structuri care previn efectul de zăvorâre [Weste '00],[Kang '97].

Intrarea în zăvorâre poate fi determinată de:

- aplicarea, la pornire, a tensiunii de alimentare V_{DD} cu un front de creștere cu pantă foarte mică (lent variabilă);
- variații mari ale semnalului de intrare peste V_{DD} sau V_{SS} ;
- intrările unui sistem/subsistem sunt comandate de ieșirile unui alt sistem/subsistem iar cele două sisteme au surse de alimentare diferite (semnalele de intrare la sistemul comandat ar putea fi aplicate înainte ca sistemul comandat să fie alimentat la V_{DD});
- curenți de scurgere prin joncțiunile insulei de izolare, particule γ , radiații X sau cosmice.

Padurile circuitelor integrate sunt mari consumatoare de suprafață de siliciu apoi conexiunile de la paduri la pini (terminalele) circuitului integrat ocupă spațiu relativ mare; în plus comanda unui pad necesită un superbuffers, vezi Exemplul 1.28. Cu creșterea complexității circuitelor crește și numărul de pini (de ordinul sutelor) la circuitele integrate deși există permanenta tendință de a ține acest număr cât se poate mic. O variantă practică, în acest sens, este cea prin care un terminal este dedicat (multiplexat) atât pentru semnalele de intrare cât și pentru semnale de ieșire, Figura 1.70-b. Din tabelul de adevăr atașat acestei figuri rezultă că atunci când semnalul de validare ieșire *OE* (Output Enable) este activ data interioară *D* este transmisă la pad, deci padul constituie un terminal de ieșire. Pentru $OE = 0$, ambele tranzistoare T1 și T2 sunt blocate, ieșirea înspre pad, din interiorul circuitului, este în starea de

înalță impedanță HZ , pe pad se poate aplica un semnal din exterior, deci este un terminal de intrare. Evident, aplicarea semnalului din exterior și aplicarea semnalului din interior trebuie să fie operații disjuncte.

Terminalele circuitelor integrate **neutilizate** în sistemul respectiv nu trebuie lăsate flotante pentru că pot să capteze zgomote, mai ales la CMOS unde impedanțele de intrare sunt mai mari, iar circuitul poate manifesta o funcționare hazardată. Problema terminalelor de intrare neutilizate poate fi soluționată în trei modalități:

1. Se leagă împreună cu un alt terminal de intrare conectat la ieșirea unei porți logice (evident că poarta respectivă este încărcată suplimentar pe ieșire);
2. Se leagă la tensiunea de alimentare V_{DD}/V_{CC} (1 logic) printr-o rezistență pentru porțile AND sau NAND;
3. Se leagă la potențialul masei (0 logic) printr-o rezistență pentru porțile OR, NOR.

Valoarea rezistenței, de conectare, la masă sau la alimentare a intrărilor neutilizate, poate fi în intervalul $1 \div 10K\Omega$ pentru porțile CMOS, dar trebuie calculată exact pentru porțile TTL. La porțile TTL, care au curenții de intrare mult mai mari decât la CMOS, este necesar ca valoarea căderilor de tensiune pe rezistența conectată la masă sau V_{CC} să situeze nivelul de tensiune produs pe intrare în plaja tensiunilor garantate $\leq V_{OLmax}$, $\geq V_{OHmin}$. De exemplu, pentru porțile LS-TTL care pe intrare în starea L au un curent de $0,4mA$ rezistența de conectare la masă R_{cm} a n intrări neutilizate se calculează cu relația $n \cdot 0,4mA \cdot R_{cm} \leq V_{OLmax}$; respectiv rezistența de conectare la V_{CC} , R_{ca} , când pe intrare în starea H se absoarbe un curent de $20\mu A$ se calculează cu relația $n \cdot 0,02mA \cdot R_{ca} < V_{CC} - V_{OHmin}$.

Majoritatea sistemelor integrate sunt realizate în tehnologia CMOS, dar în exterior unde, uneori, curenții necesari au valori ridicate se utilizează și circuite în tehnologie TTL, deci adesea apare o comandă de tip TTL pe o intrare a unui circuit CMOS. Valorile garantate pe ieșirile TTL sunt $V_{OLmax} = 0,4V$, $V_{OHmin} = 2V$, iar pentru CMOS valorile permise pe intrare sunt $V_{ILmax} = 0,8V$, $V_{IHmin} = 3,5V$; se observă că nu există compatibilitate pentru nivelul H , tensiunea generată de TTL ar trebui să fie ridicată cu cel puțin $1,5V$. Soluția pentru compatibilizare constă în realizarea inversorului CMOS de pe intrare, după circuitele de protecție, Figura 1.70-a, cu o tensiune de prag V_T situată la mijlocul intervalului între $0,8V$ și $2V$ adică $V_T = 1,4V$. Cunoscând valoarea lui V_T se pot calcula dimensiunile porților W_p și W_n astfel încât deplasarea de nivel de tensiune, de la $3,5V$ la $2V$, să se realizeze în jos, către $2V$ de către inversorul de intrare CMOS.

Se poate defini și o mărime **margină dinamică de zgomot**, aceasta fiind amplitudinea zgomotului mai mare decât M_H , M_L , cu o durată mai mică decât timpul de propagare minim prin poartă, dar care nu provoacă comutarea ieșirii porții. Impulsurile de amplitudine mare, dar de durată mai mică decât timpul de propagare, nu sunt "simțite" la ieșire. Marginea dinamică de zgomot nu este garantată pentru o poartă de către fabricant. Este foarte greu să se garanteze valoarea minimă a timpului de propagare, τ_{pmin} , în catalog pentru o poartă este dată doar valoarea maximă a timpului de propagare, τ_{pmax} .

Pentru eliminarea sau atenuarea zgomotului într-un circuit este necesar a se cunoaște natura și locul sursei de zgomot. Primul pas necesar spre această cunoaștere

este o clasificare a zgomotului după locul unde se află sursa de zgomot; în acest sens trebuie să distingem dacă sursa de zgomot este internă sau externă circuitului și, apoi, pentru această sursă să se identifice natura fenomenului producător de zgomot.

1.6.1 Rejecția zgomotelor externe

Zgomotul extern are ca sursă: instalațiile de electronică de putere, motoarele electrice, motoarele termice, comutațiile în cablurile electrice de forță, supratensiunile pe linia electrică, instalațiile de înaltă frecvență de putere, transmisiunile emițătoarelor RTV și alte surse de radiații electromagnetice și este introdus în sistem prin inducție electromagnetică sau prin conducție pe firele de alimentare de la rețea.

Zgomotul de conducție. Acest zgomot poate intra în sistem prin firele de alimentare de la rețea, se poate elimina sau atenua prin: separare galvanică și/sau filtrare (folosite, în general, împreună).

Separarea galvanică a sistemului de rețeaua de alimentare se face prin transformatorul redresorului de alimentare. Chiar dacă adaptarea nivelurilor de tensiune între rețeaua electrică și sursa de alimentare (redresor stabilizat) nu necesită un transformator, totuși se recomandă introducerea separării printr-un transformator cu raportul de transformare 1 : 1.

Prin filtrare se pot elimina atât frecvențele joase cât și cele ridicate generate de către sursa de alimentare. În acest sens se recomandă conectarea la intrarea pe placa de circuit imprimat, între barele de alimentare V_{CC}/V_{DD} și masă, a unui filtru capacitiv. Cu cât capacitatea conectată pe intrare are valoare mai mare cu atât este mai bine dar, evident, o valoare mare a capacității poate fi limitată de preț și volumul ocupat. Practic, această capacitate conectată la intrarea pe placa de circuit imprimat a sistemului se realizează cu două condensatoare: unul electrolitic, de valori uzuale în gama $50 \div 100\mu F$, pentru filtrarea frecvențelor joase și medii și unul ceramic, de capacitate în gama zecimi de μF , pentru filtrarea frecvențelor înalte. De asemenea, pentru placa de circuit imprimat a sistemului o **legătură bună la pământ**, care să aibă o rezistență cât mai mică chiar și pentru domeniul frecvențelor radio, dar separată de împământarea la rețea, este foarte recomandată.

Zgomotul electromagnetic. Acest tip de zgomot pătrunde în sistem prin inducție electromagnetică deci poate fi anulat sau atenuat prin ecranarea sistemului supus inducției cu ajutorul unui ecran din materiale feroase – cușcă Faraday – și legarea acestui ecran la priza de împământare și printr-un filtru capacitiv și la sursa de alimentare. Pătrunderi de câmp ce pot apărea în sistem prin zonele de întrerupere ale ecranului, fante pentru acces, orificii pentru cablurile cu exteriorul și aceste pătrunderi pot duce în interior la o inducție în sistem.

Dar cel mai pregnant efect al inducției electromagnetice constă în tensiuni de zgomot induse în conexiunile exterioare ecranării care leagă diferite părți ale sistemului cu exteriorul. La transmisia unui semnal pe un singur fir și reîntoarcerea prin traseul de masă, tensiunea obținută la receptor se compune din tensiunea de la emițător plus oricare semnal de zgomot indus pe linia de legătură v_{z1} sau pe linia de masă v_{zm} , Figura 1.71-a. Evident că, pentru o funcționare corectă, marginea de zgomot a receptorului trebuie să fie mai mare decât amplitudinea maximă a zgomotului indus pe linie. Ideal, se recomandă ca legăturile exterioare să se facă prin cablu coaxial iar îmbrăcămintea (ecranarea) acestuia, la ambele capete, să fie legată la pământ și să




Figura 1.71 Zgomote externe: a) exemplificare pentru inducerea semnalelor de zgomot pe o linie de conexiune; b) eliminarea posibilității de inducere a zgomotului de inducție prin utilizarea de cablu ecranat; c) eliminarea zgomotului suprapus peste semnal prin utilizarea modului de transmisie diferențială.

se decupleze la sursă, Figura 1.71-b. Iar când legăturile exterioare sunt realizate prin cablu plat se recomandă ca între două fire, de transmisie pentru semnal, să fie utilizat un fir ca masă și aceste fire de masă să fie legate la carcasă/ecran.

O soluție foarte eficientă în eliminarea zgomotului indus constă în transmisia diferențială a semnalului. Semnalul digital x ce trebuie transmis este convertit la emițător și în complementul său, \bar{x} , iar aceste două semnale complementare, x și \bar{x} , sunt transmise pe două linii torsodate, Figura 1.71-c. Orice zgomot v_{zl} indus pe cele două linii sau pe traseul de masă este un semnal de mod comun, deci semnalele la receptor sunt: $x+v_{zl}$ și $\bar{x}+v_{zl}$. Receptorul diferențial va realiza la ieșire un semnal proporțional cu diferența celor două semnale aplicate la intrare, adică elimină semnalul de mod comun. Prin transmisia diferențială se poate obține la receptor un semnal “curat” chiar cu circuite care nu posedă imunitate ridicată la zgomot; atât emițătorul cât și receptorul sunt alimentate la tensiunea standard de $+5V$.

1.6.2 RejeȚia zgomotelor interne

Zgomotul intern, după cum și denumirea spune, este produs chiar de însuși sistemul respectiv, iar în funcție de natura fenomenului care îl generează pot fi identificate următoarele tipuri: zgomotul de masă, zgomotul datorită neadaptării liniilor, zgomotul indus prin cuplaj electromagnetic și zgomotul datorită curenților de alimentare. În general, zgomotul intern poate cauza mai multe probleme decât cel extern (“răul este în noi!”). Este bine demonstrat că o proiectare și o execuție corectă și îngrijită a sistemului sunt premise sigure pentru evitarea apariției zgomotului intern.

1.6.2.1 Zgomotul de masă.

Prin **masă electronică** într-un circuit se înțelege potențialul de referință pentru toate tensiunile din circuit, fizic masa electronică este materializată printr-un conductor/traseu la care se conectează toate componentele circuitului; evident acest traseu trebuie să fie echipotențial pentru toate componentele. Aplicarea unui semnal sau culegerea unui semnal de prelucrat se face pe un traseu compus din conductorul de semnal (firul cald) cu întoarcere prin conductorul de masă. Conductorul de masă fiind comun pentru toate circuitele de aplicare sau de culegere a semnalelor rezultă că acest conductor este parcurs de toți curenții de întoarcere ai semnalelor. Dacă rezistența conductorului de masă nu este nulă curenții de întoarcere produc căderi de tensiune, iar diferitele puncte ale traseului de masă nu mai sunt echipotențiale, deci componentele circuitului au potențiale de masă diferite. Considerând punctul unde se conectează masa sursei de alimentare la masa circuitului/sistemului alimentat ca punct inițial de masă, în cazul în care traseele de masă pornind din punctul inițial nu au rezistență zero, potențialul de masă al fiecărei componente va fi diferit față de potențialul punctului inițial de masă în funcție de valorile curenților de întoarcere.




Figura 1.72 Zgomot de masă: a) exemplificare pentru o posibilă apariție a semnalului de zgomot de masă datorită unei impedanțe, Z , pe traseul de masă; b) soluție de eliminare a zgomotului de masă prin utilizarea unui plan separat de masă și altul separat de alimentare (pe o placă multistrat).

De exemplu, pentru circuitul din Figura 1.72-a când ieșirea porții1 (TTL) comută din 1 în 0 curentul de la sursă spre masă crește cu valoarea ΔI . Deoarece, între punctul inițial de masă și punctul de conectare la masă al porții 1, traseul de masă prezintă o impedanță Z , se va produce un salt al căderii de tensiune ΔV pe această

impedanță egal cu $\Delta V = \Delta I \cdot Z$. Punctul de masă al porții 3 fiind foarte aproape de cel al porții 1, saltul de tensiune produs ΔV poate comanda poarta 3 să genereze la ieșire un impuls fals care, apoi, este format (adus la nivelul 0) de către poarta 4, deci o funcționare eronată a circuitului.

Remediu pentru zgomotul de masă apare prin realizarea unui traseu de masă echipotențial pentru toate componentele circuitului ceea ce practic constă în:

1. Realizarea unui plan de masă în cazul utilizării unei plăci multistrat, Figura 1.72-b. La o placă multistrat poate fi utilizat în totalitate un strat numai pentru masa sistemului implementat, la fel, un alt strat numai pentru tensiunea de alimentare iar restul straturilor pentru conexiunile necesare (actual, există plăci cu până la 12 straturi metalizate);
2. La folosirea unui suport unistrat să se alocă traseului de masă o suprafață conductivă cât mai mare. Se recomandă ca traseul de masă, cu o lățime cât mai mare, în funcție de suprafață disponibilă pe placă, să înconjoare toate traseele de conexiuni, și acest traseu (/suprafață) de masă să fie la ambele capete legat de masa sursei de alimentare.

1.6.2.2 Zgomotul datorită neadaptării liniilor.

În toate analizele de până acum s-a considerat că transferul semnalului pe traseul de conexiune între poarta care comandă și o poartă comandată se face în timp zero, adică instantaneu, dar în realitate nu este așa chiar dacă viteza de propagare v_p pe traseul de conexiune ar fi egală cu viteza luminii. Un traseu de conexiune, pe o placă de circuit imprimat, este caracterizat de mărimi electrice distribuite pe lungimea x a traseului. Astfel se definesc valorile, pe lungimea infinitesimală dx , pentru inductivitate, Ldx , și pentru capacitate, Cdx , unde L și C sunt valori pe unitatea de lungime. Viteza de propagare pe un astfel de traseu se poate exprima prin relația:

$$v_p = \frac{dx}{dt} = \frac{1}{\sqrt{LC}} [m/s] \quad (1.106)$$

sau în funcție de viteza luminii, c :

$$v_p = \frac{1}{\sqrt{\mu_0 \varepsilon_r \varepsilon_0}} = \frac{c}{\sqrt{\varepsilon_r}} [m/s] \quad (1.107)$$

unde ε_0 și μ_0 sunt respectiv permitivitatea electrică și permeabilitatea magnetică a vidului iar ε_r este permitivitatea electrică relativă (pentru plăcile de sticlotehtolit este în jur de $\varepsilon_r = 4,5$). Rezultă viteza de propagare v_p pentru circuitele imprimate în domeniul $15cm/ns \div 25cm/ns$ respectiv timpi de propagare pe metru în domeniul $7ns/m \div 4ns/m$. Pentru ca semnalul să parcurgă traseul de lungime l între două porți de două ori, de la ieșirea porții de comandă la intrarea porții comandate și reflectat înapoi la ieșirea porții de comandă, este necesar timpul $2T = 2l/v_p$. Pentru cazurile când, Figura 1.15, fronturile de tranziție ale semnalelor logice, τ_{HL} , τ_{LH} , sau timpii de propagare τ_p prin porți, relația 1.20, sunt de același ordin sau mai mici decât $2T$ nu se mai poate utiliza analiza în curent continuu pentru procesul de tranziție al semnalului. Se poate utiliza și analiza în curent continuu dar numai când procesul

de transfer a ajuns în regim static, adică nu mai există variații, ceea ce practic ar corespunde parcurgerii lungimii l cam de cinci ori, $5T$.

Pentru analiza procesului tranzistoriu pe traseu este necesar să se utilizeze teoria liniilor de transmisie. Condiția ca o linie de lungime l , care este parcursă cu viteza v_p , să fie considerată linie lungă, pentru un impuls cu durata τ , este exprimată prin relația $\tau \leq 2l/v_p = 2T$; adică durata semnalului este mai mică decât timpul necesar de parcurgere dus și întors a traseului de conexiune (amintim că un semnal cu cât are variații mai rapide cu atât spectrul său de frecvență, B , este mai larg, ceea ce se poate exprima simplu cu relația $B \cdot T = 1$, unde T este perioada semnalului respectiv). Cu cât viteza porților crește cu atât lungimea de traseu care determină încadrarea în linie lungă se micșorează, de exemplu, pentru două porți cu $\tau_{p1} = 4ns$, $\tau_{p2} = 1ns$ linia lungă se reduce respectiv la lungimile de trasă de $(4ns \times 15cm/ns)/2 \geq 30cm$, $(1ns \times 15cm/ns)/2 \geq 7,5cm$.

Un traseu de transmisie este caracterizat prin **impedanță caracteristică**, Z_0 . Impedanță caracteristică este definită ca raportul dintre tensiunea tranzistorie, v , pe linie și curentul tranzistoriu, i , generat în linie și poate fi calculată prin relația:

$$Z_0 = \frac{v}{i} = \sqrt{\frac{L}{C}} [\Omega] \quad (1.108)$$

Valori uzuale pentru impedanța caracteristică sunt: trasă de circuit pe placă de textolit pentru circuit imprimat $50 \div 150\Omega$, cablu coaxial 50Ω , cablu bifilar torsodat 120Ω , cablu plat $80 \div 120\Omega$.

Pe un traseu de transmisie ori de câte ori pentru impedanța liniei există o discontinuitate apar reflexii ale semnalului, adică o parte din energia semnalului incident este îndreptată înapoi, Figura 1.73-a. Într-un punct al traseului când se trece de la impedanța liniei Z_0 la impedanța Z_r ($Z_0 \neq Z_r$) se definește un **coeficient de reflexie**, k_r , prin relația:

$$k_r = \frac{Z_r - Z_0}{Z_r + Z_0} \quad (1.109)$$

Dacă semnalul incident V ajunge în punctul de reflexie, de coeficient de reflexie k_r , atunci în urma reflexiei se propagă înapoi pe linie un semnal reflectat $v_r = k_r \cdot V$. Imediat după reflexie în punctul de reflexie semnalul rezultat (total), v_t , prin aplicarea principiului superpoziției, este egal cu semnalul incident V plus semnalul reflectat v_r :

$$v_t = V + v_r = (1 + k_r)V \quad (1.110)$$

În punctele de traseu, când tensiunea reflectată se propagă în sens invers, tensiunea rezultantă este egală cu tensiunea care exista în acel punct, în acel moment, plus tensiunea reflectată v_r . Pentru plaja de impedanțe $Z_r \in [0, \infty]$, care pot fi întâlnite într-un punct de reflexie, rezultă, din relația 1.109, pentru coeficientul de reflexie că are valori în intervalul $k_r = [-1, 1]$.

Pentru o linie de transmisie se vor analiza trei cazuri (limită) de reflexie după cum linia se termină pe impedanțele $Z_r = 0$, $Z_r = Z_0$ sau $Z_r = \infty$.

- Linia de transmisie **terminată în scurtcircuit**, $Z_r = 0$. Rezultă $k_r = -1$, $v_r = k_r V = -V$ iar $v_t = V - V = 0$. Imediat după reflexia semnalului incident V , în punctul de terminare pe impedanță Z_r , tensiunea rezultată este zero și în




Figura 1.73 Reflexia semnalului pe liniile de conectare între porți(a): b) reflexia pentru cazul când $Z_r > Z_0$; c) pentru cazul când $Z_r < Z_0$; d) exemplu de forme de semnale la transferul dintre două porți.

continuare devine zero tensiunea pe linie pe măsură ce tensiunea reflectată v_r se propagă înapoi pe linie (semnalul se “stinge”).

- Linia de transmisie **terminată pe impedanță caracteristică**, $Z_r = Z_0$ (linie adaptată). Rezultă $k_r = 0$, $v_r = 0 \cdot V = 0$ iar $v_t = V + 0$. Pentru o linie adaptată nu există componentă reflectată, după timpul T de propagare a semnalului pe linie până la punctul de impedanță Z_r , procesul devine staționar, iar tensiunile se pot calcula după legea lui Ohm.
- Linie de transmisie **terminată în gol**, $Z_r = \infty$. Rezultă $k_r = +1$, $v_r = k_r V = V$, $v_t = V + v_r = 2V$. Deoarece semnalul reflectat are amplitudinea egală cu V tensiunea pe linie devine egală cu $2V$, pe măsură ce tensiunea reflectată se propagă înapoi, începând cu punctul de reflexie (liniile care se termină pe intrările porților CMOS, care au impedanța de intrare foarte mare $R > 10^{12}\Omega$,

pot fi considerate ca linii în gol).

Pentru două cazuri $Z_r > Z_0$ și $Z_r < Z_0$, în Figura 1.73-b și c se reprezintă simplificat modul cum se obține tensiunea totală pe linie, v_t , prin sumarea tensiunii incidente, V (spre poarta receptoare) cu tensiunea reflectată, v_r , de către impedanța de intrare, Z_r , în poarta receptoare.




Figura 1.74 Variația tensiunii pe o linie de transmisie cu puncte de reflexie la ambele capete.

În Figura 1.74 este reprezentată schema echivalentă a unei porți a cărei ieșire, prin intermediul unei linii de transmisie de impedanță Z_0 și lungime l , comandă în punctul terminus intrarea unei alte porți. Poarta de comandă este echivalată cu un generator de tensiune V și o rezistență de ieșire $R_0 = Z_0/3$, iar intrarea porții comandate din punctul terminus este echivalată numai prin rezistența de intrare $R_{in2} = 3Z_0$. La mijlocul liniei de transmisiune, $l/2$, mai este conectată o poartă care are rezistența de intrare $R_{in1} = Z_0$. Se va analiza variația tensiunii v_0 la ieșirea porții de comandă și a tensiunilor v_1 și v_2 la intrările porților comandate, când tensiunea generatorului are un salt de la zero la valoarea V .

La momentul $t = 0$ tensiunea generatorului se aplică pe divizorul rezistiv format din R_0 și Z_0 (semnalul nu a început să se propage pe linie) deci la ieșirea porții de comandă rezultă tensiunea egală cu $v_0 = \left(\frac{V}{Z_0 + Z_0/3}\right) Z_0 = 3/4V = 0,75V$. După timpul $(l/2)/v_p = T/2$ semnalul cu amplitudinea $3/4V$ ajunge la Poarta1 la a cărei intrare se va aplica tensiunea $v_1(T/2) = 3/4V$ deoarece nu există reflexie, intrarea fiind adaptată, $k_r = 0$. După încă un interval $T/2$ semnalul ajunge la intrarea Poartei2 de la capătul terminus unde suferă o reflexie cu un coeficient de reflexie $k_{r2} = (3Z_0 - Z_0)/(3Z_0 + Z_0) = 1/2$. Tensiunea reflectată este $v_r = 1/2 \times 3/4V = 3/8V$, iar tensiunea totală aplicată porții rezultă $v_2(T) = 3/4V + 3/8V = 9/8V = 1,125V$. Unda de tensiune reflectată după intervalul de timp $T/2$ ajunge la Poarta1 la a cărei intrare se aplică tensiunea $v_1(3T/2) = 3/4V + 3/8V = 9/8V = 1,125V$, iar după încă un interval de $T/2$ atinge punctul de reflexie de la ieșirea porții de comandă unde coeficientul de reflexie este $k_r = (Z_0/3 - Z_0)/(Z_0/3 + Z_0) = -1/2$. Tensiunea reflectată în acel punct este $v_r = (-1/2) \times 3/8V = -3/16V$; tensiunea rezultată

$v_0(2T)$ se compune din tensiunea existentă $3/4V$, din tensiunea incidentă $3/8V$ și din tensiunea reflectată, deci $v_0(2T) = (3/4 + 3/8 - 3/16)V = 15/16V = 0,93V$. Urmează a doua parcurgere spre capătul terminus al traseului de către semnalul reflectat $v_r = -3/16V$ când se obțin la Poarta1: $v_1(5T/2) = (9/8 - 3/16)V = 15/16V = 0,93V$ și la Poarta2: $v_2(3T) = (9/8 - 3/16 - 3/32)V = 27/32V = 0,84V$; în punctul terminus $9/8V$ este tensiunea existentă, $-3/16V$ este tensiunea incidentă iar $1/2(-3/16)V = -3/32V$ este tensiunea reflectată. Se începe a doua parcurgere înapoi înspre începutul traseului de către semnalul reflectat $v_r = -3/32V$; se obțin la Poarta1: $v_1(7T/2) = (15/16 - 3/32)V = 27/32V = 0,84V$, la poarta generatoare $v_0(4T) = (15/16 - 3/32 + 3/64)V = 57/64V = 0,89V$. În punctul de început, de la poarta generatoare, se produce acum un semnal reflectat egal cu $v_r = (-1/2) \cdot (-3/32)V = +3/64V$. La următoarea parcurgere înspre capătul terminus se obțin la Poarta1: $v_1(9T/2) = (27/32 + 3/64)V = 57/64V = 0,89V$ și la Poarta2: $v_2(5T) = (27/32 + 3/64 + 3/128)V = 117/128V = 0,91V$ și un semnal reflectat $v_r = 3/128V$. În final, se ajunge în regimul staționar când tensiunea aplicată la capătul linii de transmisiuni $v_2(\infty) = (V/(Z_0/3 + Z_0 + 3Z_0)) \times (Z_0 + 3Z_0) = 0,92V$.

Se observă din diagramele din Figura 1.74 că tensiunile v_1 , v_2 , intrările porților comandate, pot avea valori mai mari decât V . Când la intrarea liniei de transmisiune se aplică un salt de la 1 logic la 0 logic pot apărea la intrarea porților comandate tensiuni (negative) sub nivelul masei. Protecția împotriva acestor supratensiuni la intrarea porților se face prin diode de descărcare ca în Figura 1.22-c și Figura 1.70-a. În plus, în intervalele scurte când diodele de pe intrare conduc realizează o impedanță de intrare la masă de valoare foarte mică, deci un coeficient de reflexie care tinde spre -1 , ceea ce duce la atenuarea regimului tranzistoriu.

Eliminarea reflexiilor pe liniile de transmisie se poate realiza în două modalități. Prima modalitate constă în conectarea la capătul terminus a unui **circuit terminator (Thévenin)** format din rezistențele R_1 și R_2 ca în Figura 1.75-a. (**Teorema Thévenin**: O rețea liniară și activă, cu două borne de ieșire A și B și fără cuplaje inductive cu exteriorul poate fi substituită cu un generator ideal de tensiune V_{Thev} înseriat cu o rezistență R_{Thev} : V_{Thev} este egală cu valoarea tensiunii la bornele rețelei la mers în gol $V_{Thev} = V_{AB_0}$, iar $R_{Thev} = V_{Thev}/I_{AB_{sc}}$. $I_{AB_{sc}}$ este curentul generat de rețea când bornele A și B sunt scurtcircuitate.) Schema echivalentă Thevenin este desenată în Figura 1.75-b. Rezultă pentru tensiunea echivalentă $V_{Thev} = \left(\frac{V_{CC}}{R_1 + R_2}\right) R_2$, iar $I_{sc} = V_{CC}/R_1$ deci $R_{Thev} = V_{Thev}/I_{sc} = (R_1 \cdot R_2)/(R_1 + R_2)$ adică cele două ramuri în paralel. În alegerea valorilor de rezistență ale terminatorului se ține seama de următoarele [Wakerly '00]:

- Valoarea rezistenței R_{Thev} trebuie să fie cât mai aproape de Z_0 ;
- Valoarea tensiunii V_{Thev} trebuie aleasă încât să optimizeze curentul absorbit și generat de poarta care comandă linia de transmisie. Pentru porțile simetrice pe ieșire, care au valori egale pentru curentul absorbit și generat (cazul porților CMOS dar nu și cele CMOS compatibile TTL), se recomandă $V_{Thev} = (V_{OL} + V_{OH})/2$. Pentru porțile asimetrice pe ieșire la care $I_{OL} > I_{OH}$ (porțile TTL și CMOS compatibile TTL), se recomandă $V_{Thev} > (V_{OL} + V_{OH})/2$, prin aceasta se ajută poarta (când ieșirea sa este în H) printr-o generare suplimentară de curent de către terminator pe linia comandată de poartă, dar cu costul creșterii curentului pe care trebuie să-l absoarbă poarta de pe linie în starea L ;




Figura 1.75 Modalități de adaptare a liniilor: a) adaptarea unei linii de magistrală prin conectarea la capăt a unui terminator Thevenin; b) schema echivalentă a terminatorului; c) adaptarea ieșirii unei porți (la linia de magistrală) prin înscrierea unei rezistențe de valoare $Z_0 - R_i$; d,e) variante de adaptare a conexiunilor dintre două porți.

- Când linia de transmisie este o linie de magistrală tip TSL va trebuie ca, atunci când magistrala nu este comandată de către nici un emițător, tensiunea V_{Thev} a terminatorului să fixeze un potențial pe linie care să fie în intervalele de tensiuni de ieșire garantate (și nu în intervalul de tensiuni interzise). Dacă tensiunea fixată pe linia de magistrală este aproape de tensiunea de prag de comutație V_T (Definiția 1.14) a porților receptoare, atunci pot să apară oscilații pe linie sau curenții la intrările porților receptoare să crească cu mult peste valorile normale. (Mai recent, (porțile) buffere de magistrale au deja integrat pe ieșire un circuit activ de menținere – bus holder, Figura 1.46-e – a nivelului pe linia de magistrală pentru intervalele când magistrala este în HZ.)

Valori uzuale pentru rezistențele terminatorului sunt cele standard în plaja 150, 220, 270, 330, 390, 470 Ω . O pereche, aproape standard, pentru aplicații TTL este $R_1 = 220\Omega$, $R_2 = 330\Omega$ pentru care se obține $R_{Thev} = 132\Omega$ și $V_{Thev} = 3V$, iar poarta care comandă linia trebuie să absoarbă în starea L un curent egal cu $(3V/132\Omega) =$

22,7mA și nu trebuie să genereze curent în starea H deoarece tensiunea H este menținută de terminator. Dezavantajul principal al terminatoarelor Thévenin este consumul permanent de putere; uneori se utilizează ca terminator un circuit asimetric în care există numai R_1 iar $R_2 = \infty$.

A doua modalitate de eliminare a reflexiilor constă în inserierea unei rezistențe, în linia de transmisie imediat în apropierea porții care comandă linia, de valoare $R = Z_0 - R_i$, Figura 1.75-c. Pentru generatorul de tensiune al porții, în schema echivalentă, apare o încărcare de $2Z_0$ (adică $R_i + Z_0 - R_i + Z_0 = 2Z_0$). Această modalitate este eficientă pentru porțile la care R_i rezistența de ieșire în stare H și rezistența de ieșire în stare L sunt de valori apropiate (cazul porților CMOS), iar porțile comandate sunt toate grupate spre capătul terminus al liniei de transmisie. Pentru impedanța caracteristică în intervalul $Z_0 = 50 \div 150\Omega$ se recomandă $R_i = 15 \div 40\Omega$.

Pentru porțile TTL(LS) rezistențele de ieșire sunt: în jur de 30Ω în stare L și în jur de 300Ω în stare H , iar cele de intrare în jur de 100Ω pentru $V_{in} \leq 1,5V$ și $10K\Omega$ pentru $V_{in} > 1,5V$. Circuitele CMOS prezintă o impedanță foarte mare pe intrare care pentru o linie de transmisiuni este echivalent cu o terminare în gol. Din dispersia acestor valori se poate constata că este foarte greu a se realiza o adaptare pentru toate conexiunile dintre două porți.

La circuitele actuale (complexe) care funcționează la frecvențe ridicate (CPLD, FPGA, memorii, microprocesoare, vezi capitolul 4) există posibilitatea de a ajusta impedanța de ieșire a unui driver care comandă o linie și la fel impedanța de intrare la un circuit receptor care recepționează semnalul de la o linie. Această ajustare se face electronic, în funcție de valoarea impedanței caracteristice Z_0 , se introduc sau se scot rezistențe fixe încât rezistența echivalentă rezultată să coincidă cu Z_0 . Fizic, introducerea sau scoaterea de rezistențe se realizează prin inserierea cu fiecare rezistență fixă a unui tranzistor care se comandă respectiv în conducție sau în blocare.

Se poate ca și pentru conexiunile dintre porți să se adopte modalitățile de adaptare utilizate pentru liniile de magistrală ca în Figura 1.75-d, 1.75-e, dar de cele mai multe ori se fac conexiuni între porți fără a se face o astfel de adaptare. Pentru astfel de situații de neadaptare a conexiunilor dintre porți se recomandă ca pe durata fronturilor de tranziție ale semnalelor de comandă să se asigure ca linia de conexiune, de lungime l , să fie parcursă de cel puțin 5 ori. Se consideră că după cinci parcurgeri ($5T$) regimul tranzitoriu se stinge; și în acest fel rezultă "crestat" variația de semnal doar în intervalul tranzitoriu, Figura 1.74, nu și pe durata de regim static. Conform acestei recomandări, considerând $v_p = 20cm/ns$ pentru cinci parcurgeri pe durata frontului de cădere τ_{HL} (uzual $\tau_{HL} < \tau_{LH}$), rezultă lungimea maximă $l_{max} \leq (v_p \cdot \tau_{HL})/5$ a conexiunii neadaptate între două porți, dar pentru care se asigură o funcționare corectă. Aplicând această recomandare rezultă următoarele valori maxime pentru trasee: ECL, $\tau_{HL} \approx 2ns$, $l_{max} = 8cm$; TTL-S, $\tau_{HL} \approx 3 \div 4ns$, $l_{max} = 12 \div 16cm$; TTL, $\tau_{HL} = 5 \div 7ns$, $l_{max} = 20 \div 30cm$.

Se estimează că în viitor și în interiorul unui sistem digital, similar ca în telecomunicații, între circuitele integrate chiar și în interiorul circuitelor integrate, interconectarea va fi realizată prin trase pentru semnal optic. Avantajul fizic al semnalului optic față de cel electric este imunitatea la perturbații electromagnetice și eliminarea constantelor de timp datorită încărcării capacitive. Estimările zic că, față de 2002, va fi curentă comunicația optică între cipuri în 5-10 ani, iar cea în interiorul cipului cam în jur de 15 ani.

1.6.2.3 Zgomotul datorat cuplajului electromagnetic (diafonia)

Diafonia (cross-talk), adică inducția semnalului dintr-un traseu în altul vecin pe durata fronturilor, este o consecință a cuplajului inductiv și capacitiv dintre trasee. Evident, cu cât frecvența semnalului printr-un traseu este mai ridicată cu atât tensiunea indusă în traseele vecine poate fi de valoare mai mare.

Definiția 1.19 Nivelul de diafonie, D , este raportul dintre tensiunea (parazită) indusă într-un traseu (perturbat) și tensiunea care o generează (perturbatoare).

$$D = \frac{V_{\text{perturbată}}}{V_{\text{perturbatoare}}}$$

◇

Se consideră, în Figura 1.76, două trasee unul compus din Poarta1 ce comandă, pe o linie cu impedanța caracteristică Z_0 , intrarea Porții2 și al doilea traseu compus din Poarta3 ce comandă Poarta4 pe o linie cu impedanța caracteristică Z_0 ; între cele două trasee există o impedanță de cuplaj Z_c . Cuplajul electromagnetic realizat prin impedanța de cuplaj Z_c apare ca o rezultantă a cuplajelor formate prin capacitățile distribuite C_m și cuplajului prin inductivitățile distribuite L . Pentru analiza cuplajului electromagnetic al celor două trasee se impune ca impedanța de ieșire a porților de comandă Z_{out} să îndeplinească condiția $Z_{out} \ll Z_0$ (poarta este un generator ideal de tensiune). Atunci, cu această condiție, tensiunea indusă V_{I2} în linia 1-2, ce se aplică la Poarta2, de către tensiunea din linia 3-4, V_{O3} , generată la ieșirea porții 3 va fi exprimată prin relația:

$$V_{I2} = \frac{V_{O3}}{1 + Z_c/Z_0} \rightarrow D = \frac{V_{I2}}{V_{O3}} = \frac{1}{1 + Z_c/Z_0} \quad (1.111)$$

Calitativ, relația 1.111, sugerează ce modalități pot duce la atenuarea diafoniei:




Figura 1.76 Explicativă pentru procesul de generare a diafoniei

- Mărirea impedanței de cuplaj Z_c prin îndepărtarea traseelor (distanța uzuală între traseele de circuit imprimat este de $0,2 \div 0,4mm$), sau micșorarea lungimii porțiunilor de paralelism între trasee sau ambele simultan;
- Micșorarea impedanței caracteristice Z_0 prin intercalarea unei trasee de masă între traseele de circuit cuplate, sau utilizarea unui plan de masă;
- Utilizarea unor materiale care prezintă un coeficient de permeabilitate magnetică μ_r care se diminuează odată cu creșterea frecvenței semnalului, deci se reduce cuplajul inductiv (polietilene utilizate pentru realizarea cablurilor plate);
- Micșorarea spectrului de frecvență al semnalelor prin reducerea pantei fronturilor de comutație. Aceasta se poate obține prin conectarea la ieșirea porților a unor condensatoare de ordinul zeci ÷ sute pF . Modalitatea aceasta este referită ca reducerea lui di/dt , care intervine în relația tensiunii induse $V = -L di/dt$. Creșterea frecvenței semnalelor în sistemele digitale (la nivelul anului 2004 s-a ajuns la frecvența de ceas pentru microprocesoare în jur de 3GHz, perioada fiind de 333ps) crează dificultăți în realizarea magistralelor; o magistrală de 64 de biți are 64 de trasee care merg în paralel pe lungimi destul de mari. Pentru astfel de aplicații există circuite de comandă (driver de magistrală) care transmit pe magistrală doar fronturile semnalelor digitale dar cu o pantă $di/dt \approx 1$; teoretic, un front al unui semnal digital (ideal) este $di/dt \rightarrow \pm\infty$.

Structura de driver de magistrală, din Figura 1.77-a, este de fapt un driver CMOS TSL, Figura 1.46-d, a cărei tensiune de ieșire la linia de magistrală, când este în stare HZ , este fixată la nivelul median $V_{DD}/2$ prin divizorul echilibrat format cu valori de impedanță egale cu $2Z_0$. Un semnal digital $x(t)$ și semnalul negat dar întârziat cu $3\tau_p$, $\bar{x}(t - 3\tau_p)$, obținut prin înserierea a trei inversoare, aplicate la intrarea unei porți NAND va genera la ieșire un impuls negativ de lățime $3\tau_p$, dar numai pe fronturile pozitive ale semnalului $x(t)$. Similar, aceleași semnale aplicate la intrarea unei porți NOR va genera la ieșire un impuls pozitiv de lățime $3\tau_p$ dar numai pe fronturile negative ale semnalului $x(t)$, Figura 1.77-b. Pe frontul pozitiv al semnalului de intrare $x(t)$ tranzistorul pMOS intră în conducție iar tensiunea de ieșire v_O crește liniar de la $V_{DD}/2$ la $V_{DD}/2 + V_{\Delta}$ iar când tranzistorul se blochează scade liniar de la $V_{DD}/2 + V_{\Delta}$ la $V_{DD}/2$. Similar, pe frontul negativ al semnalului $x(t)$ va conduce tranzistorul nMOS iar tensiunea de ieșire va avea variația liniară de la $V_{DD}/2$ la $V_{DD}/2 - V_{\Delta}$, iar la blocarea tranzistorului, de la $V_{DD}/2 - V_{\Delta}$ la $V_{DD}/2$. Semnalul $v_O(t)$ cu variații liniare cu panta în jur de unitate, aplicat pe o linie de magistrală, va induce în liniile vecine tensiuni de valoare mult mai mică decât un semnal cu fronturi foarte abrupte. La recepție un circuit trebuie să sesizeze sensul frontului semnalului $x(t)$ și să refacă amplitudinea și durata acestui semnal, adică o deplasare de la $V_{DD}/2$ fie la V_{DD} fie la V_{SS} .

Exemplul 1.31 a) Dacă liniile de transmisiune sunt realizate din conductori de cupru cu $\phi = 1mm$, așezați la o distanță mai mică de $1mm$ unul față de celălalt și la o distanță mai mare de $20mm$ față de orice conductor de masă impedanțele vor avea valorile $Z_0 = 200\Omega$, $Z_c = 80\Omega$ rezultă un nivel de diafonie $D_1 = 0,71$. Acest raport zgomot semnal este inacceptabil întrucât nici un circuit standard nu are o margine de zgomot mai mare decât o treime din valoarea saltului logic de tensiune.




Figura 1.77 Driver de magistrală cu di/dt redus: a) structură circuit; b) explicativă prin diagrame de semnal pentru obținerea pe linia de magistrală a unui semnal numai cu panta egală cu ± 1 .

b) Dacă în exemplul a) se introduce un plan de masă la distanța de $1mm$ de fiecare conductor se obțin valorile $Z_5 0\Omega$, $Z_c = 125\Omega$ iar nivelul de diafonie este $D_2 = 0,28$. Valoarea 0.28 pentru diafonie este destul de mare, se apropie prea mult de valoarea maximă de 30% a marginii de zgomot în curent continuu de la porțile CMOS.

c) Dacă atât linia emițătoare cât și cea receptoare se realizează din cablul torsodat impedanțele au valorile $Z_0 = 80\Omega$, $Z_c = 400\Omega$ și diafonia este $D_3 = 0,16$. Acest raport zgomot/semnal este satisfăcător pentru toate circuitele TTL și TTLS.

1.6.2.4 Zgomotul datorită curenților de alimentare

Curentul absorbit de o poartă de la sursa de alimentare, în timp, nu are o valoare constantă. În oscilograma formei de variație a curentului de alimentare apar evident vârfuri cu amplitudinea destul de mare (spikes, glitches) în momentele de comutație $H - L$ și $L - H$ ale porții, Figura 1.78. Aceste vârfuri de curent din perioadele tranzitorii sunt cauze generatoare de zgomot în două modalități: 1- prin inducție pot produce tensiuni parazite în circuitele vecine; 2- micșorează tensiunea de alimentare a porții cu valoarea căderii de tensiune provocată pe impedanța traseului de alimentare

(mai ales pe componenta inductivă a acestui traseu). La valoarea totală a curentului absorbit de o poartă contribuie trei componente una de regim staționar și două de regim tranzitoriu.

1. Curenții absorbiți în regim staționar (de curent continuu). Valorile curenților printr-o poartă în starea H , I_{CCH} , și în starea L , I_{CCL} , nu sunt egali, deci pe circuitul de alimentare, între cele două stări, poarta provoacă variațiile de curent $\Delta I = I_{CCL} - I_{CCH}$ care prin căderile de tensiune de pe inductivitățile parazite L ale traseului și ale pinilor circuitului micșorează tensiunea de alimentare V_{CC} cu valoarea ΔV :

$$\Delta V = L \cdot \frac{\Delta I}{\Delta T} [V] \quad (1.112)$$

Remediu pentru aceste variații de tensiune este un condensator de descărcare C_d conectat chiar pe terminalele V_{CC}/V_{DD} și masă ale porții, condensator care constituie un “rezervor” de energie și care va livra pentru poartă necesarul de curent ΔI în momentele când tensiunea de alimentare scade. Impunând o anumită cădere de tensiune ΔV , când este necesar un curent suplimentar ΔI într-un interval de timp ΔT , valoarea minimă a condensatorului C_d se determină cu relația:




Figura 1.78 Vârfulurile de curent de alimentare la tranzițiile $H - L$ și $L - H$ produc variații în tensiunea de alimentare

$$C_d = \frac{\Delta I}{\Delta V / \Delta T} [F] \quad (1.113)$$

De exemplu, pentru circuitul TTL-LS 7400 (patru porți NAND) consumul total al celor patru porți când sunt alimentate la $V_{CC} = 5V$ este de $I_{CCL} = 2,4mA$ și $I_{CCH} = 0,8mA$. Dacă presupunem că toate porțile sunt comandate simultan la aceeași frecvență de $1MHz$, pentru ca tensiunea de alimentare a circuitului să nu varieze cu mai mult de 5% ($\Delta V = 5\%V_{CC} = 0,25V$), este necesară o capacitate de descărcare $C_d = (2,4mA - 0,8mA) / (0,25V / 0,5 \cdot 1\mu s) = 3,2nF$.

2. Curenții de încărcare și descărcare a capacităților în momentele de comutație. Acești curenți determină peste 90% din puterea disipată pe o poartă CMOS, dar sunt destul de reduși pentru tehnologia bipolară. Curentul de încărcare a sarcinii, la comutarea $L - H$, și curentul de descărcare a sarcinii, la comutarea $H - L$ sunt egali numai când $W_p = 2W_n$ (pentru $\mu_n = 2\mu_p$). De exemplu, pentru circuitul 74HCT00 (patru porți NAND) curentul de încărcare ΔI_{LH} și curentul de descărcare ΔI_{HL} al circuitului, când porțile sunt comandate simultan pentru un salt logic de 3,6V cu o viteză de creștere de 0,25V/ns și de 0,4V/ns pentru descreștere, se pot determina (cu o aproximație destul de bună pentru aplicațiile practice) cu relația 1.112

$$\Delta I_{LH} = 4 \times 50pF \times 0,25 \cdot 10^9 V/s = 5mA$$

$$\Delta I_{HL} = 4 \times 50pF \times 0,4 \cdot 10^9 V/s = 8mA$$

iar timpii de creștere Δt_{LH} și descreștere Δt_{HL} rezultă

$$\Delta t_{LH} = 3,6V/(0,25V/ns) = 14,4ns$$

$$\Delta t_{HL} = 3,6V/(0,4V/ns) = 9ns$$

3. Curenții de scurtcircuit. Acești curenți care apar pe traseele dintre V_{DD}/V_{CC} și masă în momentele de comutație, atât în tehnologia CMOS cât și bipolară, prin durata lor scurtă pot constitui surse de zgomot.

Variațiile de curent datorită regimului tranzitoriu, punctul 2 și 3, pot ajunge la valori mai mari decât 10mA/ns care pe o inductivitate de 0,1μH (valori tipice pentru traseele de circuit imprimat sunt 0,01 ÷ 0,02μH/cm), conform relației 1.112 vor produce căderi de tensiune $\Delta V = 0,1\mu H \times 10mA/ns = 1V$. Efectul acestor variații de curent este același ca și cel produs de al variațiilor curentului de alimentare cu deosebirea că de data aceasta spectrul de frecvențe este mult mai înalt.

Atenuarea zgomotelor generate de curenții de alimentare se poate realiza prin conectarea pe pinii de alimentare al fiecărui circuit integrat a unui condensator ceramic de ordinul 10 ÷ 100nF (pentru rejecția frecvențelor înalte) și a unui condensator de decuplare cu tantal de 0,33μF (pentru frecvențe joase) la câte un grup de 3–4 circuite integrate. De fapt, în aceeași manieră, dar de valori mai mari, se face decuplarea circuitului de alimentare la intrarea pe placa de circuit imprimat. Totuși, numai decuplarea de la intrarea plăcii de circuit imprimat nu este suficientă deoarece inductivitățile parazite ale traseelor, de la intrare până la circuit, împiedică livrarea rapidă de curent spre circuite și atunci această decuplare locală se repetă și în apropierea circuitului.

Exemplul 1.32 Să se calculeze căderea de tensiune produsă pe o inductivitate $L = 2nH$ (de exemplu inductivitatea firului care conectează zona de pad la pinul circuitului) de către curentul de descărcare al sarcinii capacitive $C_L = 100pF$ de la ieșirea unui buffer CMOS conectat la pad. Se consideră sarcina încărcată la $V_{DD} = 5V$ iar $\tau_{HL} = 5ns$.

Soluție. În Figura 1.79 este trasată variația reală a curentului de descărcare cu linie continuă, iar cu linie întreruptă se estimează o variație liniară. Pentru acest caz relația 1.113 se scrie sub forma

$$I_{dmax} \cdot \frac{t_d}{2} = C_L \cdot V_{DD}$$




Figura 1.79 Explicativă pentru Exemplitul 1.32

și de asemenea, din estimarea de variație liniară pentru curentul i_d , se poate scrie relația de variație a curentului

$$\left(\frac{di_d}{dt_d}\right)_{max} \geq \frac{I_{dmax}}{\tau_{HL}/2} = \frac{2I_{dmax}}{\tau_{HL}}$$

rezultă relația

$$\left(\frac{di_d}{dt_d}\right)_{max} \geq \frac{4C_L V_{DD}}{\tau_{HL}^2}$$

Introducând valorile numerice se obține

$$\begin{aligned} \left(\frac{di_d}{dt_d}\right)_{max} &\geq \frac{4 \times 100 \times 10^{-12} \times 5}{(5 \times 10^{-9})^2} \\ &= 80mA/ns \end{aligned}$$

$$\Delta V = L \left(\frac{di_d}{dt_d}\right)_{max} \geq 160mV$$

Dacă poarta devine mai rapidă de două ori $\tau_{HL} = 2,5ns$ căderea de tensiune se mărește de patru ori $4 \times 160mV = 0,64V$.

PROBLEME

P1.1 Utilizând axiomele și teoremele algebrei Booleene, să se demonstreze analitic următoarele identități și apoi să se deducă tabelul de adevăr al expresiei respective:

- $B + \overline{AC} = (A + B + C)(\overline{A} + B + C)(\overline{A} + B + \overline{C})$;
- $\overline{AD} + \overline{CD} + \overline{AB} = \overline{ACD} + \overline{ABC} + \overline{ACD}$;
- $D(\overline{A} + C + \overline{D})(A + B + \overline{C} + \overline{D}) = (D + \overline{AC} + \overline{AC})(\overline{A} \overline{C} + BD + AC)$.

P1.2 Să se demonstreze următoarele identități și apoi să se deducă tabelul de adevăr al expresiei respective:

- $AB + (A + B)C = AB + (A \oplus B)C$;
- $A \oplus B = B \oplus A = \overline{A \oplus B}$;
- $A \oplus 1 = \overline{A}$ (inversorul comandat realizat cu o poartă XOR); $A \oplus 0 = A$; $A \oplus \overline{A} = 1$; $A \oplus A = 0$;
- $\overline{A \oplus B} = AB + \overline{A} \overline{B}$;
- $A \oplus B = \overline{A \oplus B} = \overline{A \oplus B}$;
- $ABC + \overline{A} \overline{B} + \overline{ABC}D = ABC + \overline{A} \overline{B} + D$;
- $\overline{ABC}(BD + CDE) + \overline{AC} = A(\overline{C} + \overline{BDE})$;
- $\overline{ABC} + \overline{AB} \overline{C} + \overline{A} \overline{B} \overline{C} + \overline{ABC} + \overline{ABC} = BC + \overline{AB} + \overline{B} \overline{C}$.

P1.3 Să dezvolte următoarele expresii (utilizând teoremele lui De Morgan):

- $\overline{\overline{AB}(C + \overline{D})}$;
- $\overline{\overline{AB}(CD + EF)}$;
- $\overline{(A + \overline{B} + C + \overline{D}) + \overline{ABC\overline{D}}}$;

$$d) \overline{\overline{A + B + C + D} (\overline{AB} \overline{CD})};$$

$$e) \overline{AB} (CD + \overline{EF}) (\overline{AB} + \overline{CD})$$


$$f) \overline{\overline{ABC} (\overline{EFG}) + (\overline{HIJ}) (KLM)};$$

$$g) \overline{\overline{A + B\overline{C} + CD} + \overline{B\overline{C}}}$$

$$h) \overline{\overline{A + B} (\overline{C + D}) (\overline{E + F}) (\overline{G + H})}.$$

P1.4 Folosind porțile setului complet *XOR*, *AND* să se implementeze operatorii: NOT, AND, OR, NAND, NOR, XNOR. Se vor utiliza simbolurile ANSI/IEEE.

P1.5 Care porți din Figura următoare (a, b, c, d) nu funcționează corect? Oscilogramele semnalelor de pe intrări și de pe ieșiri sunt prezentate în aceeași figură.



P1.6 Să se implementeze operatorul sumă modulo doi (*XOR*) pentru două variabile numai cu porți *NAND* sau numai cu porți *NOR* cu două intrări.


P1.7 Să se construiască tabelele de adevăr și reprezentările simbolice pentru implementarea operatorului sumă logică de două variabile (*OR2*) considerând toate variantele de activare ale semnalelor de intrare și de ieșire.

P1.8 Să se explice cum se procedează cu intrările neutilizate ale unei porți logice astfel încât acestea să nu ducă la o funcționare incorectă a porții.

P1.9 Pentru porțile TTL, impedanțele de ieșire sunt în jur de 30Ω în starea L și în jur de 300Ω în starea H. Impedanța caracteristică a traseelor de circuit pe placa de sticlătextolit are valori cuprinse între $Z_0 = 50 \div 150 \Omega$. În scopul de a se evita reflexiile pe liniile de conectare între porți, pentru realizarea condiției $Z_0 = Z_r$ (impedanța pe care se realizează reflexia), se mărește artificial impedanța de ieșire a porții care comandă linia prin inserarea, la ieșirea acesteia, a unei rezistențe R. Să se determine valoarea maximă a rezistenței R.

P1.10 Să se comande o diodă electroluminiscentă (LED) cu o poartă 74HC MOS și 74LS TTL. Parametrii de catalog ai acestor porți sunt dați în tabelul de la P1.12. Punctul de funcționare al LED-ului în starea de luminiscentă are coordonatele $I_D = 8mA$, $U_D = 1,6V$.

P1.11 Să se calculeze valorile rezistențelor R_a și R_b ale circuitului din figura (a) astfel ca, atunci când ambele comutatoare sunt deschise, pe intrările A și B să fie asigurate nivelele logice "0" și "1". Care este puterea disipată de aceste rezistențe când comutatoarele sunt deschise și închise? Valorile de catalog ale parametrilor porții sunt date în tabelul de la P1.12.




P1.12 Să se determine dacă o poartă 74HCMOS poate comanda patru porți 74LS TTL și dacă o poartă 74LS TTL poate comanda patru porți 74HC MOS. Valorile tipice de catalog ale parametrilor porților logice sunt date în tabelul următor:

Tip	$V_{IH(min)}$	$V_{IL(max)}$	$V_{OH(min)}$	$V_{OL(max)}$	$I_{IH(max)}$	$I_{IL(max)}$	$I_{OH(max)}$	$I_{OL(max)}$
74HCMOS	3,5 V	1 V	4,9 V	0,1 V	1 μ A	-1 μ A	40 μ A	4 mA
74LS TTL	2 V	0,8 V	2,7 V	0,4 V	20 μ A	-400 μ A	-400 μ A	8 mA

P1.13 Pentru porțile inversor ale circuitului b) (desenat la P1.11) timpii de propagare sunt: $\tau_{LH} = 6ns(min)/10ns(max)$, $\tau_{HL} = 4ns(min)/6ns(max)$, $\tau_r = \tau_f = 1ns$. Presupunând valorile minime pentru timpii de propagare, să se determine timpul total de propagare prin circuit pentru comanda intrării: $0 \rightarrow 1, 1 \rightarrow 0$. Considerând că fiecare inversor are timpul de propagare situat oriunde între valoarea minimă și cea maximă, să se schițeze formele de undă în punctele B, C și D când semnalul pe intrarea A are tranzițiile: $0 \rightarrow 1, 1 \rightarrow 0$.

P1.14 Pentru circuitul din figura de mai jos (a) se consideră, pentru toate porțile, $\tau_{PHL} = \tau_{PLH} = \tau_p$. Să se determine expresiile logice pentru variabilele notate în figură. Discuție. Ținând cont de timpii de propagare, să se descrie prin forme de undă valorile variabilelor logice pe durata regimurilor tranzitorii. Discuție.




P1.15 Pentru circuitele din figura b) (de la P1.14), să se determine formele de undă pentru variabila B când variabila A are o variație sub forma de semnal dreptunghiular de perioadă $T = 10\tau_p$ cu coeficientul de umplere 50%. Se consideră $\tau_p = \tau_{PHL} = \tau_{PLH}$, pentru toate porțile circuitelor. Să se interpreteze formele de undă pentru variabila

B, similar cu interpretarea de la problema 1.13.

P1.16 Pentru comanda porții NAND 74HC00 de la ieșirea unei porți NAND cu colectorul în gol, 74LS01, se utilizează interfațarea din figura (a) de mai jos. Să se calculeze valoarea rezistenței de pull-up R_p astfel încât să se obțină:

- un consum minim de putere pe R_p ;
- un timp de tranziție minim la intrarea porții CMOS;



P1.17 Să se determine caracteristica de transfer $V_0 = f(V_1)$ pentru circuitul din figura b) (de la P1.16) de mai sus realizat cu porți inversoare CMOS, având: $V_T = 2,5V$ (tensiune de prag de comutație), $V_{OHmin} = 4,9V$, $V_{OLmax} = 0,1V$. Să se deseneze formele de undă la ieșire când V_I are o variație triunghiulară cu $V_{Imax} = 4V$.


P1.18 Să se deseneze structura rețelei de porți care realizează următoarea funcție logică:

$$F = (ABC + D)\overline{EF} + GH(\overline{I + J} + K)$$


P1.19 Să se deseneze structura rețelelor care realizează următoarele funcții logice:

- $F = (\overline{AB} + C)[(D + E)F + \overline{G}]$;
- $F = (\overline{AB} + C)\overline{AB} + \overline{BC}$;
- $F = \overline{AB}(\overline{C}D + \overline{C}D) + AB(\overline{C}D + \overline{C}D) + \overline{AB}C D$;
- $F = (\overline{A}B + \overline{AB})(C D + \overline{C}D)$;
- $F = AB(C + DEF) + CE(A + B + F)$.

P1.20 Pentru rețeaua de comutație din figură să se deducă funcția logică F pe care o realizează.




P1.21 Pentru rețelele de comutație din figurile următoare să se deducă funcțiile logice realizate.




P1.22 Structura circuitului de comandă realizat cu contacte pentru aprinderea și stingerea unui bec din oricare din cele trei puncte A, B și C este reprezentată în figura (a) de la P1.23. Implementați același circuit de comandă cu porți logice.


P1.23 Să se determine funcția de comutație F pentru structura de rețea din figura de mai jos (b). Să se simplifice expresia funcției F și să se realizeze o implementare cu porți logice.




P1.24 Circuitului din figura (b) alăturată i se aplică semnalele de intrare A, B, C și D având formele de undă în figura (a). Să se determine formele de undă în punctele x_1, x_2, x_3, x_4 și y . Apoi, pentru acest circuit combinațional să se deducă expresia logică a ieșirii y și, cu ajutorul acesteia, să se deducă forma de undă a semnalului y pentru variația intrărilor.



P1.25 Pentru circuitul logic combinațional din figura (b), la aplicarea formelor de undă la intrare, desenate alăturat în figura (a), se obține forma de undă y la ieșire. Această ieșire y este incorectă datorită unei porți defecte din structura circuitului. (O poartă defectă are ieșirea fie permanent în starea H fie permanent în starea L, indiferent de valoarea logică a intrărilor). Să se localizeze poarta defectă și să se determine defectul acesteia (ieșire permanent H sau permanent L).




P1.26 Pentru circuitul din figura (b) sunt redată alăturat formele de undă pe intrări. Sunt accesibile pentru oscilografieră numai ieșirea și punctul de test PT. Este corectă forma de undă PT? Dacă nu, care este defectul?



P1.27 Pentru circuitele din figurile următoare a), b) și c) să se determine expresia logică realizată pe ieșirea y . Considerând că toate bufferele open collector pe ieșire au $I_{OLmax} = 40mA$, $V_{OLmax} = 0,25V$, $I_{OHmax} = 400\mu A$ să se determine valoarea rezistențelor R dacă funcția y reprezintă o încărcare de 10 intrări 74LS00 (vezi tabelul de la P1.12). Se admite pentru $\Delta V_{CC} = 0,1V_{CC}$ iar $M_H = M_L = 0,4V$.

P1.28 Folosind datele de catalog, date în tabelul de la problema P1.12, pentru poarta 74HC00 (NAND2) să se determine dacă poate comanda pe ieșire următoarele sarcini rezistive:

- 120 Ω conectată la V_{DD} ;
- 270 Ω conectată la V_{DD} și 330 Ω conectată la masă;
- 1K Ω conectată la masă;
- 150 Ω conectată la V_{DD} și 150 Ω conectată la masă;
- 100 Ω conectată la V_{DD} ;
- 75 Ω conectată la V_{DD} și 150 Ω conectată la masă;



g) 75Ω conectată la V_{DD} ;

h) 270Ω conectată la V_{DD} și 150Ω conectată la masă.

P1.29 Pentru poarta 74HC00, utilizând datele din tabelul de la problema P1.12, să se estimeze rezistența de ieșire în stare H și în stare L.


P1.30 Pentru decizia “pentru ieșirea unei porți cu colectorul în gol sau cu drenul în gol se alege o rezistență de valoare mai mare sau mai mica” aduceți argumente pro și contra.

P1.31 Un buffer cu drenul în gol, $V_{OLmax} = 0,37V$, $I_{OLmax} = 12mA$, comandă un LED de semnalizare pentru care se fixează punctul de funcționare $V_{LED} = 1,6V$, $I_{LED} = 10mA$. Să se determine valoarea rezistenței înseriate cu LED-ul când $V_{DD} = 5V$.

P1.32 Care rezistor disipă mai multă putere cel care conectează o intrare neutilizată la V_{CC} a unei porți NAND TTL-LS sau cel care conectează o intrare neutilizată la masă a unei porți NOR TTL-LS? (Utilizați datele din tabelul de la problema P1.12)

P1.33 Ce se întâmplă dacă se încearcă să se comande, direct fără rezistență adițională, un releu alimentat la $+12V$ printr-o poartă normală TTL?

P1.34 Circuitul din figura (a) utilizează porți 74LS01 cu colectorul în gol pentru care datele de catalog corespund cu cele din tabelul de la P1.12 de la seria LS cu diferența că I_{OHmax} este $100\mu A$.



a) Să se deducă analitic și să se verifice prin metoda tabelului de adevăr expresia funcției F.

b) Considerând $M_H = 0,7$ care este valoarea maximă admisă pentru R_1 ?

c) Dacă semnalul F comandă două inversoare 74S04 (datele corespund seriei S din Tabelul 1.9) să se determine valoarea maximă și minimă pentru R_2 când $M_H = 0,7V, M_L = 0V$.

P1.35 La o linie de magistrală sunt conectate n module. Fiecare modul este compus dintr-o poartă receptoare 74LS04 (parametrii acestui inversor sunt în Tabelul 1.9 la seria LS) și un buffer, TSL 74LS125, emițător pe magistrală. Bufferul TSL în starea HZ absoarbe sau generează un curent $\pm 20\mu A$ iar în starea normală cu ieșirea L absoarbe un curent $I_{OLmax} = 24mA$ și cu ieșirea în H generează un curent $I_{OHmax} = 2,6mA$. Câte module se pot conecta la magistrală?

P1.36 Se descoperă o deficiență la circuitul din figura (b) de la P1.34. Proiectantul remediază această deficiență prin introducerea diodelor D1 și D2 pe traseele desenate punctat. Descrieți modificarea logică și a marginii de zgomot, prin această introducere, asupra circuitului. Toate porțile sunt 74LS00 (NAND2).

P1.37 Să se deseneze structura circuitelor CMOS care realizează funcțiile $F_1 = A + BC, F_2 = A(B + C)$.

P1.38 Să se deseneze structura circuitului CMOS care implementează funcția

$$F = \overline{(A_1 + A_2 + A_3)(B_1 + B_2)C}.$$

P1.39 Pentru funcția logică $F = \overline{A + B + CD}$:

a) Să se deseneze structura de circuit CMOS;

b) Să se deducă drumul eulerian și apoi să se deseneze layoutul simplificat.

P1.40 Pentru circuitul de coincidență:

a) Să se deseneze structura de circuit CMOS;


b) Să se deducă drumul eulerian și apoi să se deseneze layoutul simplificat.

P1.41 Se consideră circuitele din figura (a) și (b) care au un efort electric $H=6$.

a) Care este efortul total pentru fiecare circuit?

b) Care dintre ele este mai rapid?

c) Să se calculeze dimensiunile x și y de poartă astfel încât pentru circuitul respectiv să se obțină întârzierea cea mai mică.



P1.42 Un traseu logic este proiectat pe trei etaje; pe fiecare dintre ele este repartizat un efort $F_1 = 10, F_2 = 9, F_3 = 7$.

a) Poate fi această proiectare optimizată? Dacă da în ce mod?

b) La prezenta proiectare ce îmbunătățiri se pot aduce?

P1.43 Se consideră un traseu logic pe opt niveluri/etaje, pe fiecare nivel efortul electric este egal cu $h_i = 3$. Cea mai complexă poartă care poate fi într-un nivel, din

acest traseu, este NAND4. Să se estimeze care este intervalul de timp cel mai mic după care semnalul logic, aplicat la intrarea traseului, poate fi modificat.

P1.44 La structura de NAND8 din Figura 2.29-c adăugați, după ultimul inversor, încă două inversoare. Pentru cele trei structuri din Figura 2.29 și cea obținută în acest mod trasați, pe același grafic, dependența, întârzierea D funcție de variația efortului electric H în intervalul $H = 12 \div 200$. Care este concluzia din analiza acestor dependențe?

P1.45 Care dintre porțile CMOS, NAND n , NOR n , pentru același efort electric, este mai rapidă? Argumentați afirmația.

P1.46 O linie de magistrală cu impedanța caracteristică $Z_0 = 100\Omega$ este comandată de ieșirea unui buffer din L ($0, 2V$) în H ($2, 7V$) pe durata $\Delta t = 3ns$. Să se determine valoarea capacității de decuplare C_B conectată între linia de alimentare V_{CC} și masă astfel încât acest salt să nu provoace o variație maximă a tensiunii de alimentare $\Delta V_{CC} > 0, 1V$.

P1.47 Un driver TSL, caracterizat prin $I_{OLmax} = 24mA$, $V_{OLmax} = 0, 4V$ comandă o linie de magistrală cu impedanța caracteristică $Z_0 = 150\Omega$. Receptorii de la linia de magistrală sunt porți de tip trigger Schmitt cu pragurile de comutație $V_{p-} = 0, 9V$, $V_{p+} = 1, 7V$ iar curenții absorbiți atât în starea L cât și în starea H sunt neglijabili. Tensiunea V_{CC} poate varia în limitele $\pm 10\%$.

a) Să se dimensioneze rezistențele pentru terminatorul Thevenin al liniei;

b) Să se calculeze marginile de zgomot garantate M_H și M_L .

P1.48 Pentru o poartă logică TTL trigger Schmitt neinversor cu pragurile de basculare în intervalele $V_{p-} = (0, 6 - 0, 9)V$, $V_{p+} = (1, 7 - 2)V$ să se calculeze marginile de zgomot M_H și M_L .

P1.49 Pentru capătul unei linii de magistrală, cu impedanța caracteristică Z_0 , să se dimensioneze un terminator Thevenin care să nu producă reflexii ale semnalului. Pentru perioadele când linia nu este comandată de nici un driver potențialul liniei să fie stabilit de terminator fie la $V_{OH} = 3, 4V$, fie la $V_{OL} = 0, 25V$ ($V_{CC} = 5V$).

Capitolul 2

CIRCUITE LOGICE COMBINAȚIONALE

Multitudinea funcțiilor logice de n variabile, 2^{2^n} , ar atrage după sine, dacă nu se face o selectare, realizarea a tot atâtea circuite. Selectarea funcțiilor candidat pentru implementare, sub formă de circuit, se face în funcție de eficiența și frecvența în aplicații dar și după realizabilitatea circuitului. De exemplu, după cum s-a văzut în capitolul anterior, chiar și pentru două variabile, $n = 2$, din cele 16 funcții posibile sunt implementate doar porțile uzuale (AND, OR, NAND, NOR și XOR). În această abordare și pentru funcțiile mai complexe, de natură logică sau aritmetică, de mai puține sau de mai multe intrări, doar unele dintre ele au corespondentul fizic, sub formă de circuit; și astfel de circuite sunt, de facto standard și utilizate ca și componente în implementarea altor funcții/sisteme. Prezentarea, sinteza și implementarea unora dintre aceste circuite constituie conținutul acestui capitol de circuite numite combinaționale. Dar de ce combinaționale? Pentru că valoarea funcției, existentă la ieșire doar atât timp cât există anumite valori pentru intrări, depinde exclusiv de combinația valorilor de intrare, altfel spus, de configurația valorilor de intrare.

2.1 CIRCUITUL LOGIC COMBINAȚIONAL

Un sistem este caracterizat prin natura semnalelor de intrare, a celor de ieșire, prin clasele de funcții intrare-ieșire (transfer) și prin natura prelucrărilor ce au loc în structura sa internă. Această caracterizare generală a unui sistem particularizată pentru un **Circuit Logic Combinational**, **CLC**, poate fi exprimată formal prin tripletul:

$$CLC = (X, Y, F) \quad (2.1)$$

în care:

X – reprezintă mulțimea de configurații binare aplicate pe intrare sau mulțimea cuvintelor de intrare $X = \{X_0, X_1, \dots, X_k, \dots, X_{2^n-1}\}$. Fiecare cuvânt de intrare X_k este un element al mulțimii $\{0, 1\}^n$ (vezi Definiția 1.3) și este de forma:

$X_k = x_{n-1}x_{n-2}\dots x_i\dots x_1x_0$, $i = 0, 1, \dots, (n-1)$; x_i este valoarea binară a variabilei (semnalului) aplicată pe intrarea a i -a a circuitului combinațional, Figura 2.1-a. Mulțimea cuvintelor de intrare X este complet definită dacă cuprinde toate configurațiile binare formate cu cele n variabile de intrare, adică 2^n configurații; cardinalul mulțimii este $|X| = 2^n$. De exemplu, pentru un CLC cu patru intrări mulțimea X este complet definită dacă pe intrările x_3, x_2, x_1, x_0 nu este restricționată aplicarea nici uneia din cele 16 combinații posibile de intrare, $\{0000, 0001, \dots, 1110, 1111\}$.

Y – reprezintă mulțimea de configurații binare obținute la ieșire sau mulțimea cuvintelor de ieșire $Y = \{Y_1, Y_2, \dots, Y_l, \dots, Y_q\}$. Y_l este un element al mulțimii $\{0, 1\}^m$ și este de forma $Y_l = y_{m-1}y_{m-2}\dots y_j\dots y_0$, $j = 0, 1, 2, \dots, (m-1)$; y_j este valoarea (semnalul) binară obținută pe ieșirea j a circuitului combinațional. Mulțimea cuvintelor de ieșire Y este, în general, incomplet definită, deoarece la ieșire nu se generează toate cuvintele binare de m biți, adică $q \leq 2^m$. De exemplu, pentru un CLC cu n intrări și 3 ieșiri, mulțimea Y a cuvintelor de ieșire poate să nu fie complet definită deoarece cuvântul de ieșire, $y_2y_1y_0$, nu va lua toate cele 2^3 combinații posibile $\{000, 001, \dots, 1111\}$ atunci când cuvântul de intrare va parcurge toate cele 2^n configurații de intrare.

F – este funcția de transfer (intrare-ieșire) care, pentru un CLC cu n intrări și m ieșiri (Definiția 1.4), definește aplicația $\{0, 1\}^n \rightarrow \{0, 1\}^m$. Funcția de transfer a unui CLC cu n intrări asociază fiecărei configurații binare de intrare $X = \{0, 1\}^n$ un cuvânt Y din mulțimea configurațiilor de ieșire $Y \subseteq \{0, 1\}^m$, adică selectează perechi din submulțimea produsului cartezian $\{0, 1\}^n \times \{0, 1\}^m$. Conform celor enunțate, pentru CLC, o reprezentare sub forma de schemă bloc este cea din Figura 2.1.

Circuitul Logic Combinațional cu o singură ieșire, $m = 1$, realizează aplicația $f: \{0, 1\}^n \rightarrow \{0, 1\}$, lungimea cuvântului generat la ieșire are lungimea de 1 bit (Figura 2.1-b). În general, vom studia circuite logice combinaționale cu o singură ieșire, cele cu ieșiri multiple ($m \neq 1$) pot fi privite ca fiind compuse din m circuite cu o singură ieșire. Numărul de circuite combinaționale distincte, de n intrări și cu o singură ieșire, este egal cu numărul tuturor funcțiilor logice de n variabile, adică 2^{2^n} (vezi secțiunea 1.1.3).

Definirea unui CLC cu n intrări și m ieșiri, ca un set de perechi intrare-ieșire din produsul cartezian $\{0, 1\}^n \times \{0, 1\}^m$, poate fi realizată printr-o funcție de transfer care are o exprimare /definiție simplă sau complexă. Atributul de complex sau de simplu pentru un circuit decurge din modalitatea complexă sau simplă prin care se descrie structurarea sau funcționarea sa.

Exemplul 2.1 Pentru următoarele trei seturi de perechi intrare-ieșire să se exprime funcțiile de transfer

$$\begin{aligned} CLC_1 &= \{(00, 0), (01, 1), (10, 1), (11, 0)\} \\ CLC_2 &= \{(000, 0), (001, 1), (010, 1), (011, 0), \\ &\quad (100, 1), (101, 0), (110, 0), (111, 1)\} \\ CLC_3 &= \{(00, 010), (01, 110), (10, 010), (11, 001)\} \end{aligned}$$


Soluție. Primul circuit CLC_1 , cu 2 intrări, $n = 2$, și o ieșire, $m = 1$, realizează funcția SAU EXCLUSIV de două variabile $y = x_1 \oplus x_0$.

Al doilea circuit CLC₂, cu trei intrări, $n = 3$, și o ieșire, $m = 1$, realizează funcția SAU EXCLUSIV de trei variabile $y = x_2 \oplus x_1 \oplus x_0$.

Al treilea circuit CLC₃, cu două intrări, $n = 2$, și trei ieșiri, $m = 3$ (y_2, y_1, y_0), nu admite o exprimare simplă, printr-o funcție logică elementară, ca cele două anterioare. Pentru aceasta putem să avem următoarea exprimare:

$$\begin{aligned} y_2 &= 1 \text{ numai daca } (x_1 = 0) \text{ SI } (x_0 = 1) \\ y_1 &= 1 \text{ numai daca } (x_1 = 0) \text{ SAU } (x_0 = 0) \\ y_0 &= 1 \text{ numai daca } (x_1 = 1) \text{ SI } (x_0 = 1) \end{aligned}$$

Din acest exemplu putem spune că CLC₁ este un circuit simplu deoarece definiția sa a necesitat o descriere simplă (funcția sumă modulo 2, $x_1 \oplus x_0$). CLC₂ cu toate că are trei intrări poate fi exprimat, la fel, printr-o definiție compactă: suma modulo 2 de trei variabile, care rezultă prin recurență din sumă modulo 2 de două variabile $x_2 \oplus (x_1 \oplus x_0)$. Se poate concluziona că un CLC, chiar cu un număr mare de intrări, rămâne tot un circuit simplu dacă poate fi exprimat, pornind de la un circuit simplu, extins prin recurență pentru un n mare ceea ce în cazul analizat ar fi $x_n \oplus (x_{n-1} \oplus (\dots \oplus (x_2 \oplus (x_1 \oplus x_0)) \dots))$. Cel de-al treilea circuit, CLC₃, la care definiția nu a putut fi compactată nu mai este un circuit simplu ci un circuit complex.



Nr	Intrari						Iesiri									
	x_{n-1}	x_{n-2}	...	x_i	...	x_0	x_1	y_0	y_1	...	y_j	...	y_{m-1}	...	y_{2^n-1}	
0	0	0	...	0	...	0	0	d_{00}	d_{10}	...	d_{j0}	...	$d_{(m-1)0}$...		
1	0	0	...	0	...	0	1	d_{01}	d_{11}	...	d_{j1}	...	$d_{(m-1)1}$...		
2	0	0	...	0	...	1	0	d_{02}	d_{12}	...	d_{j2}	...	$d_{(m-1)2}$...		
...	
2^n-2	1	1	...	1	...	1	0	d_{02^n-2}	d_{12^n-2}	...	d_{j2^n-2}	...	$d_{(m-1)(2^n-2)}$...		
2^n-1	1	1	...	1	...	1	1	d_{02^n-1}	d_{12^n-1}	...	d_{j2^n-1}	...	$d_{(m-1)(2^n-1)}$...		

m functii

Figura 2.1 Simbol de reprezentare pentru CLC cu n intrări: a) cu ieșiri multiple; b) cu o singură ieșire; c) tabel de adevăr pentru un CLC cu ieșiri multiple (m).

Definiția 2.1 Complexitatea unui circuit cu n intrări, notată cu $C(n)$,

este o mărime asociată dimensiunii definiției/descrierii acelu circuit. \diamond

Limitarea asimptotică a creșterii unei funcții f , de către o alta funcție g , poate fi exprimată prin notația O (**citită de ordinul**) în felul următor: $f(n) \in O(g(n))$ [Greenlaw '98].

Definiția 2.2 Funcția f este de ordinul lui g , notat $f(n) \in O(g(n))$, dacă și numai dacă există o constantă $c > 0$ și un $n_0 \in \mathbf{N}$ astfel încât $f(n) \leq c \cdot g(n)$ pentru toate valorile lui $n \geq n_0$. \diamond

De exemplu, pentru funcția polinomială $f = 5 \cdot n^4 + 17 \cdot n - 10$, când n devine foarte mare, este limitată superior de $c \cdot n^4$ deci, se poate spune ca f este de ordinul $O(n^4)$, adică $(5 \cdot n^4 + 17 \cdot n - 10) \in O(n^4)$. Aplicând notația de limitare superioară pentru funcția complexitate $C(n)$, a unui CLC cu n intrări, se poate spune că circuitul este simplu când $C(n) \in O(1)$, adică dimensiunea definiției pentru n de valoare mare este limitată de o constantă $O(1)$. În schimb, nu se mai poate afirma la fel când $C(n) \in O(n)$, dacă n este de ordinul 10^6 când circuitul este greu, dacă nu imposibil, de exprimat, deci circuitul este complex. Evident, pentru implementări, se vor selecta circuite simple și nu circuite complexe care implică efort și costuri foarte ridicate sau chiar depășesc posibilitățile tehnologice.

Observație importantă! În relația 2.1 de definire a circuitului logic combinațional nu este implicat timpul; aceasta înseamnă că la un CLC transferul configurației de intrare X în obținerea celei de ieșire Y se face instantaneu. Acest transfer poate fi doar teoretic instantaneu, pe când la un sistem real timpul de transfer este egal cu timpul de propagare intrare-ieșire prin lanțul de porți ce compun CLC. Neîncluderea timpului nu are nici o consecință în regim static, formalismul algebrei Booleene poate determina corect semnalul de ieșire în funcție de semnalele de intrare. Dar, uneori, în intervalele tranzitorii, când configurația de intrare se modifică, formalismul boolean aplicat pe lanțul porților de la intrare spre ieșire va calcula valori de ieșire care diferă de cele reale obținute la ieșire; valorile de ieșire reale nu mai corespund regimului (static) de aplicare a axiomei de existență a complementului $x \cdot \bar{x} = 0$ și $x + \bar{x} = 1$ ci ar corespunde situației anormale de $x \cdot \bar{x} = 1$ și $x + \bar{x} = 0$! Aceste situații, care pot apărea pe durata regimurilor tranzitorii, sunt referite cu termenul de hazard static și vor fi studiate în secțiunea 2.3.1. Neîncluderea variabilei timp poate fi considerată ca o lacună a formalismului boolean; există încercări de a elabora un formalism logic care să includă și variabila timp.

Al doilea aspect care trebuie notat în relația 2.1 este faptul că nu există o reacție, adică transferul este unidirecțional, de la intrare spre ieșire, mărimile de ieșire nu modifică în nici un fel intrarea în sistem. Clasa de circuite secvențiale, capitolul 3, va include și aceste două aspecte adică: timpul și existența reacției.

2.2 REPREZENTAREA CIRCUITELOR LOGICE COMBINAȚIONALE

Reprezentarea/descrierea unui CLC este un instrument absolut necesar pentru procesele de: proiectare (sinteză), de testare și de documentare. Modalitatea de descriere, prin complexitatea pe care o implică, trebuie aleasă adecvat pentru realizarea

eficientă a acestor procese. Se pot distinge următoarele modalități de reprezentare: tabelul de adevăr, funcția analitică, diagrama de decizie binară, exprimare prin limba naturală.

2.2.1 Tabelul de adevăr

Noțiunea de tabel de adevăr a fost introdusă în secțiunea 1.14 prin Definiția 1.12 iar exemple de tabele de adevăr au fost expuse în Figura 1.1 și 1.2 și Tabelele 1.3 și 1.6. În continuare se vor prezenta aspecte practice în realizarea și utilizarea tabelelor de adevăr. În general, în procesul de sinteză al unui CLC se pornește de la realizarea tabelului de adevăr pe baza cerințelor de funcționare impuse sistemului respectiv. Astfel, se consideră toate configurațiile valorilor variabilelor de intrare (în număr de 2^n), care vor constitui liniile de intrare ale tabelului. Apoi, pentru fiecare configurație de intrare, i ($i = 0, 1, \dots, (2^n - 1)$), se va înscrie în coloana de ieșire y_j a tabelului valoarea corespunzătoare a funcției, adică valoarea coeficientului funcției d_{ji} , Figura 2.1-c. Coeficientul d_{ji} este egal cu valoarea funcției y_j , $j = 0, 1, \dots, (m - 1)$, pentru configurația a i -a a variabilelor de intrare. Tabelul de adevăr din figură corespunde unui CLC cu n intrări și m ieșiri.

Mulțimea cuvintelor de ieșire Y s-a specificat anterior, în general, este o mulțime incompletă deoarece numărul de cuvinte distincte de m biți obținut la ieșire (un cuvânt fiind format din biții de pe cele m coloane ale ieșirii care corespund la o configurație de intrare) este mai mic decât numărul total de cuvinte formate cu m biți, adică 2^m . Fiecare coloană din tabelul de adevăr conține un număr de 2^n valori binare, ceea ce înseamnă că ar putea fi un număr de 2^{2^n} coloane cu valori distincte, deci un număr de 2^{2^n} funcții de n variabile.

Succesiunea configurațiilor de valori binare aplicate pe intrarea unui CLC se consideră că sunt exprimate în cod binar natural, adică chiar numărarea în sistemul de numerație în baza doi. Fiecare bit din cuvântul de cod binar natural are ponderea 2^i unde i este poziția bitului în cuvântul binar, ponderile cresc de la dreapta spre stânga, prima poziție din dreapta are ponderea zero (2^0) ($6|_{10} = 110|_2$; $6 = 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0$). Codul binar natural este un cod aritmetic (adică, poate fi utilizat în operațiile aritmetice).

Definiția 2.3 Distanța Humming între două cuvinte de cod, de aceeași lungime, este dată de numărul biților diferiți care apar între aceleași poziții ale celor două cuvinte de cod. \diamond

Uneori succesiunea configurațiilor de valori binare ale variabilelor de intrare sunt considerate în cod Gray. **Codul Gray** are proprietatea de adiacență, adică distanța Humming (**distanța de cod**) între oricare două cuvinte consecutive este egală cu 1. La trecerea de la un cuvânt la următorul, fie în sens crescător, fie în sens descrescător, se modifică în cuvântul de cod doar un singur bit (000,001,011,010,110,111,101,100). Acest cod nu este aritmetic! Datorită proprietății de adiacență codificarea Gray este utilă în notarea la diagramele Veitch-Karnaugh și în implementarea circuitelor care impun ca în funcționare, la trecerea dintre două cuvinte (stări) consecutive, să se producă cu o singură comutare.

Conversia din cod binar natural în cod Gray se realizează în felul următor, Figura 2.2-a:

1. cel mai semnificativ bit al cuvântului de cod Gray este identic cu cel mai semnificativ bit din cuvântul de cod binar natural;
2. parcurgând cuvântul de cod binar natural, de la stânga la dreapta, prin sumarea fiecărei perechi de biți adiacenți se obține bitul următor (în sensul de la stânga la dreapta) din cuvântul de cod Gray (bitul de transfer rezultat în urma sumării se neglijează).




Figura 2.2 Modalitatea grafică de descriere a conversiei: a) din cod binar natural în cod Gray ; b) din cod Gray în cod binar natural.

Conversia din cod Gray în cod binar natural se realizează în felul următor, Figura 2.2-b:

1. cel mai semnificativ bit din cuvântul de cod binar natural este identic cu cel din cuvântul Gray;
2. parcurgând cuvântul în cod Gray, de la stânga la dreapta, se obține bitul cuvântului binar natural de indice i (bitul cel mai puțin semnificativ având indicele $i = 0$) prin sumarea bitului $(i + 1)$ din cuvântul binar natural cu bitul de indice i din cuvântul Gray (bitul de transfer rezultat în urma sumării se neglijează).

Foarte utilizate sunt codificările zecimal binare, **BCD** (**B**inary **C**oded **D**ecimal), pentru cifrele zecimale (0,1,2...,8,9). Deoarece sunt 10 cifre zecimale de codificat cuvântul binar de cod trebuie să aibă o lungime de patru biți, deci din cele 16 cuvinte binare de patru biți sunt alese doar 10, iar 6 dintre acestea nu sunt utilizate. Se pune întrebarea câte posibilități distincte de codificare (coduri zecimal-binare), BCD, se pot realiza? Numărul grupelor diferite de câte 10 cuvinte de 4 biți, din totalul de 16 cuvinte de 4 biți, care se pot forma se calculează cu formula combinatorilor $C_{16}^{10} = \frac{16!}{10!(16-10)!}$. Apoi, vor fi 10! modalități prin care cele 10 cifre zecimale sunt asignate grupelor de câte 10 cuvinte de 4 biți, deci în total numărul de coduri zecimal codificat binar este $C_{16}^{10} \cdot 10! = 29.059.430.400$.

Evident, din acest număr mare de coduri BCD, se utilizează foarte puține și fiecare dintre acestea are un nume. Varianta de cod prin care cifrele zecimale (0,1,2,3,4,5,6,7,8,9) li se asignează cuvintele binare chiar în ordinea corespunzătoare de la numărarea în binar natural (0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001) este denumită uzual BCD (incorect! când de fapt toate variantele de codificare zecimal-binar sunt coduri BCD). Corect, eventual, ar trebui să fie denumirea acestui cod **NBCD** (**N**atural **B**inary **C**oded **D**ecimal), dar deoarece abreviația de BCD a intrat în exprimarea uzuală, cu regret o vom accepta în continuare. De

asemenea, chiar când se referă la primele zece cuvinte din binar natural se face uneori confuzia spunând coduri BCD (datorită identității cuvintelor).

Un alt cod, zecimal codificat binar, este cel denumit EXCESS3 care se obține din cuvintele de cod BCD la care se adaugă cifra 3 exprimată în binar natural, adică 0011; de exemplu, pentru cifra zecimală 2 codul binar obținut este $0010 + 0011 = 0101$, iar pentru cifra 5 codul este $0101 + 0011 = 1000$.

Avantajele utilizării reprezentării în EXCESS3 sunt:

- într-o locație de memorie se poate face distincția dacă în acea locație nu s-a înscris nimic (ceea ce corespunde stării utilizate 0000), sau s-a înscris cifra 0 (adica $0000 + 0011 = 0011$)
- complementul unei cifre zecimale față de 9 se obține în EXCESS3 prin complementarea bit cu bit a cuvântului de cod ceea ce duce la o simplitate în implementare. De exemplu, complementul lui 7 ($0111 + 0011 = 1010$) față de 9 este 2 (0101) care se obține prin complementarea lui 1010 (=7) față de, 1 adică 0101.

Cu aceste noțiuni sumare despre codurile zecimal-codificat-binar putem să construim tabelele de adevăr pentru 2 circuite combinaționale: un convertor de cod BCD - Gray și un convertor de cod BCD - EXCESS3. Fiecare dintre aceste convertoare este un CLC cu 4 intrări A, B, C, D și cu 4 ieșiri: E_3, E_2, E_1, E_0 pentru convertorul BCD - EXCESS3, Figura 2.3-b și G_3, G_2, G_1, G_0 pentru convertorul BCD - Gray, Figura 2.3-c.

Tabelele de adevăr pentru aceste două convertoare, Figura 2.3-a, au pe intrări numai primele 10 combinații din NBCD, restul de 6 combinații (1010, 1011, 1100, 1101, 1110, 1111) nu se aplică niciodată deoarece nu aparțin codului BCD. În coloanele celor 6 funcții (E_3, E_2, E_1, E_0 și G_3, G_2, G_1, G_0) se înscriu valorile coeficienților obținuți conform regulilor de conversie ale celor două circuite codificatoare. Pentru cele 6 configurații de intrare excluse se consideră valorile coeficienților funcțiilor (ieșirile) ca fiind indiferente (notate prin —), adică se poate asigna fie valoarea 0 fie valoarea 1 deoarece oricum configurațiile respective nu apar niciodată pe intrare.

Valori indiferente pentru coeficienții unei funcții pot fi trecute în tabelul de adevăr în două situații: fie când anumite configurații de valori ale variabilelor de intrare nu se aplică niciodată la intrările CLC, fie când se aplică configurații pe intrări dar utilizarea ieșirilor corespunzătoare nu este semnificativă pentru ansamblul din care face parte circuitul.

Când numărul de variabile de intrare ale unui CLC crește peste 4, tabelul de adevăr se manipulează destul de greu din cauza numărului liniilor componente din tabel care crește exponențial cu numărul variabilelor. Dar, există o modalitate prin care se poate micșora numărul liniilor dintr-un tabel, astfel aducându-l la un instrument mai ușor de manipulat. Pentru circuitul CLC cu tabelul de adevăr din Figura 2.4-a, conform relației 1.12, se poate scrie forma normală disjunctivă a funcției f (sinteză pe bază de 1)

$$f = \bar{A}\bar{B}\bar{C}D + \bar{A}BC\bar{D} + \bar{A}BCD + A\bar{B}\bar{C}\bar{D} + A\bar{B}C\bar{D} + ABC\bar{D} \quad (2.2)$$


Pentru combinația de intrare $A\bar{B}\bar{C}\bar{D}$ când funcția nu este definită s-a considerat pentru coeficientul funcției valoarea 1, deci acest termen canonic a fost introdus în relația 2.2.

	<i>A</i>	<i>B</i>	<i>C</i>	<i>D</i>	E_3	E_2	E_1	E_0	G_3	G_2	G_1	G_0
0	0	0	0	0	0	0	1	1	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	1
2	0	0	1	0	0	1	0	1	0	0	1	1
3	0	0	1	1	0	1	0	1	0	0	1	0
4	0	1	0	0	0	1	1	1	0	1	1	0
5	0	1	0	1	1	0	0	0	0	1	1	1
6	0	1	1	0	1	0	0	1	0	1	0	1
7	0	1	1	1	1	0	1	0	0	1	0	0
8	1	0	0	0	1	0	1	1	1	1	0	0
9	1	0	0	1	1	1	0	0	1	1	0	1

linii nedefinite ale funcțiilor

10	1	0	1	0	—	—	—	—	—	—	—	—
11	1	0	1	1	—	—	—	—	—	—	—	—
12	1	1	0	0	—	—	—	—	—	—	—	—
13	1	1	0	1	—	—	—	—	—	—	—	—
14	1	1	1	0	—	—	—	—	—	—	—	—
15	1	1	1	1	—	—	—	—	—	—	—	—

a)



b)

c)

Figura 2.3 Conversia BCD—Gray și BCD—EXCESS3: a) tabelele de adevăr; b,c) reprezentarea sub formă de schemă bloc a convertoarelor.

Coloana de intrare a variabilei D poate fi eliminată din tabelul de adevăr prin introducerea acestei variabile în expresiile coeficienților funcțiilor. Astfel se exprimă acești coeficienți prin intermediul variabilei D . Această modalitate este referită ca exprimare prin **coeficienții cu variabile reziduu**. În acest caz, D este **variabila reziduu**. Valorile coeficienților cu variabila D reziduu se pot determina prin următorul raționament efectuat pe coloanele D și f din tabelul de adevăr

- la configurația $ABC = 000$ pentru D , fie 1, fie 0, coeficienții funcției au valoarea 0, funcția este independentă de D , deci $f = 0$.
- la configurația $ABC = 001$ pentru D , fie 1, fie 0, coeficienții funcției au valoarea 0, funcția este independentă de D , deci $f = 0$.
- la configurația $ABC = 101$ pentru $D = 0$ și $D = 1$, coeficienții funcției au valorile respectiv 0 și 1, deci $f = D$.

A	B	C	D	f
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	—
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

⇒

A	B	C	f
0	0	0	0
0	0	1	0
0	1	0	D
0	1	1	1
1	0	0	\bar{D}
1	0	1	\bar{D}
1	1	0	0
1	1	1	\bar{D}

⇒

A	B	f
0	0	0
0	1	C+D
1	0	\bar{D}
1	1	$C\bar{D}$

a)
b)
c)

Figura 2.4 Pentru tabelul de adevăr cu 16 configurații de intrare (a), prin introducerea variabilei reziduu D, se obține un tabel cu 8 linii (b) și prin introducerea variabilelor reziduu C,D se obține un tabel cu 4 linii (c).

- la configurația $ABC = 011$ pentru D , fie 1, fie 0, coeficienții funcției au valoarea 1, funcția este independentă de D , deci $f = 1$.
- la configurația $ABC = 100$, pentru $D = 0$ și $D = 1$, coeficienții funcției au valorile respectiv 1 și 0, deci $f = \bar{D}$ (s-a considerat valoarea 1 pentru semnul de indiferent).
- la configurația $ABC = 101$, pentru $D = 0$ și $D = 1$, coeficienții funcției au valorile respectiv 1 și 0, deci $f = \bar{D}$.
- la configurația $ABC = 110$ pentru D fie 0, fie 1, coeficienții funcției au valoarea 0, funcția este independentă de D , deci $f=0$.
- la configurația $ABC = 111$, pentru $D = 0$ și $D = 1$, coeficienții funcției au valorile respectiv 1 și 0, deci $f = \bar{D}$.

Tabelul de adevăr obținut doar cu 3 variabile A, B, C , cu variabila D reziduu introdusă în coeficienții funcției, este reprezentat în Figura 2.4-b. Expresia normal disjunctivă a funcției este:

$$f = (D) \cdot \bar{A}\bar{B}\bar{C} + (1) \cdot \bar{A}\bar{B}C + (\bar{D}) \cdot \bar{A}\bar{B}C + (\bar{D}) \cdot \bar{A}B\bar{C} + (\bar{D}) \cdot \bar{A}BC$$

care devine identică cu cea din relația 2.2 dacă al doilea termen produs $\bar{A}\bar{B}C \cdot 1$ se expandează $\bar{A}\bar{B}C(D+\bar{D}) = \bar{A}\bar{B}CD + \bar{A}\bar{B}C\bar{D}$. Coeficienții reziduu (care conțin variabila reziduu), pentru evidențiere, sunt încadrați în paranteză în exprimarea funcției.

Se poate continua procesul de reducere a numărului de linii de la 8 la 4 prin efectuarea unui raționament similar, cu cel pentru reducerea de la 16 la 8 linii, asupra coloanei variabilei C și a coloanei coeficienților funcției obținându-se tabelul de adevăr din Figura 2.4-c. De data aceasta, coeficienții funcției sunt exprimați în funcție de 2 variabile reziduu C și D .

Expresia disjunctivă a funcției este:

$$f = (C + D) \cdot \bar{A}B + (\bar{D}) \cdot AB \cdot + (C\bar{D}) \cdot AB$$

Dacă în aceasta expresie se introduc în termenii produs de 3 variabile și variabila care lipsește, prin relațiile $1 = C + \bar{C}$, $1 = D + \bar{D}$ se obține forma din relația 2.2.

Exemplul 2.2 Să se descrie sub formă de tabel de adevăr funcționarea unui CLC care pentru oricare cuvânt de 4 biți aplicat pe intrare generează la ieșire numărul binar care exprimă numărul de biți 1 prezenți în cuvântul de intrare (numărul de biți 1 va fi exprimat în binar natural).

INTRARI				IESIRI		
x_3	x_2	x_1	x_0	y_2	y_1	y_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	1	0
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	0
0	1	1	1	0	1	1
1	0	0	0	0	0	1
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	0	1	1	0	1	1
1	1	0	0	0	1	0
1	1	0	1	0	1	1
1	1	1	0	0	1	1
1	1	1	1	1	0	0

Figura 2.5 Tabelul de adevăr pentru exemplul 2.2

Soluție. Cuvintele aplicate pe intrare sunt toate cele 16 configurații de 4 biți iar cuvintele de ieșire pot fi doar numerele 0, 1, 2, 3 și 4 exprimate în binar natural, deci circuitul trebuie să aibă 4 intrări și 3 ieșiri. Tabelul de adevăr este dat în Figura 2.5.

2.2.2 Reprezentarea analitică

Reprezentarea analitică, sub forma unei funcții logice (Definițiile 1.8 și 1.9) este forma de descriere cea mai potrivită pentru un CLC, mai ales dacă această formă se reduce la o expresie compactă atât pentru cazul când numărul de intrari n are valori mici

cât și când are valori foarte mari. Expresia funcției ramâne compactă pentru un CLC chiar și pentru n de valoare ridicată, dacă poate exista o exprimarea recurentă a funcției; ceea ce se reflectă în implementare printr-o structurare iterativă, adică o replicabilitate a unei structuri elementare (celulă).

Pentru CLC care nu realizează funcții uzuale, cu exprimări cunoscute, expresia funcției logice se obține din tabelul de adevăr întâi sub forma canonică normală disjunctivă/conjunctivă, relațiile 1.10, 1.11, sau sub forma normală disjunctivă/conjunctivă, relațiile 1.12 și 1.13 (sinteză pe bază de 1-uri respectiv pe bază de 0-uri) și apoi prin reduceri succesive se poate obține o formă redusă, care nu totdeauna este forma minimă.

Frecvent, forma canonică normală disjunctivă este transpusă într-o exprimare recursivă ceea ce poate duce ca un CLC cu număr mare de intrări să poată fi structurat repetitiv cu un același tip de circuit dar care are un număr de intrări mult mai mic. Modalitatea de exprimare recursivă va fi prezentată în continuare.

Formele canonice normal disjunctive pentru funcțiile de una, două și trei variabile sunt:

$$\begin{aligned} f_i^1 &= d_{i_0} \bar{x}_0 + d_{i_1} x_0; & i &= 0, 1, 2, 3. \\ f_i^2 &= d_{i_0} \bar{x}_1 \bar{x}_0 + d_{i_1} \bar{x}_1 x_0 + d_{i_2} x_1 \bar{x}_0 + d_{i_3} x_1 x_0 = & (2.3) \\ &= (d_{i_0} \bar{x}_0 + d_{i_1} x_0) \bar{x}_1 + (d_{i_2} \bar{x}_0 + d_{i_3} x_0) x_1 = \\ &= f_i^1 \bar{x}_1 + f_i^{1*} x_1; & i &= 0, 1, \dots, 15 \end{aligned}$$

$$\begin{aligned} f_i^3 &= d_{i_0} \bar{x}_2 \bar{x}_1 \bar{x}_0 + d_{i_1} \bar{x}_2 \bar{x}_1 x_0 + d_{i_2} \bar{x}_2 x_1 \bar{x}_0 + d_{i_3} \bar{x}_2 x_1 x_0 + \\ &+ d_{i_4} x_2 \bar{x}_1 \bar{x}_0 + d_{i_5} x_2 \bar{x}_1 x_0 + d_{i_6} x_2 x_1 \bar{x}_0 + d_{i_7} x_2 x_1 x_0 = \\ &= (d_{i_0} \bar{x}_1 \bar{x}_0 + d_{i_1} x_1 x_0 + d_{i_2} x_1 x_0 + d_{i_3} x_1 x_0) \bar{x}_2 + (d_{i_4} \bar{x}_1 \bar{x}_0 + \\ &+ d_{i_5} x_1 x_0 + d_{i_6} x_1 \bar{x}_0 + d_{i_7} x_1 x_0) x_2 = \\ &= f_i^2 \bar{x}_2 + f_i^{2*} x_2; & i &= 0, 1, 2, \dots, 255. \end{aligned} \quad (2.4)$$

iar pentru n variabile se obține:

$$f_i^n = f_i^{n-1} \bar{x}_{n-1} + f_i^{(n-1)*} x_{n-1}, \quad \text{unde } i \in [0, 2^{2^n}] \quad (2.5)$$

Se observă că o funcție de n variabile, f_i^n , se exprimă ca o funcție de o singură variabilă x_{n-1} ai cărei coeficienți sunt 2 funcții reziduu f_i^{n-1} , $f_i^{(n-1)*}$ de celelalte $n-1$ variabile ($x_{n-2}, x_{n-3}, \dots, x_2, x_1, x_0$). La fel, funcția de $n-1$ variabile f_i^{n-1} se exprimă ca o funcție de o singură variabilă x_{n-2} ai cărei coeficienți sunt 2 funcții reziduu de celelalte $n-2$ variabile ș.a.m.d. pâna la funcția de o singură variabilă f_i^1 , care este o sumă de două produse. Toate funcțiile, indiferent de numărul variabilelor, pot fi exprimate ca o funcție de o singură variabilă, celelalte variabile sunt introduse în cei doi coeficienți ca funcții reziduu. Structura de circuit (modulul) care modelează fiecare funcție f_i^k , $k = 1, 2, \dots, n$ este reprezentată în Figura 2.6-a. Pornind de la funcția f_i^n , modelată cu acest modul, la care se introduce succesiv, pentru funcțiile reziduu, același tip de modul pâna la funcția de o singură variabilă se obține un circuit cu structură de arbore binar, numărul nivelurilor de module este egal cu n . Intrările în primul nivel, pe porțile AND, sunt perechi formate din variabilele \bar{x}_0, x_0 și coeficienții funcției d_{ij} care generează produsele: $d_{i_0} \bar{x}_0, d_{i_1} x_0, d_{i_2} \bar{x}_0, d_{i_3} x_0, \dots, d_{i_{2^n-2}} \bar{x}_0, d_{i_{2^n-1}} x_0$. Coeficienții d_{ij} $j = 0, 1, \dots, (2^n - 1)$ sunt valorile din tabelul de adevăr al funcției f_i^n . Deoarece modulele din primul nivel calculează expresii banale de forma $d_{ij} \bar{x}_0 +$

$d_{i(j+1)}x_0$, care pot avea numai valorile: $0, \overline{x_0}, x_0, 1$, aceste module pot fi eliminate și înlocuite cu una din aceste valori, care nu trebuie calculate, deoarece există în sistem. Această analiză poate fi continuată și la nivelurile următoare de module până la nivelul n , iar modulele care calculează expresii banale sunt înlocuite. În general, prin eliminările de module, se obține un circuit de dimensiune mult mai mică decât arborele binar inițial.




Figura 2.6 Modulul pentru implementarea recurentă a unei funcții: a) cu structură AND-OR; b) structură NAND - NAND

O astfel de structură arborescentă este o “platformă” pentru implementarea oricărei funcții de n variabile din cele 2^{2^n} funcții posibile. Particularizarea “platformei” pentru implementarea unei anumite funcții f_i^n se realizează prin aplicarea pe fiecare poartă AND, din primul nivel, a câte unei valori a coeficienților d_{ij} în ordinea în care aceștia sunt în tabelul de adevăr al funcției respective.

Structurarea arborelui, pentru implementarea recurentă a funcției, sub formă de cascadă AND - OR - AND - OR - ... este adecvată pentru o conversie numai cu porți NAND ($d_{i_0}\overline{x} + d_{i_1}x = \overline{\overline{d_{i_0}\overline{x}} \cdot \overline{d_{i_1}x}}$), ca în Figura 2.6-b. Prin faptul că această structură poate fi realizată cu același tip de poartă cu două intrări este recomandată pentru implementările pe arii de porți logice (secțiunea 4.3).

Exemplul 2.3 Pentru celula sumator complet cu tabelul de adevăr 1.6 să se modeleze funcția sumă s_i pe un circuit cu structură de arbore.

Soluție. Pe porțile AND din primul nivel, Figura 2.7, se aplică prima variabilă C_{i-1} , alternând negata $\overline{C_{i-1}}$ și negata C_{i-1} , iar coeficienții funcției s_i se aplică pe intrări în ordinea în care sunt în tabelul 1.6. Toate aceste porți AND calculează valori banale, $0, C_{i-1}, \overline{C_{i-1}}$ care există în sistem, deci porțile AND din primul nivel pot fi eliminate, la fel și porțile OR pot fi eliminate, rezultă că primul nivel poate lipsi. Pe nivelul 2 de module se aplică ieșirile de la primul nivel și alternativ variabila $\overline{B_i}$ și B_i ; pe acest nivel nu se mai pot elimina porți. Pe nivelul 3 se aplică expresiile calculate pe nivelul 2 și alternând variabilele A_i și $\overline{A_i}$. Rezultă o modelare numai pe două niveluri de module. Analizând expresiile calculate după fiecare nivel rezultă pentru celula sumator complet expresia cunoscută a sumă $s_i = A_i \oplus B_i \oplus C_{i-1}$. Această structură arborescentă poate implementa oricare funcție de 3 variabile, particularizarea pentru o anumită funcție se face prin modificarea coeficienților pe intrările din primul nivel (care se citește din tabelul de adevăr al funcției).

De asemenea, forma canonică normală disjunctivă a funcției de n variabile poate fi transcrisă într-o reprezentare de funcție numai de 2 variabile x_1, x_0 , restul de $n - 2$ variabile se introduc în coeficienți sub forma unor funcții reziduu. Astfel, pentru




Figura 2.7 Implementarea funcției suma s_i , și a unei celule sumator complet, pe o structură arborescentă.

funcția f_i^3 , relația 2.4, se obține următoarea formă:

$$f_i^3 = (d_{i_0}\bar{x}_2 + d_{i_4}x_2)\bar{x}_1\bar{x}_0 + (d_{i_1}\bar{x}_2 + d_{i_5}x_2)\bar{x}_1x_0 + (d_{i_2}\bar{x}_2 + d_{i_6}x_2)x_1\bar{x}_0 + (d_{i_3}\bar{x}_2 + d_{i_7}x_2)x_1x_0 \quad (2.6)$$

iar pentru o funcție f_i^n rezultă:

$$f_i^n = f_k^{n-2} \cdot \bar{x}_1\bar{x}_0 + f_l^{n-2} \cdot \bar{x}_1x_0 + f_p^{n-2} \cdot x_1\bar{x}_0 + f_q^{n-2} \cdot x_1x_0$$

iar $i \in [0, 2^{2^n})$ și $k, l, p, q \in [0, 2^{2^{n-2}})$

Pentru un CLC cu 4 intrări A, B, C, D , având tabelul de adevăr din Figura 2.4-a, se poate obține o exprimare ca o funcție de numai 3 variabile A, B, C cu variabila D introdusă în coeficienții funcției, Figura 2.4-b, sau ca o funcție numai cu două variabile A, B , celelalte două variabile, C, D sunt introduse ca variabile reziduu în coeficienții funcției, Figura 2.4-c.

În cazul general, oricare funcție f_i^n poate fi exprimată ca o funcție numai de j variabile $x_{j-1}, x_{j-2}, \dots, x_1, x_0$, restul variabilelor $x_{n-1}, x_{n-2}, \dots, x_{n-1-j}$ (variabile reziduu) fiind incluse în coeficienții funcției.

$$f_i^n = f_k^{n-j} \cdot x_{j-1}x_{j-2}\dots x_1x_0 + \dots + f_q^{n-j} \cdot \bar{x}_{j-1}\bar{x}_{j-2}\dots\bar{x}_1\bar{x}_0$$

iar $i \in [0, 2^{2^n})$, $k, \dots, q \in [0, 2^{2^{(n-j)}})$

În concluzie, o funcție f_i^n poate fi exprimată ca o funcție de $n, n-1, n-2, \dots, 3, 2, 1$ variabile dacă respectiv un număr de $0, 1, 2, \dots, n-3, n-2, n-1$ variabile sunt introduse ca variabile reziduu în expresiile coeficienților.

Exprimarea funcțiilor cu variabile reziduu poate determina implementări mai simple. Intuitiv, dar nu totdeauna, o funcție cu mai puține variabile necesită o implementare mai puțin costisitoare. Acceptând această afirmație, se aduce funcția la un număr cât mai mic de variabile și implementarea va fi mai ieftină dacă și coeficienții de variabile reziduu se reduc la valori banale sau se calculează cu circuite simple.

2.2.3 Diagrama Veitch - Karnaugh

Diagrama Veitch - Karnaugh (**V-K**) este o altă modalitate de a descrie un CLC. Diagrama Veitch - Karnaugh, ca modalitate grafică de descriere, nu este prea uzuală dar, în schimb, utilizarea diagramei V-K pentru minimizarea unui CLC, pornind de la tabelul de adevăr sau de la funcția logică, este un instrument de lucru uzual în proiectare sau analiză. Acest instrument grafic pentru un CLC cu n intrări și o singură ieșire, este o diagramă dreptunghiulară sau pătrată care conține 2^n căsuțe elementare pe care sunt mapate, fie cele 2^n valori ale coeficienților funcției din tabelul de adevăr, fie cei 2^n termeni canonici P_i sau S_i ai funcției (relațiile 1.10 și 1.11). Modul cum se scrie "coordonata" unei căsuțe elementare determină cele 2 variante: diagrama Veitch și diagrama Karnaugh.

Într-o nuanță de tratare didactică, fiecare din cele 2 diagrame sunt prezentate separat, atât pentru exprimarea funcției sub forma canonică normală disjunctivă (termeni produs P), cât și pentru forma canonică normală conjunctivă (termeni suma S), pentru $n = 2, 3, 4, 6$, Figura 2.7.

În varianta Veitch, coordonata unei căsuțe elementare este exprimată prin variabilele funcției și aceste variabile sunt notate pe marginile diagramei, iar în cea căsuța se introduce valoarea lui P_i sau S_i (indicele i este numărul zecimal a cărui reprezentare în binar natural rezultă din codul format de variabilele coordonate ale casuței). În varianta Karnaugh, coordonata unei căsuțe elementare este exprimată prin valorile variabilelor (conform codificării mintermilor sau maxtermilor, 1.1.4) și aceste valori ale variabilelor sunt notate pe marginile diagramei; în cea căsuța se introduce coeficientul d_i din tabelul de adevăr corespunzător pentru configurația valorilor de intrare (care constituie coordonatele căsuței). Ambele variante reprezintă același CLC, la varianta Veitch se ajunge mai ușor pornind de la forma canonică a funcției iar la varianta Karnaugh se ajunge mai ușor de la tabelul de adevăr. De fapt, în practică, notațiile de la varianta Veitch și de la varianta Karnaugh se mixează rezultând diagrama referită ca Veitch - Karnaugh, la care este redundanța de informație, adică sunt prezente atât variabilele cât și valorile variabilelor.

În figurile 2.8-a și 2.8-b pentru $n = 2, n = 3$ sunt reprezentate separat diagramele Veitch și Karnaugh și pentru fiecare dintre ele s-a figurat atât forma canonică normală disjunctivă (P), cât și forma canonică normală conjunctivă (S). Dar, în Figura 2.8-c, pentru $n = 4$, la cele 2 diagrame notarea (variabilele și valorile) este intermixată atât pentru forma canonică normală disjunctivă cât și pentru forma canonică normală conjunctivă (adică, pe marginile diagramelor sunt notate atât variabilele, cât și valorile acestor variabile). Diagramele pentru $n = 5$ se obțin prin alăturarea de două diagrame de $n = 4$ iar pentru $n = 6$ din alăturarea a patru diagrame de $n = 4$ sau două diagrame de $n = 5$. Dar pentru a păstra adiacența la alăturare a două diagrame de $n = 4$ trebuie păstrată numărarea în cod *Gray* adică, 000, 001, 011, 010, 110, 111, 101, 100.

În oricare din diagrame, pentru cele 2^n căsuțe elementare, fiecare variabilă intră




Figura 2.8 Diagramele Veitch și Karnaugh: a,b) forma P și forma S pentru $n = 2$ și $n = 3$; c) diagrama V-K forma S și P pentru $n = 4$; d) diagrama V-K forma P pentru $n = 6$.

negată în coordonatele a $2^n/2$ căsuțe și nenegată în restul de $2^n/2$ căsuțe. Trecerea de la o diagramă pentru forma P la o diagramă pentru forma S se realizează prin substituirea în coordonate a variabilei nenegată cu variabila negată, $x \rightarrow \bar{x}$, iar a celor negate cu nenegate $\bar{x} \rightarrow x$ și în interiorul căsuței se substituie termenii $P_i \rightarrow S_i$. Trecerea de la forma S la cea P este, la fel, o negare a variabilelor coordonate ale casuțelor iar în căsuțe se substituie termenii $S_i \rightarrow P_i$.

În fiecare diagramă V-K două căsuțe vecine sunt adiacente, adică distanța Humming este egală cu 1. Adiacența rezultă în urma faptului că notarea, pe marginea diagramelor, a coordonatelor căsuțelor se face prin numărare în cod Gray. Adiacența există între căsuțele elementare de pe fiecare două linii alăturate sau de pe fiecare două coloane alăturate, adiacența se extinde și între cele două linii extreme sau între cele 2 colane extreme (de exemplu, în Figura 2.8 - c între coloanele 00 cu 01 sau între liniile 00 cu 01). Nu sunt adiacente două căsuțe care sunt situate în diagonală una față de pe alta.

Datorită adiacenței, când se trece de la scrierea coordonatei unei căsuțe elementare la scrierea coordonatei a două căsuțe elementare, adică luate împreună (2^1), din coordonata rezultată va lipsi variabila care își modifică valoarea între cele două căsuțe vecine (deoarece $x + \bar{x} = 1$ și $x \cdot \bar{x} = 0$). De exemplu, în Figura 2.8-c pentru forma P , când se scrie coordonata pentru căsuțele adiacente P_5 și P_7 luate împreună

$$\bar{x}_3 x_2 \bar{x}_1 x_0 + \bar{x}_3 x_2 x_1 x_0 = \bar{x}_3 x_2 x_0 (\bar{x}_1 + x_1) = \bar{x}_3 x_2 x_0$$

coordonata rezultată are o variabilă mai puțin, deoarece a dispărut variabila x_1 care are valoarea diferită în cele două coduri 0101 și 0111 (x_1 schimbă valoarea la trecerea dintre P_5 și P_7).

În aceeași figură, pentru forma S când se scrie coordonata pentru căsuțele adiacente S_5 și S_7 luate împreună

$$(x_3 + \bar{x}_2 + x_1 + \bar{x}_0)(x_3 + \bar{x}_2 + \bar{x}_1 + \bar{x}_0) = (x_3 + \bar{x}_2 + \bar{x}_0)$$

dispare variabila x_1 .

Dacă se consideră o suprafață care grupează patru căsuțe adiacente (2^2) în coordonata comună rezultantă se vor elimina două variabile; pentru un grup de opt căsuțe adiacente (2^3) se vor elimina trei variabile, iar pentru un grup de 2^n căsuțe adiacente se vor elimina n variabile. Această modalitate grafică, de indentificare de suprafețe ce grupează căsuțe adiacente, în fond, este o grupare de termeni canonici, dar în varianta grafică operația de reducere a termenilor canonici este mai simplă și mai puțin supusă erorii decât atunci când se lucrează cu formele analitice normale conjunctive, FNC, sau normale disjunctive, FND, ale funcțiilor.

În diagrama Veitch - Karnaugh se introduc în fiecare căsuța elementară valorile coeficienților din tabelul de adevăr al funcției. Când se face sinteza funcțiilor pe baza FND se consideră toți mintermii care au valoarea 1 iar pentru sinteza pe baza de FNC se consideră toți maxtermii care au valoarea 0. Rezultă că în diagrama V-K de tip P sau S trebuie luate respectiv toate căsuțele elementare care au valoarea unu sau toate cele care au valoarea zero și aceasta se face identificând suprafețe care cuprind căsuțele adiacente grupate în număr de puteri ale lui doi. Evident, se caută a se forma suprafețe care să cuprindă un număr, de puteri ale lui doi, de căsuțe adiacente cât mai mare. Vom referi coordonata unei suprafețe de căsuțe adiacente

grupate cu termenul de **Implicant Prim, IP**. În această operație de identificare de suprafețe maxime poate apare o suprafață ce acoperă o grupare de căsuțe adiacente, dar fiecare din aceste căsuțe elementare ale grupării mai este acoperită cel puțin de încă o altă suprafață; o astfel de suprafață corespunde unui **IP neesențial**. Dar poate există o suprafață care acoperă o grupare de căsuțe adiacente dar dintre aceste căsuțe elementare există cel puțin o căsuța care nu mai este acoperită și de către o altă suprafață; o astfel de suprafață corespunde unui **IP esențial**. Pentru exprimarea funcției în forma redusă trebuie luate în considerare suprafețe maxime astfel încât să fie acoperite toate căsuțele elementare cu valoarea 1 pentru forma redusă disjunctivă (sumă de produse), respectiv să fie acoperite toate căsuțele elementare cu valoarea 0 pentru forma redusă conjunctivă (produs de sume).

Definiția 2.4 Forma redusă a unei sume de produse este minimă atunci când nu există o altă formă redusă a funcției cu mai puțini termeni produs sau oricare altă formă cu același număr de termeni produs are cel puțin același număr de variabile.
◇

După cum s-a arătat în secțiunea 1.5 forma redusă ca sumă de produse se implementează simplu pe o structură AND-OR, iar forma redusă ca produs de sume pe o structură OR-AND.

Rezultă, implicit, pentru implementare, că forma minimă va duce la un număr minim de porți pe primul nivel (de AND) și de intrări pe porțile din nivelul doi (OR) și, evident, în cadrul acesta la cel mai mic număr de intrări (variabile) pe primul nivel.

La fel se poate da o definiție pentru forma minimă a unui produs de sume.

Pentru exprimarea funcției în formă redusă se selectează:

1. obligatoriu toți IP esențiali;
2. un număr cât mai mic de IP neesențiali, dar care să acopere toate căsuțele elementare înscrise cu unu ce nu au fost acoperite de către IP esențiali

Exemplul 2.4 Pentru funcția F dată sub forma FND,

$$F = \sum_0^{15} (0, 2, 6, 9, 11, 13, 14, 15)$$

sau sub forma FNC

$$F = \prod_0^{15} (1, 3, 4, 5, 7, 8, 10, 12)$$

să se realizeze minimizarea cu diagrama V-K.

Soluție. Din expresia funcției dată sub forma listelor anterioare se completează cu unu diagrama V-K pentru sinteza ca sumă de produse, Figura 2.9-a și se completează cu 0 diagrama V-K pentru sinteza ca produs de sume, Figura 2.9-b. Se consideră suprafețe de căsuțe adiacente, grupate câte două sau patru și rezultă pentru forma sumă de produse doi IP esențiali ($a = x_3x_0$, $b = \bar{x}_3\bar{x}_2\bar{x}_0$) și trei IP neesențiali ($c = x_3x_2x_1$, $d = x_2x_1\bar{x}_0$, $e = \bar{x}_3x_1\bar{x}_0$), iar pentru forma produse de sume doi IP esențiali ($a = (x_3 + \bar{x}_0)$, $b = (\bar{x}_3 + x_2 + x_0)$) și trei IP neesențiali ($c = (x_3 + \bar{x}_2 + x_1)$, $d = (\bar{x}_3 + x_1 + x_0)$, $e = (\bar{x}_2 + x_1 + x_0)$). Acoperirea completă pentru prima sumă de produse trebuie să conțină cei doi IP esențiali a și b iar dintre cei neesențiali un număr cât mai mic, dar care să acopere restul de căsuțe în care este




Figura 2.9 Exemplu de minimizare: a) pe bază de 1 pentru funcția $F = \sum_0^{15} (0, 2, 6, 9, 11, 13, 14, 15)$; b) pe bază de 0 pentru funcția $F = \prod_0^{15} (1, 3, 4, 5, 7, 8, 10, 12)$.

înscrisă valoarea 1. Se obțin formulele de acoperire $a + b + d$ sau $a + b + c + e$. Evident, prima formă este forma minimă

$$f = x_3x_0 + \bar{x}_3\bar{x}_2\bar{x}_0 + x_2x_1\bar{x}_0$$

În același mod se obține forma redusă pentru produs de sume:

$$f = (x_3 + \bar{x}_0)(\bar{x}_3 + x_2 + x_0)(\bar{x}_2 + x_1 + x_0)$$

Forma minimă a unei funcții f ca produs de sume se obține prin acoperirea tuturor căsuțelor elementare din diagrama V-K care au valorile 0. Dar se poate obține aceeași formă minimă și printr-o sinteză de suma de produse a funcției complementare \bar{f} . Dacă funcția f are valori 1 în anumite căsuțe elementare evident că funcția negată \bar{f} are valori 1 în restul de căsuțe elementare ale diagramei V-K, adică tocmai în căsuțele în care funcția f are valori 0, și care pot fi utilizate pentru sinteza ca produs de sume. Deci, obținând forma redusă ca sumă de produse a funcției complementare \bar{f} și negând această expresie rezultă forma redusă ca produs de sume a funcției f . În acest mod se obține forma minimă a produsului de sume a lui f numai când forma redusă a lui \bar{f} a fost cea minimă (și aceasta depinde de cum s-au selectat IP neesențiali). În Exemplul 2.4, Figura 2.9-b, o formă redusă ca sumă de produse a lui \bar{f} poate fi:

$$\bar{f} = \bar{x}_3x_0 + x_3\bar{x}_2\bar{x}_0 + x_2\bar{x}_1\bar{x}_0$$

iar prin negare și aplicare teoremei De Morgan se obține chiar forma minimă a produsului de sume:

$$f = (x_3 + \bar{x}_0)(\bar{x}_3 + x_2 + x_0)(\bar{x}_2 + x_1 + x_0)$$

obținută prin sinteza pe bază de zero-uri.

Calculul formei reduse pentru \bar{f} , ca sumă de produse, este utilă pentru că unele dispozitive programabile (PLA) prezintă pe ieșire posibilitatea de a nega, printr-o poartă XOR, funcția calculată, deci generarea formei produs de sume. Dacă se poate implementa ușor atât forma produs de sume, cât și forma sumă de produse se pune întrebarea care dintre cele două forme reduse obținute (nu totdeauna minime!) se alege? se va alege forma care are numărul minim de termeni.

2.2.3.1 Minimizarea funcțiilor incomplet definite

Există situații în care funcționarea unui CLC prin valoarea logică generată pe ieșire nu modifică cu nimic comportamentul util al circuitului. Valoarea logică pe ieșire se poate modifica fie în 1 fie în 0 dar aceste valori sunt indiferente (*do not care*) pentru utilitatea circuitului, de aceea ieșirea respectivă se notează în tabelul de adevăr sau în diagrama V-K cu simbolul “-”. Astfel de situații apar când anumite configurații de intrare, restricționate prin condițiile de funcționare, nu se aplică niciodată pe intrări, sau când pentru anumite configurații de intrare funcționarea sistemului nu consideră valorile logice de pe ieșiri. Simbolurilor indiferente din diagramele V-K, prin includerea lor în grupuri de căsuțe elementare adiacente, pot aduce la expresii mult mai simple pentru IP esențiali sau neesențiali. După caz, acestor simboluri li se

pot atribui valoarea 1, pentru sinteza ca sumă de produse, respectiv 0, pentru sinteza ca produs de sume, astfel încât suprafețele care acoperă căsuțe adiacente să devină cât mai mari.

Exemplul 2.5 Pentru convertorul BCD - EXCESS3, din Figura 2.3 să se deducă formulele minime pentru ieșirile E_3, E_2, E_1, E_0 .

Soluție. Din tabelul de adevăr din Figura 2.3 se obțin sub formă de listă valorile ieșirilor:

$$E_3 = \sum_0^{15} (5, 6, 7, 8, 9) + d(10, 11, 12, 13, 14, 15)$$

$$E_2 = \sum_0^{15} (1, 2, 3, 4, 9) + d(10, 11, 12, 13, 14, 15)$$

$$E_1 = \sum_0^{15} (0, 3, 4, 7, 8) + d(10, 11, 12, 13, 14, 15)$$

$$E_0 = \sum_0^{15} (0, 2, 4, 6, 8) + d(10, 11, 12, 13, 14, 15)$$




Figura 2.10 Minimizarea funcțiilor incomplete definite. Exemplificare pentru sinteza convertorului BCD-EXCESS3, Exemplul 2.5.

Pe intrările circuitului se aplică numai codurile BCD, combinațiile binare pentru numerele 10,11,12,13,14,15 nu se aplică niciodată, deci ieșirile corespunzătoare se notează cu indiferent în diagramele V-K din Figura 2.10. Pentru sinteză ca sume de produse, pentru ieșirile E_3, E_2, E_1, E_0 , căsuțelor notate cu “-”, ce intră în grupuri de adiacență selectate, li se atribuie valoarea logică 1. Se obțin astfel următoarele forme minime:

$$\begin{aligned} E_3 &= A + BD + BC \\ E_2 &= B\bar{C}\bar{D} + \bar{B}D + \bar{B}C \\ E_1 &= \bar{C}\bar{D} + CD \\ E_0 &= \bar{D} \end{aligned}$$

2.2.3.2 Minimizare pe diagrame V-K cu variabile reziduu

Tabelul de adevăr, când numărul de variabile este mare, poate fi redus la o formă cu mai puține linii dacă unele din variabilele funcției sunt introduse în coeficienții funcției ca variabile reziduu, această modalitate de reducere a fost exemplificată în Figura 2.4. Similar, și diagrama V-K poate fi redusă de la 2^n căsuțe la 2^{n-1} căsuțe când se introduce una din variabile în coeficienții din interiorul căsuțelor, respectiv la 2^{n-2} căsuțe când se introduc două variabile reziduu și așa mai departe. Pentru o funcție de două variabile, f_i^2 , sau de trei variabile, f_i^3 , formulele analitice cu o variabilă reziduu introdusă în coeficienții funcției sunt cele date de relațiile 2.3 respectiv 2.4.

Se observă că expresia unui coeficient reziduu, în funcție de variabila reziduu x , este de forma $d_i\bar{x} + d_jx$. Ca structură diagrama V-K, în raport cu o variabilă care se introduce ca variabilă reziduu x , cuprinde 2^{n-1} căsuțe care au în coordonată variabila \bar{x} și 2^{n-1} căsuțe care au în coordonată variabila x . Căsuțele elementare care cuprind în coordonată viitoarea variabilă reziduu x se spară în două părți egale dacă se trasează o linie prin mijlocul zonei corespunzătoare variabilei x din diagrama V-K. În ambele părți ale liniei mediane se grupează câte două căsuțe elementare, una care are în coordonată \bar{x} și coeficientul d_i și una care are în coordonată x și coeficientul d_j . Se efectuează calculul $d_i\bar{x} + d_jx$ care va fi noul coeficient al căsuței elementare în diagrama V-K rezultată, iar coordonata acestei căsuțe rezultate este tocmai coordonata comună a celor două căsuțe elementare din care a provenit. Acest nou coeficient poate avea doar una din valorile 0, 1, x , \bar{x} .

Această modalitate de reducere este prezentată în Figura 2.11-a pentru o funcție de trei variabile când se elimină variabila x_1 , iar în Figura 2.11-b pentru o funcție de patru variabile când se elimină variabila x_0 . Pentru fiecare din aceste cazuri se hașurează zona variabilei reziduu, respectiv se duce linia mediană prin această zonă și se grupează o căsuța din zona hașurată (x) cu una din zona nehașurată (\bar{x}). De exemplu, pentru $n = 3$, prin gruparea căsuței hașurate cu coeficientul d_3 cu cea nehașurată cu coeficientul d_1 se obține coeficientul $d_3\bar{x} + d_1x$ care se va înscrie în noua căsuța de coordonate \bar{x}_2x_0 (coordonata comună a celor două căsuțe luate împreună). Iar în diagrama V-K de patru variabile (x_3, x_2, x_1, x_0) produsul $d_6\bar{x}_0 + d_7x_0$ care va fi în diagrama de trei variabile (x_3, x_2, x_1) coeficientul căsuței de coordonate $\bar{x}_3x_2x_1$.

Diagrama cu variabile reziduu poate fi o formă mai compactă și, uneori, cu astfel de diagrame se obține mai ușor forma minimă. Deducerea formei reduse dintr-o diagramă care cuprinde coeficienți cu variabile reziduu se face în următorii pași:




Figura 2.11 Exemplificare de introducere a unei variabile reziduu: a) pentru o diagramă V-K de trei variabile; b) pentru o diagramă V-K de patru variabile.

Pasul 1. In toate căsuțele elementare în care coeficientul conține variabile reziduu se substituie acesta cu zero și apoi se face extragerea funcției după regula normală prin gruparea suprafețelor de 1-uri.

Pasul 2. In toate căsuțele în care coeficientul este 1 se substituie acesta cu indiferent și apoi se face extragerea după gruparea suprafețelor care cuprind coeficienții care au aceeași expresie de variabile reziduu.

Pasul 3. Forma redusă a funcției se obține prin sumarea logică a expresiei obținută la Pasul 1 cu cea obținută la Pasul 2.

Dar nu totdeauna forma redusă obținută la la Pasul 3 este cea minimă. Pentru a obține forma minmă se recomandă:

1. Folosind axiomele și teoremele algebrei logice, Tabelul 1.2, să se transforme un coeficient compus din termeni produs, care conține variabile reziduu, încât să se obțină un număr cât mai mic de termeni produs diferiți.
2. Dacă într-o căsuță există un coeficient compus dintr-o sumă de termeni produs, care conțin variabile reziduu, atunci această căsuță se include, conform pasului 2 enunțat anterior, in fiecare din suprafețele care acoperă unul dintre termenii produs din această sumă.

Exemplul 2.6 Pentru ieșirea E_3 a convertorului BCD - EXCESS3, cu tabelul de adevăr dat în Figura 2.3, să se deducă expresia minimă utilizând diagramele V-K pentru 4,3 și 2 variabile.




Figura 2.12 Pentru ieșirea E_3 a unui convertor BCD-EXCESS3 s-a dedus expresia minimă: a) utilizând diagrama V-K de patru variabile; b,d) diagrama V-K de trei variabile (B,C,D); c,e) diagrama V-K de două variabile (B,C).

Soluție. Din prezentarea funcției E_3 într-o diagramă V-K de patru variabile, Figura 2.12-a, și prin considerarea valorii 1 în căsuțele cu indiferent, se obține forma minimă $E_3 = A + BD + BC$ (expresie obținută și în Exemplul 2.5).

Introducând variabila A ca variabilă reziduu se obține diagrama de trei variabile (B,C,D) din Figura 2.12-d. Aplicând, Figura 2.12-b, cei trei pași pentru obținerea formei minime, dintr-o diagramă cu variabilă reziduu, se obține expresia minimă pentru E_3 , identică cu cea anterioară.

Introducând și variabila D ca variabilă reziduu se obține diagrama V-K de două variabile (B,C) din Figura 2.12-c. Aplicând cei trei pași pentru minimizare, dintr-o diagramă cu coeficienți reziduu, se obține forma redusă $E_3 = BC + A\bar{B} + BD + AB\bar{D}$, care diferă de forma minimă obținută cu cele două diagrame anterioare. Pentru a obține forma minimă trebuie făcute asupra coeficienților din diagrama din Figura 2.12-c următoarele transformări: Expresia coeficientului $D + \bar{D}A$, aplicând teorema de absorbție inversă, devine $D + A$ ceea ce face ca în loc de 3 termeni produs ($A, D, \bar{D}A$), incluși în coeficienții reziduu din diagramă, să fie doar doi: A și D , Figura 2.12-e. Apoi, aplicând pașii pentru extragerea formei reduse,

primul pentru valorile de 1 iar al doilea pas separat pentru fiecare din cei doi termeni reziduu A și D , se obține $E_3 = BC + A + BD$ care este forma minimă.

Uneori, prin extragerea formei reduse, dintr-o diagramă V-K care conține variabile reziduu, nu se ajunge la forma minimă din cauza folosirii redundante a unor căsuțe cu valoarea 1. Poate exista situația în care o căsuță elementară cu valoarea 1 în Pasul 1, care va avea valoarea indiferentă în Pasul 2, să fie inclusă în suprafața unui termen produs care conține o variabilă reziduu (x) și de asemenea să fie inclusă și în suprafața unui alt termen produs care conține aceeași variabilă reziduu doar negată (\bar{x}). Un astfel de 1 se numește *dublu acoperit*. Forma minimă se obține doar când căsuța cu un 1 dublu acoperit se consideră 0 în Pasul 1 de extragere (când se consideră suprafețele de 1-uri).

Exemplul 2.7 Pentru CLC cu tabelul de adevăr din Figura 2.4 să se realizeze diagramele V-K de 4,3,2 variabile și să se extragă expresia minimă.

Soluție. Diagrama V-K pentru patru variabile (A, B, C, D) este reprezentată în Figura 2.13-a; s-a considerat valoarea coeficientului funcției egală cu 1 pentru configurația de intrare indiferentă $\overline{ABC}\overline{D}$. Se extrage din această diagramă expresia minimă $\overline{A}\overline{B}\overline{D} + \overline{A}BD + BC\overline{D}$.

Introducând variabila D ca variabilă reziduu se obține diagrama V-K de trei variabile (A, B, C), Figura 2.13-b. Din această diagramă rezultă următoarea formă redusă: $\overline{A}BC + \overline{A}\overline{B}\overline{D} + BC\overline{D} + \overline{A}BD$ care diferă de forma minimă extrasă din diagrama de patru variabile. În această formă redusă apare în plus termenul $\overline{A}BC$ care corespunde tocmai suprafeței de 1. La o inspecție mai atentă, Figura 2.13-d, se observă că 1 din diagramă este un 1 dublu acoperit. În Pasul 2, în căsuța respectivă se consideră indiferent, aceasta este acoperită atât de suprafața lui D cât și de suprafața lui \overline{D} , deci termenul $\overline{A}BC$ trebuie eliminat din forma redusă obținându-se astfel forma minimă.

Diagrama V-K de două variabile (A, B), Figura 2.13-c, se obține din diagrama de trei variabile cu coeficienți reziduu prin introducerea și a variabilei C ca variabilă reziduu. Forma redusă obținută din această diagramă este (Pasul 1 nu se aplică deoarece nu există suprafețe de 1) $\overline{A}\overline{B}\overline{D} + \overline{A}BC + \overline{A}BD + ABC\overline{D}$ care diferă de expresia minimă. Prin aplicarea teoremei de absorbție inversă termenul $C + D$ devine $C\overline{D} + D$, deci în loc de patru termeni produs $C, D, \overline{D}, C\overline{D}$ în coeficienții reziduu vor fi doar trei: $D, \overline{D}, C\overline{D}$. Aplicând doar Pasul 2 de extragere, deoarece nu există căsuțe cu coeficient 1, Figura 2.13 - e, se obține forma minimă $\overline{A}\overline{B}\overline{D} + \overline{A}BD + BC\overline{D}$.

2.2.3.3 Minimizarea prin diagrame V-K a circuitelor cu ieșiri multiple

S-a arătat că un CLC cu m ieșiri, Figura 2.1, poate fi considerat ca fiind compus din m circuite cu o singură ieșire. Păstrând acest mod de abordare, și pentru minimizarea circuitului cu m ieșiri, procesul de minimizare se reduce la extragerea separată a fiecăreia din cele m ieșiri pe câte o diagramă V-K; și, s-ar putea ca rezultatul să fie cel optim, dar numai când cele m funcții de ieșire nu au în componența lor termeni produs comuni. Pentru a identifica eventualii termeni produs comuni, la unele din ieșirile circuitului, se impune ca procesul de reducere al funcției FNC să se facă corelat.

Pentru identificarea termenilor produs comuni în cele m funcții de ieșire f_0, f_1, \dots, f_{m-1} se procedează în felul următor:

1. Se realizează diagrama V-K a funcției produs logic între toate cele m funcții




Figura 2.13 Exemplu de minimizare a unei funcții de patru variabile (A,B,C,D): a) pe o diagramă V-K de patru variabile; b,d) pe o diagramă V-K de trei variabile (A,B,C); c,e) pe o diagramă V-K de două variabile (A,B);

inițiale $f_0 \cap f_1 \cap f_2 \cap \dots \cap f_{m-1}$ (practic se obține printr-o intersecție între toate diagramele V-K ale celor $m-1$ funcții). Se realizează diagramele V-K ale funcțiilor produs între câte $m-1$ din cele m funcții, apoi se realizează diagramele V-K ale funcțiilor produs între câte $m-2$ din cele m funcții ș.a.m.d. până la realizarea diagramele V-K ale funcțiilor produs între câte 2 funcții. Numărul total de astfel de funcții (diagrame V-K) produs este egal cu $2^m * (m-1)$ la care se adaugă încă m diagrame ale funcțiilor inițiale (pentru $m=8$ rezultă 255 de diagrame!). Evident, această metodă neautomatizată este practicabilă doar la circuite cu cel mult 4 ieșiri.

- În diagrama V-K produs logic de m funcții se identifică dacă există implicanții primi comuni pentru toate funcțiile inițiale. Acești implicanți primi identificați sunt eliminați din toate diagramele (V-K) produs de $m-1$ funcții și apoi din toate diagramele (V-K) produs până la diagramele produs de două funcții. Pentru acești implicanți primi identificați se figurează suprafețele de acoperire în toate cele m diagrame V-K ale funcțiilor inițiale. Se reia același proces de identificare a implicanților primi comuni pe diagramele V-K produs logic de $m-1$

funcții până la figurarea suprafețelor respective de acoperire în diagramele V-K ale funcțiilor inițiale. Procesul de identificare de implicați primi comuni se continuă până la diagramele V-K produs logic de două funcții.

3. Din cele m diagrame V-K ale funcțiilor inițiale se extrag formele reduse ale funcțiilor, după procedeu normal, încercând a se selecta cât mai multe dintre suprafețele care figurează implicați primi comuni (identificați conform procedurii de la punctul 2).

Circuitul cu ieșiri multiple, rezultat printr-o minimizare corelată, în general, utilizează un număr de termeni produs diferiți mai mic decât numărul total de termeni produs diferiți obținut printr-o minimizare separată (necorelată) pentru fiecare funcție în parte, deci un număr mai mic de porți pentru implementare. Totuși, alegerea finală pentru implementare nu este impusă numai de acest rezultat ci trebuie luate în considerare și: tipul de poartă logică, factorii de încărcare la intrare și ieșire și disponibilitatea semnalelor în sistem.

Metoda minimizării corelate este indicată pentru sinteza circuitelor care se implementează cu porți logice discrete, pe circuitele arii de porți logice și pe circuite logice programabile unde economisirea doar și a unei porți, la o replicare mare, determină o economisire substanțială.

Exemplul 2.8 Pentru următoarele trei funcții

$$F_0(A, B, C, D) = \sum_0^{15} (2, 4, 6, 7, 9, 11, 12, 15)$$

$$F_1(A, B, C, D) = \sum_0^{15} (4, 6, 7, 10, 14, 15)$$

$$F_2(A, B, C, D) = \sum_0^{15} (3, 7, 8, 10, 12, 14, 15)$$

să se realizeze o minimizare corelată.

Soluție. Extragerea necorelată a fiecărei funcții este realizată pe diagramele V-K din Figura 2.14-a și se obțin următoarele expresii minime:

$$\begin{aligned} F_0 &= \bar{A}\bar{B}D(1) + BCD(2) + B\bar{C}\bar{D}(3) + \bar{A}C\bar{D}(4) \\ F_1 &= BC(5) + AC\bar{D}(6) + \bar{A}B\bar{D}(7) \\ F_2 &= A\bar{D}(8) + BCD(2) + \bar{B}C\bar{D}(9) \end{aligned}$$

cu un număr de 9 termeni produs diferiți din totalul de 10 (BCD este utilizat atât de F_0 cât și de F_2). În continuare se va proceda pentru extragerea corelată. Diagrama V-K a funcției produs logic $F_0 \cap F_1 \cap F_2$ este reprezentată în Figura 2.14-b iar a funcțiilor produs logic $F_0 \cap F_1, F_0 \cap F_2, F_1 \cap F_2$ în Figura 2.14-c. Singurul implicant prim comun, BCD din diagrama V-K a funcției produs logic $F_0 \cap F_1 \cap F_2$, neconsiderat în produsele logice de două funcții, este figurat (hașurat spre dreapta) în diagramele V-K ale funcțiilor F_0, F_1, F_2 din Figura 2.14-d. Apoi, din diagramele funcțiilor produs logic de două funcții: pentru $F_0 \cap F_1$ se identifică implicantul prim comun $\bar{A}B\bar{D}$ care se figurează (hașura spre stânga) prin suprafețe pe F_0 și F_1 ; pentru $F_0 \cap F_2$ se identifică implicantul prim comun $\bar{A}B\bar{C}\bar{D}$ care se figurează (prin-un cerculeț hașurat spre dreapta) prin suprafețe pe F_0 și F_2 ; pentru $F_1 \cap F_2$ se identifică implicantul prim comun $AC\bar{D}$ care se figurează prin suprafețe pe F_1 și F_2 .

În continuare, de pe diagrama V-K a fiecărei funcții inițiale, se extrage forma redusă după procedeul obișnuit căutând ca, în acoperirea căsuțelor elementare cu valoarea 1, să fie incluși în primul rând implicantii primi esențiali și implicantii primi comuni identificați. Rezultă expresiile:

$$F_0 = A\bar{B}D(1) + BCD(2) + \bar{A}B\bar{D}(3) + \bar{A}\bar{B}C\bar{D}(4) + B\bar{C}\bar{D}(5)$$

$$F_1 = BCD(2) + \bar{A}B\bar{D}(3) + AC\bar{D}(6)$$

$$F_2 = BCD(2) + AC\bar{D}(7) + AC\bar{D}(6) + \bar{A}\bar{B}C\bar{D}(4)$$

Prin minimizarea corelată s-au obținut un număr de 7 termeni produs diferiți dintr-un total de 12 termeni produs utilizați, deci 5 sunt utilizați de cel puțin două funcții.

Obținerea unei forme reduse, eventual minimă, pentru o funcție prin operații analitice, paragraful 1.15, sau utilizând diagrama V-K pot constitui metode practicabile doar pentru funcții de câteva variabile. Pentru funcții ce depășesc câteva variabile sunt utilizate alte metode. Oricare ar fi aceste metode, în fond, procesul de reducere parcurge două etape: (1) identificarea tuturor implicantilor primi ai funcției și (2) apoi selectarea unui set minimal de implicantii primi care să acopere funcția. Aceste etape pot fi realizate fie prin metode tabelare, de exemplu metoda Quine-McCluskey, fie prin abordări algoritmice, în termeni de structuri de date și funcții de limbaj de nivel înalt [Wakerly '2001]. Evident, aceste abordări au ca finalitate un program de minimizare inclus într-un mediu de proiectare, de exemplu programul Espresso II sau varianta mai avansată Espresso - MV. Incluziunea unui algoritm "exact" într-un program de minimizare pentru o funcție cu zeci de variabile și sute de termeni produs poate necesita un timp de calcul inacceptabil. Foarte frecvent o abordare euristică, în locul unui algoritm exact, poate genera o expresie minimă sau aproape minimă dar cu o reducere a timpului de calcul cu peste un ordin de mărime.

2.2.4 Diagrama de decizie binară, BDD

Informația conținută într-un tabel de adevăr, Figura 2.15-a, poate fi reprezentată și printr-un graf sub forma unui arbore binar, **arbore de decizie binar, BDT** (**B**inary **D**ecision **T**ree). Un arbore de decizie binar este un graf orientat, aciclic, care prezintă o rădăcină și două tipuri de noduri: terminale și neterminale. Fiecare nod x este referit/etichetat prin variabila $var(x)$ și are arce direcționate spre doi succesori:

- $Low(x)$, care corespunde tranziției când variabilei x i se asignează valoarea 0
- $High(x)$, care corespunde tranziției când variabilei x i se asignează valoarea 1

Fiecare nod terminal (frunză) x este caracterizat prin valoarea (x) care poate fi 0 sau 1. Pentru o anumită asignare a valorilor variabilelor unei funcții (o configurație de intrare), parcurgând graful, de la rădăcină pe traseul indicat de valorile respective ale variabilelor, se atinge un nod terminal a cărui valoare este tocmai valoarea funcției corespunzătoare respectivei asignării a variabilelor. În Figura 2.15-b este reprezentat BDT pentru funcția cu tabelul de adevăr din Figura 2.15-a. BDT nu reflectă o reprezentare concisă a unei funcții booleene; în fond, un BDT nu este altceva decât o formă grafică a tabelului de adevăr, care prezintă multă redundanță. De exemplu, pentru arborele obținut există numai 3 subarbori diferiți cu rădăcina de etichetă y_0 ,




Figura 2.14 Minimizarea corelată a 3 funcții: a) minimizarea necorelată; b,c) diagramele V-K pentru produsele de câte 3 și 2 funcții; d) extragerea corelată a expresiilor reduse ale funcțiilor.

din totalul de 8 subarbori cu rădăcina în y_0 . Se poate obține o formă mult mai concisă de reprezentare a funcției, denumită **Diagramă de Decizie Binară, BDD (Binary Decision Diagram)**, dacă din BDT se elimină redundanța.

Obținerea unui BDD, prin eliminarea redundanței, apare în urma aplicării repetate (pâna când nu mai pot fi aplicate) a următoarelor trei proceduri:

1. Eliminarea nodurilor terminale duplicate. Dintre toate nodurile terminale (frunze) duplicate se reține doar unul, iar spre acesta se redirectează toate arcele care erau directate spre frunzele eliminate.

Prin această procedură se obține graful din Figura 2.15-c care are numai 2 noduri terminale în loc de 16.

2. Eliminarea nodurilor neterminale duplicate. Dacă pentru nodurile neterminale x și y există $var(x) = var(y)$ și $low(x) = low(y)$, $high(x) = high(y)$, atunci unul din noduri este eliminat iar arcele directate spre nodul eliminat sunt redirectate spre nodul păstrat.

Inspectând graful din Figura 2.15-c se constată că din cele 8 noduri y_0 doar 3 sunt diferite, deci acesta se poate transforma în graful din Figura 2.15-d.

3. Eliminarea testelor redundante. Dacă nodul neterminal x prezintă $low(x) = high(x)$ atunci se elimină nodul iar arcele directate spre acesta se redirectează spre $low(x)$.

Aplicând această procedură pentru eliminarea celor două noduri y_0 , din mijloc, de la Figura 2.15-d se transferă testul de redundanță asupra nodurilor x_0 din mijloc (acestea vor avea $low(x_0) = high(x_0)$). Apoi, aplicând din nou această procedură sunt eliminate nodurile mediane x_0 rezultând graful din Figura 2.15-e. Se observă că nu mai există nici o posibilitate de transformare, nici una din aceste proceduri nu se mai poate aplica.

Definiția 2.5 Diagrama de decizie binară este redusă, **RBDD (Reduced BDD)**, când nu se mai poate realiza nici o transformare prin aplicarea celor trei proceduri de reducere. \diamond

O diagramă de decizie binară este referită ca **ordonată, OBDD (Ordered BDD)** dacă, pe oricare traseu parcurs de la rădăcină la frunze, fiecare variabilă este întâlnită cel mult odată și totdeauna variabilele sunt parcurse în aceeași ordine. Nu este necesar ca toate variabilele să fie întâlnite pe fiecare traseu. Pentru funcția din tabelul de adevăr din Figura 2.15-a, care este a unui CLC comparator pentru cuvinte de doi biți x_1, x_0 și y_1, y_0 , $f(x_1, x_0, y_1, y_0) = (x_1 = y_1) \cap (x_0 = y_0)$, implicit s-a considerat următoarea ordine $x_1 < y_1 < x_0 < y_0$ și a rezultat un OBDD cu 8 noduri. La un CLC comparator pentru cuvinte de n biți păstrând aceeași ordine $x_{n-1} < y_{n-1} < x_{n-2} < y_{n-2} < \dots < x_1 < y_1 < x_0 < y_0$ rezultă un număr de $(3n + 2)$ noduri. Dar dacă ordinea se stabilește $x_{n-1} < x_{n-2} < \dots < x_1 < x_0 < y_{n-1} < y_{n-2} < \dots < y_1 < y_0$ atunci rezultă un OBDD cu $(3 * 2^n - 1)$ noduri. Pentru o astfel de ordonare, $x_1 < x_0 < y_1 < y_0$, ($n = 2$), BDD este reprezentat în Figura 2.15 - f, numărul de noduri fiind $3 * 2^2 - 1 = 11$. Numărul de noduri pentru un OBDD cu n variabile de intrare, în funcție de ordonarea aleasă, se situează între limita inferioară, o dependență liniară de n , și limita cea mai dezavantajoasă, o




Figura 2.15 Diagrama de decizie binară, BDD, pentru un circuit comparator de 2 biți: a) tabelul de adevăr; b) arborele de decizie binară, BDT; c,d,e) etapele de trecere de la BDT la diagrama de decizie binară BDD, în forma canonică; f) BDD formă canonică pentru ordonarea variabilelor $x_1 < x_0 < y_1 < y_0$.

dependența exponențială de n . Multe funcții logice uzuale au totuși o formă compactă de reprezentare. Găsirea ordonării optime, care să ducă la un număr minim de noduri în OBDD, este o problemă NP completă. Abordările euristice pentru găsirea ordonării optime sunt, de multe ori, cu succes. În acest sens, de abordare euristică, observația că variabilele legate/asociate să fie strâns apropiate și în ordonare ducă la o ordonare optimă sau cvasioptimă.

Definiția 2.6 BDD este sub formă **canonică** dacă este redusă și ordonată. \diamond

Pentru o funcție logică cu ordonare fixată, forma redusă de OBDD este cea canonică și această formă este unică.

Diagrama de decizie binară considerată ca un suport abstract al unei funcții booleene introduce posibilitatea ca operațiile efectuate cu funcțiile booleene să fie implementate sub forma unor algoritmi grafici asupra unor OBDD [Bryant '92] cu aplicații în sistemele digitale, logică matematică, inteligență artificială. În sistemele digitale OBDD poate fi utilizat ca un instrument în proiectare, verificare și testare.

2.2.5 Modalități neformale de reprezentare

Pentru aplicații concrete, de multe ori, definirea unui CLC prin una din metodele formale expuse anterior este foarte greoaie și ineficientă. Astfel de aplicații apar de exemplu, când circuitul are un număr foarte mare de intrări sau circuitul are o structură repetitivă.

Dacă CLC prezintă mai mult de 5,6 variabile, maipularea funcției sub formă analitică, diagramă V-K sau tabel de adevăr devine nepractică, în astfel de cazuri doar utilizarea unui program de analiză și sinteză dintr-un mediu de programare poate fi soluția.




Figura 2.16 CLC iterativ: a) descrierea procesului iterativ al unui circuit prin organigrama unei bucle; b) structura bloc de circuit pentru modelarea calculului din interiorul unei bucle; c) structurarea unui circuit iterativ prin inserierea de celule identice.

Pentru structurile repetitive atenția trebuie concentrată asupra logicii de funcționare a celei componente care apoi, prin replicare, poate forma structura completă.

Un exemplu simplu în acest sens este realizarea circuitelor AND și OR cu multe intrări. Expresia operatorului sumă sau produs logic pentru multe variabile, folosind axioma asociativității, poate fi aplicat repetitiv, obținându-se o formă care se modelează cu un singur tip de poartă ale cărei intrări sunt ieșiri de la porți de același tip. De exemplu, pentru un AND cu n intrări realizat prin înscriere de porți AND cu două intrări

$$x_{n-1} \cdot x_{n-2} \cdot \dots \cdot x_3 \cdot x_2 \cdot x_1 \cdot x_0 = x_{n-1} \cdot (x_{n-2} \cdot (x_{n-3} \dots (x_3 \cdot (x_2 \cdot (x_1 \cdot x_0)) \dots)))$$

Același AND n poate fi implementat cu AND2 sub formă de arbore binar. Pentru structurile repetitive mai complexe logica de funcționare a celei componente conține operații ce se realizează în corpul unei bucle și care se efectuează de n ori, Figura 2.16-a. În această organigramă pasul de inițializare (1) se execută o singură dată iar ceilalți trei pași se execută de n ori. Pasul (3) de incrementare și pasul (4) de testare al numărului de iterații sunt de fapt “regia buclei”, numai pasul (2) realizează practic calculul efectuat de CLC. Pentru pasul (2) se poate concepe o celulă care, pe baza intrărilor I_i, C_i , calculează ieșirea O_i și transferul C_{i+1} spre celula următoare, Figura 2.16-b. Un CLC iterativ, Figura 2.16-c, practic modelează o desfășurare a buclei printr-o înscriere de n celule identice, câte una pentru fiecare iterație. Cea mai bună cale expunere, a acestor modalități de reprezentare, mai puțin formale pentru CLC, este exemplificarea.

Exemplul 2.9 Pentru un cuvânt de n biți $x_{n-1}x_{n-2}\dots x_i\dots x_1x_0$ să se realizeze circuitele combinaționale care efectuează incrementarea, decrementarea și complementul față de 2.

Soluție.

1) Incrementarea. Prin adunarea bitului 1 în poziția cea mai puțin semnificativă, x_0 , a cuvântului rezultă totdeauna \bar{x}_0 , deci circuitul de incrementare are în poziția x_0 o poartă inversor. Un bit x_i va fi afectat, adică schimbat în \bar{x}_i , de adunarea efectuată în poziția x_0 numai dacă această adunare a generat un transport și acest transport s-a propagat până în poziția x_i . Dar transportul se propagă până în poziția x_i doar dacă toți biții anteriori lui x_i , începând cu x_0 , au valoarea 1. Detectarea șirului de biți 1 de la x_0 până la x_i se realizează printr-un lanț de porți AND iar ieșirea acestui lanț la fiecare poziție comandă complementarea bitului de la poziția respectivă, adică se aplică la intrarea unei porți XOR, Figura 2.17-a. De fapt, incrementatorul poate fi privit ca un circuit numărător în sens direct: un număr se obține din cel anterior plus 1, incrementatorului îi lipsește doar componenta care să memoreze numărul anterior (vezi Figura 3.62-b).

2) Decrementarea. Prin scăderea bitului 1 din poziția cea mai puțin semnificativă x_0 a cuvântului rezultă totdeauna \bar{x}_0 , deci implementarea pentru ultimul bit se face tot cu o poartă inversor. Dacă un $x_i = 1$ acesta va fi complementat de modificarea în poziția x_0 doar dacă toți biții anteriori, începând cu x_0 , au valoarea 0, deoarece numai atunci împrumutul necesar scăderii $x_0 - 1$ se propagă până la x_i , schimbând toate zerourile în 1. Detectarea șirului de zerouri se face cu un lanț de porți OR iar ieșirea acestui lanț, la fiecare poziție, comandă complementarea bitului de la poziția respectivă aplicându-se la intrarea unei porți NXOR, Figura 2.17-b. Decrementorul poate fi privit ca un numărător în sens invers.

3) Complementarea față de 2. Regula de obținere a complementului față de doi al unui număr negativ este: se complementează toții biții, apoi se adună 1.

Se poate obține complementul față de 2 și prin următorul algoritm: parcurgând cuvântul de la dreapta la stânga se lasă neschimbați toți biții mai puțin semnificativi până la primul bit egal cu 1 inclusiv, apoi toți biții care urmează după acest 1 până la cel mai semnificativ se




Figura 2.17 Exemple de circuite realizate prin replicare de celule elementare: a) circuitul de incrementare; b) circuitul de decrementare; c) circuitul de complementare față de 2.

complementează. De exemplu: $390_{10} = 01100000110_2$, ultimii doi biți rămân neschimbați iar ceilalți se complementează, rezultă că -390_{10} în complement față de 2 este 10011111010_2 .

După acest algoritm implementarea circuitului de complementarea față de 2 este directă. Bitul x_0 rămâne neschimbat. Dacă primul bit 1 este în poziția x_i înseamnă că biții din primul interval, de la x_0 până la x_i , rămân neschimbați iar cei din al doilea interval, de la x_{i+1} până la x_{n-1} , se complementează. Fiecare bit al cuvântului este o intrare la o poartă XOR iar pe cealaltă intrare a porții se aplică 0 pentru biții care nu se complementează, din primul interval, și respectiv 1 pentru biții care se complementează, din al doilea interval. Porțile XOR sunt comandate de ieșirile unui lanț de porți care au pe ieșiri valoarea 1 doar după primul bit 1 al cuvântului, deci această selectare se poate realiza cu un lanț de porți OR, Figura 2.17-c.

Exemplul 2.10 Pentru numerele naturale exprimate în binar natural, cu lungimea de patru biți $B_3B_2B_1B_0$, să se realizeze circuitul combinațional care efectuează conversia în cod Gray $G_3G_2G_1G_0$ și apoi circuitul care realizează conversia $G_3G_2G_1G_0$ în $B_3B_2B_1B_0$.

Soluție. Descrierea convertorului de cod binar natural - Gray ca un circuit cu patru ieșiri G_3, G_2, G_1, G_0 și patru intrări B_3, B_2, B_1, B_0 este dată în tabelul de adevăr din Figura 2.18-a. Același tabel de adevăr descrie și conversia Gray - binar natural dacă se consideră G_3, G_2, G_1, G_0 intrări și B_3, B_2, B_1, B_0 ieșiri. Trebuie specificate diferențele între tabellele de adevăr din Figura 2.3-a și Figura 2.18-a. Primul reprezintă conversia BCD - Gray, deci




Figura 2.18 Conversia binar natural - Gray și Gray - binar natural: a) tabel de adevăr pentru expresie; b,c) circuitele de conversie structurate repetitiv pe bază de porți XOR.

cele 6 combinații (1010, 1011, 1100, 1101, 1110, 1111) nu se aplică niciodată pe intrarea convertorului, pe când în al doilea tabel de adevăr conversia binar natural - Gray cele șase combinații nu mai sunt indiferente pentru circuitul convertor. Utilizarea tabelului de adevăr cu 16 linii nu este prea atrăgătoare, în schimb, regulile de conversie expuse în paragraful 2.2.1 și reprezentate grafic în Figura 2.2-a și b sunt mult mai practice și mai ușor de implementat. Ușor de implementat, deoarece pentru ambele conversii se utilizează sumarea a câte doi biți iar transportul se neglijează ceea ce se realizează cu o poartă XOR. Prin mapare directă, utilizând porți XOR pentru conversia binar - Gray din Figura 2.2-a rezultă circuitul din Figura 2.18-b, iar pentru conversia Gray - binar din Figura 2.2-b rezultă circuitul din Figura 2.18-c.

Evident, structura circuitului din Figura 2.18-a și 2.18-b indică și o exprimare iterativă pentru aceste conversii. Aceste relații iterative se pot deduce ușor dacă se notează cuvântul în binar natural prin $B_{n-1}B_{n-2}...B_i...B_2B_1B_0$ iar cuvântul în cod Gray prin $G_{n-1}G_{n-2}...G_i...G_2G_1G_0$. Relațiile pentru conversii sunt:

$$\begin{aligned} \text{Binar natural} \rightarrow \text{Gray} &: G_{n-1} = B_{n-1}, G_i = B_{i+1} \oplus B_i \text{ pentru } i = 0, 1, \dots, n-2; \\ \text{Gray} \rightarrow \text{Binar natural} &: B_{n-1} = G_{n-1}, B_i = B_{i+1} \oplus G_i \text{ pentru } i = 0, 1, \dots, n-2. \end{aligned} \quad (2.8)$$

Exemplul 2.11 Să se structureze un circuit pentru detectarea și generarea parității unui cuvânt.

Soluție. Paritatea unui cuvânt de n biți referă numărul de biți 1 din acel cuvânt. **Paritatea este pară sau impară** după cum numărul de biți 1 ai cuvântului este par sau impar. Paritatea poate fi utilizată ca un parametru în determinarea dacă un cuvânt a fost modificat/eronat în urma transmisiei pe o linie de comunicație. Se va explica acest procedeu




Figura 2.19 Detectarea și generarea parității: a,b) circuite pentru determinarea parității unui cuvânt de doi biți respectiv de 8 biți; c,d) structură sub formă de arbore din porți XOR pentru detectarea parității pare respectiv impare a unui cuvânt de patru biți; e,f) structuri pentru generarea de cuvinte de 5 biți cu paritate impară respectiv pară.

la transmisia serială a unui cuvânt în cod ASCII-7 (American Standard Code for Information Interchange, lungimea de cuvânt de 7 biți), vezi Exemplul 3.28.

La emisie, înainte de transmisie, se determină paritatea cuvântului de 7 biți prin numărarea biților 1. Când transmisia se face cu paritate pară se adaugă al optulea bit, **bitul de paritate**, de valoare 1 dacă paritatea determinată a fost impară și se adaugă al optulea bit de valoare 0 dacă paritatea determinată a fost pară. Iar pentru transmisia cu paritate impară se adaugă al optulea bit de valoare 0 dacă paritatea determinată a fost impară respectiv se adaugă 1 dacă paritatea determinată a fost pară.

La recepție, la o transmisie cu paritate pară, dacă se detectează paritate pară înseamnă că în cuvântul transmis nu s-a modificat nici un bit (deci transmisie corectă), ori s-a modificat un număr par de biți 1 (transmisie incorectă), iar dacă paritatea detectată este impară transmisia este incorectă. Pentru transmisie cu paritate impară dacă paritatea detectată este impară în cuvântul transmis, nu s-a modificat nici un bit cu valoarea 1 (transmisie corectă), ori s-au modificat un număr par de biți (transmisie incorectă) iar dacă paritatea

detectată este pară transmisiunea este incorectă. Rezultă că în utilizarea parității pentru determinarea corectitudinii transmisiei se consideră implicit că se modifică doar un număr impar de biți; alte metode pot fi utilizate pentru determinarea corectitudinii transmisiei și pentru cazurile când se modifică orice număr de biți și, chiar mai mult, pot să și corecteze eroarea produsă în cuvântul recepționat (metode detectoare - corectoare).

Sinteza unui detector de paritate, pentru un cuvânt în cod ASCII-7, la emisie ar necesita un tabel cu $2^7 = 128$ linii, iar pentru recepție cu $2^8 = 256$ linii. Mai mult, deoarece configurațiile binare de intrare în succesiunea lor alternează par-impar-par..., ar rezulta, pentru sinteza circuitului, o diagramă V-K cu 128 respectiv 256 căsuțe elementare dar cu o umplere de 1-uri în formă de tablă de șah, deci imposibil de minimizat. Acest mod de abordare ar necesita la recepție o implementare cu 128 porți AND cu 8 intrări și o poartă OR cu 128 de intrări! Trebuie găsită o altă modalitate de exprimare și deci de implementare.

Suma aritmetică, XOR, a unui număr par de biți 1 dintr-un cuvânt este totdeauna zero și este totdeauna unu pentru un număr impar de biți 1. Deci elementul repetitiv în detectarea tipului de paritate este poarta XOR (pentru un cuvânt de doi biți o singură poartă Figura 2.19-a, iar pentru un cuvânt de opt biți un lanț de șapte porți XOR ca în Figura 2.19-b. Descrierea unei astfel de structuri repetitive rezultă prin aplicarea repetitivă a axiomei asociativității operatorului XOR pentru cuvântul de opt biți:

$$((((((x_0 \oplus x_1) \oplus x_2) \oplus x_3) \oplus x_4) \oplus x_5) \oplus x_6) \oplus x_7).$$

Dezavantajul acestei implementări rezidă în înserierea a șapte niveluri de porți XOR. Se poate obține o implementare cu o propagare numai pe trei niveluri de porți XOR dacă se aplică asociativitatea întâi pe grupuri de 2 intrări apoi pe grupuri de câte 4 și de câte 8, rezultând o structură de arbore binar.

$$((x_0 \oplus x_1) \oplus (x_2 \oplus x_3)) \oplus ((x_4 \oplus x_5) \oplus (x_6 \oplus x_7)).$$

Se va exemplifica, cu o structură sub formă de arbore, pentru detectarea par/impar la un cuvânt de 4 biți care are pe ieșire o poartă XOR pentru semnalarea de paritate pară $\sum PAR = 0$ și respectiv o poartă NXOR pentru semnalarea de paritate impară $\sum IMPAR = 0$ (s-a ales un NXOR pentru ca detectarea parității impare să fie semnalată tot prin valoarea logică zero, ca și la paritatea pară). (Încercați o structurare pentru 8 intrări). În Figura 2.19-c acest circuit este utilizat pentru verificarea parității pare (pentru $PAR = 0$, $IMPAR = -$) și generează, de exemplu, pentru cuvântul de intrare 0110 la ieșire semnalul activ de paritate pară $\sum PAR = 0$. Același circuit dar utilizat pentru verificare de paritate impară (pentru $PAR = -$, $IMPAR = 0$) este prezentat în Figura 2.19-d, unde pentru același cuvânt de intrare 0110 (par) generează un semnal fals de paritate impară $\sum IMPAR = 1$.

Ca generator de paritate, același circuit este utilizat pentru a produce un cuvânt de 5 biți cu paritate impară (pentru $IMPAR = 0$, $PAR = -$) în Figura 2.19-e, iar pentru a produce paritate pară (pentru $PAR = 0$, $IMPAR = -$) în Figura 2.19-f. Bitul generat pe ieșirile $\sum IMPAR$ sau $\sum PAR$ se adaugă ca al cincelea bit pentru a realiza paritatea impară respectiv pară a cuvântului de 5 biți care se transmite.

Se observă că circuitul pentru detectarea parității pare este utilizat și la generarea parității pare, de asemenea circuitul pentru detectarea parității impare este utilizat și la generarea parității impare.

2.3 REALIZAREA CIRCUITELOR COMBINAȚIONALE

Pentru realizarea unui CLC, în general, se parcurg următoarele etape:

1. Formularea/exprimarea, în termeni cât mai preciși, a problemei care trebuie rezolvată.
2. Pe baza formulării problemei se construiește tabelul de adevăr care stabilește relația dintre variabilele de intrare și cele de ieșire. Atenție trebuie acordată nivelului logic asignat pentru starea activă a fiecărei variabile de intrare și pentru ieșiri (un semnal X activ în stare L se notează X_L sau uneori cu \overline{X}).
3. Se utilizează o metodă de minimizare (diagrama V-K, sau o metodă algoritmică sub forma unui program) pentru a obține o formă redusă/minimă ca o funcție disjunctivă, FD, sumă de produse sau ca o funcție conjunctivă, FC, produse de sume (vezi secțiunea 1.1.5).
4. Implementarea circuitului. Forma FC sau FD se potrivește astfel încât implementarea să fie realizată cu tipurile de poartă impusă/disponibilă și în funcție de tehnologia utilizată. Se desenează structura circuitului.
5. Se testează circuitul și se elaborează documentația.

Funcțiile FC sau FD obținute la punctul 3 pot fi implementate pe două niveluri logice. Aceasta presupune, implicit, că la intrare sunt disponibile variabilele atât sub formă negată cât și sub formă nenegată. Această presupunere se bazează pe faptul că variabilele sunt memorate cu registre a căror ieșiri sunt disponibile atât negate cât și nenegate.

Teoretic, se pune întrebarea, utilizând cele patru tipuri de porți uzuale AND, OR, NAND, NOR, câte combinații de implementare pe două niveluri sunt posibile? Implementarea pe două niveluri are mai multe porți de același tip pe primul nivel iar pe al doilea nivel o singură poartă; nu este restricționată utilizarea aceluiași tip de poartă pe ambele niveluri. Rezultă în total 16 combinații de implementare pe două niveluri, dar dintre acestea opt variante sunt degenerate (AND-AND, AND-NAND, OR-OR, OR-NOR, NAND-OR, NAND-NOR, NOR-AND, NOR-NAND). Variantele degenerate se reduc la un singur operator, de exemplu porți AND în primul nivel și poartă AND în al doilea nivel produce o ieșire care este un AND de toate variabilele de intrare. Celelalte opt variante nedegenerate sunt:

AND-OR	OR-AND
NAND-NAND	NOR-NOR
NOR-OR	NAND-AND
OR-NAND	AND-NOR

Formele situate pe același rând sunt duale (Definiția 1.2). Variantele AND-OR și OR-AND sunt cele de bază și corespund implementării directe a formelor FD, sumă de produse, respectiv FC, produs de sume. Variantele cu un singur tip de poartă NAND-NAND și NOR-NOR se obțin prin transformări respectiv a variantelor de bază AND-OR și OR-AND. Conversia AND-OR în NAND-NAND apare ca o transformare

naturală dar nu la fel de naturală apare conversia în NOR-NOR, Figura 1.5-a,b. De asemenea, conversia OR-AND în NOR-NOR apare ca o transformare naturală dar mai puțin naturală apare conversia în NAND-NAND, Figura 1.5-c,d.




Figura 2.20 Echivalența formelor de impelmentare pe 2 niveluri: a) NAND-AND cu AND-NOR (\equiv echivalent AND-OR-NEGAT) ; b) NOR-OR cu OR-NAND (\equiv OR-AND-NEGAT).

Se poate demonstra că variantele de implementare NAND-AND și AND-NOR sunt echivalente: $(\overline{AB})(\overline{CD}) = \overline{(\overline{AB})(\overline{CD})} = \overline{(AB) + (CD)}$. În plus, aceste doua variante se obțin din varianta de bază AND-OR, sumă de produse, prin negare adică, AND-OR-NEGAT Figura 2.20-a. Varianta AND-OR de implementare este a unei funcții f care se obține ca sumă de produse prin acoperirea tuturor căsuțelor elementare cu 1 din diagrama V-K, pe când varianta AND-OR-NEGAT de implementare este a funcției negate, \bar{f} , care se obține ca sumă de produse prin acoperirea tuturor căsuțelor elementare cu 0 din diagrama V-K. Dacă din diagrama V-K forma \bar{f} se obține mai ușor, atunci aceasta se extrage și apoi prin complementare produce pe f .

De asemenea, există echivalența între NOR-OR și OR-NAND: $\overline{(A+B) + (C+D)} = \overline{(A+B) + (C+D)} = \overline{(A+B)}(\overline{C+D})$ și care se obțin din forma de bază OR-AND, produs de sume negat, adică OR-AND-NEGAT, Figura 2.20-b. Dacă extragerea funcției f ca produs de sume din diagrama V-K, prin selectarea suprafețelor cu zero, este o operație mai complicată decât extragerea funcției \bar{f} ca produs de sume din diagrama V-K prin selectarea suprafețelor cu unu, atunci se procedează pentru obținerea lui \bar{f} care, apoi, prin negare generează pe f .

Definiția 2.7 Pentru un CLC cu n intrări se notează **adâncimea $D(n)$** , care este egală cu numărul maxim de niveluri logice (porți) prin care se propagă cel puțin unul dintre semnalele de la intrare până la ieșire. \diamond

Adâncimea minimă obținută pentru implementarea unei funcții FC sau FD este egală cu 2. Dintre variantele nedegenerate de implementare pe două niveluri sunt recomandate NAND-NAND și NOR-NOR deoarece:

1. introduc o uniformitate structurală prin utilizarea aceluiași tip de poartă, deci facilități tehnologice.

- elimină efectele de propagare. La frecvențe ridicate, când durata/lățimea impulsurilor este redusă, transferul unui impuls printr-un lanț de porți neinverse poate duce la dispariția acestuia (reducerea lățimii impulsului după propagarea prin fiecare nivel logic), ceea ce nu se întâmplă la transferul impulsului printr-un lanț de porți inverse. Un astfel de fenomen se explică prin faptul că, în general, $\tau_{pLH} > \tau_{pHL}$, în consecință, la transferul prin fiecare poartă neinverse lățimea impulsului se îngustează cu durată $\Delta = \tau_{pLH} - \tau_{pHL}$, pe când la transferul printr-un lanț de porți inverse, lățimea impulsului se reface după fiecare 2 niveluri logice.

Adâncimea $D(n)$ a unui circuit reflectă timpul de propagare care este egal cu durata de propagare printr-o poartă, τ_p , înmulțit cu numărul n de niveluri logice, deci determină performanța, frecvența de lucru a circuitului $f = 1/n \cdot \tau_p$. În acest sens, rezultă că implementările pe două niveluri sunt cele recomandate deoarece determină un timp minim de propagare, $2\tau_p$, prin circuit. Totuși, această recomandare trebuie analizată critic în funcție de tehnologia de implementare.

Pentru realizarea CLC pe suport de circuit imprimat și porți logice discrete implementarea funcției pe două niveluri logice este optimă. Este corectă această afirmație mai ales când porțile sunt în tehnologie bipolară, la care timpii de propagare sunt mai puțin sensibili la valoarea de încărcare (fan-out). Nu aceeași valabilitate o are această afirmație pentru implementările integrate în tehnologie CMOS.

În tehnologie CMOS, când întârzierea pe poartă este pronunțat afectată de încărcarea porții, implementarea pe două niveluri logice s-ar putea să nu fie cea optimă pentru obținerea unui circuit de viteză ridicată. Alegerea numărului optim \hat{N} de niveluri logice pe un anumit traseu în funcție de încărcarea traseului este prezentată în secțiunea 1.5.6.2, Tabelul 1.15. Obținerea unei expresii pentru o implementare multi-nivel, dintr-o formă redusă disjunctivă, se realizează prin utilizarea axiomei distributivității. De exemplu, expresia $ACD + AB + B\bar{C}$, implementabilă pe două niveluri AND-OR ca în Figura 2.21-a, prin factorizarea variabilei A va fi implementabilă pe patru niveluri: două porți AND pe primul nivel, o poartă OR pe nivelul doi, o poartă AND pe nivelul trei și o poartă OR pe nivelul patru. Dar această structură poate fi transformată pentru o implementare, tot pe patru niveluri, numai cu porți NAND ca în Figura 2.21-b. Formele de scriere care exprimă aceste implementări sunt:

$$ACD + AB + B\bar{C} = A(CD + B) + B\bar{C} = \overline{\overline{((\overline{CD} \cdot B)A)(\overline{BC})}}$$

Prin scalare, (Tabelul 1.11) timpul de propagare pe poartă se micșorează dar datorită faptului că la aceleași dimensiuni ale cipului majoritatea traseelor de comunicație/interconectare rămân la aceleași lungimi, acestea determină ca o serie de alți parametri ai circuitului (căderea de tensiune, densitatea de curent, rezistențele de contact, timpul de propagare pe linie) să fie afectați de degradări (vezi secțiunea 4.5). În plus, diminuarea puterii disipate pe poartă determină o abilitate micșorată a porții pentru comanda capacității liniilor. În asemenea circumstanțe, când scalarea are influență mult mai mare asupra timpilor de propagare prin porți decât asupra timpilor de propagare prin conexiuni, întârzierea medie pe nivel logic este mai puternic determinată de interconexiuni decât de porți, în consecință, un număr redus de porți înseriate nu determină automat și performanță de viteză ridicată pentru circuit.




Figura 2.21 Implementarea expresiei $ACD + AB + B\bar{C}$ pe două niveluri logice (a) și pe patru niveluri logice (b).

Un CLC cu n intrări, pe lângă adâncimea $D(n)$, mai trebuie caracterizat și prin efortul structural necesar pentru realizarea sa, adică prin dimensiunea sa, notată cu $S(n)$. Dar, acest efort trebuie exprimat printr-un număr ce reflectă și este specific unei tehnologii de implementare. De exemplu, pentru realizare pe placă de sticlotehtolit cu circuite integrate discrete, acel număr ar putea fi: numărul de puncte de wrapping ori de lipit, numărul de circuite integrate sau numărul tuturor intrărilor în circuitele integrate. Dacă se realizează integrat, acel număr ar putea fi: numărul total de porți, numărul tuturor intrărilor în porțile circuitului sau suprafața de siliciu consumată.

Definiția 2.8 Dimensiunea $S(n)$, asociată unui circuit cu n intrări, se exprimă prin numărul de intrări al tuturor circuitelor integrate din care se configurează acel circuit. În general, $S(n)$ se exprimă ca ordin de mărime. \diamond

Conform acestei definiții, toate circuitele cu patru intrări ($n = 4$) pe două niveluri din Figura 2.20 au $S(4) = 6$ iar cele pe trei niveluri au $S(n) = 7$, iar circuitele din Figura 2.12 au $S(n) = 1 + 2 + (n - 2) \cdot 4 = 4 \cdot n - 5 \in O(n)$

Semnălăm corelația care se poate face între dimensiunea $S(n)$, dată prin Definiția 2.8 și efortul logic exprimat prin Definițiile 1.16, 1.17 și 1.18. Conform Definiției 2.8, o poartă cu cât are mai multe intrări, cu atât dimensiunea sa este mai mare și, la fel, un CLC cu cât este compus din mai multe porți, și acestea au dimensiunea mai mare, cu atât dimensiunea rezultată va fi mai mare. Similar, o poartă logică CMOS cu cât are mai multe intrări, are un efort logic $g(n)$ mai mare, relațiile de calcul din Tabelul 1.13 exprimă clar această dependență. De asemenea, cu cât un traseu în tehnologie CMOS este realizat din mai multe niveluri, și fiecare nivel are efortul logic mai mare, cu atât și efortul logic G al traseului este mai ridicat. Deci, pentru implementările CMOS s-ar purtea utiliza efortul logic ca o măsură a dimensiunii circuitului.

Între cele două mărimi $S(n)$ și $D(n)$, care caracterizează un CLC, există o interdependență, vizibilă și intuitivă de oricare proiectant, dar care nu este exact definită. Practic, se constată că dacă se caută pentru CLC o variantă de implementare mai rapidă, deci cu un $D(n)$ mai mic, se constată că este necesar să se mărească dimensiunea $S(n)$. În [Stefan '00] se propune o formalizare a acestei interdependențe: fie varianta1 a unui circuit cu n intrări care realizează funcția f caracterizată prin $S_1(n)$ și $D_1(n)$. Dacă varianta2 a acestui circuit este caracterizată prin $D_2(n) < D_1(n)$ atunci, relația între produsele $S(n) \cdot D(n)$, ale celor două variante, este corectă

$$S_2(n) \cdot D_2(n) > S_1(n) \cdot D_1(n) \quad (2.9)$$

adică, mărirea performanței circuitului (micșorarea adâncimii) cu un anumit factor (de performanță) implică creșterea dimensiunii circuitului de mai multe ori decât valoarea acestui factor de performanță (viteză).

Pentru compararea variantelor de realizare a unui CLC trebuie să existe un parametru sintetic, acesta poate fi exprimat prin **raportul cost/performanță** (care exprimă cât costa unitatea de performanță). Costul este determinat de dimensiunea $S(n)$ exprimată nu neapărat în funcție de numărul de terminale, ca în Definiția 2.8, ci de oricare caracteristică ce poate determina dimensiunea. În plus, pe lângă $S(n)$, costul este determinat și de **complexitate** $C(n)$, definiția 2.1. Un circuit chiar de dimensiune mare dar simplu (structură ordonată, repetitiv) poate fi realizat la un cost rezonabil, nu la fel se poate afirma despre costul unui circuit de dimensiune ridicată și complex (structură întâmplătoare - **random logic**).

Un alt aspect urmărit în realizarea unui CLC este de ordin calitativ, adică o funcționare corectă, ceea ce implică eliminarea situațiilor de hazard. De asemenea, uneori, se impune ca circuitul să fie reconfigurabil, adică adaptabil prin modificarea structurării pentru mai multe aplicații sau pentru aceeași aplicație dar în diferite variante. **Reconfigurabilitatea** a devenit un concept curent în sistemele digitale actuale.

2.3.1 Hazardul static

Analiza circuitelor combinaționale s-a efectuat până acum considerând **regimul static** (intrările și ieșirile nu au variații în timp), pentru aceasta se presupune că din momentul de modificare a valorilor variabilelor de intrare a trecut deja un timp mult mai lung decât timpul de propagare prin circuit (regimul tranzitoriu), deci ieșirea este stabilizată. În regim static, valoarea logică a ieșirii se calculează corect cu funcția logică a circuitului. Dar, ce se întâmplă în intervalele tranzitorii, pe intervalele de timp când semnalele sunt în propagare de la intrare la ieșire? La aplicarea unei configurații pe intrare, de multe ori, valoarea logică reală (obținută la ieșire pe durata regimului tranzitoriu) nu este identică cu valoarea logică la ieșire calculată cu funcția logică a circuitului; valoarea logică la ieșire devine egală cu cea calculată numai după consumarea regimului tranzitoriu. Aceste situații când CLC, care trebuie să aibă un comportament controlabil, prezintă o funcționare “hazardată” (necontrolată) față de analiza în regim static sunt referite cu termenul de hazard static. Fizic, hazardul static se manifestă prin apariția în semnalul de ieșire a unor **impulsuri parazite (glitch-uri)** fie cu nivel logic H fie cu nivel logic L . Posibilitatea de producere a glitch-urilor pe durata regimurilor tranzitorii apare ca o consecință a două cauze: 1) comutarea asincronă a valorilor variabilelor de intrare (hazardul datorat asincronismul la intrare); 2) existența pentru o variabilă de intrare a două trasee de propagare cu întârzieri diferite (hazardul de propagare).

1) Hazardul datorită asincronismului la intrare. Trecerea de la o valoare logică a ieșirii la o altă valoare logică este cauzată de modificarea (comutarea) configurației cuvântului de intrare. Implicit, s-a considerat, până acum, că această comutare a tuturor variabilelor de intrare de la o anumită configurație la o alta se face în același moment de timp, se realizează o comutare sincronă. În realitate, când se trece de la o configurație a variabilelor de intrare la o alta există un decalaj între momentele de comutare ale diferitelor variabile, poate numai întâmplător există o

comutare sincronă. De fapt, acest asincronism face ca între configurația de intrare prezentă și configurația de intrare următoare să se interpună, pe durata regimului tranzitoriu, una sau mai multe configurații de intrare care produc glitch-uri în semnalul de ieșire.




Figura 2.22 Explicativă pentru apariția hazardului datorită asincronismului la intrările porților AND, OR și XOR

Apariția hazardului datorită asincronismului intrărilor este exemplificat în Figura 2.22 pentru porțile AND, OR, XOR cu două intrări. Considerând o comutare spre valori opuse ale intrărilor A, B s-a desenat variația semnalului de ieșire atât pentru comutare sincronă cât și pentru comutare asincronă. La comutare asincronă, când tranziția negativă precede pe cea pozitivă, $t_L < t_H$, sau când tranziția pozitivă precede pe cea negativă, $t_H < t_L$, semnalul de ieșire din poartă poate fi încărcat cu glitch-uri (hazard). Acest semnal de ieșire, dacă va fi utilizat ca semnal de intrare pentru un circuit următor, va produce o funcționare eronată. Se poate evita hazardul de nesincronizare dacă se impune ca în configurația de intrare niciodată să nu comute mai mult de o singură variabilă sau înainte de aplicarea configurației pe intrările circuitului aceasta să fie sincronizată (vezi Figura 3.46).

2) Hazardul de propagare. Dacă la o poartă din interiorul circuitului, sau din nivelul de ieșire al circuitului, semnalele aplicate la intrarea circuitului ajung pe trasee diferite, care implică întârzieri diferite, atunci la ieșirea acelei porți poate apărea hazard. De fapt, la poarta generatoare de hazard semnalele se aplică la intervale de timp diferite ceea ce, de fapt, reduce hazardul de propagare tot la un hazard de asincronism, numai că de data aceasta asincronismul nu este la intrările circuitului ci la intrările unei porți din circuit, adică în interiorul circuitului. De exemplu, la circuitul pe patru niveluri din Figura 2.21-b până la intrarea porții NAND de pe ultimul nivel variabilele parcurg: A -un nivel logic, B -pe un traseu două niveluri logice și pe alt traseu un nivel logic, C -trei niveluri logice, \bar{C} un nivel logic, D -trei niveluri logice. Rezultă că chiar dacă configurația de intrare se aplică sincron, la intrarea ultimei porți, cele două semnale A și B vor avea o variație hazardată determinată de timpii de propagare ai porților de pe traseele parcurse. Calculul exact al întârzierilor pe fiecare traseu întâmpină dificultăți deoarece ca dată de catalog este

dat doar timpul de propagare maxim nu și cel minim, care, în general, un este identic la toate porțile (depinde de dispersia tehnologică) și este funcție și de încărcarea pe ieșirea porții.

Dar chiar și la implementările pe două niveluri se poate genera hazard de propagare în cazurile când unele variabile negate sunt generate în interiorul circuitului (de fapt negarea în interiorul circuitului introduce pentru unele semnale al treilea nivel de propagare). În aceste cazuri rezultă că implementările de tipul AND-OR, NAND-NAND produc **hazard static 1**, adică pe durata regimului tranzitoriu, chiar când doar o singură variabilă de intrare comută, în semnalul de ieșire care ar trebui să fie 1 apare un glitch 0; de asemenea, implementările de tipul OR-AND, NOR-NOR produc **hazard static 0**, adică pe durata regimului tranzitoriu în semnalul de ieșire care ar trebui să fie 0 apare un glitch 1.

Teorema 2.1 Dacă expresia unei funcții poate fi adusă la forma

$$f(x_{n-1}, x_{n-2}, \dots, x_i, \dots, x_1, x_0) = x_i + \bar{x}_i$$

atunci, într-un circuit implementat cu porți logice, se va genera hazard static 1 la comutarea variabilei de intrare x_i din 1 în 0 (pentru valori precizate ale celorlalte variabile de intrare).◊




Figura 2.23 Analiza apariției hazardului static 1 pentru funcția $f_2 = AB + \bar{A}C$: a) structura circuitului; b,c) analiza apariției hazardului pe diagrama de semnale respectiv pe diagrama V-K; d) modificarea circuitului (linie întreruptă) pentru eliminarea hazardului.

Se va exemplifica apariția hazardului pe următoarele două funcții: $f_1 = A\bar{B} + \bar{A}BC$, $f_2 = AB + \bar{A}C$. Funcția f_1 nu poate fi adusă pentru nici o combinație de

valori ale variabilelor B și C la forma $A + \bar{A}$ și la fel nu poate fi adusă la forma $\bar{B} + B$ pentru nici o combinație de valori date variabilelor A și C . A doua funcție poate fi adusă la forma $f_2 = A + \bar{A}$ dacă $B = C = 1$. Rezultă că circuitul, Figura 2.23-a, care implementează funcția f_2 , prezintă hazard static 1; generarea hazardului se poate analiza cu ajutorul diagramelor de semnal din Figura 2.23-b. Variația variabilei A , de la 1 la 0, ajunge la intrarea porții 3 pe primul traseu prin semnalul produs logic AB de la poarta 1 și pe al doilea traseu prin semnalul produs logic $\bar{A}C$ de la poarta 2 (dar cu o întârziere τ_p), deci un asincronism la intrarea porții 3. De asemenea, analiza apariției hazardului static 1 se poate face și pe diagrama V-K din Figura 2.23-c. Funcția are valoarea logică 1 la ieșire când configurația variabilelor de intrare corespunde unui implicant prim, IP, implicant cee a fost selectat pentru exprimarea funcției. Mai plastic exprimat, “punctul de funcționare” al funcției se află în interiorul suprafeței unui implicant prim când la intrarea circuitului se aplică valorile coordonatelor aceluși implicant. Dacă prin comutarea unei singure variabile “punctul de funcționare” rămâne în interiorul suprafeței aceluși implicant prim nu se generează hazard (ieșirea fiind asigurată în valoare 1), dar dacă “punctul de funcționare” trece în interiorul suprafeței unui alt implicant prim, se generează hazard static 1 (ieșirea, pe durata trecerii între cele două suprafețe/implicanți nu mai este asigurată în 1, devine 0). În diagrama V-K a funcției f_2 la comutarea lui A de la 1 la 0 se trece din suprafața implicantului prim AB (pentru care ieșirea este în 1) în suprafața implicantului prim $\bar{A}C$ (pentru care ieșirea este în 1). Pentru ca prin această comutare “punctul de funcționare” să rămână totuși în interiorul unei suprafețe de 1 (care să asigure ieșirea la valoarea 1) se introduce încă o suprafață în diagrama V-K (o suprafață “punte” între suprafețele celor doi implicanți primi) care corespunde implicantului prim BC . În consecință, în structura circuitului, Figura 2.23-d, trebuie adăugată poarta 4 care generează produsul BC (partea de circuit desenată punctat). Fizic, introducerea implicantului prim neesențial BC elimină hazardul deoarece asigură ieșirea funcției în 1 pe durata de propagare, τ_p , a semnalului A prin poarta inversoare când la ieșire ar fi $A + \bar{A} = 0$.

Ca regulă generală, se poate enunța: nu apare hazard la comutarea unei variabile dacă “punctul de funcționare” rămâne în interiorul aceleiași suprafețe de 1, dar dacă se trece într-o altă suprafață de 1, se va produce hazard static 1. Pentru eliminarea hazardului este necesară introducerea unui produs în structura circuitului a cărui coordonată determină o suprafață “punte” (implicant prim cu valoarea 1) pe diagrama V-K, în interiorul căreia să rămână “punctul de funcționare” la comutarea variabilei.

Funcția $(A+B)(\bar{A}+C)$, care este forma duală a funcției analizate anterior, pentru valorile $C = 0$, $B = 0$ se reduce la produsul $A \cdot \bar{A}$, va genera hazard static 0, adică va produce un glitch 1 pe ieșire când variabila de intrare A va comuta de la 0 la 1. Pentru eliminarea acestui glitch este necesar a se introduce în implementarea circuitului a termenului sumă (suplimentar) $B + C$, care va asigura valoarea 0 pe ieșirea funcției atunci când A comută de la 0 la 1.

În exprimările anterioare, de multe ori, în loc de sintagma “forma minimă” a funcției s-a utilizat forma redusă. Aceasta pentru că chiar dacă prin sinteză se obține o formă minimă, prin implementare, pentru eliminarea hazardului, se introduc implicanți neesențiali și în final se ajunge la o formă redusă. Circuitul din Figura 2.23-d demonstrează aceasta, pentru eliminarea hazardului static, formei minime $AB + \bar{A}C$ i se adaugă termenul BC , deci implementarea este a unei forme reduse.




Figura 2.24 Circuite cu porți AND,OR,XOR pentru detectarea de fronturi.

Producerea asincronismului la intrarea unei porți prin aplicarea unei variabile și a aceleiași variabile negată (prin intermediul unui inversor) poate fi utilizată pentru **detectarea de fronturi**, Figura 2.24. La aceste circuite dacă se consideră punctele de intrare în poartă în poziția figurată de linia întreruptă notată cu I_1 se observă un asincronism la intrarea porții; variația pe intrarea \bar{A} apare totdeauna întârziată cu timpul τ_p de propagare prin inversor în raport cu variabila pe intrarea A . Poarta AND generează un impuls pozitiv cu durata τ_p pentru un front pozitiv, poarta OR generează un impuls negativ pentru un front negativ iar poarta XOR generează un impuls negativ pentru oricare tip de front.

La ieșirea unui CLC poate apărea pentru o comutare a unei variabile de intrare de la 1 la 0 și următoarea comutare hazardată $1 \rightarrow 0 \rightarrow 1 \rightarrow 0$ (trei schimbări ale valorii ieșirii) respectiv pentru o comutare de la 0 la 1 pot apărea următoarele trei schimbări ale ieșirii: $0 \rightarrow 1 \rightarrow 0 \rightarrow 1$, acest comportament este referit ca **hazard dinamic**. Hazardul dinamic este cauzat de existența în circuit a trei sau mai multe trasee diferite pentru o variabilă de intrare, fiecare traseu având un alt timp de propagare. Astfel de structuri rezultă în urma factorizării expresiilor sumă de produse, Figura 2.21-b, sau când există trasee lungi de interconectare între porți de viteză ridicată. Hazardul dinamic poate fi evitat dacă se realizează implementări numai pe două niveluri logice, adică aducerea expresiei de implementat la o formă FD.

Noțiunile prezentate până acum în acest capitol împreună cu cele de structurarea porților, expusă în capitolul 1, constituie un suport pentru realizarea unui CLC pornind de la formularea funcționării cerute/impuse până la implementarea într-o anumită tehnologie. Dar, parcurgerea tuturor etapelor, de fiecare dată când se realizează un sistem, apare ca o abordare nerecomandată atât din punct de vedere al efortului cât și al timpului consumat, deci în final al costului. În acest sens, este recomandabil ca pentru realizarea unui sistem să se utilizeze componente “prefabricate”. În cadrul circuitelor combinaționale pentru anumite funcții logice, aritmetice sau de comunicație foarte des utilizate, există deja circuite care modelează acele funcții realizate într-o anumită tehnologie, integrate pe scară mică **SSI (Small Scale Integration)**,

pe scară medie **MSI** (**M**edium **S**cale **I**ntegration) sau chiar integrate pe scară mare **LSI** (**L**arge **S**cale **I**ntegration) . În stadiul actual, când este necesară realizarea unei astfel de funcții uzuale, nu se mai implementează circuitul, ci se alege un circuit obținabil comercial pentru care este necesară cunoașterea datelor electrice de catalog și a variantelor de funcție logică. Pentru un sistem mai complex, funcția acestuia se caută a fi sintetizată din funcții uzuale pentru care există deja circuite implementate, deci realizarea sistemului se reduce la selectarea potrivită de componente integrate deja existente și conectarea lor corespunzător. **Funcțiile uzuale care au un suport circuistic combinațional sunt de tip: logic, aritmetic și de comunicație.** În continuare, în acest capitol, se vor prezenta unele circuite combinaționale, de facto standard, care realizează astfel de funcții.

2.4 CIRCUITE COMBINAȚIONALE PENTRU FUNCȚII LOGICE

Forma redusă, sau cea minimă, a funcției unui circuit combinațional este fie o sumă de produse, fie un produs de sume. Aceste forme pot fi implementate pe organizări cu două niveluri de AND-OR (NAND-NAND) sau OR-AND (NOR-NOR). În consecință, este normal ca pentru implementarea unei funcții reduse, sau minime, să se apeleze la acele structuri, pe două nivele, deja realizate. Pentru toate circuitele combinaționale prezentate în continuare se va urmări măsura în care acestea pot fi un suport pentru implementarea de funcții logice pe două niveluri.

2.4.1 Codificatorul

Funcția de codificare constă într-o traducere de limbaj. Particularizând această foarte generală definiție, o codificare în binar constă într-o aplicație de pe o mulțime cu n elemente disjuncte într-o mulțime de cuvinte binare cu lungime de m biți; $m = \lceil \log_2 n \rceil$ biți, $2^m \geq n$ (simbolul $\lceil \cdot \rceil$ denotă cel mai mic număr întreg egal sau mai mare decât numărul din interiorul simbolului). Deci, circuitul codificator, CDC, este caracterizat de n intrări și m ieșiri, notat simbolic cu **CDC $n:m$** . Aplicația realizată de circuitul codificator este injectivă, adică fiecărei intrări active, din cele n , îi corespunde doar un singur cuvânt de ieșire cu lungimea de m biți.

Pentru exemplificare se va prezenta sinteza unui codificator din zecimal (DEC) în cod BCD, cu schema bloc reprezentată în Figura 2.25-a. Circuitul are 10 intrări ($I_0, I_1, I_2, \dots, I_9$) corespunzătoare celor zece cifre zecimale și generează un cuvânt de ieșire pe 4 biți ($2^4 > 10$). La aplicarea pe intrare a cifrei zecimale i , prin activarea intrării I_i , la ieșire se generează codul BCD al cifrei i . Detaliat, funcționarea codificatorului DEC/BCD este descrisă prin tabelul de adevăr din Figura 2.25-b. Se poate deduce expresia logică a ieșirii O_3 în felul următor: O_3 are valoarea logică 1 numai când la intrare se aplică cifra 8 sau cifra 9, adică este activată intrarea I_8 SAU I_9 , deci

$$O_3 = I_8 + I_9$$

Raționând în același mod se deduc ecuațiile logice și pentru ceilalți trei biți ai

cuvântului de ieșire:

$$O_2 = I_4 + I_5 + I_6 + I_7$$

$$O_1 = I_2 + I_3 + I_6 + I_7$$

$$O_0 = I_1 + I_3 + I_5 + I_7 + I_9$$




Figura 2.25 Sinteza circuitului codificator zecimal - binar, DEC/BCD : a) schema bloc; b) tabelul de adevăr; c) structura circuitului.

Structura circuitului codificator, implementat pe baza acestor ecuații, este reprezentată în Figura 2.25-c și se compune din patru porți OR cu 2,4 și 5 intrări.

În cazul general de codificare a n elemente, prin activare în 1 logic, pe cuvinte binare cu lungimea de m biți circuitul codificator constă în m porți OR cu maximum n intrări, iar când intrările I_i -L sunt active în 0 logic codificatorul este structurat din m porți NAND cu maxim n intrări.

Observația importantă care rezultă din această implementare este: Codificatorul este implementat pe un nivel OR sau operația de **codificarea este o funcție logică OR**.

Analizând implementarea CDC apar două deficiențe. Prima, la ieșire nu se poate face distincție între cazul când cuvântul de cod pe ieșire are valoarea $O_3O_2O_1O_0 = 0000$, datorită faptului că nu s-a activat nici o intrare, sau cazul când s-a activat intrarea I_0 . Se poate face distincția între cele două cazuri dacă se generează un semnal de ieșire CV care semnalizează cod valid $CV = 1$, respectiv cod invalid $CV = 0$. Citirea unui cod invalid $CV = 0$ apare numai atunci când nu este activată nici o intrare și este citit un cod corect când una din intrări I_i este activată, deci rezultă ecuația logică $CV = (I_0 + I_1 + \dots + I_8 + I_9)$, care este implementată în Figura 2.25-c prin traseele cu linii punctate și o poartă OR.

A doua deficiență constă în faptul că CDC funcționează corect numai când o singură intrare este activată, de exemplu la activarea simultană a intrărilor I_3 și I_4 cuvântul de cod generat este 0111 (incorect!), care ar corespunde aplicării cifrei 7 dar intrarea I_7 nu a fost activată ci doar I_3 și I_4 . Ca circuit codificator DEC/BCD, obținabil comercial, există circuitul integrat 74xx147.

2.4.2 Codificatorul prioritar, CDCP

A doua deficiență a circuitului codificator se poate elimina prin introducerea unei priorități în generarea codului. La o codificare cu prioritate, fiecărei intrări I_i i se alocă o anumită prioritate în intervalul de la cea mai mică până la cea mai ridicată prioritate. Astfel, la activarea simultană a mai multor intrări codificatorul prioritar va genera numai codul intrării activate care are prioritatea cea mai ridicată.

Pentru exemplificare se va considera un codificator prioritar cu opt intrări I_0, I_1, \dots, I_7 care generează pe cele trei ieșiri O_2, O_1, O_0 cuvântul de cod de trei biți $y_2 y_1 y_0$ în binar natural, Figura 2.26-a. Pentru acest codificator CDCP8 : 3 alocarea priorității pe intrări este de la I_0 spre I_7 ; intrarea I_0 are prioritatea cea mai mică iar I_7 cea mai ridicată.




Figura 2.26 Codificatorul prioritar, CDCP: a) schema bloc pentru CDCP $2^3:3$; b) structura codificatorului prioritar elementar CDCP $2^1:1$; c) sistem de intreruperi vectorizate implementat pe bază de CDCP8:3 (la un sistem pe bază de microprocesor).

Pentru următorul cuvânt $X = x_7 x_6 x_5 x_4 x_3 x_2 x_1 x_0 = 00010111$, aplicat pe intrările corespunzătoare, cuvântul de cod generat este $Y = y_2 y_1 y_0 = 100$ ceea ce corespunde activării intrării I_4 , celelalte intrări activate $I_2 = 1, I_1 = 1$ și $I_0 = 1$ nu afectează cuvântul de ieșire deoarece au prioritate mai mică decât intrarea I_4 . Iar, pentru cuvântul de cod generat pe ieșire $Y = y_2 y_1 y_0 = 101$, care corespunde activării intrării $I_5 = 1$, configurația cuvântului de intrare este de forma $x_7 x_6 x_5 x_4 x_3 x_2 x_1 x_0 = 001xxxx$, ceea ce înseamnă că intrările de la I_0 la I_4 , care au prioritate mai mică decât I_5 , pot fi activate sau nu (indiferente). Pentru codificatorul prioritar, între cuvântul X aplicat pe intrare și cel generat pe ieșirea Y , interpretate ca numere întregi în binar natural, se poate scrie următoarea relație:

$$Y = \lfloor \log_2 X \rfloor \quad (2.10)$$

Codificatorul calculează la ieșire un număr întreg Y care este partea întreagă $\lfloor \log_2 X \rfloor$ a logaritmului în baza doi a numărului X aplicat pe intrare. Deci, circuitul codificator prioritar realizează și o funcție aritmetică.

În continuare se va realiza sinteza logică a circuitului CDCP2³:3. Sinteza circuitului, pornind de la tabelul de adevăr, se poate realiza doar cu un program de calcul deoarece trebuie definite trei funcții O_2, O_1, O_0 fiecare de opt intrări $I_7, \dots, I_i, \dots, I_1, I_0$ (ar necesita trei tabele de adevăr cu 256 linii!). Sinteza poate fi mult ușurată dacă se utilizează observația: un cuvânt binar la ieșire, $y_2y_1y_0|_2 = i|_{10}$, este generat de toate cuvintele de intrare X care au biții egali cu 0 în pozițiile superioare lui i , bitul egal cu 1 în poziția i și biți de valoare indiferentă în pozițiile inferioare lui i . În spiritul acestei observații se pot introduce următoarele variabile intermediare H_i (care definesc expresia logică pentru care intrarea $I_i, 0 \leq i \leq 7$, își generează codul pe ieșire):

$$\begin{aligned} H_7 &= I_7 \\ H_6 &= I_6 \cdot \bar{I}_7 \\ H_5 &= I_5 \cdot \bar{I}_6 \cdot \bar{I}_7 \\ &\vdots \\ H_0 &= I_0 \cdot \bar{I}_1 \cdot \bar{I}_2 \cdot \bar{I}_3 \cdot \bar{I}_4 \cdot \bar{I}_5 \cdot \bar{I}_6 \cdot \bar{I}_7 \end{aligned}$$

Cu aceste variabile intermediare sinteza codificatorului prioritar se realizează similar ca cea a codificatorului din secțiunea 2.4.1. Din tabelul cuvintelor de cod (numărul lor fiind limitat de data aceasta la opt), pentru fiecare intrare, Figura 2.25-b, se deduc expresiile pentru O_2, O_1 și O_0 sub forma unor sume logice în felul următor:

$$\begin{aligned} O_2 &= H_4 + H_5 + H_6 + H_7 \\ O_1 &= H_2 + H_3 + H_6 + H_7 \\ O_0 &= H_1 + H_3 + H_6 + H_7 \\ CV &= I_1 + I_2 + I_3 + I_4 + I_5 + I_6 + I_7 \end{aligned}$$

La grupul funcțiilor O_2, O_1, O_0 s-a adăugat și semnalul de cod valid la ieșire, CV , dedus la sinteza codificatorului. Pentru ca circuitul CDCP2³ : 3 să fie flexibil în aplicații mai trebuie înzestrat cu un semnal de validare funcționare circuit, EL (Enable, activ în L , $E = \overline{EL}$). Adică, circuitul va genera semnale numai când este validat de către semnalul $EL = 0$. Aceasta implică pentru semnalele O_2, O_1, O_0 și CV ca generarea lor să fie condiționată de activarea lui $EL = 0$. Din relațiile anterioare, prin substituțiile corespunzătoare, se obțin următoarele relații logice pentru structurarea circuitului CDCP2³:3:

$$\begin{aligned} O_2 &= E(I_7 + I_6 + I_5 + I_4) \\ O_1 &= E(I_7 + I_6 + I_3\bar{I}_4\bar{I}_5 + I_2\bar{I}_4\bar{I}_5) \\ O_0 &= E(I_7 + I_5\bar{I}_6 + I_3\bar{I}_4\bar{I}_6 + I_1\bar{I}_2\bar{I}_4\bar{I}_6) \\ CV &= E(I_0 + I_1 + I_2 + I_3 + I_4 + I_5 + I_6 + I_7) \end{aligned} \quad (2.11)$$

Aplicații CDCP2ⁿ:n sunt numeroase, majoritatea lor se bazează pe funcția sa aritmetică, relația 2.10, adică se determină dintr-o mulțime de elemente active pe acela căruia i s-a alocat prioritate maximă.

O astfel de aplicație pentru CDCP este implementarea întreruperilor vectorizate la un microprocesor, μP , Figura 2.26-b. Principal, succesiunea în realizarea întreruperilor vectorizate este următoarea:

- când un periferic P_i ($i = 0, 1, \dots, 7$) necesită serviciul μP activează intrarea I_i ;
- codificatorul prioritar CDCP8:3 va genera pe ieșire (legată la magistrala de date) codul zecimal-binar al intrării I_i și va activa semnalul de cerere de întrerupere (IRQ – Interrupt ReQuest) al μP , $IRQ = CV$;
- μP sesizând, prin IRQ , o cerere de întrerupere de la un periferic va citi de pe magistrala de date codul (“vectorul”) perifericului respectiv;
- cu ajutorul vectorului transmis μP , acesta va calcula adresa din memorie unde se află subrutina care va rezolva problema perifericului solicitant. Se rulează subrutina;
- după servirea perifericului se trece la servirea altui periferic dacă semnalul IRQ este activat.

Într-un sistem de calcul pentru o funcționare economică, și eventual în timp real, fiecărui periferic i se acordă o anumită prioritate în raport cu celelalte. În această aplicație, printr-o implementare pe baza de CDCP8:3, fiecărui periferic P_i i se fixează prioritatea prin modul în care este conectat la una dintre cele opt intrări I_0, I_1, \dots, I_7 (se consideră că prioritatea cea mai mare o are I_7 iar cea mai mică o are I_0). Dacă simultan IRQ este activat de perifericele P_2, P_3 și P_6 numai vectorul 101 va fi înscris pe magistrala de date corespunzător perifericului P_6 , deci acesta va fi servit. După servirea perifericului P_6 vor fi servite în ordine perifericele P_3 și P_2 dacă acestea mențin activate I_3 respectiv I_2 ($IRQ=1$).

Uneori, în aplicații sunt necesare codificatoare prioritare cu mai mult decât opt intrări, pentru care nu există circuite de tip MSI obținabile. Dacă, de exemplu, sunt necesare 16 intrări ($x_0, x_1, \dots, x_7, x_8, \dots, x_{15}$) se va structura un CDCP2⁴:4 prin înserierea a două circuite CDCP2³:3 ca în Figura 2.27. La primul CDCP2³:3 se repartizează intrările x_0, x_2, \dots, x_7 , codificabile prin cuvintele de ieșire $y_3y_2y_1y_0 = 0000, 0001, \dots, 0111$, iar la al doilea CDCP2³:3 se repartizează intrările x_8, x_9, \dots, x_{15} , codificabile prin cuvintele de la ieșire $y_3y_2y_1y_0 = 1000, 1001, \dots, 1111$. Din analiza cuvintelor de cod se constată că bitul y_3 are valoarea 1 totdeauna când cel puțin o intrare din intervalul $x_8 \div x_{15}$ este activată și are valoarea 0 când nici una dintre intrările din acest interval nu este activată. Deoarece fiecare dintre codificatoare produce numai trei biți de cod O_2, O_1, O_0 bitul al patrulea din cod, y_3 , va fi determinat de activarea a cel puțin unei intrări din intervalul $x_8 \div x_{15}$, deci poate fi calculat prin semnalul CV de la al doilea codificator, $y_3 = CV_2$. Ceilalți trei biți de cod y_3, y_2, y_1 sunt generați fie pe ieșirile O_2, O_1, O_0 ale primului codificator, când se activează intrări din intervalul $x_0 \div x_7$, fie pe ieșirile O_2, O_1, O_0 ale celui de-al doilea codificator, când se activează intrări din intervalul $x_8 - x_{15}$, deci rezultă că se obține cuvântul de ieșire printr-un SAU între cuvintele corespunzătoare celor două codificatoare. Se observă că o activare în intervalul $x_8 \div x_{15}$, a semnalului $CV = 1$ (legat la intrarea de validare a primului codificator care este activă în zero, $E_L=0$) va devalida pe primul codificator $CV = E_L = 1$, acesta va fi validat numai când nu este activată nici o intrare din intervalul $x_8 \div x_{15}$, $CV = E_L = 0$.




Figura 2.27 Structurarea unui codificator prioritar cu 16 intrări ca o extensie serie de la un codificator prioritar cu 8 intrări.

Extensia la un codificator cu 32 de intrări, adică un CDCP $2^5:5$, se poate obține printr-o înscriere a două CDCP $2^4:4$, fiecare cu o structurare ca cea din Figura 2.27. Pentru o extensie care nu este o dublare a numărului de intrări, de exemplu, la o extensie de la 16 intrări la 24 intrări se înscriază un CDCP $2^3:3$ cu un CDCP $2^4:4$. Deoarece bitul al cincilea y_4 , din cuvântul de cod de ieșire $y_4y_3y_2y_1y_0$, are valoarea 1 numai când există o activare în intervalul de intrări $x_{16} \div x_{23}$, în rest are valoarea 0 numai, acest bit se obține din semnalul CV de la CDCD $2^3:3$. De asemenea, bitul y_3 are valoarea 0 pe intervalul $x_{15} \div x_{23}$ în rest se calculează ca în Figura 2.27. Cu aceste observații se poate structura ușor codificatorul prioritar cu 24 intrări.

Ecuatiile logice pentru cel mai simplu CDCP $2^1:1$, cu două intrări I_0, I_1 și ieșirea O_0 , referit **codificator prioritar elementar, CDCPE**, se obțin din relațiile 2.11 prin particularizarea $I_2 = I_3 = I_4 = I_5 = I_6 = I_7 = 0$

$$\begin{aligned} O_0 &= E \cdot I_i \\ CV &= E(I_0 + I_1) \end{aligned} \quad (2.12)$$

cu structurarea din Figura 2.26-b.

Pornind de la CDCP $2^1:1$, prin dublarea repetată a numărului intrărilor și corespunzător creșterii cu un bit a cuvântului de ieșire, se pot defini și, respectiv, structura recursiv codificatoarele CDCP $2^2:2$, CDCP $2^3:3$, CDCP $2^4:4$,..., CDCP $2^n:n$. Se va nota pentru codificatorul CDCP $2^n:n$, cu 2^n intrări și un cuvânt de cod de n biți, dimensiunea respectiv adâncimea prin $S(n)$ și $D(n)$. Structurarea recursivă pornind de la CDCPE se poate face prin extensie paralelă. În [Stefan '00] se demonstrează că pentru extensia paralelă caracteristicile obținute sunt $S(n) \in 2^n$ și $D(n) \in O(2^n)$, adică o dimensiune care depinde linear de numărul de intrări (2^n), acceptabil pentru implementare, și o adâncime tot liniară în funcție de numărul de intrări, deci performanța de viteză scăzută pentru n ridicat. Iar pentru structurarea serie, a unui CDCP $2^n:n$ pornind de la CDCPE, caracteristicile sunt $S(n) \in 2^n$ și $D(n) \in O(n)$, de data această rezultă și pentru performanța de viteză o mărime acceptabilă.

Obtenabil comercial există codificatorul cu 8 căi de intrare cu ieșirea în cod binar natural, 74xx148, a cărui structură și funcționare pot fi regăsite în codificatorul generic prezentat în Figura 2.26.

2.4.3 Decodificatorul, DCD

Funcția de decodificare este o aplicație de pe o mulțime de 2^n cuvinte binare într-o mulțime de 2^n elemente distincte, prin decodificare fiecărui cuvânt binar cu lungimea n biți i se asignează un element distinct. Deci, funcția de decodificare apare ca aplicația inversă celei de codificare (ce asignează unui element dintr-o mulțime de 2^n elemente distincte un cuvânt de cod). Circuitul care modelează funcția de decodificare este notat prin **DCDn:2ⁿ** deoarece prezintă n intrări (un cuvânt de intrare cu lungimea de n biți) și 2^n ieșiri (distincte).

Ca exemplificare se va prezenta circuitul decodicator pentru cuvinte cu lungime de 2 biți, DCD2:4. Tabelul de adevăr al circuitului DCD2:4 este prezentat în Figura 2.28-a. Pe lângă cuvântul de intrare x_1x_0 , circuitului i se aplică și o un semnal de validare E_L ($E = \overline{E}_L$) astfel că funcționarea circuitului, obținerea unei ieșiri active din cele patru O_3, O_2, O_1 și O_0 , este posibilă numai când și semnalul de validare este activ $E_L = 0$. Fiecărui cuvânt de intrare x_1x_0 din cele patru (00,01,10,11) îi corespunde o ieșire activă (respectiv: $O_0 = 1, O_1 = 0, O_2 = 1, O_3 = 1$), deci **funcționarea circuitului apare ca o identificare de cod**. Din tabelul de adevăr pentru fiecare ieșire se obține expresia logică de forma $O_0 = E \cdot \bar{I}_1 \bar{I}_0$; $O_1 = E \cdot \bar{I}_1 I_0$; $O_2 = E \cdot I_1 \bar{I}_0$; $O_3 = E \cdot I_1 I_0$. Se observă ca o ieșire O_i devine activă când pe intrare se aplică mintermul P_i , $i = 0, 1, 2, 3$. Se poate generaliza, un circuit decodicator DCDn:2ⁿ va genera ieșirea O_i activă atunci când pe intrare se aplică mintermul P_i , $i = 0, 1, 2, \dots, 2^n - 1$. Decodificatorul 2:4 este reprezentat ca schemă bloc în Figura 2.28-b, iar ca structură în Figura 2.28-c.




Figura 2.28 Decodificatorul DCD2:4: a) tabelul de adevăr; b) reprezentare, schemă bloc; c) structură compusă din decodificatoare elementare și porți AND; d) structurarea decodicatorului elementar, DCD1:2.

Structura **decodicatorului elementar DCDE** (DCD1:2), cu o singură intrare și două ieșiri, se poate deduce pornind de la DCD2:4, prin eliminarea intrării I_1 , fie din structura circuitului, fie din tabelul de adevăr (și în acest ultim caz efectuând sinteza). În structura obținută pentru DCDE, Figura 2.28-d, dacă se elimină semnalul

de validare $E-L$ nu mai sunt necesare cele două porți AND, circuitul decodificator elementar se reduce la cele trei porți inversor. Pentru intrarea $I_0 = 0$ ieșirea activă, $O_0 = 1$ se obține printr-un buffer inversor, iar pentru, $I_0 = 1$, ieșirea activă $O_1 = 1$ se obține prin înserierea a două porți buffer inversor; aceasta este de fapt o structură de circuit furcă 2 – 1, Figura 1.67. Se adoptă un circuit furcă pentru ca întârzierile celor două ieșiri O_1 și O_0 să fie egale (poate fi necesar un circuit furcă $(n - 1) - n$ în funcție de efortului electric H). Din punct de vedere logic DCDE se reduce doar la un singur inversor, dar cu o astfel de structurare O_1 se obține nebufferat, $O_1 = I_0$, iar O_0 se obține bufferat prin inversor, $O_0 = \overline{I_0}$. Această variantă de structurare se evită în practică deoarece pentru $I_0 = 1$, ieșirea este conectată direct la intrare și, în plus, semnalele pe cele două ieșiri au timp de propagare diferiți. Pentru DCDE (furcă 2-1) adâncimea și dimensiunea au respectiv valorile $D(1) = 2$, $S(1) = 3$.

Pornind acum invers de la DCDE spre DCD2:4, se observă că DCD2:4 se structurează din două decodificatoare elementare și patru porți AND3. Un DCD3:8 s-ar structura din 3 DCDE și opt porți AND4. Extinzând la $DCDn:2^n$ structurarea ar fi din $n \times DCDE$ și 2^n porți AND($n+1$). Neluând în considerare intrarea de validare E (care nu reduce din generalizare, dar porțile AND vor avea o intrare mai puțin) pentru $DCDn:2^n$ se obțin caracteristicile de adâncime $D(n)_{DCD}$ și dimensiune $S(n)_{DCD}$:

$$D(n)_{DCD} = D(n)_{AND} + D_{DCDE} = 1 + 2 = 3 \in O(1) \quad (2.13)$$

$$S(n)_{DCD} = 2^n \cdot S(n)_{AND} + n \cdot S_{DCDE} = 2^n \cdot n + n \cdot 3 \in O(n \cdot 2^n)$$

Această structurare (ca o extensie pornind de la DCDE) pentru $DCDn:2^n$, care poate fi referit cu adâncime constantă, prezintă o foarte bună caracteristică de viteză dar o dimensiune $\in O(n \cdot 2^n)$ ce poate ridica unele probleme la implementare. De fapt, valorile calculate prin relațiile 2.13 trebuie luate ca valori minimale. Aceste valori minimale pot fi utilizate pentru evaluările implementărilor în tehnologia bipolară și când n nu are valori prea ridicate, este cazul circuitelor decodificatoare realizate ca circuite integrate MSI sau circuite discrete, cu n cel mult 4 sau 5. Pentru implementări tip VLSI, este cazul memoriilor de capacitate ridicată când $n \geq 30$, în tehnologia CMOS (pentru care timpii de propagare depind puternic de încărcare) structurarea decodificatorului se va modifica față de structura cu adâncimea constantă prezentată în Figura 2.28-c. În primul rând DCDE va fi un circuit furcă cu un număr de niveluri logice (Tabelul 1.16) în funcție de efortul electric. În al doilea rând o poartă AND cu n intrări, de exemplu când $n = 32$, pe un singur nivel logic este tehnologic foarte dificil de realizat, deci poarta se structurează sub formă de arbore din porți AND, care au un număr mai mic de intrări, rezultând un arbore cu mai multe niveluri de AND. Dacă, de exemplu, poarta AND se structurează logic sub formă de arbore din porți AND2 atunci se obțin $\log_2 n$ niveluri de AND2 iar adâncimea DCD2: n ar fi $D(n) = D_{DCDE} + \log_2 n$. Dar, de fapt, adâncimea arborelui de porți AND rezultă în funcție de efortul F (Tabelul 1.15) al traseului prin arborele de porți AND care substituie poarta ANDn.

Exemplul 2.12 Pentru cele trei structuri de poartă AND (notate cu varianta a , b și c) reprezentate în Figura 2.29 să se estimeze care este cea mai rapidă. Se consideră că la fiecare structură capacitatea de intrare C_{in} este de 4 unități; estimarea se va face pentru două valori ale efortului electric $H = 1$ și $H = 12$. Apoi structura mai rapidă să se dimensioneze.




Figura 2.29 Trei variante de structurarea unei porți AND cu opt intrări.

Soluție. Se calculează efortul logic total ca produs dintre efortul logic de pe fiecare nivel (valorile se obțin din Tabelul 1.13) pentru fiecare dintre cele trei variante și se obține: $G_a = 10/3 \cdot 1 = 3,33$; $G_b = 2 \cdot 5/3 = 3,33$; $G_c = 4/3 \cdot 4/3 \cdot 4/3 \cdot 1 = 2,96$. Analizând numai după efortul logic ar rezulta că varianta *c* ar fi cea mai rapidă, dar întârzierea depinde de efortul total, $F = GBH$, și nu numai de efortul logic. Aplicând relația 1.102, pentru calculul întârzierii minime D pe un traseu, rezultă:

$$\begin{aligned} \text{varianta } a : \quad & \hat{D} = 2(2,33 \cdot H)^{1/2} + 9 \\ \text{varianta } b : \quad & \hat{D} = 2(2,33 \cdot H)^{1/2} + 6 \\ \text{varianta } c : \quad & \hat{D} = 4(2,96 \cdot H)^{1/4} + 7 \end{aligned}$$

în care introducând cele două valori pentru $H = 1$ și pentru $H = 12$. Se obțin valorile:

Varianta	H = 1			H=12		
	$NF^{1/N}$	P	$\hat{D} = NF^{1/N} + P$	$NF^{1/N}$	P	$\hat{D} = NF^{1/N} + P$
<i>a</i>	3,65	9,0	12,65	12,64	9,0	21,64
<i>b</i>	3,65	6,0	9,65	12,64	6,0	18,64
<i>c</i>	5,25	7,0	12,25	9,77	7,0	16,77

Deci pentru efortul electric $H = 1$ ($C_{in} = 4, C_0 = H \cdot C_{in} = 4$) varianta *b* are întârzierea cea mai mică, iar pentru $H = 12$ ($C_{in} = 4, C_0 = 12 \cdot 4 = 48$) varianta *c* are întârzierea cea mai mică.

Dimensionarea variantei *c* ($H=12$): $\hat{f} = F^{1/4} = (2,96 \cdot 12)^{1/4} = 2,44$. Pornind de la ultima poartă (inversor) care are $C_0 = 12 \cdot 4 = 48$ unități, rezultă sarcina pentru nivelul al treilea (NAND2), $C_{in4} = 48 \cdot 1/2,44 = 19,66$. Sarcina pentru nivelul al doilea (NOR2) este $C_{in3} = (19,66 \cdot 4/3)/2,44 = 10,73$, iar sarcina pentru primul nivel (NAND2) $C_{in2} =$

$(10, 73 \cdot 5/3)/2, 44 = 7, 33$. În final, ca verificare, se poate calcula capacitatea de intrare $C_{in} = (7, 3 \cdot 4/3)/2, 44 = 4$.

Dimensionarea variantei b ($H=1$) : $\hat{f} = F^{1/2} = (3, 33 \cdot 1)^{1/2} = 1, 83$. Pornind de la ultima poartă NAND2 care are sarcina $C_0 = H \cdot C_{in} = 1 \cdot 4 = 4$ rezultă capacitatea de sarcină pentru primul nivel (NAND4), $C_{in_2} = (4 \cdot 5/3)/1, 83 = 3, 64$ valoare care este mai mică decât capacitatea de intrare la primul nivel $C_{in} = 4$. Această valoare subunitară pentru $h_1 = 3, 64/4 = 0, 91$ apare datorită faptului că s-a egalizat efortul pe fiecare nivel, iar nivelul unu are o poartă care prezintă un efort logic $g_1 = 2$, rezultă că $h_1 g_1 = 0, 91 \cdot 2 = 1, 82$.

Valorile capacităților de intrare C_i , calculate pentru fiecare nivel, se vor repartiza pe dimensiunile porților tranzistoarelor de intrare.

Din analiza structurii unui decodificator rezultă: decodificatorul este structurat pe un nivel AND, sau **decodificarea este o funcție logică AND (identificare de cod/mintermi)**. Un $DCDn:2^n$ generează intern, și sunt disponibili la ieșire, toți cei 2^n mintermi de n variabile. În consecință, **un $DCDn:2^n$ poate fi utilizat pentru implementarea unei funcții logice cu n variabile, dată sub forma FND** (sumă de termeni canonici produs), deoarece generează toți termenii canonici produs de n variabile, iar nivelul OR al implementării se adaugă din exterior (o poartă OR care colectează termenii canonici care au valoarea 1). O formă disjunctivă FD, pentru implementare trebuie întâi extinsă la o formă FND (sumă de termeni canonici) deoarece la ieșirea decodificatorului oricum sunt disponibili toți termenii canonici produs.

Circuitele decodificator, pe lângă suportul de nivel AND în implementarea funcțiilor logice, poate modela și o funcție aritmetică. Dacă cuvântul de intrare X , cu lungimea de n biți și cuvântul generat pe ieșire Y , cu lungimea de 2^n biți, sunt interpretate ca numere întregi, exprimate în binar natural, atunci între aceste două numere există relația:

$$Y = 2^X \quad (2.14)$$

adică, decodificatorul generează la ieșire un număr care este egal cu doi la o putere egală cu numărul aplicat la intrare. Deoarece funcția de exponențiere 2.14 este inversa funcției de logaritmare 2.10 — se confirmă afirmația de la începutul acestui paragraf, aceea că: **decodificarea și codificarea sunt fiecare funcția inversă a celeilalte (codificarea este un nivel OR, iar decodificarea este un nivel AND)**.

Identificarea de cod efectuată de decodificator se realizează pe un nivel AND. De exemplu, poarta AND care implementează produsul logic $x_3 \bar{x}_2 \bar{x}_1 x_0$ este un identificator pentru codul 1001 deoarece numai pentru acest cuvânt generează 1 pe ieșire. Pentru implementări se recomandă, vezi secțiunea 2.3, operatorii negați, deci o poartă NAND în loc de AND ceea ce înseamnă că ieșirile decodificatorului sunt active în 0 și nu în 1 (O_i-L). Dar ca identificator de cod poate fi utilizată și poarta NOR, care generează la ieșire 1 numai când intrările sunt 0, deci față de identificatorul de cod pe baza AND/NAND la cel pe bază de NOR intrările sunt active în 0 și nu în 1 (I_i-L).

O organizare de decodificator, ca identificator de cod pe bază de NOR, este cea cunoscută sub numele de decodificator Lyon-Schediwy [Sutherland '99]. La acest decodificator toate ieșirile sunt în L în afară de una, cea activă, care este în H . O poartă NOR CMOS realizează cu ușurință ieșirea L (prin tranzistoarele nMOS conectate în paralel din ramura înspre V_{SS}), dar sunt dificultați să genereze la ieșire un nivel H prin toate tranzistoarele pMOS înseriate din ramura conectată la V_{DD} . Deoarece la




Figura 2.30 Decodificator 3:8 tip Lyon-Schedwy (identificator de cod pe bază de porți NOR).

acest codificator tot timpul numai o ieșire este în starea H , (deci toate celelalte rețele de tip pMOS ale porților NOR nu conduc) este posibil ca unele din tranzistoarele de tip pMOS să intre în structura mai multor porți NOR, prin aceasta se reduce numărul de tranzistoare. În figura 2.30 este structurat, în acest sens, un DCD3:8 care este compus din opt identificatoare de cod, opt porți NOR. Mai mult, pentru a asigura efort logic egal pentru cele trei semnale de intrare x_2 , x_1 și x_0 (negate și nenegate) lățimea tranzistoarelor de canal nMOS este unitate iar lățimea celor cu canal pMOS este mai mare de W (lățimea de canal) ori înmulțit cu puterile lui 2. Cu o astfel de structurare și cu tranzistoarele dimensionate în acest mod, decodificatorul Lyone-Schedwy are performanțe de timp mult mai bune decât organizarea de codificator ca în Figura 2.28-c la care, de fapt, într-o implementare poarta AND4 nu este un singur nivel ci este substituită printr-un arbore cu două sau trei niveluri (Exemplul 2.12).

Exemplul 2.13 Celula sumator complet, a cărei funcționare este dată în tabelul 1.6, să se implementeze pe un circuit DCD3:8.

Soluție. Din Tabelul 1.6 prin sinteză pe bază de 1, forma FCD, rezultă:

$$s_i = \sum_0^7 (1, 2, 4, 7), \quad C_i = \sum_0^7 (3, 5, 6, 7)$$

sau expresiile complementare:

$$\bar{s}_i = \sum_0^7 (0, 3, 5, 6), \quad \bar{C}_i = \sum_0^7 (0, 1, 2, 4)$$

Pentru implementare cu un DCD3:8, care generează toți cei opt mintermi de trei variabile, va fi necesar doar să se adauge în exterior nivelul de OR care colectează termenii ce au valoarea 1. Se va face implementarea atât pentru cazul când ieșirile decodificatorului sunt active în H cât și în L . În aceste sens se vor transforma potrivit expresiile pentru s_i și C_i .

1. Implementare pe bază de DCD3:8 cu ieșirile active în H

a) Expresiile s_i și C_i se scriu:

$$s_i = P_1 + P_2 + P_4 + P_7; \quad C_i = P_3 + P_5 + P_6 + P_7$$

Implementarea se reduce la colectarea mintermilor respectivi printr-o poartă OR4, adăugată în exterior, ca în Figura 2.31-a.

b) Uneori funcția negată se sintetizează prin mai puțini minterimi (nu este cazul pentru celula sumator complet) ceea ce poate constitui un avantaj, micșorarea dimensiunii porții adăugate în exterior. Expresiile pentru \bar{s}_i și \bar{C}_i se scriu

$$\begin{aligned} \bar{s}_i &= P_0 + P_3 + P_5 + P_6 \rightarrow \bar{\bar{s}}_i = \overline{P_0 + P_3 + P_5 + P_6} \\ \bar{C}_i &= P_0 + P_1 + P_2 + P_4 \rightarrow \bar{\bar{C}}_i = \overline{P_0 + P_1 + P_2 + P_4} \end{aligned}$$

pentru care corespunde implementarea din Figura 2.31-b. Colectarea mintermilor corespunzători se face printr-o poartă NOR4 adăugată în exterior.

2. Implementarea pe bază de DCD 3 : 8 cu ieșirile active în L

a) Expresile s_i și C_i devin:

$$\begin{aligned} \bar{\bar{s}}_i &= \overline{P_1 + P_2 + P_4 + P_7} = \overline{P_1 \cdot P_2 \cdot P_4 \cdot P_7} \\ \bar{\bar{C}}_i &= \overline{P_3 + P_5 + P_6 + P_7} = \overline{P_3 \cdot P_5 \cdot P_6 \cdot P_7} \end{aligned}$$

Colectarea în exterior a mintermilor corespunzători se face printr-o poartă NAND4, Figura 2.31-c.

b) Expresiile negate pentru \bar{s}_i și \bar{C}_i se scriu sub forma:

$$\begin{aligned} \bar{s}_i &= P_0 + P_3 + P_5 + P_6 \rightarrow \bar{\bar{\bar{s}}}_i = \overline{P_0 + P_3 + P_5 + P_6} = \bar{P}_0 \cdot \bar{P}_3 \cdot \bar{P}_5 \cdot \bar{P}_6 \\ \bar{C}_i &= P_0 + P_1 + P_2 + P_4 \rightarrow \bar{\bar{\bar{C}}}_i = \overline{P_0 + P_1 + P_2 + P_4} = \bar{P}_0 \cdot \bar{P}_1 \cdot \bar{P}_2 \cdot \bar{P}_4 \end{aligned}$$

De data aceasta colectarea în exterior a mintermilor se face printr-o poartă AND4, Figura 2.31-d.




Figura 2.31 Implementarea celulei sumator complet pe un DCD3:8: a,b) pe decodificator cu ieșiri active în H ; c,d) pe decodificator cu ieșiri active în L .

Anterior s-a structurat $DCDn:2^n$ cu adâncimea constantă ($D(n) = 3$), în mod inductiv, pornind de la DCDE și porți AND adăugând succesiv câte un bit la cuvântul de intrare și s-au obținut caracteristicile de adâncime și dimensiune exprimate prin relațiile 2.13. Se poate face o structurare și definire a $DCDn:2^n$, pornind în sens invers, divizându-l întâi în două $DCDn/2:2^{n/2}$ iar ieșirile acestor decodificatoare sunt intrările pe liniile și coloanele unei matrice formată din $2^{n/2} \cdot 2^{n/2}$ porți AND2, Figura 2.32. Cuvântul de intrare $x_{n-1}x_{n-2}\dots x_{n/2}x_{n/2-1}\dots x_1x_0$ se separă în două semicuvinte, semicuvântul $x_{n-1}x_{n-2}\dots x_{n/2}$ va genera o ieșire activă pe liniile matricei iar semicuvântul $x_{n/2-1}\dots x_1x_0$ va genera o ieșire activă pe coloanele matricei, în consecință poarta AND2 de la intersecția liniei și coloanei active va avea ieșirea 1, restul de $2^n - 1$ porți vor avea ieșirea în zero. Această modalitate de decodificare matriceală (**decodificare bidimensională**) se aplică și la decodificatoarele rezultate; fiecare din cele două decodificatoare $DCDn/2:2^{n/2}$, unul pentru linii iar altul pentru coloane, se structurează la rândul său prin divizarea în două decodificatoare $DCDn/4:2^{n/4}$ unul pentru linii, altul pentru coloane și $2^{n/2}$ porți AND2. Se continuă această divizare cu doi, a fiecărui decodificator, până când se ajunge la ultimul nivel de structurare compus din două DCDE care comandă o matrice de 4 porți AND2. Caracteristicile și definiția multiplexorului $DCDn:2^n$ structurat recursiv sunt date în [Ștefan '00].

Definiția 2.9 Un $DCDn:2^n$ se structurează prin divizare în două $DCDn/2:2^{n/2}$ și o matrice de porți AND2, de dimensiunea $2^{n/2} \cdot 2^{n/2}$, ale căror intrări sunt toate




Figura 2.32 Explicativă pentru definirea recursivă a unui $DCD_{n:2^n}$ (decodificare bidimensională).

perechile de ieșiri din cele două decodificatoare. Cele două $DCD_{n/2:2^{n/2}}$ de asemenea se structurează prin divizare în același mod. Procesul de divizare recursivă se oprește când se ajunge la DCDE. \diamond

Dimensiunea definiției pentru $DCD_{n:2^n}$ este constantă și independentă de valoarea lui n deci conform definiției 2.1 decodicatorul nu este un circuit complex ci unul simplu, deci realizabil. Dar pentru a declara realizabilitatea circuitului trebuie luată în considerare și dimensiunea sa. Cu valorile pentru decodicatorul elementar $D_{DCD}(1) = 2$, $S_{DCD}(1) = 3$ și ținând cont că prin Definiția 2.9 după fiecare divizare se generează două $DCD_{n/2:2^{n/2}}$ și 2^n porți AND2 se poate calcula dimensiunea $S_{DCD}(n)$ și adâncimea $D_{DCD}(n)$ în felul următor:

$$\begin{aligned} S_{DCD}(n) &= 2 \cdot S_{DCD}(n/2) + 2^n \cdot 2 = \\ &= 2 \cdot [2 \cdot S_{DCD}(n/4) + 2^{n/2} \cdot 2] + 2^n \cdot 2 = \dots \in O(2^n) \\ D_{DCD}(n) &= D_{DCD}(n/2) + D_{AND}(2) = [D_{DCD}(n/4) + 1] + 1 = \dots \in O(\log n) \end{aligned}$$

Comparând caracteristicile acestei structuri (compusă numai din $DCD(1)$ și $AND(2)$) cu cele ale structurii de adâncime constantă (compusă numai din $DCD(1)$ și $AND(n)$) se constată că dimensiunea a scăzut de la $O(n \cdot 2^n)$ la $O(2^n)$ iar adâncimea a crescut de la $O(1)$ la $O(\log n)$ deci, teoretic, această structurare este mai ușor realizabilă în schimb asigură performanțe de viteză mai scăzute (Degradarea performanței de viteză cu mai mult decât s-a micșorat dimensiunea corespunde corelării dintre $S(n)$ și $D(n)$, relația 2.9). Dar, în practică, pentru implementările de tip VLSI un DCD cu adâncimea constantă, ca în Figura 2.28-c, nu poate fi realizat, porțile $AND(n)$ se structurează cu porți mai simple sub formă de arbore. De asemenea, și la structurarea prin

divizări porțile AND2 formează un arbore. Soluția de mediere ar fi structurare prin divizare a $DCD(n)$, dar după prima sau a două divizare $DCD(n/2)$ sau $DCD(n/4)$ să fie un decodificator de tip Lyon-Schedwy.

Decodificatoarele eficiente din punct de vedere al timpului de propagare sunt necesare pentru adresarea memoriilor și pentru selectarea registrelor din băncile de registre ale microprocesoarelor. Structurile de decodificator pentru aceste aplicații ajung să aibă o valoare de efort total de valori ridicate (vezi Exemplul 1.30). Dar aspectele care trebuie luate în considerare la proiectarea decodificatoarelor pentru astfel de aplicații sunt numeroase iar minimizarea efortului logic, pentru a obține și o viteză, nu este exclusiv. De exemplu, considerațiile de layout sunt importante deoarece adesea decodificatorul trebuie să se încadreze în suprafața repartizată pentru memorie, suprafața sa poate fi limitată, deci iată o constrângere. De asemenea limitarea puterii disipate, poate fi o altă constrângere importantă, de obicei un decodificator rapid poate necesita o putere disipată ridicată sau prea multe tranzistoare.

În realizarea de sisteme pe placa cu circuite discrete pentru decodificatoarele $DCDn:2^n$, cu n intrări și 2^n ieșiri, referite și cu termenul decodificator/multiplexor, (vezi secțiunea 2.4.5) există următoarele circuite MSI: 74xx138 - DCD3:8; 74xx139 - $2 \times DCD2:4$; 74xx154 - DCD4:16. Alte circuite decodificatoare pot să nu aibă definite toate cele 2^n cuvinte de n biți pe intrare sau pot să nu utilizeze toate cele 2^n ieșiri cum este cazul următoarelor circuite integrate: 74xx42 - Decodificator din BCD în zecimal; 74xx47 și 74xx49 - Decodificatoare din BCD pentru elemente de afișaj cu 7 segmente (vezi Exemplul 2.14).

2.4.3.1 Convertorul de cod

Convertorul de cod este un circuit combinațional care pentru un cuvânt de n biți aplicat la intrare generează un cuvânt de m biți la ieșire, deci circuitul realizează o aplicație (mapare) între o mulțime a cuvintelor de intrare cu valori în mulțimea cuvintelor de ieșire. Definiția în acest mod a circuitului convertor de cod corespunde cu definiția dată în secțiunea 2.1 circuitului combinațional cu ieșiri multiple și este reprezentat ca schema bloc în Figura 2.1-a. Rezultă că oricare CLC cu ieșiri multiple este, în fond, un convertor de cod (transcodor).




Figura 2.33 Organizarea de principiu pentru un convertor de cod.

Structura unui convertor de cod constă dintr-o înseriere decodificator-codificator, adică două nivele logice AND-OR, Figura 2.33. Codul de intrare de n biți este aplicat nivelului de decodificare AND rezultând o singură ieșire activă din cele 2^n . Această ieșire activată este aplicată ca o intrare pentru nivelul de codificare OR care generează un cuvânt de m biți pe ieșire. De fapt, înserierea decodificator-codificator formează un circuit cu cele două niveluri logice necesare pentru modelarea oricărei funcții logice sub formă de sumă de produse (AND-OR).

2.4.4 Multiplexorul

Circuitul multiplexor realizează în primul rând o funcție de comunicație prin selectarea oricărei linii de intrare I_i , dintr-un număr de 2^n linii ($I_{2^n-1}, I_{2^n-2}, \dots, I_i, \dots, I_1, I_0$) și conectarea acesteia la o singură ieșire, de unde, uneori, este referit ca **circuit selector**. Funcția de comunicație — selectarea — realizată cu circuit multiplexor este similară cu cea realizată de către un selector rotativ mecanic, Figura 2.34-a. Selectorul rotativ mecanic conectează la ieșire, în funcție de poziția contactului rotativ, una dintre liniile de intrare. La circuitul multiplexor, cu 2^n intrări de date și o ieșire, reprezentat ca schema bloc în Figura 2.34-b (notat prin MUX $2^n:1$), selectarea liniei de intrare de date I_i , pentru conectarea acesteia la ieșirea O , se face prin aplicarea pe intrările de selectare a indexului i exprimat ca număr în binar natural (cuvânt de selectare). Evident, pentru a putea selecta toate intrările numărul **cuvintelor de selectare** ($S_{n-1}S_{n-2}\dots S_i\dots S_1S_0$) distincte trebuie să fie mai mare sau egală cu numărul total al intrărilor. În general, circuitul MUX $2^n:1$ pe lângă cele 2^n intrări de date și un cuvânt de selectare, cu lungimea minimă de n biți, mai prezintă și o intrare de validare E (în general activă în stare L , $E = \overline{E}L$).

Particularizând MUX $2^n:1$ la $n = 2$ se obține multiplexorul cu patru căi de intrare (I_3, I_2, I_1, I_0), selectabile cu un cuvânt de doi biți S_1, S_0 , cu schema bloc și tabelul de adevăr prezentate în Figura 2.34-c și 2.34-d. Din tabelul de adevăr a MUX4:1 se deduce următoarea funcție logică

$$y = \overline{E}Ld_3x_1x_0 + \overline{E}Ld_2x_1\overline{x_0} + \overline{E}Ld_1\overline{x_1}x_0 + \overline{E}Ld_0\overline{x_1}\overline{x_0} \quad (2.15)$$

și este similară cu cea exprimată de relația 1.82 sau 1.83. Această expresie este forma canonică normală disjunctivă pentru oricare dintre cele 16 funcții de două variabile. Structura circuitului MUX4:1 este cea din Figura 2.34-e. În această structură se distinge clar un circuit decodificator 2:4, ca cel din Figura 2.28-c, ale cărui intrări x_1, x_0 sunt biții cuvântului de selectare iar cele patru ieșiri din porțile AND sunt colectate dintr-un nivel OR. Se poate interpreta că cele patru porți AND ale decodicatorului, prin intrările de selectare și cea de validare E , selectează care din cele patru intrări de date (d_3, d_2, d_1, d_0) este conectată la ieșire prin nivelul adăugat OR.

Un circuit DCD care este un nivel de AND, ce generează toți mintermii canonici de n variabile, poate modela funcții logice prin colectarea în exterior prin porți OR a termenilor canonici care au valoarea 1 pentru funcția respectivă (vezi Exemplul 2.13). Circuitul multiplexor, care este pe lângă nivelul de AND și un nivel de OR (intern), colectează în interior toți mintermii canonici de cele n variabile de selectare, deci poate modela oricare funcție de n variabile rezultând astfel ca un circuit logic universal. Valoarea 0 sau 1 a unui termen canonic P_i în exprimarea funcției se fixează prin valoarea coeficientului d_i aplicat pe intrarea de date I_i .

Din structura MUX4:1, prin eliminarea intrării de selectare x_1 , se obține MUX2:1 cu un singur bit de selectare x_0 și două intrări de date I_1, I_0 , care este referit ca **multiplexorul elementar MUXE**, Figura 2.34-f. Dacă se consideră intrarea de validare permanent activă ($E_L = 0$) se constată că structura de MUXE este identică cu cea a celei pentru implementarea recurentă, sub formă de arbore, a oricărei funcții logice dezvoltată recurent, Figura 2.6-a. Pornind de la structurarea MUX2:1 și MUX4:1 se poate extinde structurarea la un MUX $2^n:1$, care se compune dintr-un DCD $n:2^n$ cu adâncime constantă, similar ca structură cu cel din Figura 2.28-c,




Figura 2.34 Multiplexorul, MUX: a) selectorul rotativ mecanic - analogul mecanic al multiplexorului; b) simbol de reprezentare pentru MUX $2^n:1$; c,d,e) schema bloc, tabelul de adevăr și structura circuitului MUX $4:1$; f) structura multiplexorului elementar, MUX $2:1$.

și o poartă OR cu 2^n intrări. $DCDn:2^n$ din cadrul MUX $2^n:1$ se compune din n decodificatoare elementare DCDE și 2^n porți AND cu $n + 1$ intrări (n intrări de la cuvântul de selectare, E și o intrare de date d_i). Pentru structurarea în acest mod a MUX $2^n : 1$, referită multiplexor cu adâncime constantă, se pot calcula caracteristicile de dimensiune $S_{MUX(n)}$ și adâncime:

$$S_{MUX(n)} = n \cdot S_{DCDE} + 2^n \cdot S_{AND(n+1)} + 1 \cdot S_{OR(2^n)} = n \cdot 3 + 2^n \cdot (n + 1) + 1 \cdot 2^n \in O(n \cdot 2^n)$$

Adâncimea are două valori, prima pentru transferul pe traseul cuvânt de selectare-ieșire care este de patru niveluri logice și a doua pe traseul de intrare de date I_i la ieșire care este de două niveluri logice. Această diferență trebuie luată în considerare la comanda multiplexorului dacă semnalele pe intrările de date și pe intrările de selectare nu se aplică simultan, atunci este recomandat ca cele de selectare să fie primele aplicate deoarece parcurg patru niveluri față de două pentru cele de date. De fapt, aceste caracteristici de dimensiune și adâncime sunt, teoretic, valori minime asimptotice. Practic, pentru n de valoare ridicată este dificil de realizat porți AND $(n+1)$ și OR 2^n

pe un singur nivel logic; în plus, mai ales în tehnologia CMOS timpul de propagare depinde pregnant de încărcare (vezi secțiunea 1.5.6).

Definiția 2.10 Un MUX $2^n:1$, selectat prin cuvântul $x_{n-1}x_{n-2}\dots x_1x_0$, se structurează dintr-un MUXE selectat cu x_{n-1} și are ca intrări de date ieșirile de la două MUX $2^{n-1}:1$ selectate prin cuvântul $x_{n-2}\dots x_1x_0$. Apoi, asupra celor două multiplexoare MUX $2^{n-1}:1$ se aplică același procedeu de structurare. Procedeu recursiv se oprește când se ajunge la MUX-uri selectate prin x_0 . \diamond

Prin structurarea unui MUX $2^n:1$, conforma Definiției 2.10, se obține o rețea arborescentă de $(2^n - 1)$ MUX2:1 având n niveluri, Figura 2.35-a. Structura aceasta de rețea este identică cu structura arborescentă pentru implementarea unei funcții canonice normale disjunctive dezvoltate recurent din Figura 2.7. Cele 2^n intrări de date ale MUX $2^n:1$ sunt intrările în multiplexoarele elementare “frunze” iar ieșire este ieșirea multiplexorului elementar “rădăcină”; se observă că transferul este pe trasee de la frunze înspre rădăcină. Pe fiecare traseu se parcurge același număr de MUXE. Această structură recursivă a unui MUX $2^n:1$ are următoarele caracteristici de dimensiune și adâncime: $D_{MUX(n)} \in O(n)$, $S_{MUX(n)} \in O(2^n)$.

Implementarea logică a multiplexoarelor în circuitele VLSI apare foarte simplă când se utilizează elemente de trecere nMOS, porți de transmisie CMOS. Pornind de la funcția sa de transmisie, multiplexorul, poate fi conceput din 2^n ramuri de transmisie care au un capăt comun (ieșirea) iar la celălalt capăt al fiecărei ramuri se aplică data corespunzătoare d_i care trebuie transmisă. Fiecare ramură este compusă din n elemente de trecere înseriate (circuit AND) care va fi deschisă doar pentru o singură configurație a biților din cuvântul de intrare $x_{n-1}x_{n-2}\dots x_1x_0$. În acest mod de implementare, un multiplexor elementar este compus numai din două ramuri pe care există câte un element de trecere, unul dintre acestea este comandat de x_0 iar celălalt de \bar{x}_0 , semnalele de comandă fiind generate de un DCDE.

O astfel de structură de MUX4:1 implementată cu porți de transmisie este prezentată în Figura 1.53-c. În structura din această figură există redundanță, ultimele două porți, una pe ramura lui d_{i_0} și cealaltă pe ramura lui d_{i_2} , au un terminal comun (ieșirea) și sunt comandate cu același semnal \bar{B} , deci pot fi substituite printr-o singură poartă (cele două ramuri se unesc înainte de această poartă și împreună prin această ajung la terminalul comun). Același simplificare se poate face și cu porțile comandate de B de pe liniile d_{i_1} și d_{i_3} . Va rezulta o rețea arborescentă cu două MUXE selectate de A , \bar{A} urmate de un alt MUXE selectat de B , \bar{B} . În Figura 2.35-b este prezentată structurarea unui MUX8:1, sub formă de rețea arborescentă din MUXE, realizată cu tranzistoare de trecere nMOS. Se observă că acest circuit se obține prin maparea 1:1, cu MUXE cu tranzistoare de trecere, a structurii recurente MUX $2^n:1$, din Figura 2.35-a, prin particularizarea pentru $n = 3$. Implementările sub formă de rețea arborescentă sunt recomandate în sistemele integrate de performanță ridicată și de putere redusă. Totuși, pentru n de valoare ridicată timpul de propagare pe traseele de la frunze la rădăcină devine foarte mare. În lungul lungul unui traseu cu n tranzistoare de trecere întârzierea este egală cu n^2RC , unde RC este întârzierea dată de rețeaua echivalentă a tranzistorului de trecere.

În Definiția 2.10 structurarea prin recurență s-a specificat cu un pas egal cu unu, adică pentru câte un bit al cuvântului de selectare rezultând în fiecare nivel numai MUXE. Dar se poate face structurarea pe grupuri de biți din cuvântul de selectare, de exemplu, dacă se iau grupuri de câte doi sau trei biți rezultă pentru nivelurile




Figura 2.35 Structurarea arborescentă a unui multiplexor conform Definiției 2.10: a) MUX 2^n :1 structurat din 2^n MUX2:1; b) MUX8:1 realizat cu tranzistoare de trecere; c) variante de structurare a MUX8:1 pe bază de MUX4:1 și MUX2:1

respective din rețeaua arborescentă MUX2²:1, MUX2³:1 în loc de MUXE. Varianta aceasta de structurare arată posibilitatea de obținere a multiplexoarelor de capacitate mare din circuite multiplexoare de capacitate inferioară, de exemplu pe baza celor mai utilizate în practică MUX4:1 sau MUX8:1. În Figura 2.35-c sunt prezentate variante de compunere a unui MUX8:1 din altele de capacități mai mici (4:1 și 2:1). Care variantă este mai bună? Pentru a răspunde la această întrebare trebuie introdus un criteriu de evaluare. Acest criteriu de evaluare ia în considerare numărul de circuite integrate utilizate, CI (există 4 × MUX2:1/cip; 2 × MUX4:1/cip; 1 × MUX8:1/cip;) și costul (care poate fi proporțional cu numărul de terminale/conectări). Numărul de terminale poate determina costul deoarece fiecare terminal trebuie lipit sau este un punct de wrapare. Din cele patru variante de structurare ale MUX8:1/cip apare că pentru criteriul ales cea mai bună variantă este un singur MUX8:1/cip și cea mai slabă printr-o rețea numai de MUX2:1. Dar să nu ne grăbim, vom vedea că în unele implementări realizarea unui multiplexor de capacitate mai mare din circuite de capacitate 2:1 poate fi cea mai avantajoasă, vezi Exemplul 2.17.

Pentru implementările de sisteme există următoarele multiplexoare sub formă de circuite integrate MSI:

74xx150 – 1 × MUX16:1

74xx151 – 1 × MUX8:1

74xx153 – 2 × MUX4:1, iar 74xx253 - 2 × MUX4:1 are ieșirea TSL

74xx157 – 4 × MUX2:1, iar 74xx257 - 2 × MUX2:1 are ieșirea TSL

2.4.4.1 Aplicații cu circuite multiplexoare

Circuitul multiplexor poate modela o funcție de comunicație, (a) selectare de date și o funcție canonică normală disjunctivă, (b) implementare de funcții logice. Aplicațiile cu circuite multiplexoare se reduc la realizarea acestor două tipuri de funcții.

a). Selectarea datelor. Circuitul MUX2ⁿ:1 poate fi utilizat pentru conversia paralel-serie a unui cuvânt de 2ⁿ biți. Biții cuvântului de serializat se aplică pe intrările de date $I_{2^n-1}, I_{2^n-2}, \dots, I_i, \dots, I_1, I_0$, iar prin configurația cuvântului de selectare $x_{n-1}x_{n-2}\dots x_1x_0$ un bit de pe o anumită intrare de date este aplicat la ieșire. Evident, serializarea biților cuvântului de date se poate realiza în oricare secvență dorită. Dacă este necesară serializarea succesivă începând cu I_0 pâna la I_{2^n-1} atunci secvențele configurațiilor cuvântului de selectare sunt în ordinea de creștere a numerelor naturale, care se pot obține de la un numărător modulo 2ⁿ, iar pentru această serializare sunt necesare 2ⁿ tacte de clock.

Uneori în arhitectura unui sistem apare un desen ca cel din Figura 2.36-a care simbolizează transferul unor cuvinte cu lungimea de k biți de la sursele $P_{2^n-1}, P_{2^n-2}, \dots, P_i, \dots, P_1, P_0$ (porturi sursă) într-un singur loc de destinație (care poate fi un port, o magistrală etc.). Acest transfer poate fi implementat cu k multiplexoare 2ⁿ:1 puse în paralel, toate fiind comandate de același cuvânt de selectare, Figura 2.36-b. Biții cuvântului de la portul P_i se aplică, câte unul, numai la intrarea de date I_i de la fiecare dintre cele k multiplexoare, deci un port este legat la toate intrările de date cu același număr de la cele k multiplexoare. La aplicarea unui cuvânt de selectare i toții biții de pe intrările de date I_i ale celor k multiplexoare sunt transferați la ieșirile acestora, deci cuvântul cu lungimea de k biți din portul P_i este transferat în portul




Figura 2.36 Selectarea secvențială a datelor: a) reprezentare simbolică a unui punct de selectare a datelor dintr-un sistem; b) selectarea unui port de intrare, dintr-un număr de 2^n porturi cu lungimea de k biți, și conectarea la un port de ieșire prin intermediul unui grup de $k \times \text{MUX } 2^n:1$; c) structură în tehnologie CMOS de $\text{MUX } 2^n:1$ cu ieșirea TSL pentru comanda unei linii de magistrală.

de ieșire Pentru implementările VLSI când se lucrează cu lungimi de cuvând de 32, 64 biți, deci tot atâtea multiplexoare puse în paralel, încărcarea electrică a semnalelor se selectare este foarte mare ceea ce implică o bufferare, vezi Exemplul 1.28.

Pentru implementările în tehnologie CMOS o structură recomandată de multiplexor inversor cu 2^n căi este prezentată în Figura 2.36-c, care se compune din ramuri inversor TSL, Figura 1.46-c, toate conectate la o linie de magistrală. Pentru semnale de selectare ale ramurii i , $S_i \bar{S}_i = 01$ (generate de un decodificator), atât ramura n cât și ramura p ale inversorului CMOS sunt blocate, deci ieșirea la linia de magistrală este în starea HZ , iar pentru $S_i \bar{S}_i = 10$ ramura este în funcționare normală de inversor, data de intrare este transferată negat la magistrală, \bar{d}_i . Efortul logic total al multiplexorului este $2^n(4 + 4 \cdot \gamma)/(1 + \gamma) = 4 \cdot 2^n$, cu efortul logic pe o intrare de date $(2 + 2 \cdot \gamma)/(1 + \gamma) = 2$; aceeași valoare 2 este și pentru o preche ($S_i \bar{S}_i$) de semnale de

selectare. Rezultă că efortul logic pe o intrare este constant și nu depinde de numărul de intrări, ceea ce ar sugera că se pot realiza multiplexoare rapide cu oricâte linii de intrare. Totuși, când lungimea k a cuvintelor selectate este de valoare ridicată perechile de semnale de selectare $S_i\bar{S}_i$ necesită un efort ridicat ($k \cdot \text{MUX}2^n:1$), desi aceasta nu are un efect de marirea întârzierii pentru transferul datei d_i . Când se iau în considerare și capacitățile parazite se constată că această structură nu este rapidă pentru un număr de intrări (ramuri inversor) ori cât de mare, în general se limitează la structura cu cel mult patru ramuri.

Exemplul 2.14 Să se structureze un sistem pentru afișarea a două cifre zecimale a căror cod BCD este înscris în două porturi A, B . Se vor utiliza elemente afișoare cu 7 segmente cu catodul comun.

Soluție. Pentru iluminarea unei cifre trebuie conectate simultan la tensiunea $+V$ toți anozii LED-urilor (segmentelor) care configurează caracterul iar catodul la masă, Figura 2.37. Conectarea simultană a segmentelor luminoase este realizată prin ieșirile (a, b, c, d, e, f, g), active în H , ale unui convertor de cod BCD-7 segmente 7449. Deoarece se utilizează un singur decodificator 7449 pentru ambele elemente afișoare este necesar ca informația să fie aplicată alternativ cu o frecvență de minim 30Hz ($T \geq 3,33\text{ms}$) pentru ca, prin inerția ochiului, cifra să apară afișată continuu. Pentru aplicarea alternativă, cu frecvență de 30Hz a conținutului celor două porturi sursă A și B pe intrările convertorului BCD-7 segmente, Tabelul 2.2, secțiunea 2.4.7, se utilizează $4 \times \text{MUX}2:1$ ca selector de date (circuitul 74157). Conectarea la masă a catodului comun din fiecare dintre cele două afișoare A și B se realizează printr-un DCD2 : 4 (1/2 74139) cu ieșirile active în L și comandat sincron cu ieșirea cuvintelor A și B prin multiplexor. Sincronizarea este realizată cu semnalul de ceas CLK, care se aplică pe intrarea I_0 a decodicatorului și pe intrarea comună de selectarea $G1$ a grupului de patru multiplexoare. Pe palierul pozitiv, CLK=1, se afișează cuvântul din portul A iar pe palierul CLK=0 se afișează cuvântul din portul B .

b). Implementarea funcțiilor logice. Circuitul multiplexor $\text{MUX}2^n:1$, prin structura sa, produce pe nivelul de AND (decodificator) toți termenii cononici produs de variabilele de selectare, fiecare minterm P_i fiind înmulțit cu coeficientul d_i respectiv, iar prin nivelul interior de OR însumează toate produsele obținute, deci poate modela orice funcție de n variabile sub forma sa canonică normală disjunctivă, relația 1.10. Un $\text{MUX}2^n:1$ apare ca suport pentru implementarea tuturor celor 2^{2^n} funcții de n variabile, particularizarea pentru o anumită funcție f_j^n se face prin aplicarea pe intrarea de date a setului de 2^n coeficienți ai funcției, deci **multiplexorul este un circuit universal pentru implementarea oricărei funcții!** Implementarea funcției rezultă ca o mapare directă a coeficienților funcției citați din tabelul de adevăr sau diagrama V-K pe intrările de date corespunzătoare ale multiplexorului. Implementarea funcției pe multiplexor nu necesită minimizarea acesteia, dimpotrivă, dacă o funcție este dată în formă redusă/minimă va trebui expandată până la obținerea formei normale disjunctivă din care rezultă care intrări de date ale multiplexorului sunt 1 și care sunt 0 (adică valorile coeficienților funcției).

Pentru implementarea celor 16 funcții de două variabile x_1, x_0 coeficienții funcției f_i^2 se citesc din Figura 1.2-a, fie din relația 1.82 (linia a i -a din matricea coeficienților) care se aplică unui $\text{MUX}4:1$, Figura 2.38. Din totalul de 16 $\text{MUX}4:1$, care modelează cele 16 funcții, șase pot fi eliminate deoarece funcțiile pe care le modelează se reduc




Figura 2.37 Structură pentru multiplexarea informației pe afișoare cu 7 segmente.

la valori banale ($0, 1, x_1, x_0, \bar{x}_1, \bar{x}_0$), existente în sistem fără a mai fi necesar să fie calculate.

Dar, implementarea celor 16 funcții de două variabile poate fi efectuată considerând funcții de o singură variabilă x_0 , iar variabila x_1 — variabilă reziduu — este introdusă în coeficienții funcției. Coeficienții funcției pot avea doar valori din mulțimea $\{0, 1, x_1, \bar{x}_1\}$, valori care nu trebuie calculate, deoarece există în sistem. Avantajul practic al reducerii funcției la o funcție de o singură variabilă rezultă printr-o implementare pe un circuit mai simplu, MUX2:1, Figura 2.39. Evident, și pentru implementarea pe MUX2:1 cele șase valori banale ($0, 1, x_1, x_0, \bar{x}_1, \bar{x}_0$) ale funcțiilor de două variabile nu necesită multiplexoare.

Pentru această implementare elegantă a unei funcții pe multiplexor, când n este ridicat, rezultă un multiplexor de capacitate mare. Există două modalități de a reduce, eventual, capacitatea multiplexorului. În primul rând, se încearcă să se introducă mai multe variabile reziduu rezultând o funcție de mai puține variabile. Această variantă duce la simplificarea structurii numai atunci când coeficienții obținuți cu variabile reziduu au forme banale sau au expresii ce pot fi calculate cu porți simple AND/NAND, NOR/OR sau XOR/NXOR. Foarte important în obținerea unor expresii simple pentru coeficienții cu variabile reziduu este modul de alegere, dintre variabilele funcției, care să fie variabilele reziduu și care să fie variabilele funcției de ordin mai mic. Nu există un algoritm care să exprime modul de alegere al variabilelor pentru o implementare optimă. Pentru o implementare cvasioptimă, sau optimă, intuiția și exercițiul proiectantului în manipularea funcțiilor analitice, tabelor de adevăr sau diagramele V-K pot fi factori de succes.

În al doilea rând, se poate reduce capacitatea multiplexorului când, fie pentru funcția exprimată prin variabile reziduu, fie fără, se descompune multiplexorul de




Figura 2.38 Implementarea celor 16 funcții de două variabile pe circuite MUX4:1.

capacitate ridicată printr-o rețea arborescentă de multiplexoare de capacitate mai mică, uzual din MUXE. Analizând ieșirile acestor multiplexoare elementare, situate la nivelul zero (nivelul frunzelor) sau la niveluri puțin mai ridicate decât acesta, se poate constata că unele dintre aceste niveluri produc valori banale sau funcții foarte simple, astfel se pot elimina multiplexoarele respective. Poate rezulta în urma analizei o structură hard cu mult mai simplă în raport cu multiplexorul inițial. Și la implementarea pe structuri arborescente modul de alegere al variabilelor reziduu poate duce la simplificări hard importante. În exemplele următoare se vor utiliza toate aceste modalități pentru implementare.

Exemplul 2.15 Următoarea funcție

$$f(A, B, C, D, E) = \sum_0^{31} (1, 2, 3, 4, 5, 6, 7, 10, 14, 20, 22, 28)$$

să fie implementată numai cu circuite MUX4:1.

Soluție. Pentru a utiliza numai MUX4:1 funcția se va transforma ca o funcție de două variabile D, E cu coeficienți care cuprind variabilele reziduu A, B, C . Acești coeficienți vor fi și ei transformați încât să fie funcții de două variabile B, C iar variabila A introdusă ca variabilă reziduu. Rezultă o structură de rețea arborescentă cu două niveluri, pe nivelul




Figura 2.39 Implementarea celor 16 funcții de două variabile pe circuite MUX2:1 (variabila x_1 este introdusă ca variabilă reziduu în coeficienții funcțiilor f_i^2).

zero (“frunze”) multiplexoarele 4:1 vor fi selectate de variabilele B, C având ca și coeficient pe intrările de date valori din mulțimea $\{0, 1, A, \bar{A}\}$ iar pe nivelul unu un multiplexor 4:1 selectat de variabilele D, E

$$\begin{aligned}
 f(A, B, C, D, E) &= P_1 + P_2 + P_3 + P_4 + P_5 + P_6 + P_7 + P_{10} + P_{14} + P_{20} + P_{22} + P_{28} = \\
 &= \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} + \\
 &+ \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} + \overline{ABCDE} = \\
 &= (\overline{ABC} + \overline{ABC})\overline{DE} + (\overline{ABC} + \overline{ABC})\overline{DE} + (\overline{ABC} + \overline{ABC} + \overline{ABC} + \\
 &\quad + \overline{ABC})\overline{DE} + (\overline{ABC} + \overline{ABC})DE = \\
 &= (0 \cdot \overline{BC} + 1 \cdot \overline{BC} + 0 \cdot \overline{BC} + A \cdot BC)\overline{DE} + \\
 &+ (\overline{A} \cdot \overline{BC} + \overline{A} \cdot \overline{BC} + 0 \cdot \overline{BC} + 0 \cdot BC)\overline{DE} + \\
 &+ (\overline{A} \cdot \overline{BC} + 1 \cdot \overline{BC} + \overline{A} \cdot \overline{BC} + \overline{A} \cdot BC)DE + \\
 &+ (\overline{A} \cdot \overline{BC} + \overline{A} \cdot \overline{BC} + 0 \cdot \overline{BC} + 0 \cdot BC)DE
 \end{aligned}$$

Această expresie este implementată în Figura 2.40. Deoarece expresiile coeficienților produselor \overline{DE} și DE sunt identice se va calcula cu un singur MUX4:1, în nivelul zero, iar rezultatul se aplică pe intrările 01 și 11 ale multiplexorului din nivelul unu.

Exemplul 2.16 Fie următoarea funcție de 5 variabile

$$f(A, B, C, D, E) = \sum_0^{31} (8, 9, 10, 11, 13, 15, 17, 19, 21, 23, 24, 25, 26, 27, 29, 31).$$




Figura 2.40 Implementarea printr-o structură arborescentă numai cu MUX4:1 a funcției $F(A, B, C, D, E) = \sum_0^{31}(1, 2, 3, 4, 5, 6, 7, 10, 14, 20, 22, 28)$.

Să se implementeze utilizând un număr minim de circuite integrate. Se presupune că sunt disponibile, la intrare, variabilele atât negate cât și nenegate.

Soluție. Din diagrama V-K, Figura 2.41-a rezultă forma minimă a funcției

$$f = AE + B\bar{C} + BE = \overline{A\bar{E}} \cdot \overline{B\bar{C}} \cdot \overline{B\bar{E}}$$

care se implementează ca în Figura 2.41-b cu 3xNAND2 și 1xNAND3. Deoarece nu există circuite integrate care să aibă simultan ambele tipuri de porți se vor utiliza două circuite integrate: unul pentru 3xNAND2 și unul pentru 1xNAND3; pe fiecare circuit rămânând porți nefolosite. Deoarece în forma minimă obținută nu mai apare variabila D se va implementa în continuare o funcție numai de 4 variabile A, B, C, E . Pentru implementare pe multiplexor forma minimă se expandează la forma normală disjunctivă, operație care este prezentată în diagrama V-K din Figura 2.41-c. Implementarea pe un MUX16:1 se face direct prin maparea coeficienților din diagrama V-K pe intrările de date. Dar se poate utiliza un MUX8:1 dacă variabila A se va alege ca variabilă reziduu, Figura 2.41-e (un singur circuit integrat).

Pentru implementarea pe MUX4:1 trebuie introduse în coeficienți două din variabile reziduu. Dar care variantă, de câte două perechi de variabile (o pereche de variabile pentru selectarea multiplexorului iar celalaltă pereche de variabile introduse ca variabile reziduu), duce la implementarea cea mai simplă? În total cu cele patru variabile se pot realiza următoarele șase variante de perechi distincte (prima pereche corespunde variabilelor reziduu iar a doua variabilelor de selectare):

$$V_1 \rightarrow CE, AB; V_2 \rightarrow AB, CE; V_3 \rightarrow BE, AC;$$

$$V_4 \rightarrow AC, BE; V_5 \rightarrow BC, AE; V_6 \rightarrow AE, BC$$

Pentru toate variantele, valorile coeficienților cu variabile reziduu se pot deduce din diagrama V-K din Figura 2.41-c. De exemplu, pentru varianta V_1 (variabile de selectare AB) se procedează în felul următor:

- pentru suprafața $AB = 00$, toți mintermii din căsuțele elementare ale acestei suprafețe au valoarea 0, deci $d_0 = 0$.




Figura 2.41 Modalități de implementare a funcției $f(A, B, C, D, E) = \sum_0^{31} (8, 9, 10, 11, 13, 15, 17, 19, 21, 23, 24, 25, 26, 27, 29, 31)$.

- pentru suprafața $AB = 01$, mintermii din căsuțele elementare 4,5 și 7 cuprinse în interiorul acestei suprafețe au valoarea 1. Aceștia extrași din diagramă prin scriere împreună în funcție de C, E rezultă $\bar{C}\bar{A}B + E\bar{A}B = (\bar{C} + E)\bar{A}B$ deci $d_1 = \bar{C} + E$.
- pentru suprafața $AB = 11$, numai mintermii din căsuțele 12,13 și 15 au valoarea 1, prin scrierea împreună a lor rezultă $\bar{C}AB + EAB = (\bar{C} + E)AB$, deci $d_3 = \bar{C} + E$.
- pentru suprafața $AB = 10$, numai mintermii din căsuțele 9,11 au valoarea 1. Prin scrierea împreună a lor rezultă EAB , deci $d_2 = E$.

Valorile rezultate ale coeficienților cu variabile reziduu (C, E) sunt prezentate în tabelul V_1 din Figura 2.41-d. În mod asemănător se procedează și pentru celelalte cinci variante. Analizând tabelele tuturor variabilelor rezultă că cea mai simplă formă de implementare corespunde lui V_4 , coeficienții sunt numai din mulțimea valorilor banale 0, 1, \bar{A} , A , \bar{C} , C . Impelementarea pe circuitul 74S153 (2xMUX4:1) este prezentată în Figura 2.41-f (un singur circuit integrat, dar un MUX4:1 din componența sa rămâne neutilizat).

Exemplul 2.17 Funcția de patru variabile dată în diagrama V-K din Figura 2.42-a să se impelementeze pe un MUX8:1 structurat ca în variantele din Figura 2.35-c.




Figura 2.42 Impelementarea unei funcții de patru variabile pe diferite structurări de MUX8:1.

Soluție. Funcția de patru variabile pentru a fi impelementată pe un MUX8:1 trebuie exprimată cu o variabilă reziduu, deci diagrama V-K din Figura 2.42-a este transformată în diagrama V-K din Figura 2.42-b. Prin această transformare, pentru valorile indiferente ale lui funcției se consideră atât 0 cât și 1 ceea ce determină două valori ale coeficientului în

unele căsuțe elementare ale diagramei cu variabile reziduu. Pentru implementarea funcției se va lua acea valoare a coeficientului care duce la o structură de circuit mai simplă.

Coefficienții funcției din diagrama V-K cu variabile reziduu se aplică pe intrările structurilor de MUX8:1. Coeficientul funcției din căsuța cu numărul i , exprimat în binar, se aplică pe intrarea de date notată cu numărul i ca în Figura 2.42-f. Dar la o structură de arbore intrarea a i -a este aceea la care parcurgând un traseu de la frunză la rădăcină șirul cifrelor binare, întâlnite la intrarea de date a fiecărui multiplexor, formează tocmai numărul i exprimat în binar natural. De exemplu, în Figura 2.42-c, la intrarea la care începe traseul prin a cărei parcurgere se întâlnește șirul de biți 1,0,1 se va aplica coeficientul din căsuța a cincea ($5 = 101_2$) din diagrama V-K, adică A . Pentru ușurință în realizarea mapării, la intrările multiplexoarelor, s-au înscris, în paranteze, și numărul în zecimal al coordonatei căsuței din diagrama V-K al cărui coeficient se aplică pe acea intrare de date.

Se observă că la rețelele arborescente care conțin multiplexoare 2:1 sau 4:1, uneori, se calculează valori banale, care oricum există în sistem și nu mai trebuie calculate, deci multiplexoarele respective se elimină. Efectuând aceste eliminări și calculând indicatorii de eficiență (numărul de circuite integrate, CI și numărul de conectări) afirmația de la Figura 2.35-c, că implemențările cu multiplexoare de capacitate mai mare sunt mai eficiente, este contrazisă. Din implemențările din Figura 2.42 rezultă că implemențările pe rețelele arborescente, având multiplexoare de capacitate mică, sunt mai eficiente. Această afirmație trebuie luată sub rezerva că obținerea unei structuri simple depinde foarte mult de modul potrivit de asignare a variabilelor reziduu.

Circuitul multiplexor prezintă o limitare intrinsecă — termenii canonici produs, generați pe nivelul AND, sunt utilizați doar o singură dată (prin colectarea în interior la o poartă OR). În general, la implementarea unei funcții costul implementării, în mare parte, este determinat de generarea termenilor produs. Nu există aceeași situație la decodificator/demultiplexor unde termenii produs, datorită faptului că sunt colectați în exterior în nivel OR, pot fi utilizați în mai multe porți OR dacă au un fan-out corespunzător, deci implemențarea mai multor funcții. Soluția care apare este cea a utilizării împreună a multiplexorului cu decodificatorul.




Figura 2.43 Implemențarea unei funcții f_i^j pe o structură compusă decodificator-multiplexor.

Pentru o astfel de implementare combinată, decodificator-multiplexor, se consideră o funcție de j variabile f_i^j . Se partajează variabilele în n variabile ale funcției

$(x_{n-1}, x_{n-2}, \dots, x_1, x_0)$ și $(j-1) - n$ variabile reziduu $(x_{j-1}, x_{j-2}, \dots, x_{n+1}, x_n)$. Coeficienții de variabile reziduu sunt sume de produse de aceste variabile care se pot calcula cu un DCD $(j-1-n):2^{(j-1-n)}$ și o rețea externă se porți OR, apoi acești coeficienți sunt aplicați pe intrările de date ale multiplexoarelor MUX $2^n:1$, Figura 2.43, la care selectarea se face prin variabilele $x_{n-1}, x_{n-2}, \dots, x_1, x_0$.

2.4.5 Demultiplexorul

Circuitul demultiplexor DMUX poate realiza o funcție de comunicație prin conectarea unei linii de intrare I la oricare dintre liniile de ieșire $O_{2^n-1}, O_{2^n-2}, \dots, O_1, O_0$. Funcția aceasta de comunicație — distribuirea unei intrări la oricare din ieșiri — pe care o realizează un circuit DMUX poate fi efectuată și de un selector rotativ mecanic, Figura 2.44-a. La distribuitorul mecanic selectarea ieșirii, la care se conectează intrarea, se face prin poziția contactului rotativ, iar la circuitul demultiplexor DMUX $1:2^n$, cu o linie de intrare și 2^n linii de ieșire, printr-un cuvânt se selectarea cu lungimea de n biți $x_{n-1}, x_{n-2}, \dots, x_1, x_0$, Figura 2.44-b. Operația de demultiplexare, distribuirea unei intrări la oricare din cele 2^n ieșiri, apare ca o operație inversă multiplexării (selectarea unei intrări din cele 2^n și conectarea la o singură ieșire).

Particularizând DMUX $1:2^n$, pentru $n = 2$, se obține demultiplexorul cu o singură cale de intrare E (activă în L) și patru căi de ieșire O_0, O_1, O_2, O_3 , comandat pe selectare prin cuvântul x_1x_0 , a cărui schemă bloc și tabel de adevăr sunt prezentate în Figura 2.44-c și 2.44-d. Din tabelul de adevăr rezultă expresia logică pentru fiecare ieșire: $y_0 = \bar{E}L\bar{y}_1\bar{y}_0$; $y_1 = \bar{E}L\bar{y}_1y_0$; $y_2 = \bar{E}Ly_1\bar{y}_0$; $y_3 = \bar{E}Ly_1y_0$ care corespund implementării din Figura 2.44-e. Se pot da următoarele două interpretări: la ieșirea O_i selectată de configurația cuvântului de selectare se transmite intrarea $E\bar{L}$ complementată (funcția de comunicație), sau dacă se consideră intrarea permanent activată $E\bar{L} = 0$ ieșirea O_i este activă când configurația cuvântului de selectare este P_i ; deci conform ultimei interpretări se pot genera la ieșire toți cei patru mintermi P_0, P_1, P_2, P_3 (funcția de circuit logic). Ultima interpretare ne arată identitatea funcționării și identitatea structurării, vezi secțiunea 2.4.3 și Figura 2.28-c, între decodificator și demultiplexor.

Se poate generaliza, un decodificator DMUX $1:2^n$ este un distribuitor al valorii complementate $E\bar{L}$ la ieșirea O_i , selectată prin cuvântul de selectare, iar un DCD $n:2^n$ este un decodificator al cuvântului de selectare, când intrarea de validare este activată $E\bar{L} = 0$, Figura 2.44-b. Deci se poate scrie identitatea DMUX $1:2^n$ (pentru $E\bar{L} = 0$) \equiv DCD $n:2^n$. Aceasta explică de ce pentru decodificare sau pentru demultiplexare există un singur circuit integrat referit în cataloage ca decodificator/demultiplexor. Și, în general, la acest circuit semnalul de validare se obține printr-o conjuncție între mai multe semnale de validare, unele active în stare H altele în stare L . Obținerea validării, din conjuncția mai multor semnale poate fi utilă într-un sistem pentru că se poate condiționa funcționarea acelu sistem de realizarea (activarea) simultană a mai multor semnale (condiții).

De exemplu, circuitul decodificator/demultiplexor 74xx138 cu tabelul de adevăr și, cu simbolul de reprezentare date în Figura 2.45 are trei intrări de validare, una G_1 la care semnalul aplicat este activ în stare H , iar celelalte două G_{2A} și G_{2B} la care semnalele aplicate sunt active în stare L .




Figura 2.44 Demultiplexorul, DMUX: a) distribuitorul rotativ mecanic — analogul mecanic al demultiplexorului; b) simbol de reprezentare pentru DMUX1:2ⁿ; c,d,e) simbol de reprezentare, tabel de adevăr și structura circuitului pentru DMUX1:4; f) structura demultiplexorului elementar, DMUX1:2.

Funcționarea logică este directă — o ieșire este activă dacă și numai dacă validarea este activă și este aplicat cuvântul de selectare corespunzător. Astfel ecuația logică, în notații de semnale interne din Figura 2.45-b, de exemplu pentru O₅, se scrie ușor:

$$O_5 = \underbrace{G_1 \cdot G_{2A} \cdot G_{2B}}_{\text{validare}} \cdot \underbrace{S_2 \cdot \bar{S}_1 \cdot S_0}_{\text{selectare}}$$

Dar ținând cont de ceruțele de negație, care indică faptul că semnalele exterioare corespunzătoare sunt active în L (între semnalul exterior și cel interior în circuit există un inversor $G_{2A} = \bar{G}_{2A} \cdot L$, $G_{2B} = \bar{G}_{2B} \cdot L$), ecuația logică anterioară se poate scrie în funcție de semnalele exterioare (aplicate sau generate)

$$\begin{aligned} Y_5 \cdot L = \bar{O}_5 &= \overline{G_1 \cdot \bar{G}_{2A} \cdot L \cdot \bar{G}_{2B} \cdot L \cdot x_2 \cdot \bar{x}_1 \cdot x_0} = \\ &= \bar{G}_1 + G_{2A} \cdot L + G_{2B} \cdot L + \bar{x}_2 + x_1 + \bar{x}_0 \end{aligned}$$

În acest caz, pentru o validare permanentă, intrarea G₁ se conectează la V_{CC} iar celelalte două intrări G_{2A} și G_{2B} se conectează la masă.




Figura 2.45 Circuitul 74xx138, DMUX1:8: a) tabelul de adevăr; b) simbolul de reprezentare.

Din structura DMUX1:4, prin eliminarea intrării de selectare x_1 , se obține structura **demultiplexorului elementar DMUXE**, reprezentat în Figura 2.44-f. Dar de la DMUX1:4, prin extensie, se poate obține și demultiplexorul cu 2^n căi de ieșire DMUX1:2ⁿ prin extindere la n a numărului de decodificatoare elementare și de asemenea prin extinderea la n a numărului de porți AND($n+1$). Caracteristicile pentru o astfel de structurare a DMUX1:2ⁿ sunt cele ale DCD n :2ⁿ adică o dimensiune $S_{DMUX(n)} \in O(2^n)$ și o adâncime $D_{DMUX(n)} = 3 \in O(n)$. Adâncimea, după cum s-a analizat și la DCD, doar teoretic este 3, pentru că în realitate o poartă AND($n+1$) nu poate fi structurată pe un singur nivel logic.

Dar un DMUX1:2ⁿ se poate defini (și proiecta) printr-o structurare recursivă de DMUXE; considerând de data aceasta că și ieșirile sunt active în stare L (pentru a se putea comanda intrarea de validare a următorului DMUX fără a mai adăuga inversoare).

Definiția 2.11 Un DMUX1:2ⁿ, selectat prin cuvântul $x_{n-1}x_{n-2}\dots x_1x_0$, se structurează dintr-un DMUXE selectat cu x_{n-1} și ale cărui ieșiri comandă intrările a două DMUX1:2ⁿ⁻¹ selectate prin cuvântul $x_{n-2}x_{n-3}\dots x_1x_0$. Apoi, asupra celor două DMUX1:2ⁿ⁻¹ se aplică același procedeu de structurare, procedeu recursiv de structurare se oprește când se ajunge la DMUX-uri selectate prin x_0 . \diamond

Prin modul de structurare, conform acestei definiții, Figura 2.46, se obține o rețea arborescentă de $(2^n - 1) \times$ DMUXE distribuite pe n niveluri; pe nivelul zero “frunze” selectat prin x_0 sunt $2^{n/2} \times$ DMUXE iar pe nivelul n un singur DMUXE, “rădăcină”, selectat de x_{n-1} . Această rețea binară are o structurare semănătoare cu cea obținută la structurarea MUX2ⁿ:1, după Definiția 2.10, diferența constă în sensul de transfer al datelor. La MUX2ⁿ:1 datele de intrare se aplică la frunze iar ieșirea este prin rădăcină, pe când la rețeaua arborescentă a DMUX1:2ⁿ se aplică o singură dată de intrare la rădăcină iar ieșirea este prin frunze. Caracteristicile acestei structurări sunt: dimensiunea $S_{DMUX(n)} \in O(2^n)$ iar adâncimea $D_{DMUX(n)} \in O(n)$.

Acest mod de structurare iterativă (la fel ca la multiplexoare) se poate realiza nu numai cu pasul un bit de selectare ci repartizând pe un nivel q biți de selectare,




Figura 2.46 Structura recurentă a DMUX1:2ⁿ.

aceasta înseamnă k niveluri și pe fiecare nivel sunt DMUX1:2^q, $n = k \cdot q$. Modul acesta de structurare poate fi utilizat și pentru obținerea unui DMUX1:2ⁿ pe k niveluri din circuite DMUX1:2^q obținabile comercial.

Perechea formată din cele două circuite cu funcții inverse, un MUX2ⁿ:1 comandă (conectat printr-un singur fir la) un DMUX1:2ⁿ poate fi utilizată pentru transferul serial al conținutului unui port sursă, cu lungimea de 2ⁿ biți, într-un alt port destinație de aceeași lungime. Biții portului sursă sunt aplicați la cele 2ⁿ intrări de date ale MUX2ⁿ:1, iar cele 2ⁿ ieșiri ale DMUX1:2ⁿ sunt aplicate la intrările portului destinație. Ambele cuvinte de selectare sunt generate sincron de la un numărător binar modulo 2ⁿ, deci pe durata a 2ⁿ tacte de ceas aplicate numărătorului se efectuează transferul serial, bit-cu-bit din portul sursă în portul destinație.

2.4.6 Memoria numai cu citire, ROM

Funcția de memorare o posedă acele circuite digitale care pot stoca (înmagazina) și regenera, la comandă, informația sub formă de cuvânt.

Organizarea logică a memorării datelor, dar și cea pe suportul fizic, este sub forma unei matrice cu **A-număr de linii (adrese)** și **D-număr de coloane**, Figura 2.47-a. În fiecare nod al matricei poate fi stocat un bit. Se consideră că pe fiecare linie a matricei este stocată informația sub forma unui cuvânt cu lungimea D biți, de unde și termenul uzual de **linie de cuvânt**; numărul de biți ai cuvântului este egal cu numărul de coloane. Referirea la o linie de cuvânt se face prin adresa sa, care, în general, este numărul de ordine al liniei matricei. De exemplu, în această figură, la adresa 0 (prima linie) este stocat cuvântul de n biți $D_{n-1}D_{n-2}...D_1D_0 = 10...11$, la adresa 1 (linia a doua) cuvântul $11...01$, iar la adresa $2^n - 1$ (ultima linie) cuvântul $01...10$. La activarea adresei unei linii de cuvânt se va genera la ieșire, pe coloane — **linii de bit** — cuvântul care este înscris (în locația de) la adresa respectivă. **Capacitatea memoriei**, exprimată în biți, rezultă ca fiind egală cu produsul $A \times D$. În general, capacitatea memoriei se exprimă în număr de adrese înmulțit cu lungimea cuvântului (1bit, un byte, un cuvânt) stocat la o locație, de exemplu: 1Kbit (1Kadrese x1bit, $1K = 2^{10} = 1024$); 1Mbyte (1Madrese x1byte, $1M = 2^{20}$); 1Gcuvânt (1Gadrese

x 1cuvânt, $1G=2^{30}$); lungimea D în biți a cuvântului se specifică sau se subînțelege.

Un circuit care, prin structura sa, poate să mapeze organizarea matriceală a datelor este circuitul **ROM (Read Only Memory)**; acest circuit este un suport **NUMAI** pentru citirea datelor înscrise, nu și pentru modificarea (înscrierea) acestora. Referirea corectă a circuitului este circuitul ROM și nu memoria ROM, totuși ultima sintagmă s-a fixat; în consecință, în această carte se vor utiliza ambele exprimări. La circuitul ROM stocarea informației este non-volatilă deoarece la pierderea tensiunii de alimentare informația nu este pierdută. Nevolatilitatea informației se datorează faptului că suportul unui bit, într-un nod al matricei, este prezența sau absența în acel nod a unei conexiuni (realizată printr-un: fuzibil, diodă, sau tranzistor). Această invaliditate a circuitului ROM de a nu putea fi înscris, cauzată de o structurare mai simplă, este eliminată de către un alt circuit de memorie, RAM, prezentat în secțiunea 3.6.

Pentru un circuit ROM organizarea logică de principiu este prezentată în Figura 2.47-b. Liniile de cuvânt ale matricei sunt ieșirile de la $DCDn:2^n$, deci activarea unei locații rezultă în urma aplicării unui cuvânt de adresă $A_{n-1}A_{n-2}\dots A_1A_0$ la intrarea decodificatorului. Cuvântul de date de la locația adresată, înainte de a fi generat în exterior, de exemplu, pe o magistrală, est bufferat; în cazul conectării la o magistrală bufferele de ieșire trebuie să fie de tip TSL. Comanda bufferelor TSL este realizată prin conjuncția a două semnale de comandă CS_L (Chip Select) și OE_L (Output Enable). Matricea memoriei prezintă în fiecare nod o diodă și are înscris același conținut ca și cel înscris în matricea de la figura Figura 2.47-a. Pentru un bit 1, înscris într-un nod, dioda respectivă este conectată între linie și coloană, iar pentru un bit 0 înscris fuzibilul este ars în acest nod, deci dioda nu realizează conexiunea între linie și coloană. Conform conexiunilor la diode, la activarea primei linii va fi citit cuvântul $D_{m-1}D_{m-2}\dots D_1D_0 = 10\dots 11$ pentru linia a două cuvântul $11\dots 01$, iar pentru linia de adresă $2^n - 1$ cuvântul $01\dots 10$.

Aplicațiile cu circuite ROM pot fi încadrate în două grupe: a) aplicații de tip aritmetic și b) aplicații de tip logic.

a). Aplicațiile de tip aritmetic se reduc la implementarea unor tabele de date, **LUT (Look-Up Table)**. LUT-ul este o reprezentare a unei funcții prin valorile sale numerice, înscrise în diferite locații ale circuitului ROM. Adresa locației se determină prin configurația binară a valorilor variabilelor de intrare ale funcției. Deci pentru o anumită configurație a variabilelor funcției — adresa unei locații — din locația respectivă se obține, la ieșirea circuitului ROM, cuvântul binar care reprezintă valoarea funcției.

b). Aplicațiile de tip logic se reduc la implementarea unei funcții logice — în general cu ieșiri multiple — pe cele două niveluri AND și OR ale circuitului ROM, deci acesta este un circuit combinațional.

În structura matricei o linie de bit, prin diodele conectate la rezistența R , constituie un circuit max, ca cel din Figura 1.11-b, care în logică pozitivă este o poartă OR. Această poarta OR, de fapt, colectează la intrarea bufferului de ieșire acele ieșiri ale $DCDn:2^n$ la care există diodă cu fuzibilul nears, adică însumează logic unii din termenii canonici de variabilele $A_{n-1}, A_{n-2}, \dots, A_1, A_0$. De exemplu, linia de bit D_1 realizează valoarea funcției logice care însumează mintermii $1 \cdot P_0 + 0 \cdot P_1 + \dots + 1 \cdot P_{2^n-1}$. Dacă se privește circuitul ROM ca un CLC cu ieșiri multiple atunci acesta este un convertor de cod (transcodor), pentru o configurație a cuvântului de




Figura 2.47 Memoria numai cu citire, ROM: a) structurare matricială, de principiu, pentru informația sub formă de cuvinte binare; b) structurarea matricială a unui circuit ROM; c) conectarea la magistralele μP a unui circuit ROM; d) diagramele de timp ale semnalelor de control pentru efectuarea operației de citire.

de intrare, $A_{n-1}, A_{n-2}, \dots, A_1, A_0$, se generează o configurație a cuvântului de ieșire, $D_{m-1}, D_{m-2}, \dots, D_1, D_0$, care, de fapt, realizează o dependență intrare-ieșire ca circuitul cu schema de principiu din Figura 2.33.

La fel ca și multiplexorul circuitul ROM este un circuit logic universal pentru că prezintă atât nivelul de AND cât și nivelul de OR dar, spre deosebire de multiplexor, la ROM nivelul de OR este programabil și poate fi un circuit cu ieșiri multiple (generează un cuvânt de date). ROM-ul având posibilitatea de a fi programat, pe nivelul de OR (codificator), poate fi mai eficient folosit, adică toți cei 2^n maxtermi generați pe nivelul de AND (decodificator) pot fi utilizați pentru implementarea mai multor funcții și nu numai pentru una singură ca la multiplexor. Funcția de implementat nu trebuie minimizată deoarece nivelul decodificator produce toți cei 2^n termeni canonici. Implementarea unei funcții se face prin maparea directă a tabelului de adevăr pe matricea OR programabilă a ROM-ului; pe linia de bit (coloana) alocată funcției respective pentru termenii canonici care au valoare 1 fuzibilul diodei rămâne intact, iar pentru termenii care au valoare 0 conexiunea se exclude prin arderea fuzibilului.

Pentru aplicațiile în care memoria numai cu citire este utilizată ca un LUT aceasta trebuie inclusă într-un sistem pe baza de μP , Figura 2.47-c. Memoria ROM se conectează la cele trei magistrale ale sistemului în modul următor: intrările de adresă la magistrala de adresare, ieșirile de date la magistrala de date, iar la magistrala de control, care în acest caz este reprezentată doar de semnalul READ generat de μP , se conectează intrarea de validare a ieșirii, OE . La generarea unui cuvânt de adresă de către μP , din locația de adresă respectivă, se obține cuvântul care se depune pe magistrala de date de unde este citit de către μP . Pentru conexiunile din acest sistem circuitul de memorie pot fi citite numai cuvintele de adresă care au bitul $A_{n-1} = 0$, deoarece acest bit este utilizat pentru activarea semnalului de selectare a circuitului, CS , activ în L . În procesul de citire a memoriei trebuie îndeplinită o anumită secvențialitate în aplicarea cuvântului de adresă și a semnalelor de control CSL și OEL .

În Figura 2.47-d sunt prezentate diagramele de semnale pentru efectuarea operației de citire. La momentul t_1 cuvântul adresă generat de microprocesor se aplică pe magistrala de adresare la intrarea memoriei și începe decodificarea adresei. În momentul t_2 , prin semnalul READ, generat tot de μP , se comandă bufferele de ieșire pentru trecerea lor din HZ în starea lor normală. Abia începând din momentul t_3 datele din locația de memorie sunt validate pe magistrala de date și pot fi citite de către μP . Se definește timpul de acces, τ_{AA} , ca intervalul de timp din momentul aplicării cuvântului de adresă la intrarea memoriei (t_1) până când datele la ieșire sunt valide (t_3), deci când datele pot fi citite. Acest parametru important al circuitelor ROM are valori cuprinse între $20 \div 90ns$ pentru cele în tehnologie bipolară și între $70 \div 400ns$ pentru cele CMOS. Pentru o proiectare se recomandă consultarea foii tehnice a circuitului respectiv deoarece în această prezentare simplificată au fost omiși alți parametri de timp (vezi Figura 3.92-a).

La implementarea funcțiilor logice pe memorii numai cu citire este normală tendința de a se utiliza circuite ROM cât mai simple și mai ieftine, deci de capacitate cât mai mică. În acest sens se recomandă ca reducerile la funcțiile logice de implementat să se facă în primul rând pe numărul variabilelor de intrare. Deoarece capacitatea memoriei în biți este $2^n \times m$, micșorarea intrărilor cu o unitate reduce capacitatea de două ori ($2^n \cdot m / 2^{n-1} \cdot m = 2$) pe când micșorarea ieșirilor cu o unitate duce la o

capacitate numai de $m/(m - 1)$ ori mai mică, $(2^n \cdot m)/2^n \cdot (m - 1) = m/(m - 1)$. Posibilitatea de micșorare a numărului de variabile aplicate la o memorie numai cu citire apare la acele funcții care sunt parțial definite la intrare (unele configurații binare nu au sens pentru funcție) sau pentru mai multe configurații binare de intrare funcția are aceeași ieșire. Configurațiile care generează aceeași ieșire sunt grupate într-o clasă de echivalență care necesită pentru exprimare doar o singură configurație binară (cod). Dacă la o funcție cu n variabile un număr de n_1 variabile ($n_1 < n$) pot fi grupate într-un număr de clase de echivalențe care pot fi exprimate cu p biți ($p < n_1$) atunci numărul de intrări ale memoriei pentru implementare scade de la n la $n - n_1 + p$.

Exemplul 2.18 Pe un circuit ROM să se implementeze următoarea funcție:

$$f(x_5, x_4, x_3, x_2, x_1, x_0) = \sum_0^{63} (4, 5, 20, 29, 41, 42, 45, 57, 53, 58, 61, 63)$$

Soluție. Implementarea se poate face direct prin înscrierea valorii 1 în locațiile ale căror




Figura 2.48 Explicativă pentru succesiunea etapelor în compresia variabilelor unei funcții în scopul reducerii capacității memoriei ROM folosită pentru implementare.

adrese sunt specificate în lista mintermilor, pe un modul memorie compus din patru circuite

de capacitate 16×4 biți; $D_3 = f$, ceilalți trei biți de ieșire D_2, D_1, D_0 rămân neutilizați, Figura 2.48-d. Dar pentru cei 13 termeni produs ai funcției care au valoare logică 1, printr-o împărțire a variabilelor funcției în două grupe x_5x_4 și $x_3x_2x_1x_0$, se poate realiza o compresie prin identificarea unor clase de echivalențe. Între cele 13 cuvinte binare care sunt cuvinte de adresă ce se aplică la intrarea memoriei ROM, pentru grupul de variabile $x_3x_2x_1x_0$ există numai șase subcuvinte binare distincte, deci s-a identificat șase clase de echivalență notate cu $\textcircled{0}, \textcircled{1}, \textcircled{2}, \textcircled{3}, \textcircled{4}, \textcircled{5}$ ca în Figura 2.48-a. Șase clase de echivalență pot fi codificate numai cu 3 biți $z_2z_1z_0$ ca în tabelul din Figura 2.48-b. Transcodarea de la patru variabile x_3, x_2, x_1, x_0 la trei variabile z_2, z_1, z_0 se face cu un circuit ROM 16×4 biți (un bit de ieșire este neutilizat). În final, funcția se poate exprima doar cu 5 variabile x_5, x_4 și z_2, z_1, z_0 ca în tabelul din Figura 2.48-c, cu o implementare doar pe două circuite ROM 16×4 plus încă unul pentru transcodorul claselor de echivalență, Figura 2.48-e. Față de modalitatea directă de implementare cu circuite patru ROM de 16×4 biți, Figura 2.48-d, s-a economisit un circuit de 16×4 biți.

Din analiza comparativă a tabelelor de adevăr ale funcțiilor booleene pentru aplicații logice și a celor pentru aplicații aritmetice (numerice) se constată — fără a găsi o explicație riguroasă — că: raportul între numărul configurațiilor variabilelor de intrare ale funcției care produc valoarea 1 pentru ieșire, sau numărul configurațiilor care produc valoarea 0 pentru ieșire, supra numărul total de configurații ale variabilelor de intrare ale funcției, 2^n , este egal cu 0.5 pentru funcțiile aritmetice și mult diferit de 0.5 pentru funcțiile logice. Se poate verifica această observație prin compararea tabelelor de adevăr ale operatorilor logici AND, OR, NAND, NOR de două variabile și tabelul de adevăr al operatorului aritmetic XOR (sumă modulo doi) de două variabile (se poate extinde și pentru $n > 2$).

Ca o consecință a acestei observații se deduce că pentru implementarea unei funcții logice, pe bază de 1, sub formă FCD (sumă de mintermi) este necesar a se genera puțini mintermi din numărul total de 2^n ai funcției. De asemenea, dacă funcția are multe valori 1 și puține valori 0, se poate face sinteza funcției negate \bar{f} prin sumarea mintermilor pentru (puținele) configurații la care funcția are valoarea 0 și apoi prin negarea lui \bar{f} se obține funcția, deci tot un număr mic de mintermi ce trebuie generați în raport cu numărul total de mintermi 2^n . Dar la o implementare pe un ROM sunt generați toți cei 2^n mintermi indiferent dacă sunt utilizați în sinteza funcției sau nu; pentru un număr mare de variabile de intrare costul generării mintermilor neutilizați devine destul de ridicat. În concluzie, pentru implementarea aplicațiilor aritmetice (LUT-uri, programe de calculator) circuitul ROM este o soluție recomandată dar pentru implementarea aplicațiilor logice, mai ales pentru n ridicat, ROM-ul nu este recomandat. Vom vedea că pentru implementarea funcțiilor logice, cu n ridicat și număr redus de mintermi necesari, este recomandat circuitul PLA.

2.4.6.1 Realizarea circuitelor și modulelor ROM

Adresarea bidimensională. Pentru o memorie ROM de capacitate $2^n \times m$ biți, cu n biți de adrese și m biți de date pe ieșire, Figura 2.47-a, se poate calcula dimensiunea $S_{ROM(n,m)}$. Considerând fiecare linie de bit ca o poartă OR cu 2^n intrări

și pentru fiecare buffer de ieșire TSL trei terminale rezultă:

$$\begin{aligned} S_{ROM(n,m)} &= S_{DCD(n)} + m \cdot S_{OR(2^n)} + m \cdot S_{Buffer} \\ &= n \cdot 2^n + m \cdot 2^n + m \cdot 3 \in O((n+m) \cdot 2^n) \end{aligned}$$

O astfel de dimensiune pentru n de valoare ridicată generează dificultăți la implementarea ROM. În general, $n > m$, iar $m = 2^k$ are valori uzuale de 1,4, sau 8. Dificultățile de implementare sunt datorită numărului mare de ieșiri de la $DCDn:2^n$ și valorii relativ mică a lui m . De exemplu, pentru circuitul 27C040 ROM cu capacitatea 4M ($512K \times 8 = 10^{19} \times 2^3 = 2^{22}$ biți) ar rezulta un decodificator cu (512×1024) ieșiri, ceea ce ar fi foarte greu de realizat, iar dimensiunile matricei ar fi $2^{19} \times 8$, ori această suprafață "filiformă" ar fi cu totul neconvenabilă pe aria de Si. Se recomandă ca suprafețele ocupate pe aria de Si să fie pătratice (sau dreptunghiulare) din motive tehnologice și de împachetare (conexiuni și pini). Aceste două dificultăți, numărul mare de ieșiri ale $DCD n : 2^n$ cât și suprafața filiformă a matricei, pot fi depășite prin modul de adresarea bidimensională.

La adresarea bidimensională, exprimată prin Definiția 2.9, cuvântul de adresă $A_{n-1} A_{n-2} \dots A_1 A_0$ se împarte în două subcuvinte de adresă cu lungimea n_2 biți ($A_{n-1} A_{n-2} \dots A_{n_1} A_{n_1}$) și celălalt cu lungimea de n_1 biți ($A_{n_1-1} A_{n_1-2} \dots A_1 A_0$), în general n_1 și n_2 au valori apropiate sau chiar egale, $n = n_1 + n_2$. În felul acesta se realizează două decodificatoare, unul $DCDn_2:2^{n_2}$ pentru decodificarea liniilor matricei și celălalt $DCDn_1:2^{n_1}$ pentru decodificarea coloanelor, fiecare având un număr de ieșiri mult mai mic decât decodificatorul inițial $DCDn:2^n$; $2^{n_1} \ll 2^n$, $2^{n_2} \ll 2^n$, $2^{n_1} \times 2^{n_2} = 2^n$. Matricea inițială care avea 2^n linii cu m biți pe fiecare linie se scalează la o matrice care are 2^{n_2} linii dar cu $m \cdot 2^{n_1}$ biți pe fiecare linie, deci raportul dimensiunilor se modifică de la $2^n/m \gg 1$ la $2^{n_2}/m \cdot 2^{n_1} \approx 1$. Prin trecerea de la o matrice "filiformă" la una pătratică, capacitatea memoriei, 2^{n+k} biți, nu se modifică, se pot calcula valorile pentru n_1 și n_2 cu următoarele relații: $n_2 = (n+k)/2$, $n_1 + k = (n+k)/2$; $m = 2^k$. Recalculând dimensiunea $S_{ROM(n,m)}$ pentru adresarea bidimensională rezultă:

$$\begin{aligned} S_{ROM(n,m)} &= S_{DCD(n_2)} + m \cdot 2^{n_1} \cdot S_{OR(2^{n_2})} + S_{DCD(n_1)} \\ &\quad + m \cdot S_{Buffer} \\ &= n_2 \cdot 2^{n_2} + m \cdot 2^{n_1} \cdot 2^{n_2} + n_1 \cdot 2^{n_1} + m \cdot 3 \\ &\in O(m \cdot 2^n) \end{aligned} \quad (2.16)$$

Valoarea dimensiunii proporțională cu capacitatea memoriei ($m \cdot 2^n$) nu mai poate fi micșorată!

În această variantă de adresare bidimensională decodificatorul de linii, prin subcuvântul de adresă de n_2 biți, va activa câte o linie pe care există m cuvinte de câte 2^{n_2} biți, iar decodificatorul de pe coloane va trebui să selecteze și să aplice la ieșire câte un bit din fiecare din cele m cuvinte ale liniei activate. Această selectare se realizează cu un grup de $m \times \text{MUX}2^{n_1}:1$, subcuvântul de adresă $A_{n_1-1} A_{n_1-2} \dots A_1 A_0$ se aplică pe intrările de selectare ale tuturor celor m multiplexoare. Practic, pentru un subcuvânt de adresă aplicat la grupul de multiplexoare se extrag biții din aceeași poziție ale celor m cuvinte. Logic, memoria rămâne o structurare de matrice cu 2^n linii și m coloane.

Pentru circuitul 27C040 folosit anterior, printr-o decodificare bidimensională la care dacă se alege $n_1 = 11$ și $n_2 = 8$ se obține o structurare cu un decodificator pentru linii cu $2^{11} = 2048$ ieșiri, pe fiecare linie sunt 2048 biți, iar pentru selectarea




Figura 2.49 Decodificarea bidimensională a circuitului ROM: a) organizarea generală, de principiu, cu un $DCD_{n_2:2^{n_2}}$ pentru activarea liniilor și cu un grup de $m \times MUX_{2^{n_1}:1}$ pentru selectarea coloanelor; b) particularizarea structurării anterioare pentru o memorie ROM cu organizarea logică de $32K \times 8$ biți.

cuvântului de ieșire de 8 biți sunt necesare $8 \times \text{MUX}2^8:1$; dimensiunea matricei este pătratică $2^{11}/8 \times 2^8 = 1$.

În organizarea de principiu, pentru decodificarea bidimensională a unui circuit ROM, pe lângă validarea bufferelor de ieșire TSL, prin conjuncția dintre semnalele Chip Select și Output Enable, există și o comandă pentru cele trei componente: decodificatoare, matrice și multiplexoarele pe ieșire, pentru trecerea în regimul de așteptare (standby). Regimul de așteptare se obține prin neactivarea semnalului CS_L , aplicat și ca semnal de conectare la sursa de alimentare Power On, care va deconecta alimentarea componentelor respective. Deci când circuitul ROM nu este selectat, automat, consumul său de putere se reduce, prin trecerea în regim de așteptare, până la 10% din cel în regimul normal.

În Figura 2.49-b este prezentată, ca o exemplificare, o posibilă structurare de decodificare bidimensională a unui circuit ROM cu organizarea logică de $32K \cdot 8$ biți. Decodificatorul cu 15 intrări și $(32 \cdot 1024)$ ieșiri este substituit cu un DCD9:2⁹ la care se aplică subcuvântul $A_{14} \div A_6$ și $8 \times \text{MUX}64:1$ (toate selectate de același subcuvânt $A_5 \div A_0$). În acest fel, matricea programabilă (nivelul OR) de la raportul dimensiunilor $2^{15}/2^3 = 2^{12}$ este scalată la raportul $2^9/(8 \cdot 2^6) = 1$ deci a devenit pătratică; pe fiecare linie, inițial conținând un cuvânt de date de 8 biți, au fost plasate după scalare 8 cuvinte de date fiecare de câte 64 biți.

Tipuri de circuite ROM. Personalizarea unui circuit ROM pentru o anumită aplicație este realizată prin informația care se înscrie pe nivelul SAU — matricea programabilă. Această informație, valorile biților în fiecare nod al matricei, este elaborată de către utilizator dar înscrierea/programarea în noduri se face în diferite modalități, fie de către producătorul circuitului, fie de către utilizator. În funcție de modalitatea fizică de programare există mai multe tipuri de circuite ROM.

1. ROM programat prin mascare. Informația pentru aplicație, elaborată de proiectant, este trimisă la turnătoria de siliciu. Fabricantul, pe baza acestei informații, generează una sau două măști și termină fazele de fabricație ale circuitului ROM, adică se înscrie 1 sau 0 în nodurile matricei. Fizic, această înscriere prin mascare se reduce la prezența sau absența în fiecare nod a unei conexiuni, între linia de cuvânt și lina/coloana de bit. Evident, odată faza de programare încheiată, prezența unei erori în programarea nodurilor duce la rebutarea circuitului. Datorită costului ridicat de fabricație și imposibilitatea corectării unei erori, realizarea aplicațiilor cu ROM programat prin mascare este indicată pentru generarea de funcții standard, cum ar fi tabele de conversie foarte uzuale (LUT), funcții specifice generate de către utilizator și când este nevoie de o producție de serie mare (produse auto, de larg consum etc.).

2. ROM programabil, PROM (Programmable Read Only Memory). Acest tip de circuit ROM a apărut ca un răspuns la nevoia utilizatorului de a nu mai fi legat de turnătoria de siliciu și de timpul lung necesar realizării aplicației. Fabricantul produce circuitul care este deja înscris în toate nodurile sale fie cu bitul 1, fie cu bitul 0, depinde cum este organizat ROM-ul. Fizic, aceasta înseamnă că în fiecare nod există un fuzibil între linia de cuvânt și lina de bit sau un tranzistor conectat cu drenul la linia de bit iar poarta este comandată de linia de cuvânt, ca în Figura 2.50-a și a cărei sursă/emitor este legat la masă printr-un fuzibil. Într-un nod realizat cu tranzistor, al cărui fuzibil inseriat în sursă nu este ars, atunci când linia de cuvânt care comandă poarta este în stare activă (se generează mintermul respectiv) va forța la potențialul masei tensiunea pe linia de bit, respectiv linia de bit va fi un 1 logic atunci

când mintermul respectiv are valoarea logică 0. Rezultă că o linie de bit realizează în logică pozitivă funcția NOR de toți mintermii ale căror tranzistoare conectate la aceea linie nu au fuzibilul ars, iar după bufferul inversor de ieșire se obține funcția OR.

Programarea PROM-ului este efectuată de către utilizator cu ajutorul unui programator, prin care fuzibilul este ars numai în acele noduri în care informația inițială înscrisă prin fabricație trebuie schimbată în bitul complementar. Practic, se selectează nodul prin linia de cuvânt și linia de bit corespunzătoare și apoi, pe linia de bit se aplică un impuls de tensiune de valoare ridicată (10-30V) care forțează un curent prin fuzibil ce duce la arderea acestuia. Inconveniente care pot să apară la aceste dispozitive **o singură dată programabilă, OTP (One Time Programmable)** au fost prezentate la sfârșitul secțiunii 1.2. Deși PROM-ul elimină dependența de turnătoria de siliciu, totuși dezavantajul rebutării circuitului în cazul unei erori de programare nu este eliminat, acest dezavantaj este eliminat de următoarele tipuri de ROM reprogramabile.

3. ROM reprogramabil, EPROM (Erasable Programmable ROM). Facilitatea de ștergere a conținutului unui circuit ROM și apoi reprogramarea se bazează pe funcționarea tranzistorului cu poartă flotantă a cărei structură este prezentată în Figura 2.50-b.




Figura 2.50 Structurarea de noduri pentru circuite ROM: a) nod de ROM programabil; b) nod de EEPROM.

Tranzistorul cu poartă flotantă, față de un nMOS normal, are două porți suprapuse, poarta flotantă și poarta de control, separate printr-un strat de SiO_2 . Poarta flotantă, spre deosebire de cea de control, nu are în exterior un terminal de acces și este izolată în masa de SiO_2 care o înconjoară, iar stratul de SiO_2 între această poartă și substrat este foarte subțire, cel mult $10nm$. În anumite condiții, de tensiuni aplicate pe terminalele tranzistorului, electronii cu energie ridicată din canal ("hot electron") pot străbate stratul foarte subțire de SiO_2 până la poarta flotantă, iar aceasta, fiind izolată, rămâne încărcată permanent cu sarcina negativă captată (permanent înseamnă cel puțin 10 ani chiar și la temperatura de 125 grade Celsius). Această sarcină negativă permanentă de pe poarta flotantă crește tensiunea de prag V_{pn} a tranzistorului nMOS la aproximativ 7V, ceea ce practic înseamnă că acesta

este blocat pentru toate tensiunile normale ale circuitului ($5 \div 6$)V. Procesul poate fi reversibil, prin aplicarea unui fascicol de radiație ultravioletă care anulează sarcina negativă acumulată pe poarta flotantă, deci tranzistorul devine iarăși comandabil cu tensiunile normale ale circuitului.

Structurarea unui nod pentru un circuit EPROM este similară cu cea a unui nod dintr-un circuit PROM descrisă anterior — un tranzistor care conectează linia de bit la masă printr-un fuzibil. Numai că, la EPROM, tranzistorul de acces care leagă la masă linia de bit are în sursă înseriat un tranzistor cu poartă flotantă în loc de fuzibil. Programarea nodului, adică blocarea tranzistorului cu poarta flotantă prin colectarea unei sarcini negative pe poarta flotantă, se face în felul următor: se activează linia de cuvânt (poarta tranzistorului de acces); se aplică prin linia de bit (și tranzistorul de acces) pe drenul tranzistorului cu poarta flotantă o tensiune în jur de 12 volți; se aplică un impuls de tensiune de $13 \div 14$ volți pe poarta de control care ajută la colectarea sarcinii negative (electroni) pe poarta flotantă. Rezultă că tranzistorul cu poarta flotantă, pentru care tensiunea de prag V_{pm} a devenit ridicată, întrerupe conectarea la masă în acel nod al liniei de bit chiar dacă tranzistorul de acces corespunzător este comandat. Ștergerea nodului se face prin expunerea circuitului, timp de 20-30 de minute, în radiații ultraviolete. Circuitele EPROM au pe partea superioară o fereastră, transparentă la radiații ultraviolete, realizată din cuarț. Dezavantajul acestui mod de ștergere apare prin faptul că circuitul EPROM trebuie scos din soclul său de pe placa de circuit imprimat iar ștergerea sa este totală, adică se șterg toate nodurile, nu numai nodul care ar urma să fie reprogramat.

Există următoarele circuite EPROM tip Intel obținabile comercial:

2716-16K(2Kx8biți);	2732-32K(4Kx8biți);
2764-64K(8Kx8biți);	27128-128K(16Kx8biți);
27256-256K(32Kx8biți);	27512-512K(64Kx8biți);
27C010-1M(128Kx8biți);	27C020-2M(256Kx8biți);
27C210-1M(64Kx16biți);	7C220-2M(128Kx16biți);
27C040-4M(512Kx8biți);	27C240-4M(256Kx16biți);

4. Memoria ROM cu ștergere pe cale electrică EEPROM, E²PROM (Electrically Erasable Programmable ROM). Acest tip de ROM elimină dezavantajele de la EPROM și anume, circuitul nu mai trebuie scos din soclu pentru ștergere pentru că acesta operație se face pe cale electrică. Practic, ștergerea se face ca și înscierea prin aplicarea unei tensiuni pe poarta de control, dar de data aceasta, o tensiune de polaritate inversată, care elimină spre substrat sarcina negativă acumulată pe poarta flotantă. Ștergerea se face nu pe bit ci pe blocuri care pot ajunge până la 64Kbytes (de exemplu, la o memorie de 1Mbyte sau mai mare).

O variantă de EEPROM este **memoria flash**. Frecvent, memoriile Flash se produc sub formă de cartele astfel încât să fie utilizate în aparatura portabilă cum ar fi: camerele digitale, telefoane mobile, îmbrăcămintea electronică, transferul informației între două calculatoare (simularea unei diskete). În viitor, memoria Flash poate substitui harddisk-ul oferind un timp de acces în jur de 100ns, față de $6 \div 10$ ms la harddiskurile actuale. Obstacolul care există, actual, la memoriile flash constă în numărul limitat de ștergeri/înscieri, nu cu mult peste 10.000 ori și capacitatea de stocare care a ajuns doar la sute de Mbytes (față de 120 de Gbytes la harddisk-uri uzuale acum).

Tabelul 2.1 Tipuri de circuite ROM

Tipul	Tehnologia	Timp de acces τ_{AA}	Timp de înscriere	Comentarii
ROM cu mascare	NMOS, CMOS	10-200ns	> 2 – 3 săpt.	OTP, consum redus de putere
ROM cu mascare	Bipolar	<100ns	> 2 – 3 săpt.	OTP, consum ridicat, densitate scăzută
PROM	Bipolar	<100ns	10 – 50 μ s/byte	OTP, consum ridicat
EPROM	NMOS, CMOS	25-200ns	10 – 50 μ s/byte	Reutilizabilă, consum scăzut
EEPROM	NMOS	50-200ns	10 – 50 μ s/byte	10.000-100.000 limită înscrieri/citiri

În Tabelul 2.1 [Wakerly '2000] sunt sintetizate caracteristicile circuitelor ROM obtenabile comercial.

2.4.6.2 Module de memorie ROM

Necesitățile în aplicații cu memorie ROM pot depăși capacitățile pe care le prezintă circuitele discrete obtenabile comercial. Pentru astfel de aplicații se realizează module de memorie ROM care extind capacitatea circuitelor ROM discrete. Pentru a putea fi integrate în module, circuitele ROM sunt prevăzute cu un semnal de control de selectare circuit, CS (în general, activ în stare L). Față de circuitele ROM discrete, un modul ROM realizează o extensie fie a capacităților de adresare, fie a lungimii cuvântului memorat sau fie a amândorura simultan.

1. Extinderea capacității de adresare. Extinderea apare ca o rezolvare a realizării unei memorii cu capacitate de adresare C din circuitul ROM cu număr de c adrese, ceea ce impune utilizarea a $C/c = p$ circuite componente cu c adrese. Se va exemplifica realizarea unui modul cu capacitatea de adresare 4K adrese din circuite ROM de capacitate $1K \times 8$ biți, rezultă că sunt necesare $4K/1K = 4$ circuite. Deoarece adresarea unui ROM de 1K adrese se face cu un cuvânt de adresă de 10 biți, $A_9, A_8, \dots, A_1, A_0$, iar pentru adresarea modului de 4k sunt necesari 12 biți de adresă $A_{11}, A_{10}, \dots, A_1, A_0$, aceasta ar impune extinderea decodificatoarelor (interne) ale circuitelor cu încă 2 biți A_{11} și A_{10} . Dar, extinderea este posibilă doar în exterior cu un DCD2:4 pe ale cărui intrări sunt aplicați biții de adresă A_{11} și A_{10} , prin aceasta fiecare circuit ROM va fi selectat pe intrarea CS de către o ieșire a decodicatorului exterior, Figura 2.51-a. În spațiul de adresare de 4K, ce poate fi acoperit cu un cuvânt de adrese cu lungimea de 12 biți (de la 000H ÷ FFFH cu exprimare în hexazecimal, H), segmentul de adrese repartizat fiecărui circuit ROM se obține prin construirea mapei adreselor memoriei. Biții de adresă $A_9 \dots A_0$ se aplică la toate cele patru circuite de 1K adrese, iar biții A_{10} și A_{11} sunt utilizați, prin decodificare, la selectarea a câte unui circuit de 1K adrese. Segmentele de adresă ale circuitelor, prin alăturare, formează un spațiu de adresare continuu de 4K adrese.




Figura 2.51 Organizarea modulelor de memorie ROM prin: a) extinderea capacității de adresare; b) prin extinderea simultană atât a capacităților de adresare cât și a lungimii cuvântului de date.

2. Extinderea atât a capacității de adresare cât și a lungimii cuvântului. Folosind același circuit ROM, cu capacitatea $1K \times 8$ biți pentru realizarea unui modul de capacitate $2K \times 16$ biți, rezultă că sunt necesare $2K \times 16$ biți / $1K \times 8$ biți = 2×2 circuite; extinderea este atât pe adrese $2 \times 1K = 2K$ adrese cât și ca lungime de cuvânt de date 2×8 biți = 16 biți Figura 2.51-b.

Extinderea de adrese este similară ca la modulul anterior cu deosebirea că de data aceasta în exterior se adaugă un DCD1:2, bitul de adresă A_{10} pentru selectarea celor două segmente de adrese. Fiecare ieșire a decodicatorului selectează simultan câte două circuite de capacitate $1K \times 8$ biți, ROM0 cu ROM2 și ROM1 cu ROM3. La circuitele dintr-o pereche se aplică același cuvânt de adresă $A_9 \dots A_0$ dar din unul se citește byte-ul superior iar din celălalt byte-ul inferior din care se compune cuvântul de date pe magistrala de date. În aceste exemple de extindere se consideră că ieșirile de date ale circuitelor ROM sunt de tip TSL.

Uneori, când sunt disponibili suficienți biți în cuvântul de adresare, se elimină DCD-ul exterior pentru extinderea capacității de adresare, iar pentru selectarea a câte unui circuit ROM este asignat (repartizat) un bit disponibil din cuvântul de adresa. Avantajul acestui mod de adresare — adresare liniară — în raport cu adresarea cu codificarea completă este simplitatea; dar în acest caz segmentele de adrese acoperite de către fiecare circuit ROM component nu se mai alătură într-o zonă continuă din spațiul de adresare. De exemplu, dacă sunt disponibili în cuvântul de adresare biții $A_{13}, A_{12}, A_{11}, A_{10}$ care sunt repartizați pentru selectare respectiv a circuitele ROM3, ROM2, ROM1, și ROM0, pentru modelul de 4K din Figura 2.51-a, se obțin prin construirea mapei adreselor memoriei următoarele segmente nealăturate de adrese: ROM3, 2000H-23FFH; ROM2, 1000H-13FFH; ROM1, 0800H-0BFFH; ROM0, 0400H-07FFH

2.4.7 Dispozitivele logice programabile, PLD

Dispozitivele logice programabile, **PLD** (**P**rogramming **L**ogic **D**evice) au apărut ca o necesitate pentru eliminarea inconvenientelor pe care le prezentau circuitele logice universale MUX, ROM, în implementarea funcțiilor logice sub formă de sumă de produse, și anume:

- generarea tuturor termenilor canonici produs deși, în general, nu sunt necesari toți;
- formele minime/reduce ale funcțiilor nu pot fi implementate. Pentru implementarea acestora trebuie parcurs drumul invers, adică expandarea formelor reduce la formă canonică;
- inexistența facilității de implementare a funcției și prin negata acesteia, când funcția negată este mai simplă (unele circuite MUX au atât ieșirea negată cât și nenegată).

2.4.7.1 Matricea Logică Programabilă, PLA

Prima variantă de dispozitiv logic programabil, PLD, sub formă de matrice logică programabilă **PLA** (**P**rogrammable **L**ogic **A**rray), a fost introdus în anul 1975 de către firma Signetics Inc. Organizarea de principiu al unui circuit PLA, Figura 2.52-a,

poate fi privită ca fiind similară cu a memoriei ROM, numai că de data aceasta nu este programat doar nivelul de OR (codificator) ci și nivelul AND (decodificator). Această facilitate suplimentară, de programabilitate pe matricea AND, face posibilă generarea numai a unui număr p de termeni produs ($p \ll 2^n$), nu neapărat canonici de variabile de intrare. În afara celor două matrice programabile, în structurarea unui PLA mai apar: 1) un nivel de bufferare pe intrare, care produce pentru fiecare dintre cele n intrări atât valoarea negată cât și cea nenegată (acest nivel din punct de vedere logic este compus din n decodificatoare elementare); 2) un nivel de ieșire pe XOR care prin programare poate genera, fie valoarea funcției, fie valoarea negată a funcției. Deci




Figura 2.52 Matricea logică programabilă, PLA: a) organizarea de principiu cu evidențierea celor două niveluri (matrice) programabile; b) simbolurile pentru reprezentarea stării nodurilor din matricea decodificatoare.

circuitul PLA este caracterizat de n intrări, de p porți AND programabile fiecare cu $2 \times n$ intrări (n variabile negată și n nenegate) și de m porți OR programabile cu p intrări (care sunt ieșirile porților AND). Circuitul PLA poate fi structurat și pe matrice programabilă numai de tip NAND deoarece implementarea pe două niveluri NAND-NAND este echivalentă cu implementarea pe 2 niveluri AND-OR.

În nodurile matricei AND, de dimensiune $2n$ linii de intrare și $2n \times p$ coloane și în nodurile matricei OR, de dimensiune p coloane (termeni produs obținuți la ieșirile porților AND) și $p \times m$ linii (m porți OR fiecare cu p intrări), modalitățile de programare pot fi cele deja descrise la memoria ROM. Se pot realiza PLA-uri, de tipul OTP, când în nod există o diodă înseriată cu un fuzibil ori un tranzistor (bipolar

sau unipolar) înseriat cu un fuzibil, ca în Figura 2.50-a, sau se pot realiza PLA-uri cu reprogramare (ștergere pe cale electrică sau cu fascicol UV), când în nod este prezent un tranzistor cu poarta flotantă, ca în Figura 2.50-b.

În aplicații, pentru descrierea nodurilor matricelor programabile, sunt folosite reprezentările logice simbolice din Figura 2.52-b. Un nod în care există o legătură electrică între linie și coloană este simbolizat cu un punct (nod programat), iar acest punct lipsește în nodul în care nu există o legătură electrică (nod neprogramat). Evident, dacă ambele noduri, atât pentru intrarea I_i cât și pentru \bar{I}_i , sunt programate




Figura 2.53 Structură tipică pentru un circuit PLA.

poarta AND, în care intră coloanele respective, va genera un termen produs a cărui valoare este permanent zero ($I_i \cdot \bar{I}_i = 0$). Poarta AND în care intră atât nodul I_i cât și \bar{I}_i , dar ambele sunt neprogramate (fuzibilele au fost arse!), va genera un produs ce este indiferent în raport cu intrarea I_i (nu conține această variabilă).

O structură tipică pentru un circuit PLA (82S100, Signetics) este cea din Figura 2.53, alte variante obținabile comercial pot fi deduse sau se recunosc în aceasta. Circuitul 82S100 prezintă 16 intrări (I_0, I_1, \dots, I_{15}), 48 de porți AND fiecare având câte 32 de intrări. Se pot genera cel mult 48 de termeni produs fiecare de maxim 16 variabile. Cele 8 funcții care se pot implementa, ca o sumă de maxim 48 termeni produs, pot fi generate la ieșirile O_0, O_1, \dots, O_7 , fie negate, fie nenegate prin programarea porților

XOR. Ieșirile sunt generate prin bufferele de ieșire TSL comandate prin semnalul validare ieșire, OE_L . Numărul total de fuzibile este de 1928; o memorie PROM care poate implementa o funcție de 16 variabile trebuie să aibă pe nivelul OR programabil $2^{16} = 65536$ fuzibile!

La o memorie ROM o configurație binară a cuvântului de intrare generează prin decodificare doar un singur termen canonic produs, pe când la un circuit PLA o configurație binară de intrare poate genera nici unul, unul sau mai mulți termeni produs, respectiv același termen produs poate fi generat de mai multe configurații de intrare. Această neunivocitate rezultă din posibilitatea că unele din intrările porților AND să fie programate indiferent, într-un termen produs, în raport cu anumite variabile (ambele fuzibile ale variabilei sunt arse).

Exemplul 2.19 Să se realizeze sinteza și să se implementeze pe un circuit PLA un convertor de cod BCD-7 segmente. Notarea segmentelor LED ale afișorului cu 7 segmente corespunde celei din Figura 2.37.

Tabelul 2.2 Tabelul de adevăr pentru convertorul BCD-7 segmente

W	X	Y	Z	a	b	c	d	e	f	g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	0	0	1	1
1	0	1	0	-	-	-	-	-	-	-
1	0	1	1	-	-	-	-	-	-	-
1	1	0	0	-	-	-	-	-	-	-
1	1	0	1	-	-	-	-	-	-	-
1	1	1	0	-	-	-	-	-	-	-
1	1	1	1	-	-	-	-	-	-	-

Soluție. Funcțiile logice a, b, c, d, e, f, g care activează segmentele LED în funcție de cifrele zecimale exprimate în BCD sunt date în Tabelul 2.2. Pentru configurațiile binare 1010, 1011, 1100, 1101, 1110 și 1111, care nu apar niciodată în codul BCD, valorile funcțiilor sunt indiferente. Minimizând corelat cele 7 funcții, pe diagramele V-K din Figura 2.54, rezultă următorii 7 implicanți primi care sunt utilizați în mai mult decât într-o singură funcție: $W, Y\bar{Z}, \bar{X}\bar{Z}, Y\bar{X}, \bar{Y}\bar{Z}, X\bar{Z}$ și $X\bar{Y}$. Acești implicanți primi se generează o singură dată pe matricea programabilă AND și sunt utilizați în matricea programabilă OR, ori de câte ori este nevoie. Pentru implementare s-a structurat un circuit PLA generic cu 4 intrări, 13 porți AND și 8 porți OR.




Figura 2.54 Sinteza și implementarea convertorului de cod BCD-7 segmente pe un circuit PLA (generic).




Figura 2.55 Modalitate de implementare a unei matrice PLA: a) sub forma de două matrice de porți NOR; b,c,d) demonstrarea conversiei NOR - NOR (logică pozitivă) în NAND - NAND (logică negativă) ceea ce este echivalent cu AND - OR

Din acest exemplu reiese că realizarea unui CLC pe un PLA poate fi destul de laborioasă. Spre deosebire de circuitele prezentate până acum la circuitul PLA implementarea necesită minimizarea funcției, iar dacă se implementează mai multe funcții, implementarea acestora necesită o minimizare corelată. În mediile de programare automată există programe care, pornind de la funcția logică, găsește expresia minimă în sumă de produse atât a funcției cât și funcției negate, iar apoi decide care din cele două este mai avantajoasă (are mai puține produse) și în funcție de tipul de circuit PLA utilizat trimite la programator programul pentru programarea nodurilor. Multe circuite PLA dispun de un fuzibil de securitate prin care, după ce este ars, elimină posibilitatea de a se citi mapa nodurilor programate, prin aceasta se exclude posibilitatea de copiere a produsului.

Implementarea unui circuit PLA se realizează cu aceeași structură, atât pentru matricea AND cât și pentru matricea OR, sub forma unei matrice de porți NOR, ca în figura 2.55-a. O poartă NOR a unei astfel de matrice este compusă din tranzistoare nMOS conectate în paralel și un tranzistor cu canal inițial ca rezistență de sarcină. Dar o structură de poartă NOR în logică pozitivă va realiza în logică negativă operatorul logic NAND, ceea ce este demonstrat prin tabelele de adevăr din Figura 2.55-d. Considerând logica negativă, la ieșirea primei matrice, conform conexiunilor realizate, se obțin termenii: $P_1 = \overline{xy\bar{z}}$, $P_2 = \bar{x}z$ și $P_3 = \overline{xy\bar{z}}$. Și a doua matrice, în logica negativă, va realiza operatorul NAND, deci la ieșire se obțin funcțiile:

$$f_1 = \overline{P_1 P_2} = \bar{P}_1 + \bar{P}_2 = xy\bar{z} + xyz; \quad f_2 = \bar{P}_2 = \bar{x}z; \quad f_3 = \overline{P_1 P_2} = \bar{P}_1 + \bar{P}_2 = xy\bar{z} + \bar{x}z$$

Faptul că prima matrice de NOR-uri realizează nivelul de AND, iar a doua nivelul de OR rezultă prin utilizarea cerculețelor de negație ca în Figura 2.55-b și c. Deplasând cerculețele de negație de la ieșirea porților NAND, de la prima matrice, la intrările porților NAND de la a doua matrice NAND acestea se transformă în porți OR, conform conversiei binecunoscute NAND - NAND = AND - OR (vezi secțiunea 2.3).

2.4.7.2 Matricea logică programabilă cu nivel OR fix, PAL

Circuitul **PAL** (**P**rogrammable **A**rray **L**ogic) este o variantă modificată a circuitului PLA. Modificările față de PLA constă în: existența numai a matricei AND programabilă, matricea OR fixă (neprogramabilă), invers ca la circuitul ROM, și o facilitate ca unele dintre terminalele circuitului să poată fi utilizate atât ca intrări cât și ca ieșiri. Aceste modificări reduc flexibilitatea generării funcțiilor logice dar simplifică programarea și eficientizează utilizarea terminalelor circuitului.

O structură tipică de circuit PAL (PAL16L10) este prezentată în Figura 2.56, care, de fapt, este reprezentarea puțin simplificată a circuitului PAL16L8. În compunerea codului de denumire al circuitului primul număr specifică numărul de terminale de intrare, în cazul acesta 16, iar al doilea este numărul terminalelor de ieșire, aici 8. Circuitul PAL16L8 are 20 de pini (sunt incluși și cel de masă și de alimentare), ceea ce înseamnă că numărul total de terminale de intrare și de ieșire necesar ($16 + 8 + 2 = 26$) este mai mare decât numărul de pini existenți (20). Această diferență rezultă din posibilitatea de utilizarea a unor pini atât ca terminale de ieșire cât și ca terminale de intrare.

Există grupuri de câte 8 porți logice AND programabile, fiecare poartă din grup are 32 de intrări pentru 16 variabile de intrare (negate și nenegate). Din fiecare




Figura 2.56 Structura tipică de circuit PAL (PAL16L10).

grup, câte 7 porți AND au ieșirile cablate la intrările unei porți OR iar a opta poartă AND din grup, poarta de validare a ieșirii, comandă prin ieșirea sa starea de funcționare a unui buffer inversor TSL, care este conectat la ieșirea porții OR. Un număr de 10 terminale, I_1, I_2, \dots, I_{10} , sunt utilizate numai pentru aplicarea variabilelor de intrare, două terminale O_1 și O_8 sunt numai terminale de ieșire, iar 6 terminale, $I/O_2, I/O_3, I/O_4, I/O_5, I/O_6$ și I/O_7 , pot fi programate atât ca terminale de intrare cât și ca terminale de ieșire. De pe cele 6 terminale bidirecționale semnalul de ieșire este introdus și în rețeaua programabilă AND printr-un buffer de intrare, similar ca de la oricare terminal de intrare. Numărul de fuzibile de pe nivelul AND programabil este $32 \text{ intrări în poartă} \times 8 \text{ porți} \times 8 \text{ grupuri} = 2048$.




Figura 2.57 Explicativă pentru posibilitatea de transfer bidirecțional la un terminal I/O : a) utilizarea ca terminal de intrare; b) utilizarea ca terminal de ieșire.

Valoarea logică generată de poarta de validare, a opta poartă AND din grupurile care au un terminal de tipul I/O , determină dacă pinul terminalului respectiv este utilizat pentru intrare sau pentru ieșire. Poarta AND de validare a ieșirii poate fi programată să genereze permanent la ieșirea sa valoarea 0 ceea ce înseamnă că bufferul inversor TSL este în starea de înaltă impedanță (HZ), deci terminalul este un terminal de intrare, Figura 2.57-a, sau poate fi programată să genereze permanent 1 ceea ce înseamnă că bufferul de ieșire are o funcționare normală de poartă inversor, deci terminalul este de ieșire, Figura 2.57-b. Sau, poarta de validare poate avea o valoare pe ieșirea sa, care se calculează în funcție de configurațiile binare aplicate pe intrarea sa, caz în care terminalul în timp își modifică starea corespunzător (alternând starea de terminal de intrare cu cea de terminal de ieșire).

Când bufferul inversor are ieșirea sa în starea HZ spre pinul I/O corespunzător, acesta este un terminal de intrare deci se aplică o variabilă de intrare. Deci în total, pot fi aplicate maximum $16 (= 10 + 6)$ variabile de intrare.

Dacă bufferul inversor TSL are funcționare normală (I/O este terminal de ieșire) este posibil ca o funcție de maximum 7 termeni produs, obținută la ieșirea porții OR, să fie generată la pinul corespunzător (terminal de ieșire) sau să fie aplicată înapoi în matricea AND programabilă, ca variabilă de intrare. Această facilitate de aplicare înapoi apare ca o soluție pentru situațiile când funcția de implementat este o sumă de mai mult de 7 termeni produs. În astfel de cazuri, funcția se partajează într-un grup de 7 termeni produs și alte grupuri de maximum 6 termeni produs; la prima trecere se calculează pe un grup de 7 porți AND și o poartă OR (cu conexiunea fixă între acestea) suma de 7 termeni produs care apoi se reintroduce în rețeaua AND. Pe un alt grup la această sumă de șapte termeni se mai adaugă, prin sumare, alți 6 termeni produs, iar rezultatul se introduce iarăși în rețeaua AND; reintroducerile pot continua până la sumarea tuturor termenilor produs ai funcției. Aceste treceri

repetate prin rețea mărește timpul de calcul pentru funcție. Valori curențe pentru timpul de propagare, de la oricare intrare la oricare ieșire, sunt sub 10ns. De asemenea, această facilitate de reintroducere (feedback) a unei valori calculate dă posibilitatea implementării circuitelor secvențiale.

2.4.7.3 Circuitul de tip GAL

Circuitul **GAL** (**Generic Array Logic**) poate fi privit ca un circuit PAL la care s-au introdus anumite facilități pentru o extindere a posibilităților de utilizare (a fost introdus de Lattice Semiconductor). Codul de denumire este similar cu cel PAL, de exemplu GAL20V8 indică 20 de intrări și 8 ieșiri.




Figura 2.58 Mărirea posibilităților de procesare/utilizare a semnalului asignat unui terminal I/O prin introducerea unei macrocelule de ieșire.

Astfel de facilități apar pe terminalele bidirecționale I/O prin îmbogățirea circuisticii respective – denumirea pentru această circuistică este de macrocelulă de ieșire. În Figura 2.58 este desenat un terminal I/O de la un circuit GAL, care este, de fapt, grupul de celule AND corespunzătoare terminalului I/O_4 de la structurarea tipică de PAL din Figura 2.56, dar acum are pe ieșire o **macrocelulă de ieșire**. Un circuit GAL are atâtea astfel de grupuri, care au ieșirea pe o macrocelulă, câte terminale I/O prezintă. Din această figură se observă că în macrocelulă s-a inclus și poarta OR, colectoare de termeni produs, care uzual are la ieșirea sa un XOR pentru a putea selecta polaritatea, adică: fie funcția, fie funcția negată. În circuistica macrocelulei sunt incluse: buffer de ieșire TSL; celulă pentru validarea ieșirii (bufferului); multiplexoare pentru diferite selectări de semnale; latch-uri pentru memorarea de semnale și evident, cale de reintroducere a semnalului, obținut la ieșirea porții OR (sumă de produse), în matricea programabilă AND (vezi secțiunea 4.5).

Circuitul GAL poate implementa o gamă mare de circuite combinaționale și secvențiale.

2.5 CIRCUITE COMBINAȚIONALE PENTRU FUNCȚII NUMERICE

Procesarea informației, în sistemele digitale, se bazează pe algoritmi ce utilizează într-o pondere ridicată operații aritmetice. În consecință, o mare parte din circuitica sistemelor digitale este construită din circuite cu funcții numerice. În raport cu circuitele logice, în general, la circuite numerice gradul de replicare este mai mare. Această replicare apare în urma faptului că operațiile aritmetice se realizează asupra cuvintelor cu lungime relativ mare și, mai mult, operația respectivă se aplică identic asupra fiecărei pereche de biți din cuvintele procesate. În consecință, la circuitele cu funcții numerice metoda generală de sinteză se bazează pe identificarea unui circuit elementar/celulă care procesează o pereche de biți, urmând apoi replicarea până la nivel de cuvânt (vezi secțiunea 2.2.5). Prezentarea, în continuare, a circuitelor cu funcții numerice se va face prin identificarea circuitului elementar și, apoi extensia lui prin replicare.

2.5.1 Comparatorul

Circuitul comparator determină identitatea între biții de același rang a două cuvinte. Pe lângă relația de egalitate a celor două cuvinte comparate, se poate determina și o relație de mai mare, mai mic. În general, prin comparator — sub formă de circuit integrat discret — se înțelege circuitul care determină pentru două numere, exprimate în binar, relațiile de ordine $=, <, >$; deci calculează funcția de egalitate F_e , de inferioritate F_i și de superioritate F_s . Sinteza unui comparator, de exemplu, pentru două cuvinte de patru biți, $A = A_3A_2A_1A_0$ și $B = B_3B_2B_1B_0$, după metoda normală de sinteză pornind de la tabelul de adevăr ar fi destul de greoaie. O astfel de sinteză ar necesita pentru fiecare dintre funcțiile F_e, F_s și F_i câte un tabel cu 256 linii (configurații de intrare).

O altă modalitate se bazează pe sinteza a comparatorului utilizează ideea expusă în secțiunea 2.2.5, identificarea unei celule repetitive în structurarea circuitului. O astfel de celulă replicabilă, ce se poate identifica, este celula comparator pentru două cuvinte A și B de câte un singur bit, care generează cele trei funcții f_e, f_i și f_s . Sinteza comparatorului de doi biți este simplă pentru ca se pleacă de la un tabel de adevăr cu numai patru configurații de intrare, Figura 2.59-a. Funcțiile obținute $f_e = \bar{A} \cdot \bar{B} + A \cdot B = \overline{A \oplus B}$, $f_i = \bar{A} \cdot B$ și $f_s = A \cdot \bar{B}$ sunt implementate fiecare pe câte o poartă apoi acestea sunt reunite într-un singur circuit — comparatorul pentru două cuvinte de un bit.

Bazându-se pe celula comparator pentru cuvinte de câte un singur bit se poate face sinteza unui comparator pentru cuvinte de n biți, ca exemplificare se va face sinteza pentru cuvinte de patru biți; comparatorul de patru biți este uzual în aplicații ca circuit integrat discret. Relațiile de ordine F se determină din relațiile de ordine f pentru fiecare pereche de biți, dar pornind de la perechea cu rangul cel mai ridicat în felul următor:

- relația de egalitate $F_e, A = B$ a cuvintelor de patru biți există când: $A_3 = B_3$ și $A_2 = B_2$ și $A_1 = B_1$ și $A_0 = B_0$ ceea ce formal se exprimă prin:

$$F_e = f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{e0}$$

- relația de superioritate F_s , $A > B$ există când: $A_3 > B_3$ sau $A_3 = B_3$ și $A_2 > B_2$ sau $A_3 = B_3$ și $A_2 = B_2$ și $A_1 > B_1$ sau $A_3 = B_3$ și $A_2 = B_2$ și $A_1 = B_1$ și $A_0 > B_0$ ceea ce duce la următoarea expresie logică

$$F_s = f_{s3} + f_{e3} \cdot f_{s2} + f_{e3} \cdot f_{e2} \cdot f_{s1} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{s0}$$

- relația de inferioritate F_i , $A < B$, se deduce printr-un raționament asemănător și are forma

$$F_i = f_{i3} + f_{e3} \cdot f_{i2} + f_{e3} \cdot f_{e2} \cdot f_{i1} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{i0}$$




Figura 2.59 Comparatorul: a) circuitul comparator pentru două cuvinte de un bit; b) circuitul comparator pentru cuvinte de patru biți; c) comparator pentru cuvinte de un byte realizat pe baza circuitelor 74xx85.

Evident că pot fi calculate numai două din cele trei funcții deoarece fiecare dintre acestea se poate deduce din conjuncția negatelor celorlalte două funcții.

$$F_e = \bar{F}_i \cdot \bar{F}_s \quad F_i = \bar{F}_s \cdot \bar{F}_e \quad F_s = \bar{F}_e \cdot \bar{F}_i$$

Totuși din raționamente de încărcare și de a uniformiza timpii de propagare fiecare dintre aceste funcții se implementează separat ca în Figura 2.59-b. Circuitul comparator de patru biți trebuie să aibă posibilitatea de a fi utilizat și ca o componentă în realizarea comparatoarelor pentru cuvinte cu lungime multiplu de patru biți. Pentru calculul fiecărei dintre cele trei relații, de ordine între două numere, se pornește de la rangurile superioare. Chiar dacă pe un interval continuu de biți, al celor două cuvinte, relația de ordine este îndeplinită evident că relația pe cuvântul întreg nu va fi îndeplinită dacă pe intervalul de biți superior acestui interval relația respectivă nu este îndeplinită. În consecință, fiecare circuit de patru biți pentru calculul uneia dintre cele trei relații F_e , F_i și F_s trebuie să primească, ca o validare, de la circuitul intervalului superior de patru biți, semnalul respectiv al relației de ordine F_e^s , F_i^s și F_s^s . Ținând cont și de aceasta, relațiile anterioare de ordine se modifică în felul următor:

$$\begin{aligned} F_e &= f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{e0} \cdot F_e^s \\ F_s &= f_{s3} + f_{e3} \cdot f_{s2} + f_{e3} \cdot f_{e2} \cdot f_{s1} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{s0} + \\ &\quad + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{e0} \cdot F_s^s \\ F_i &= f_{i3} + f_{e3} \cdot f_{i2} + f_{e3} \cdot f_{e2} \cdot f_{i1} + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{i0} + \\ &\quad + f_{e3} \cdot f_{e2} \cdot f_{e1} \cdot f_{e0} \cdot F_i^s \end{aligned}$$

Circuitul 74xx85 este un comparator care modelează aceste relații. În Figura 2.59-c este prezentată o structură pe bază de circuite 74xx85 pentru determinarea relațiilor de ordine între două cuvinte de un byte. Se observă că semnalele relației de ordine F_e , F_i și F_s calculate pe circuitul comparator C_1 al intervalului de biți $7 \div 4$ se aplică sub forma semnalelor F_e^s , F_i^s , F_s^s la circuitul comparator următor C_0 , al intervalului de biți $3 \div 0$.

2.5.2 Sumatorul

Adunarea este operația aritmetică cu frecvența cea mai ridicată care se realizează pe echipamentele de calcul electronic, se consideră că și incrementarea este tot o adunare, când un operand este unu. În consecință, există tendința justificată ca timpul de realizare al operației de sumare T_Σ , luat foarte adesea ca reper de comparație pentru performanțe de viteză ale sistemelor de calcul, să fie cât mai mic. De exemplu, dacă timpul operației de sumare, pe un procesor, este redus de la $3ns$ la $2,5ns$ aceasta înseamnă o creștere de la $3,33 \cdot 10^6$ adunări/s cu încă 670.000 adunări/s. De aceea, structurile de circuite sumator și celulele componente ale acestora continuă, încă, să fie intens studiate în funcție de tehnologia de implementare. În această secțiune se vor expune doar structurile fundamentale de circuite sumatoare la care pot fi reduse multe din sumatoarele existente. Pentru o abordare exhaustivă a circuitelor aritmetice recomandăm [Omondi '94].

2.5.2.1 Sumatorul cu Transport Progresiv, STP

Sumarea a două numere binare exprimate sub forma a două cuvinte A și B cu lungimea de n biți se realizează prin adunarea fiecărei perechi de biți A_i și B_i începând cu perechea A_0, B_0 , de rang zero (2^0), până la perechea A_{n-1}, B_{n-1} , de rang $n-1$ (2^{n-1}). Pe fiecare rang adunarea se realizează cu un circuit denumit **celulă sumator**

complet, notată simbolic $\Sigma(3, 2)$. Celula sumator $\Sigma(3, 2)$, de exemplu, pentru rangul i (corespunde ponderii 2^i în valoarea numărului) are trei intrări (A_i, B_i și transportul anterior, C_{i-1} , generat de celula de rang $i-1$) și două ieșiri (s_i suma, și C_i , transportul următor, care se aplică la celula următoare, de rang $i+1$, ca transport anterior). În Figura 2.60-a este reprezentată numai celula de rang 2^i a unui sumator la care, de pe cele două magistrale pentru cuvintele de însumat A și B , se aplică biții A_i și B_i și se generează bitul sumă s_i pe linia i a magistralei S pentru cuvântul sumă.

Există și **celulă semi-sumator** $\Sigma(2, 2)$, care sunează doar cele două intrări A_i și B_i , fără transport anterior, și generează s_i și C_i . Tabelul de adevăr al celulei $\Sigma(3, 2)$ este prezentat în Tabelul 1.6. Expresiile logice deduse, relațiile 1.15 și 1.16, în secțiunea 1.14 pentru s_i și C_i arată că suma s_i este funcția *PARITATE*(A_i, B_i, C_{i-1}) (are valoarea 1 când un număr impar de intrări sunt 1, Figura 2.19-b) iar transportul următor C_i este funcția logică *MAJORITAR*(A_i, B_i, C_{i-1}) (are valoarea 1 când cel puțin două din cele trei intrări sunt 1). Rescriem aceste relații logice:

$$\begin{aligned} s_i &= \text{PARITATE}(A_i, B_i, C_{i-1}) = A_i \oplus B_i \oplus C_{i-1} \\ C_i &= \text{MAJORITAR}(A_i, B_i, C_{i-1}) = A_i B_i + A_i C_{i-1} + B_i C_{i-1} = \\ &= \overline{C_{i-1}}(A_i \oplus B_i) \cdot (A_i \cdot B_i) \end{aligned} \quad (2.17)$$

Ultima formă a relației pentru C_i a fost adusă la o exprimare numai cu operatori NAND pentru a putea fi implementată NAND-NAND, care duce la o structură de circuite mai rapide decât circuitele implementate pe două niveluri neinverse AND-OR. Conform exprimărilor prin relațiile 2.17 rezultă pentru celula $\Sigma(3, 2)$ implementarea din Figura 2.60-b.

Relațiile anterioare pentru s_i și C_i pot fi exprimate și în felul următor, utile pentru implementare în tehnologie CMOS:

$$\begin{aligned} s_i &= A_i \oplus B_i \oplus C_{i-1} \\ C_i &= A_i \cdot B_i + C_{i-1}(A_i + B_i) \end{aligned} \quad (2.18)$$

Se observă că spre deosebire de relațiile 2.17, când componenta $(A_i \oplus B_i)$ calculată în expresia lui s_i era utilizată și în expresia lui C_i , acum fiecare funcție este calculată independent, ceea ce crează posibilitatea realizării unui lanț al tuturor circuitelor generatoare de C_i independent de porți ale generatoarelor de sumă s_i . Implementarea celulei $\Sigma(3, 2)$, conform relațiilor 2.18, este prezentată în Figura 2.60-c; este desenat circuitul electric numai pentru C_i , cel pentru s_i este desenat în Figura 1.64-c. Realizarea celulei sumator complet necesită 32 de tranzistoare.

O altă formă de exprimare pentru s_i și C_i este următoarea:

$$\begin{aligned} s_i &= A_i \cdot B_i \cdot C_{i-1} + (A_i + B_i + C_{i-1}) \cdot \overline{(A_i \cdot B_i + C_{i-1}(A_i + B_i))} = \\ &= A_i \cdot B_i \cdot C_{i-1} + (A_i + B_i + C_{i-1}) \cdot \overline{C_{i-1}} \\ C_i &= A_i \cdot B_i + C_{i-1}(A_i + B_i) \end{aligned} \quad (2.19)$$

De data aceasta generatorul de sumă utilizează expresia lui $\overline{C_{i-1}}$, calculată de generatorul de transport următor. Structurarea corespunzătoare a celulei $\Sigma(3, 2)$ este prezentată în Figura 2.60-d. Realizarea celulei necesită necesită 28 de tranzistoare deoarece în anumite organizări de sumatoare sunt necesare semnalele $\overline{s_i}$ și $\overline{C_i}$, deci




Figura 2.60 Celule sumator complet, $\Sigma(3,2)$: a) modul de conectare a celulei de rang i a unui sumator, la magistralele cuvintelor de însumat (A, B) și la magistralele cuvântului sumă S ; b) structura logică a celulei conform relației 2.17; c,d) structura logică și implementarea în tehnologie CMOS conform relațiilor 2.18 și 2.19.

amplificatoarele de ieșire pentru aceste două semnale pot fi eliminate; structura din figură corespunde cazului de utilizare s_i și C_i .

Sumatorul cu transport progresiv pentru sumarea a două numere de n biți, se obține prin punerea în paralel a n celule sumator complet, dar porțile generatoare de transport următor se înseriază începând de la celula de rang zero până la celula de rang $(n-1)$; transportul următor C_{i-1} , generat de celula de rang $(i-1)$, este aplicat ca transport anterior la celula următoare de rang i , Figura 2.61-a. La aplicarea simultană pe cele două magistrale A și B a numerelor de însumat și a transportului de intrare în sumator C_{-1} (la celula de rang zero, în general, se consideră $C_{-1} = 0$) se generează, pe magistrala S , cuvântul sumă rezultat și la ieșire transportul următor C_{n-1} , de la celula corespunzătoare perechei de biți cei mai semnificativi. Dimensiunea sumatorului cu transport progresiv este $S_{SUM}(n) = 5 \times n \in O(n)$. Cu o astfel de dimensiune și o structură, prin replicarea celulei $\Sigma(3,2)$, sumatorul cu transport progresiv este ușor realizabil deoarece rezultă o geometrie pe siliciu simplă și repetitivă.

În ceea ce privește **timpul de sumare T_Σ** acesta este tot în $O(n)$ ceea ce pentru n de valori mari, de exemplu pentru lungimile de cuvânt de 64 sau 128 biți la procesoarele actuale, determină ca acest tip de sumator să nu fie aplicabil. Timpul de sumare T_Σ trebuie să fie mai mare sau egal cu cel mai lung **timp de propagare al transportului** τ_Σ care apare când transportul $C_0 = 1$ generat în celula de rang zero (se consideră $C_{-1} = 0$) se propagă progresiv din celulă în celulă până la celula de rang $n-1$ unde se generează transportul C_{n-1} . Timpul cel mai lung de propagare se obține, de exemplu, când se adună operanzii $A = 11 \dots 11$, $B = 00 \dots 01$ și se calculează cu relația (se consideră că toți biții celor două cuvinte se aplică simultan)

$$\tau_\Sigma = \tau_{A_0 B_0 - C_0} + (n-2)\tau_{C_{(i-1)} - C_i} + \tau_{C_{(n-2)} s_{n-1}} \leq T_\Sigma \quad (2.20)$$

în care:

- $\tau_{A_0 B_0 - C_0}$ este intervalul de timp din momentul aplicării biților A_0 , B_0 , pe prima celulă de rang zero, până la generarea transportului C_0 ;
- $\tau_{C_{(i-1)} - C_i}$ este timpul de propagare al transportului pe o celulă, din momentul aplicării semnalului C_{i-1} până la generarea lui C_i ;
- $\tau_{C_{(n-2)} s_{n-1}}$ este întârzierea, la celula de rang $n-1$, din momentul aplicării transportului anterior C_{n-2} până la generarea bitului de sumă $s_{(n-1)}$.

Din relația 2.20 se deduce că pentru sumatoarele cu n mare reducerea timpului total de propagare este sensibilă la micșorarea propagării transportului pe celula sumatoare, $\tau_{C_{(i-1)} - C_i}$. La un sumator implementat cu celule cu structura din Figura 2.60-d micșorarea componentei $\tau_{C_{(i-1)} - C_i}$ se poate obține prin eliminarea inversorului de ieșire din partea de generare de transport a celulei, deci se va utiliza numai \bar{C}_i în loc de C_i . Utilizarea lui \bar{C}_i în loc de C_i , pentru micșorarea lui τ_Σ , va impune în organizarea sumatorului ca la celulele din pozițiile pare (și nu rangurile pare!) să se aplice intrările negate \bar{A}_i, \bar{B}_i în loc de A_i și B_i ; dar această alternare, între A_i , B_i și \bar{A}_i, \bar{B}_i când se trece de la poziții impare la poziții pare atrage după sine ca și inversorul de pe ieșirea s_i , al celulelor din poziții pare, să fie eliminat.

Evident, un sumator nu poate fi comandat pentru o nouă operație de sumare decât numai după un interval de timp egal cu timpul de sumare $T_\Sigma \geq \tau_\Sigma$, rezultă că

timpul de propagare al transportului este un parametru limitativ în viteza de lucru a sumatoarelor.




Figura 2.61 Sumatorul cu transport progresiv, STP: a) organizare de principiu pentru un sumator STP de n biți; b) reprezentarea (schemă bloc) celulei scăzător complet $\Delta(3, 2)$; c) organizare de principiu pentru un circuit sumator/scăzător comandat care realizează scăderea pentru $c = 1$ și adunarea pentru $c = 1$.

În aceeași modalitate în care s-a structurat sumatorul se poate face și structurarea unui scăzător care realizează scăderea numărului B (scăzător) din numărul A (descăzut), $A - B$. Tabelul de adevăr pentru o **celulă scăzător complet, $\Delta(3, 2)$** , este prezentat în Tabelul 1.6, are trei intrări (A_i , bitul descăzut; B_i , bitul scăzător; I_{i-1} , împrumutul anterior) și două ieșiri (d_i , diferența rezultată; I_i , împrumutul următor). Prin sinteza pe bază de 1 se obțin relațiile:

$$\begin{aligned}
 d_i &= A_i \oplus B_i \oplus I_{i-1} \\
 I_i &= \bar{A}_i \cdot B_i + \bar{A}_i \cdot I_{i-1} + B_i \cdot I_{i-1}
 \end{aligned}$$

pentru care, la prima relație, utilizând identitatea $B_i \oplus I_{i-1} = \bar{B}_i \oplus \bar{I}_{i-1}$, iar la a doua aplicând teorema lui De Morgan, se obțin exprimările:

$$\begin{aligned}
 d_i &= A_i \oplus \bar{B}_i \oplus \bar{I}_{i-1} \\
 \bar{I}_i &= A_i \cdot \bar{B}_i + A_i \cdot \bar{I}_{i-1} + \bar{B}_i \cdot \bar{I}_{i-1}
 \end{aligned} \tag{2.21}$$

Comparând relațiile 2.17 cu relațiile 2.21 se poate face o echivalență între celula sumator complet și celula scăzător complet. Această echivalență determină următoarea afirmație: o celulă sumator complet devine o celulă scăzător complet dacă bitul B_i se consideră activ în starea low, B_i-L (devine scăzătorul), transportul anterior

C_{i-1} se consideră activ în starea low, $I_{(i-1)}-L$ (devine împrumutul anterior) și transportul următor C_i se consideră activ în starea low, I_i-L (devine împrumutul următor). Reprezentarea pentru o celulă $\Delta(3,2)$ este dată în Figura 2.61-b. Rezultă că organizarea de sumator cu transport progresiv poate fi transformată într-o organizare de scăzător cu împrumut progresiv dacă: biții cuvântului B , înainte de aplicare la sumator, sunt complementați printr-un inversor (devine scăzător) iar transporturile sunt considerate active în starea low (devin împrumuturile) și, evident, împrumutul inițial $I_{-1}-L = 1$ (invers ca la funcționarea de sumator $C_{-1} = 0$) este inactiv în H (transportul inițial C_{-1} era inactiv în starea L).

Aceeași transformare a sumatorului în scăzător poate fi realizată pornind de la faptul că o scădere $A-B$ poate fi privită ca o adunare a numărului A cu complementul față de doi a numărului scăzător $-B$, ($-B = [B]_2$), deci $A + [B]_2$. Complementul față de doi se obține din complementul față de unu $[B]_1$, care se realizează prin complementarea lui B , la care apoi se adaugă 1, adică $[B]_2 = [B]_1 + 1$. Un inversor comandat de o variabilă de control c se obține cu o poartă XOR, $B \oplus c$. Se poate genera atât $A + B$ cât și $A - B$, în funcție de valoarea variabilei de control, cu următoarea expresie:

$$A + B \oplus c + c = \begin{cases} A + [B]_1 + 1 = A + [B]_2 = A - B & \text{pentru } c = 1 \\ A + B + 0 = A + B & \text{pentru } c = 0 \end{cases} \quad (2.22)$$

Implementarea corespunzătoare este reprezentată în Figura 2.61-c, pentru $c = 0$ se realizează adunarea $A + B$, iar pentru $c = 1$ se realizează scăderea $A - B$, deci o structurare de sumator/scăzător, S/D , comandat.

2.5.2.2 Sumatoare de performanță ridicată

La sumatorul cu transport succesiv, deoarece timpul de sumare T_Σ nu poate fi mai mic decât timpul de propagare a transportului τ_Σ , relația 2.20, în întregul lanț de celule, deci performanța de viteză este scăzută. De fapt, la orice tip de sumator adunarea obținută nu poate fi considerată efectuată până nu se calculează corect atât bitul sumă s_{n-1} cât și bitul de transport următor C_{n-1} . Dar acestea nu pot fi calculate corect până nu se primește transportul anterior C_{n-2} , care la rândul său depinde de sosirea transportului C_{n-3} și așa mai departe până se ajunge la generarea lui C_0 . Toate tipurile de sumatoare, și există foarte multe, pentru a obține performanțe de viteză superioare celui cu transport progresiv, prin diferite artificii logice sau de organizare, calculează valoarea C_{n-1} într-un timp mai mic decât cel necesar pentru transportul progresiv din celulă în celulă, relația 2.20. În acest sens, se vor prezenta diferite modalități de reducere a timpului de calcul pentru determinarea propagării transportului aplicate la trei tipuri de circuite sumatoare denumite: a) sumator cu transport anticipat, b) sumator cu lanț Manchester și c) sumator cu selectarea transportului.

a). Sumatorul cu transport anticipat, STA. Ideea transportului anticipat constă în calculul transportului C_{i-1} , pentru obținerea sumei $s_i = A_i \oplus B_i \oplus C_{i-1}$ la celula sumatoare de rang i , nu în funcție de valorile anterioare ale transporturilor C_0, C_1, \dots, C_{i-2} (care necesită timp de propagare) ci în funcție numai de valorile care se aplică în primul moment la intrările sumatorului adică C_{-1} , A_0 și B_0 , A_1 și

B_1, \dots, A_{i-1} și B_{i-1} , cum este sugerat din Figura 2.62-a. Pentru acest calcul în avans/anticipat al valorii lui C_i , generat de celula de rang i , se vor utiliza variabilele intermediare p_i – propagare și g_i – generare introduse pentru o celulă $\Sigma(3, 2)$ în Tabelul 1.6 și care acum se vor redefini în contextul unui sumator.

- Pentru o configurație a valorilor biților A_i, B_i , aplicată la celula de rang i , există o generare de transport următor $C_i = 1$ atunci când variabila generare are valoarea 1 indiferent de intrările anterioare $C_{-1}, A_{i-1} \div A_0, B_{i-1} \div B_0$. Evident, configurația de intrare, pentru care $C_i = 1$, este $A_i = 1$ și $B_i = 1$, deci **variabila intermediară generare** este obținută prin produsul logic $\mathbf{g}_i = \mathbf{A}_i \cdot \mathbf{B}_i$.
- Variabila intermediară propagare va avea valoarea $p_i = 1$ pentru acele configurații ale valorilor biților A_i, B_i pentru care se produce $C_i = 1$ în prezența unui transport anterior $C_{i-1} = 1$ (generat de intrările anterioare $C_0, A_{i-1} - A_0, B_{i-1} - B_0$). Această propagare prin celulă se realizează când cel puțin un bit de intrare pe culata i are valoarea 1, deci **variabila intermediară propagare** este o sumă logică de intrări $\mathbf{p}_i = \mathbf{A}_i + \mathbf{B}_i$.

Pe celula i se generează transport următor atunci când $g_i = 1$ SAU atunci când $C_{i-1} = 1$ și există propagare ($p_i = 1$), rezultă relația:

$$C_i = g_i + p_i \cdot C_{i-1} = A_i \cdot B_i + (A_i + B_i) \cdot C_{i-1} \quad (2.23)$$

Dar pentru propagare în loc de relația sumă logică se poate utiliza operatorul XOR, $p_i = A_i \oplus B_i$ care acoperă numai configurațiile $A_i = 1$ și $B_i = 0$ sau $A_i = 0$ și $B_i = 1$ nu și configurația $A_i = 1$ și $B_i = 1$. Oricum, pentru configurația $A_i = 1$ și $B_i = 1$ există transport următor, $C_i = 1$, în relația 2.23, chiar dacă acesta nu este obținut prin propagare ci prin generare $g_i = A_i \cdot B_i = 1$; ceea ce rezultă și din faptul că următoarea relație este o identitate $A_i \cdot B_i + (A_i + B_i) \cdot C_{i-1} = A_i \cdot B_i + (A_i \oplus B_i) \cdot C_{i-1}$. Deci pentru transportul următor este corectă și relația următoare:

$$C_i = g_i + p_i C_{i-1} = A_i \cdot B_i + (A_i \oplus B_i) \cdot C_{i-1} \quad (2.24)$$

care are avantajul că propagarea p_i odată calculată (ca sumă modulo doi) poate fi utilizată și pentru calculul lui s_i după cum se observă din următoarele două grupuri de relații aplicabile unei celule $\Sigma(3, 2)$:

grup 1	grup 2	
$g_i = A_i \cdot B_i$	$g_i = A_i \cdot B_i$	(2.25)
$p_i = A_i \oplus B_i$	$p_i = A_i + B_i$	
$C_i = g_i + p_i \cdot C_{i-1}$	$C_i = g_i + p_i \cdot C_{i-1}$	
$s_i = p_i \oplus C_{i-1}$	$s_i = A_i \oplus B_i \oplus C_{i-1}$	

Pornind de la relația 2.24, pentru un sumator de n biți, exprimând transportul următor al unei celule sumator în funcție de transportul inițial de intrare C_{-1} și de toate variabilele de propagare și generare ale celulelor anterioare se obțin expresiile:

$$\begin{aligned}
C_0 &= g_0 + p_0 C_{-1} \\
C_1 &= g_1 + p_1 C_0 = g_1 + p_1 g_0 + p_1 p_0 C_{-1} \\
C_2 &= g_2 + p_2 C_1 = g_2 + p_2 g_1 + p_2 p_1 g_0 + p_2 p_1 p_0 C_{-1} \\
&\vdots \\
C_i &= g_i + p_i g_{i-1} + p_i p_{i-1} g_{i-2} + \cdots + p_i p_{i-1} p_{i-2} \cdots p_3 p_2 p_1 p_0 C_{-1}
\end{aligned} \tag{2.26}$$

din care rezultă posibilitatea ca, în paralel, să se calculeze anticipat toate transporturile următoare fără a mai aștepta transportul anterior. Fiecare transport următor, C_i , în aceste relații se calculează pe două niveluri logice AND-OR plus încă un nivel logic pentru calculul variabilelor intermediare g_i, p_i (respectiv pe o poartă AND sau o poartă OR/XOR), deci în total trei niveluri logice. Pentru timpul de calcul al sumei s_i se mai adaugă încă un nivel corespunzător porții XOR, Figura 2.62-a. Rezultă că timpul de sumare T_Σ , egal cu cel al fiecărei celule, este constant și corespunde parcurgerii a patru niveluri logice indiferent de numărul de biți ai sumatorului.

Această performanță de viteză atrăgătoare la STA, timp de sumare constant egal cu patru niveluri logice, este mult diminuată la implementări pentru n de valori mari datorită creșterii dimensiunii, fan-out și fan-in, capacităților parazite și iregularității geometrice pe siliciu (layout). Considerând pentru o poartă XOR o dimensiune dublă față de AND sau OR rezultă dimensiunea unui STA:

$$S_{STA}(n) = (n^3 + 9n^2 + 74n)/6 \in O(n^3)$$

Circuitul pentru generarea lui C_{n-1} necesită n porți AND din care una cu n intrări plus o poartă OR cu $n + 1$ intrări (porțile AND sau OR cu $n > 4$ prin asociativitate se realizează pe mai multe niveluri, vezi Exemplul 2.12). De asemenea, fiecare semnal g_i trebuie să comande $(n - i)$ intrări iar p_i trebuie să comande $(i+1)(n-1)$ intrări. În consecință, STA-urile sunt limitate, în general, la $n = 4$.

Pentru un STA cu $n = 4$ un circuit pentru generarea lui C_3 este prezentat în Figura 2.62-b. Organizarea circuitului se bazează pe rescrierea expresiei lui C_3 în felul următor:

$$C_3 = g_3 + p_3(g_2 + p_2(g_1 + p_1(g_0 + p_0 C_{-1})))$$

cu o implementare de tip dinamic pe o poarta CMOS (nMOS) domino. Circuite generatoare doar pentru C_2, C_1 sau C_0 se pot obține din structura circuitului pentru C_3 prin eliminarea succesivă respectiv a perechilor $g_2, p_2; g_1, p_1$ și g_0, p_0 .

Organizarea de principiu a unui STA este prezentată în Figura 2.62-c, în care sunt indicate cele trei generatoare componente: generatorul g_i, p_i , generatorul de transport următor C_i și generatorul de sumă s_i . Aceste trei generatoare pentru un rang $i (= 0, 1, 2, 3)$ se obțin prin particularizare în circuitele din figurile 2.62-a și 2.62-b.

Obtenabile, comercial ca circuite integrate discrete, există circuitele sumatoare 74xx283 și 74xx83, care sunt STA de patru biți.

Deoarece este dificil de realizat STA cu n ridicat se poate utiliza avantajul metodei transportului anticipat prin organizarea sumatorului prin înserierea a n/m blocuri cu transportul anticipat, fiecare bloc fiind de m biți, un astfel de sumator este referit ca **sumator cu transport anticipat pe blocuri, STAB**, cu reprezentarea din Figura 2.62-d. STAB poate fi privit ca un sumator cu transport progresiv care are drept celule module de m biți cu transport anticipat. Adâncimea pentru această organizare




Figura 2.62 Sumatorul cu transport anticipat, STA: a) schema de principiu pentru celula de rang i a unui STA; b) circuitul dinamic CMOS (nMOS) pentru generarea transportului anticipat C_3 peste patru ranguri de sumator; c) organizarea unui STA de patru biți cu identificare pentru fiecare rang al celor trei generatoare componente (pentru p_i și g_i , C_i , s_i , iar calculul se face după grup 1 din relațiile 2.25); d) organizarea unui sumator cu transport progresiv, dar pe bază de blocuri cu transport anticipat, STAB.

este $2(n/m + 1)$ niveluri logice, deci intermediar între STP și STA, iar dimensiunea este n/m ori a unui STA de m biți.

Se pot concepe și alte organizări de sumatoare pe bază de blocuri componente STA dar la care se elimină transportul progresiv dintre blocuri și se realizează pentru câte un grup de blocuri, în exteriorul fiecărui grup, un circuit pentru calculul transportului anticipat. De exemplu pentru numere de 64 biți, dacă se utilizează module STA de 4 biți rezultă patru grupuri, fiecare grup de câte patru blocuri, deci patru circuite exterioare, fiecare circuit exterior calculează transportul anticipat pentru câte un grup (pe patru STA de patru biți). Apoi, peste cele patru circuite de calcul de transport anticipat se poate conecta în exteriorul lor un al cincilea asemenea circuit care, calculează transportul anticipat pe întreg sumatorul de 64 biți [Wakerly '2000][Omondi '94]. Pentru calculul în exterior al transportului anticipat există circuitul 74xx182, Figura 2.76-c.

b). Sumatorul cu lanț Manchester, SM. Acest tip de sumator, unul din primele utilizate, realizează un traseu separat pentru propagarea transportului. De fapt, și în organizarea unui sumator cu transport progresiv cu celule ca cea din Figura 2.60-b se realizează o cale continuă (un lanț) de la C_{-1} până la C_{n-1} pentru propagarea transportului. Rezultă că, un sumator cu lanț Manchester este un sumator cu transport progresiv cu particularizarea că pe traseul de propagare nu sunt porți ci comutatoare comandate. În Figura 2.63 sunt prezentate segmentele corespunzătoare celulelor de rang $(i - 1)$ și i din lanțul unui sumator Manchester.




Figura 2.63 Structurarea de principiu a unui sumator cu lanț Manchester.

Din tabelul de adevăr din această figură se deduce: pentru configurația biților $A_i B_i = 01$ sau 10 comutatorul S_{pi} (de propagare) conectează C_{i-1} la C_i , iar pentru configurația $A_i B_i = 11$ comutatorul S_{gi} (de generare) determină valoarea 1 pentru transportul următor, C_i . Pentru $A_i B_i = 00$ comutatorul S_{oi} aplică valoarea 0 pentru C_i . Evident, comenzile celor trei comutatoare, calculate cu porți AND, XOR și NAND cu cei doi biți A_i, B_i sunt exclusive. Ca elemente comutatoare pot fi utilizate tranzistoare de trecere sau porți de transmisie CMOS astfel că timpul de propagare este foarte redus.

În anumite implementări, pentru creșterea vitezei, transportul se consideră activ în stare L , aceasta permite ca în intervalul dintre două operații de sumare lanțul (fizic) de transfer (de exemplu, din tranzistoare de trecere) să fie încărcat la potențial H ,

iar când se realizează sumarea celula, care produce un transfer următor, va descărca lanțul la potențialul masei. Se alege această variantă deoarece, lanțul fiind echivalent cu o sarcină capacitivă, descărcarea la potențialul masei se realizează cu o constantă de timp mai mică decât constanta de timp de încărcare la potențialul H și prin aceasta rezultă o valoare mai mică pentru timpul de propagare al transportului τ_Σ ($T_\Sigma \geq \tau_\Sigma$). Această schimbare a polarității de activare pentru transport determină pentru comutatorul $S_{gi} = A_i \cdot B_i$ să fie conectat la masă, iar comutatorul $S_{0i} = \overline{A_i + B_i}$ să fie conectat la 1 (potențialul H), în raport cu organizarea din Figura 2.63. Structura de sumator cu lanț Manchester este simplă și ordonată ceea ce îl recomandă pentru implementări VLSI.

Ideea de a realiza o cale separată pentru propagarea transportului este utilizată și la **sumatoarele cu saltul transportului**. La variantele de sumatoare cu saltul transportului se realizează în exterior, peste câte un grup de celule, un traseu de grup separat pentru propagarea transportului care intră în acel grup. Când propagarea pe acel grup de celule (egal cu produsul logic al variabilelor propagare ale tuturor celulelor din grup) are valoarea 1, traseul de grup este comandat în conducție realizând o cale directă (în exteriorul grupului) pentru transportul de intrare în grup până la ieșirea din grup, eliminându-se astfel timpul lung de propagare al transportului din celulă în celulă. Ideea poate fi dezvoltată în sensul că se poate realiza de asemenea încă un traseu, peste alte câteva trasee de grup, care va fi comandat în conducție (va scurtcircuita traseele de grup) când sunt în conducție toate traseele de grup (produsul logic al propagărilor de pe traseele de grup este 1) [Omondi'94].

c). Sumatorul cu selectarea transportului, SST. Atracția și performanțele sumatorului cu selectarea transportului sunt datorate ideii simple pe care se bazează funcționarea sa. Într-un sumator, divizat în blocuri, suma calculată corect pe un bloc nu este realizată până nu sosește transportul anticipat de la blocul anterior. Dar, acest transport, când sosește, nu poate fi decât 1 sau 0, deci se pot realiza două blocuri sumator, în paralel, care sumează aceleași numere cu deosebirea că unui bloc i se aplică permanent 1 ca transport anterior iar celuilalt 0 ca transport anterior. În momentul când transportul anterior sosește se va selecta suma deja calculată de la blocul care a avut aplicat transportul anterior egal cu valoarea transportului sosit de la blocul anterior.

Organizarea de principiu a SST este reprezentată în Figura 2.64-a. Blocurile componente pot fi oricare tip de sumator (STP, STA, cu lanț Manchester, etc.). Primul bloc sumează biții $A_{m-1} \dots A_0$ și $B_{m-1} \dots B_0$ ai cuvintelor de sumat, iar, în același timp, următoarele două blocuri sumează tot m biți din subintervalele $A_{2m-1} \dots A_m$ și $B_{2m-1} \dots B_m$ ale cuvintelor de sumat, dar la unul se aplică $C_{in} = 1$ iar la celălalt $C_{in} = 0$. Aplicând simultan, pe intrările celor trei blocuri, biții corespunzători ai numerelor de sumat, cu o anumită întârziere (care depinde de tipul de organizare al blocurilor sumatoare), se generează transporturile următoare $C_m, C_{2m-1}^0, C_{2m-1}^1$ și cele trei sume. Cu ajutorul transportului următor C_m , generat de primul bloc, prin intermediul unui grup de $m \times \text{MUX}2 : 1$ se va selecta doar suma de la acel bloc următor care a realizat sumarea pentru $C_{in} = C_m$. În același timp cu selectarea sumei, se selectează, tot în funcție de C_m , care din transporturile următoare C_{2m-1}^0 și C_{2m-1}^1 , generate respectiv pentru $C_{in} = 0$ și $C_{in} = 1$, se va aplica la următoarele două blocuri. Acest transport următor selectat va realiza aceleași operații de selectare pentru următoarele două blocuri sumator ca și transportul C_m pentru cele două blocuri




Figura 2.64 Sumatorul cu selectarea transportului, SST: a) la cele două module care funcționează în paralel, unul cu $C_{in} = 1$ altul cu $C_{in} = 0$, se alege suma, deja calculată, care corespunde valorii transportului C_{in} sosit de la modulul anterior; b) organizarea unui SST pentru cuvinte de 32 biți.

în paralel din figură.

Pentru a optimiza timpii de propagare, blocurile nu sunt de lungimi egale. Semnalul de selectare pentru două blocuri care funcționează în paralel, se calculează, în lanțul de propagare al transportului pe două niveluri de porți, în funcție de transporturile următoare C^0 și C^1 de la cele două blocuri anterioare. Aceasta înseamnă, în cazul în care toate blocurile ar avea aceeași lungime, că semnalul de selectare ajunge la următoarele două blocuri în paralel cu o întârziere de două nivele logice după ce sumarea pe aceste blocuri s-a efectuat, se presupune că la toate blocurile intrările se aplică simultan. Deoarece sumarea a doi biți se realizează pe două niveluri logice, rezultă că fiecare pereche de blocuri următoare poate avea o lungime cu un bit în plus față de perechea de blocuri anterioare. Aplicând acest mod de optimizare rezultă pentru un SST de 32 biți următoarele lungimi de module 4-4-5-6-7-6, Figura 2.64-b, ceea ce determină un timp de sumare egal cu întârzierea prin 18 niveluri de porți, $(4 + 1 + 1 + 1 + 1 + 1) \cdot 2 = 18$. Trebuie observat că pentru semnalul de selectare crește fun-out-ul pe măsură ce crește lungimea modulelor componente ceea ce devine un impediment la implementare cu n ridicat, la fel ca la STA.

Tabelul 2.3 Caracteristicile asimptotice ale unor tipuri de sumatoare

Tipul de sumator	Timpul sumare T_{Σ}	Aria consumată pe siliciu A_{Si}
STP	$O(n)$	$O(n)$
STA	$O(\log n)$	$O(n \log n)$
SM	$O(n)$	$O(n)$
SST	$O(\sqrt{n})$	$O(n)$

Pentru sumatoarele prezentate, valorile asimptotice, la creșterea numărului de biți n a cuvintelor sumate, ale caracteristicilor timp de sumare T_{Σ} și aria ocupată la implementarea în siliciu, A_{Si} , sunt prezentate în Tabelul 2.3. Cunoașterea comportării asimptotice a sumatoarelor este utilă în înțelegerea lor dar, luarea unor decizii de organizare ținând cont numai de valorile asimptotice, poate ascunde o capcană. În general, organizarea unui sumator se face pe bază de blocuri, ca în Figura 2.62-a sau Figura 2.64-b, a căror lungime nu depășește ordinul unităților. Dar pentru blocuri sumatoare cu lungimi de ordinul unităților, de exemplu $n = 4$, diferențele de performanță sau de implementare între diferitele tipuri de structuri sumatoare, ca cele din Tabelul 2.3, nu sunt așa de evidente. Rezultă că, aproape indiferent de tipul de bloc folosit, important devine modul cum se organizează/conectează aceste blocuri într-un sumator de lungime ridicată (32,64,128 biți).

2.5.3 Multiplicatorul

Echipamentele digitale sunt înzestrate tot mai frecvent cu circuite specializate pentru multiplicare; unitățile aritmetice specializate (coprocesoare) sau procesoarele digitale de semnal se numără printre acestea. Procesarea digitală a semnalelor (corelația,

convoluția, filtrare, analiza frecvențială) este un domeniu care își bazează performanțele pe puternice circuite de multiplicare. Circuitul de multiplicare poate fi realizat cu un CLC deoarece rezultatul înmulțirii depinde exclusiv doar de cei doi operanzi. Se vor prezenta trei organizări de circuite de multiplicare (multiplicatorul matriceal, multiplicatorul tip arbore Wallace și multiplicatorul tabelar). S-a limitat prezentarea numai la aceste trei organizări, pe care le considerăm de bază, deoarece multe circuite multiplicator utilizate pot fi recunoscute ca variante ale uneia din aceste trei.

2.5.3.1 Multiplicatorul matriceal

Metoda de înmulțire a două numere de cinci biți, $A = A_4A_3A_2A_1A_0$, $B = B_4B_3B_2B_1B_0$, cu creionul pe hârtie după regula comună, învățată în școala primară, este prezentată în Figura 2.65-a. Produsul rezultat cu lungimea de zece biți, $P = p_9p_8p_7p_6p_5p_4p_3p_2p_1p_0$, se obține prin adunarea succesivă a produselor parțiale AB_0 , AB_1 , AB_2 , AB_3 și AB_4 , fiecare produs parțial, înainte de adunare, fiind deplasat la stânga cu o poziție (adică înmulțit cu 2^1). Pentru realizarea unui circuit de multiplicare, conform metodei de înmulțire prezentate, este necesar a se identifica o structură de celulă elementară componentă a acestui circuit. Să analizăm cum este realizat și utilizat în operația de înmulțire, din această matrice, un produs de doi biți dintr-un produs parțial, de exemplu produsul A_2B_2 . Acest produs se realizează simplu printr-o poartă AND, deoarece există identitate între operatorii produs aritmetic și produs logic.

Acest produs A_2B_2 se însumează cu rezultatul adunării s_{31} de pe aceeași coloană, adică suma anterioară între A_4B_0 și A_3B_1 , se însumează cu transportul anterior, C_{12} , provenit de la termenul produs din dreapta de pe aceeași linie A_1B_2 și, în urma acestor însumări, se generează un bit sumă, s_{22} , care se va însuma cu termenul produs următor A_1B_3 , de pe aceeași coloană, și se generează un bit de transport următor, C_{22} , care este aplicat la termenul produs din stânga, A_3B_2 , de pe aceeași linie. Toate acestea corespund cu operațiile realizate de o celulă sumator $\Sigma(3, 2)$, Figura 2.65-b. Rezultă că circuitul multiplicator poate fi compus din $4 \times 4 = 16$ celule elementare, sumator $\Sigma(3, 2)$, câte una pentru fiecare termen produs A_iB_j , iar trecerea de la matricea operației de multiplicare la topologia circuitului de multiplicare se face printr-o mapare 1:1, înlocuind fiecare produs de doi biți cu o celulă elementară, Figura 2.65-c. Se observă că în structura matriceală a circuitului multiplicator la toate celulele de pe o linie se aplică același bit B_j , $j = 0, 1, 2, 3, 4$ al înmulțitorului B și la toate celulele de pe aceeași diagonală se aplică același bit A_i , $i = 0, 1, 2, 3, 4$ al deînmulțitorului A . Această structurare a multiplicatorului, sub formă de paralelogram, poate fi ușor desenată și sub formă de matrice pătrată pentru a fi potrivită unui layout pe siliciu.

Din organizarea circuitului multiplicator se poate deduce ușor că dimensiunea sa este în $O(n^2)$. Fiecare linie a multiplicatorului este de fapt un sumator cu transport progresiv. Timpul cel mai lung de înmulțire se obține când o intrare la prima celulă A_0B_0 afectează transportul următor de la ultima celulă A_4B_4 , adică bitul produs p_9 , iar pentru această propagare traseul cel mai lung este în lungul sumatorului corespunzător primei linii, prin coloana cu celulele A_3B_1 , A_2B_2 , A_1B_3 și apoi prin celulele A_0B_4 , A_1B_4 , A_2B_4 , A_3B_4 , A_4B_4 corespunzătoare sumatorului de pe ultima linie (produsul parțial AB_4). Dacă se consideră, pentru simplitate, că întârzierea pe o celulă de la oricare intrare a sa la oricare ieșire este τ_m atunci timpul de multiplicare




Figura 2.65 Circuitul multiplicator matriceal: a) matricea produselor parțiale obținută la înmulțirea a două cuvinte A și B de cinci biți; b) celula elementară ($\Sigma(3,2)$) care modelează un termen dintr-un produs parțial al înmulțirii; c) structura unui circuit multiplicator matriceal pentru $n = 5$.

T_m cel mai mic este de $13 \cdot \tau_m$. Iar în cazul unui înmulțitor pentru două cuvinte de n biți se obține $(3n - 2)\tau_m \leq T_m$, adică în $O(n)$ ceea ce pentru lungimea actuală de 64 biți, a numerelor reprezentate în virgulă fixă, determină viteze destul de scăzute.

Modalități de a îmbunătăți performanța de viteză a multiplicatorului matriceal constă, fie în micșorarea numărului de produse parțiale, deci de adunări ale acestora, fie prin efectuarea a cât mai multe adunări de produse parțiale în paralel sau fie printr-o structurare fără transport progresiv a sumatoarelor.

Din organizarea anterioară de multiplicator matriceal, în tendința de a crește performanța de viteză, se poate obține cu mici modificări un multiplicator reprezentat în Figura 2.66 denumit **multiplicator matriceal cu salvarea transportului, MMST**. Mărirea performanței de viteză rezultă prin însumări de produse parțiale în paralel și prin utilizarea de sumatoare cu salvarea transportului, SSLT.




Figura 2.66 Organizarea multiplicatorului matriceal cu salvarea transportului, MMST.

La organizarea matriceală anterioară a multiplicatorului suma parțială după a i -a linie, a produsului parțial AB_{i-1} , poate fi calculată corect numai după ce s-a primit transportul următor de la sumarea parțială de la linia anterioară, adică de la linia produsului parțial AB_{i-2} . Aceste întârzieri în determinarea corectă a sumelor parțiale se datorează faptului că sumatorul de pe fiecare linie este un sumator cu transport progresiv. Se poate ca transportul următor de la celula A_iB_j să nu mai fie aplicat la celula următoare $A_{i+1}B_j$, de pe aceeași linie, ci la celula următoare A_iB_{j+1} de pe linia următoare. În felul acesta se obține, în același timp, pe fiecare linie a matricei la fiecare celulă o informație corectă a celulei, dar exprimată prin perechea: sumă s și transport C . Structura aceasta de celule sumatoare, în paralel, între care nu există transport progresiv, de pe o linie a matricei care generează perechile s, C , este referită ca sumator cu salvarea transportului. Fiecare linie din matricea

multiplicatoare formează un **sumator cu salvarea transportului, SSLT** de n biți. Dacă se consideră, pentru simplitate, că întârzierea pe o celulă de la oricare intrare a sa la oricare ieșire este τ_m , înseamnă că din momentul aplicării pe intrări a operanzilor A și B , după o întârziere egală cu $(n - 1) \cdot \tau_m$ se obțin perechile de valori s , C la ieșirea sumatorului cu salvarea transportului de pe penultima linie a matricei. Apoi, introducând aceste perechi, s , C , într-un sumator cu propagarea transportului, cu timpul de sumare T_Σ , se obține în ultima linie cuvântul produs corect. Sumatorul cu propagarea transportului poate fi oricare tip de sumator prezentat în secțiunea 2.5.2. Timpul de multiplicare T_m respectă relația $T_m \geq (n - 1)\tau_m + T_\Sigma$ și este mai mic cam de trei ori comparativ cu cel al multiplicatorului matriceal prezentat anterior, dar tot în $O(n)$ (evident T_Σ depinde de tipul de sumator cu propagarea transportului folosit). Dimensiunea multiplicatorului se calculează pe matricea celor $n(n - 1)$ celule plus pe sumatorul cu propagarea transportului, dar se situează în $O(n^2)$.

Această organizare de multiplicator cu salvarea transportului mai poate fi îmbunătățită prin utilizarea facilităților de sumare paralelă. Se observă că celulelor sumatoare din prima linie li se pot aplica pe intrări trei produse parțiale AB_0 , AB_1 și AB_2 (ca în Figura 2.66) eliminând astfel din organizarea matriceală anterioară două linii. Pentru multiplicatorul de $n = 5$ biți din figură rezultă $T_m \geq 3\tau_m + T_\Sigma$, iar pentru cazul general $T_m = (n - 2)\tau_m + T_\Sigma$. Multiplicatorul matriceal cu salvarea transportului duce la o regularitate a geometriei de realizare, deci este indicat pentru implementările VLSI.

2.5.3.2 Multiplicatorul tip arbore Wallace

Performanța de viteză, la multiplicatorul tip arbore Wallace, se obține printr-o sumare paralelă de produse parțiale într-o structură de arbore care realizează o **compresie în raportul 3:2**. Pe un sumator cu salvarea transportului, SSLT, se pot aplica simultan trei produse parțiale și se pot obține două cuvinte: cuvântul sumă și cuvântul transport; un SSLT este format din celule $\Sigma(3, 2)$ neînseriate prin intermediul transportului anterior. De fapt celula $\Sigma(3, 2)$ poate fi privită ca un numărător de biți 1 conținuți în cuvântul de intrare, cum este prezentat în ultimele trei coloane din Tabelul 1.6. De exemplu, dacă cele trei intrări la celulă sunt $A = 1$, $B = 0$, $C = 1$ numărul de biți 1 ai cuvântului 101 este exprimat codificat în binar de perechea obținută a ieșirilor C , s , care este pentru acest caz egală cu 10 adică 2; sau pentru $A = 1$, $B = 0$, $C = 0$, care formează cuvântul de intrare 100 în celula sumator complet, perechea obținută C , s , are valoarea 01, adică 1 în binar natural.

În Figura 2.67-a este prezentat, pentru înmulțirea a două cuvinte A , B cu lungimea de șase biți, modul cum se pot grupa, succesiv, câte trei cuvinte care aplicate la un SSLT va genera numai două cuvinte.

Structura arborelui de tip Wallace, pentru $n = 6$, este dată în Figura 2.67-b. Fiecare din cele șase produse parțiale se obține ușor pe câte un grup de șase porți AND2, deci în total 36 de porți AND2. Structurarea arborelui urmărește succesiunea aplicării tripletelor la sumatoarele cu salvarea transportului. Pe primele două sumatoare cu salvarea transportului SSLT1 și SSLT2 se aplică simultan Triplet1 și Triplet2. Pe nivelul doi există un singur sumator SSLT3 care din Sumă2, Transport1 și Sumă1 generează Transport3 și Sumă3. Sumatorul SSLT4, de pe nivelul trei, realizează conversia de la Transport2, Transport3 și Sumă3 la Transport4 și Sumă4. Ultimul nivel care sumează Transport4 cu Sumă4 trebuie să fie un sumator cu propagarea




Figura 2.67 Multiplicatorul arbore tip Wallace pentru $n = 5$: a) modalitatea de formare a triplețelor pentru fiecare nivel al arborelui; b) structurarea arborelui pe bază de sumatoare su salvarea transportului, SSLT, și un sumator cu propagarea transportului, SPT.

transportului, SPT, de orice tip prezentat în secțiunea 2.5.2.

În cazul general, pentru un multiplicator Wallace de n biți cele n produse parțiale, fiecare de n biți, se grupează în k_0 tripleți, $n = 3k_0 + l_0$ unde $0 \leq l_0 \leq 2$, se aplică primului nivel compus din k_0 sumatoare cu salvarea transportului și se obțin k_0 perechi sumă și transport. Pentru al doilea nivel de sumatoare cu salvarea transportului se grupează în continuare în k_1 tripleți conform relației $2k_0 + l_0 = 3k_1 + l_1$ unde $0 \leq l_1 \leq 2$ și se generează k_1 perechi sumă și transport. Acest proces se continua în compresii consecutive de 3:2 pe un număr de $\lceil \log_{3/2} n \rceil$ nivele până când se obține o singură pereche sumă și transport care sunt sumate în final pe un sumator cu propagarea transportului. Deci timpul minim de multiplicare T_m este egal cu întârzierea pe o poartă AND plus timpul de propagare prin $\lceil \log_{3/2} n \rceil$ niveluri de SSLT la care se adaugă timpul de sumare T_Σ , pe sumatorul cu propagarea transportului. Dimensiunea multiplicatorului este în $O(n^2)$.

Multiplicatorul Wallace are performanță de viteză mai bună decât multiplicatorul matriceal cu salvarea transportului dar, totuși, din cauza neregularității layout-ului, ultimul este preferat în implementările VLSI.

Ideea de structurare a multiplicatorului sub formă de arbore a generat celule cu compresia diferită de 3:2. Pentru o compresie 2:1 rezultă o structurare de arbore binar. Alte organizări pe bază de celule cu compresia (5 : 3), (7 : 3) și (15 : 4) reduc adâncimea arborelui dar nu neapărat reduc și timpul de multiplicare deoarece odată cu creșterea raportului de compresie crește și întârzierea pe celulă [Omandi '94][Petterson '96][Smith '97].

2.5.3.3 Multiplicatorul tabelar

După cum reiese și din denumire, multiplicatorul tabelar este o tabelă (LUT) care conține toate produsele între două cuvinte de lungime de n biți. Teoretic, acest tip de multiplicator ar trebui să fie cel mai simplu și mai rapid. Tabelul de adevăr pentru produsul a două cuvinte, A_1A_0 și B_1B_0 de doi biți, este prezentat în Figura 2.68-a. Se pot deduce expresiile logice pentru fiecare din cei patru biți $p_3p_2p_1p_0$ ai cuvântului produs:

$$\begin{aligned} p_0 &= \bar{A}_1A_0\bar{B}_1B_0 + \bar{A}_1A_0B_1B_0 + A_1A_0\bar{B}_1B_0 + A_1A_0B_1B_0 = A_0B_0 \\ p_1 &= \bar{A}_1A_0B_1\bar{B}_0 + \bar{A}_1A_0B_1B_0 + A_1\bar{A}_0\bar{B}_1B_0 + A_1\bar{A}_0B_1B_0 + A_1A_0\bar{B}_1B_0 \\ &\quad + A_1A_0B_1\bar{B}_0 = \bar{A}_1A_0B_1 + A_1A_0\bar{B}_0 + A_1\bar{A}_0B_0 + A_1\bar{B}_1B_0 \\ p_2 &= A_1\bar{A}_0B_1\bar{B}_0 + A_1\bar{A}_0B_1B_0 + A_1A_0B_1\bar{B}_0 = A_1\bar{A}_0B_1 + A_1B_1\bar{B}_0 \\ p_3 &= A_1A_0B_1B_0. \end{aligned}$$

care pot fi implemetate cu porți logice, cu DCD + OR sau cu un circuit ROM. Implementarea cea mai recomandată pentru astfel de tabele este cu circuite ROM; cele două cuvinte de n biți formează, prin alăturare, adresa de $2n$ biți a locației unde este stocat cuvântul produs, al celor două cuvinte, cu lungimea de $2n$ biți. Limitarea, fie de capacitatea de adresare, fie de lungime de cuvânt stocat, impusă de un anumit circuit ROM la implementarea unei tabele de înmulțire, poate fi depășită prin segmentarea lungimii operanzilor. În acest sens, în Figura 2.68-b, este prezentată înmulțirea segmentată a operanzilor 1234×5678 . Fiecare operand s-a segmentat în două numere 12 cu 34 și 56 cu 78 și s-au efectuat înmulțirile fiecare cu fiecare, apoi s-au sumat produsele segmentate obținute pe două niveluri de sumator, evident la




Figura 2.68 Multiplicatorul tabelar: a) tabelul de adevăr pentru înmulțirea a două cuvinte de doi biți, $A_1A_0 \times B_1B_0$; b) modalități de substituție a înmulțirii numerelor cu multe cifre, prin segmentare, cu mai multe înmulțiri de numere cu cifre mai puține; c) structurarea circuitului pentru înmulțirea a două cuvinte de 16 biți, prin segmentare, pe bază de circuite ROM și sumatoare.

sumare s-a ținut cont de deplasările necesare. Pentru segmentarea a două numere binare cu lungimea de 16 biți $A = A_{15} \dots A_1 A_0$ în A_{15-8} cu A_{7-0} și $B_{15} \dots B_1 B_0$ în B_{15-8} cu B_{7-0} , în Figura 2.68-c se prezintă o variantă posibilă pentru implementarea tabelelor de înmulțire pe circuite ROM cu capacitatea de adresare de 64K. Tabelul înmulțirii a două cuvinte binare de 8 biți încapă într-o capacitate de $2^{16} \times (2 \times 8)$ biți, adică două circuite ROM de 64x8biți conectate în paralel, în total sunt necesare 8 astfel de circuite ROM.

Timpul de multiplicare T_m se compune din timpul de acces la memorie τ_{AA} plus întârzierea pe calea cea mai lungă determinată de nivelurile de sumatoare. Dimensiunea multiplicatorului este dimensiunea/capacitatea memoriei $2^{2n} \times 2n$ deci în $O(n \times 2^{2n})$ plus cea a sumatoarelor utilizate. Această valoare ridicată a dimensiunii limitează încă implementarea multiplicatorului tabelar. Probabil, cu creșterea densității de integrare simultan cu reducerea costului și acest tip de multiplicator poate deveni atractiv.

O modalitate care poate duce la micșorarea capacității ROM necesară pentru tabele constă în efectuarea indirect a multiplicării prin logaritmare și antilogaritmare conform relației:

$$A \cdot B = \text{antilog}(\log A + \log B)$$

Pentru această implementare sunt necesare două tabele (una pentru stocarea logaritmilor și una pentru antilogaritmi) și un sumator. Aceste tabele au evident mai puține intrări decât o tabelă care realizează direct înmulțirea ($2 \times n$ intrări) iar lungimea cuvântului stocat în aceste tabele depinde de nivelul de eroare care se acceptă în rezultatul înmulțirii (indicat pentru înmulțiri de numere reprezentate în virgulă flotantă, unde produsul obținut de $2n$ biți se reduce doar la n biți). Timpul de multiplicare este determinat de accesul la cele două memorii (tabele) plus cel necesar sumării.

2.5.4 Circuite de deplasare

Circuitele de deplasare (shift-are) transferă fiecare bit de intrare x_i , $i = 0, 1, 2, \dots, n - 1$, al unui cuvânt de n biți, într-un bit de aceeași valoare în cuvântul de ieșire dar deplasat față de poziția i cu $\pm D$ poziții, conform relației:

$$y_{i \pm D} = x_i$$

Mai exact, acest proces de deplasare al cuvântului de intrare X , într-un cuvânt de ieșire Y este caracterizat de următoarele mărimi:

- direcția de deplasare (stânga/dreapta);
- distanța de deplasare D (exprimată în binar prin numărul de poziții);
- condițiile de capăt.

Prin condiții de capăt se înțelege modul cum se procedează cu biții care ies din intervalul de index al cuvântului $[n - 1, n - 2, \dots, 1, 0]$, respectiv cu ce se completează pozițiile rămase libere la celălalt capăt al cuvântului.




Figura 2.69 Modalități de realizare a operației de deplasare/rotire: a,b) deplasare stânga/dreapta; c) rotire dreapta.

Cuvântul căruia i se aplică deplasarea poate avea semnificația de număr (în care fiecare poziție corespunde unui rang în exprimarea ponderată în baza 2 a valorii numărului), sau are semnificația doar a unui șir de biți (când poziția nu determină o pondere binară). Corespunzător acestor două semnificații, care le poate avea cuvântul deplasat, rezultă respectiv o deplasare aritmetică sau o deplasare logică.

Printr-o **deplasare aritmetică** cu D poziții (spre stânga) numărul respectiv este înmulțit cu 2^D iar printr-o deplasare aritmetică cu $-D$ poziții (dreapta) numărul este împărțit cu 2^D . Dacă numărul reprezentat binar este fără semn atunci atât la deplasarea stânga, Figura 2.69-a, cât și deplasarea dreapta, Figura 2.69-b, biții care ies din intervalul pozițiilor $[n-1, n-2, \dots, 1, 0]$ se pierd în numărul reprezentat la ieșirea circuitului de deplasare iar pozițiile rămase goale în acest interval se completează cu zero. La **deplasarea logică** se procedează la fel dar cuvântul supus deplasării stânga/dreapta nu mai este interpretat ca un număr ci doar ca un șir de biți.

La deplasarea numerelor cu semn, care au bitul de semn în poziția $(n-1)$, acesta trebuie păstrat (**extensia de semn**) indiferent că numărul este multiplicat cu 2^{-D} sau 2^D . De exemplu, numărul $20_{10} = 10100_2$ iar -20 în complement de doi se obține $10100 \rightarrow 01011 + 1 \rightarrow 01100 \rightarrow 1\ 01100 = [20]_2$. La deplasarea spre dreapta a numărului $[20]_2$ cu două poziții (împărțire cu 2^2) trebuie completat bitul de semn în cele două poziții din stânga, se obține: $111011 \rightarrow (-1)2^5 + 1 \cdot 2^4 + 1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = -5$. La deplasarea spre stânga cu o poziție (înmulțire cu 2), bitul de semn nu iese în afara intervalului de șase biți (semnul trebuie păstrat), intervalul trebuie extins la șapte biți, se obține: $1011000 \rightarrow (-1)2^6 + 0 \cdot 2^5 + 1 \cdot 2^4 + 1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 = -40$.

Există și cazul particular de deplasare stânga/dreapta când pozițiile $(n-1)$ și 0 se consideră vecine, circuitul de deplasare în acest caz este referit ca **circuit rotitor**, Figura 2.69-c. Prin rotire, deoarece biții care ies din intervalul de index la un capăt sunt introduși la celălalt capăt, nu rămân poziții libere deci nu se fac completări cu zero. Exemplificăm rotirea cu șirul format din primele 8 litere din alfabet (sau substituit biții prin litere) $ABCDEFGH$ care printr-o rotire la dreapta cu șase poziții ($D = -6$) se obține $CDEFGHAB$ iar printr-o rotire la stânga cu două poziții ($D = 2 = 8 - 6$) se obține $CDEFGHAB$, adică același cuvânt în ambele cazuri. Lungimea cuvântului de n biți, în general, este un număr putere a lui 2, deci $n - D$ este complementul față de doi $[D]_2$ al lui D . Din această observație rezultă că o structură de rotitor poate realiza atât rotirea spre stânga cât și rotirea spre dreapta, deoarece o rotire cu $-D$ (dreapta) este echivalentă cu o rotire spre stânga exprimată de un număr de poziții egal cu $[D]_2$. În exemplul dat, comanda de deplasare dreapta

cu șase poziții $-6 = -110|_2$ se substituie cu comanda spre stânga cu două poziții spre stânga $[6]_2 = 8 - 6 = 1000 - 110 = 010 = 2$.

Analizând pe Figura 2.69, în ce constă operația de deplasare, se constată că este o selectare a unui bit de intrare și transferul acestuia într-o altă poziție la ieșire fără a-i modifica valoarea. Ori, această operație de selectare, de la intrare la ieșire, este proprie circuitului multiplexor. Dacă se extinde aceasta de la bit la nivel de cuvânt se constată că operația de deplasare poate fi realizată cu o structură de selectare secvențială a datelor cu multiplexoare ca în Figura 2.36-b. Un circuit de deplasare, pentru un cuvânt de n biți, structurat ca un circuit de selectare a datelor, pe bază de multiplexoare, este format din n multiplexoare în paralel, fiecare multiplexor cu un număr de intrări de date $\geq n$. Fiecare din cele n cuvinte obținut, de exemplu, prin deplasarea stânga cu D poziții ($D \in [n - 1, 0]$) este stocat într-un port iar biții acestui port sunt aplicați la intrarea cu același număr a tuturor celor n multiplexoare în paralel. La aplicarea cuvântului de selectare (deplasare) D , comun pentru toate intrările de selectare ale multiplexoarelor, este selectat portul de intrare în care este înscris cuvântul deja deplasat cu D poziții spre stânga și aplicat la portul de ieșire.

Structurarea anterioară a circuitului de deplasare, ca selector de cuvinte (înscrise deja în configurații deplasate) din n porturi de intrare, poate fi restrânsă la un singur port de intrare ca în Figura 2.70-a, unde portul de intrare este o magistrală de patru biți pe care se aplică cuvântul de deplasat $X = x_3x_2x_1x_0$. La ieșirea circuitului de deplasare stânga de patru biți pentru deplasările de 0, 1, 2, 3 poziții se obțin respectiv următoarele cuvinte $x_3x_2x_1x_0$, $x_2x_1x_00$, x_1x_000 și x_0000 . La o astfel de structurare, cu un singur port de intrare, bitul j (linia j a magistralei) nu se mai aplică doar la intrarea j de date a unui singur multiplexor, ca pentru structurarea anterioară, ci se aplică la fiecare din multiplexoare dar pe intrări de date diferite (a se vedea, de exemplu, linia de magistrală x_0). La deplasarea spre stânga a cuvântului de patru biți în pozițiile rămase libere, unde în cazul general ar intra biții din pozițiile $-1, -2, -3, \dots$ dar care în cazul acesta nu există, se introduc zero-uri prin conectarea la masă a intrărilor corespunzătoare ale multiplexoarelor.

Varianta de circuit rotitor de patru biți este reprezentată în Figura 2.70-b. Aici, se observă clar că fiecare bit de intrare, linie de magistrală, se aplică la fiecare multiplexor dar pe intrări diferite. La fel ca și la circuitul de deplasare, scriind cele patru cuvinte care se pot obține la ieșire $x_3x_2x_1x_0$, $x_2x_1x_0x_3$, $x_1x_0x_3x_2$ și $x_0x_3x_2x_1$ se deduce foarte ușor la care linie de magistrală se conectează fiecare intrare a multiplexoarelor.

Caracteristicile de adâncime și dimensiune ale circuitului de deplasare dreapta/stânga, CDD/S, sunt determinate de cele n multiplexoare în felul următor:

$$\begin{aligned} D_{CDD/S}(n) &\in O(1) \\ S_{CDD/S}(n) &= n \times S_{MUX(n)} \in O(n^2 \log n) \end{aligned}$$

rezultă și produsul dimensiune-adâncime:

$$S_{CDD/S}(n) \times D_{CDD/S}(n) \in O(n^2 \log n)$$

($S_{MUX(n)} \in O(n \cdot 2^n)$) această relație dedusă în secțiunea 2.4.4 corespunde cazului când n este numărul de intrări de selectare la MUX $2^n:1$, dar în cazul CDD/S n este numărul de intrări de date la MUX $n:1$ deci relația pentru dimensiune devine $S_{MUX(n)} = O(n \cdot \log n)$.




Figura 2.70 Exemplu de structurare a circuitelor de deplasare/rotire pe bază de multiplexoare: a) circuit de deplasare stânga pentru cuvinte de patru biți; b) circuit rotitor de patru biți.

Dimensiunea mare pe care o implică astfel de structurare a circuitului de deplasare (cea a circuitului rotor este la fel) poate ridica dificultăți de implementare. În plus, adâncimea atractivă în $O(1)$ poate fi mult înrăutățită de fan-out-ul ridicat. Fiecare bit al cuvântului de intrare comandă n intrări de date ale multiplexoarelor și la fel, fiecare intrare de selectare se aplică la n multiplexoare.

Cauza acestor neatrăgătoare performanțe ale circuitului de deplasare cu structurarea anterioară rezidă în realizarea pe un singur nivel, format din $n \times \text{MUX}n:1$, a tuturor celor n deplasări comandabile prin cuvântul $D = D_{k-1}D_{k-2}\dots D_1D_0$, unde $k = \lceil \log_2 n \rceil$. Dar valoarea numărului de poziții de deplasat rezultă, ca la oricare număr binar, printr-o sumă ponderată după puterile lui 2 din cuvântul de control D . De exemplu, pentru un cuvânt de deplasat cu lungimea de 8 biți o comandă de deplasare cu 6 poziții $D = D_2D_1D_0 = 110$, $6 = 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0$ poate fi realizată prin două deplasări succesive întâi o deplasare de două poziții ($D_1 = 1$) pe un nivel de multiplexoare, apoi cuvântul rezultat se aplică pe următorul nivel de multiplexoare unde se realizează o deplasare de patru poziții ($D_2 = 1$), deci la ieșire se obține o deplasare cu 6 poziții. În plus, un nivel numai cu o singură valoare de deplasare, din cele n posibile se poate realiza numai cu multiplexoare $n \times \text{MUX}2:1$, iar aplicarea biților cuvântului de intrare la intrările multiplexoarelor $\text{MUX}2:1$ se face după o regulă foarte simplă. Pentru nivelul format din $n \times \text{MUX}2:1$, comandat de bitul de control

D_2 (unde se realizează deplasarea cu 4 poziții, $D_2 \cdot 2^2$), bitul i din cuvântul de intrare se aplică la intrarea de date 0 a multiplexorului i precum și la intrarea 1 de date a multiplexorului $i + 4$ dacă deplasarea este stânga, ori la intrarea 1 de la multiplexorul $i - 4$ dacă deplasarea este la dreapta. La acest nivel de deplasare comandat de D_2 , pentru $D_2 = 0$ cuvântul de intrare va fi obținut la ieșire fără deplasare (deplasare zero, $0 \cdot 2^2$), iar pentru $D_2 = 1$ la ieșire se obține cuvântul de intrare deplasat cu patru poziții, $1 \cdot 2^2 = 4$. O structurare pe trei niveluri succesive de câte 8 $MUX2:1$ pentru un cuvânt de 8 biți este prezentată în Figura 2.71-a. Pentru un cuvânt de control $D = 101$ primul nivel va efectua o deplasare cu $D_0 \cdot 2^0 = 1$ poziție, al doilea nivel o deplasare cu $D_1 \cdot 2^1 = 0$ poziții, iar ultimul nivel o deplasare cu $D_2 \cdot 2^2 = 4$ poziții. În total $1+0+4=5$ poziții.




Figura 2.71 Structuri de circuite de deplasare/rotire: a) pe bază de niveluri succesive de $nMUX2:1$; b) pe bază de matrice de comutație.

Adâncimea circuitului de deplasare $D'_{CDD/D}(n)$ cu niveluri succesive este egală cu numărul de niveluri de multiplexoare $\log_2 n$, $D'_{CDD/S}(n) \in O(\log n)$ și este mai mare decât la structurarea anterioară unde era constantă și egală cu $D_{CDD/S}(n) = 4$, iar fan-out-ul unui semnal de bit, ce se aplică la intrarea unui nivel format din $nMUX2:1$, este egal cu doi indiferent de lungimea cuvântului de deplasat, în schimb, fan-out-ul unui bit D_i , din cuvântul de control, rămâne tot n . Dimensiunea circuitului este:

$$S'_{CDD/S}(n) = \log_2 n \cdot n \cdot S_{MUX2:1} = 4 \cdot n \cdot \log_2 n \in O(n \cdot \log n)$$

rezultând produsul dimensiune-adâncime în $O(n \cdot \log^2 n)$

$$S'_{CDD/S}(n) \cdot D'_{CDD/S}(n) = 4 \cdot n \cdot \log_2 n \cdot \log_2 n \in O(n \cdot \log^2 n)$$

produs care este mai mic decât $O(n^2 \log n)$ al variantei anterioare de structurare pe un singur nivel a circuitului de deplasare:

$$S_{CDD/S}(n) \cdot D_{CDD/S}(n) > S'_{CDD/D}(n) \cdot D'_{CDD/S}(n)$$

Această relație admite aceeași interpretare, care s-a dat la analiza relației 2.8 în ceea ce privește corelarea între adâncime și dimensiune când se caută un circuit de viteză mai ridicată (sporul de viteză este mai mic decât creșterea în dimensiune în circuistică).

Similar, se poate structura și un circuit rotitor din niveluri succesive de multiplexoare, fiecare nivel următor realizând rotații crescătoare după puterile lui doi, caracteristicile de adâncime și dimensiunea sunt aceleași cu cele deduse anterior.




Figura 2.72 Structurarea unui circuit shifter de 4 biți pe baza unei matrice de comutație 4×4 și a unui sistem de selectare secvențială $7 \times \text{MUX}8:1$

Circuitul general care poate implementa cele mai multe procesări asupra unui șir de biți (deplasare logică dreapta/stânga, rotație stânga/dreapta, deplasarea aritmetică stânga/dreapta, inversarea ordinii, amestecare, extragere de biți etc.) este **matricea de comutație**, Figura 2.71-b. În fiecare nod ij al unei matrice de comutație $n \times n$ există un element de comutație care conectează coloana i la linia j , deci fiecare coloană i (linia de intrare x_i) poate fi conectată la oricare linie de ieșire y_j . Ca element de comutație poate fi utilizată poarta CMOS de transmisie sau un tranzistor de trecere (uzual nMOS). Dezavantajul principal pentru o astfel de matrice de comutație este

numărul mare, n^2 , de conexiuni individuale de comandă care trebuie aplicate la elementele de comutație din cele n^2 noduri (un cuvânt de control cu lungimea de n^2 biți).

În cazurile particulare, când se implementează pe matricea de comutație doar un singur tip de procesare (o singură operație), numărul de comenzi individuale se restrânge. Pentru o matrice 32×32 utilizată, de exemplu, doar pentru rotire stânga vor fi necesare numai 32 de comenzi individuale corespunzătoare distanțelor de deplasare cu 0, 1, 2, ..., 30, 31 poziții. Pentru o rotire stânga cu D poziții vor fi comandate elementele de comutație din n noduri astfel alese încât un bit de pe coloana i să fie mapat pe linia $j = i + D$; rezultă că pentru toate tranzistoarele din nodurile $i, i + D$, $i = 0, 1, \dots, 31$ porțile vor fi cablate împreună și comandate cu semnalul obținut la ieșirea unui decodificator când pe intrarea acestuia se aplică numărul D ($D = 0, 1, \dots, 30, 31$) în binar. Restrângerea doar la un singur tip de operație pe matricea de comutație reduce numărul de comenzi la n , dar semnalul cablat pentru fiecare dintre aceste comenzi trebuie să asigure un fan-out egal cu n .

Totuși, există posibilitatea ca pe o matrice de comutație, deși cablată doar pentru o anumită operație, să poată fi realizate și alte operații prin modificare deja în exterior a cuvântului care se aplică la intrare, ca în Figura 2.72, un astfel de circuit este referit ca **shifter (Barrel Shifter)**. Acest circuit shifter conține o matrice de comutație compusă din 4×4 porți CMOS de transmisie care este cablată doar pentru realizarea deplasărilor dreapta cu 0, 1, 2, 3 poziții, prin valorile cuvântului de control al deplasării, D_1D_0 , egale respectiv cu: 00, 01, 10, 11 (aplicate la intrarea unui DCD2:4). Dar, la intrarea matricei se aplică pentru fiecare tip de operație, realizată de shifter, un cuvânt obținut deja prin modificarea cuvântului de intrare $x_3x_2x_1x_0$. Fiecare cuvânt, modificat și înscris în unul din porturile P_0, P_1, P_2, P_3, P_4 , printr-un sistem de selectare compus din $7 \times \text{MUX8:1}$, este selectat prin cuvântul $S_2S_1S_0$ și aplicat la intrarea matricei de comutație. Deci, cuvintele de control $S_2S_1S_0$ și D_1D_0 determină, primul, tipul de operație, iar al doilea, numărul de poziții de deplasare. Acest shifter poate realiza următoarele operații: deplasare logică dreapta/ stânga, rotație dreapta/stânga și deplasare aritmetică dreapta. Deoarece la fiecare MUX8:1 mai există trei intrări de date neutilizate se mai pot selecta încă trei porturi (nedesenate în figură) în care se poate introduce cuvântul $x_3x_2x_1x_0$ modificat pentru implementarea a încă trei operații.

2.5.5 Unitatea Aritmetică și Logică, ALU

2.5.5.1 Calea de date

Sistemele digitale de calcul, atât din punct de vedere al proiectării și realizării lor cât și din punct de vedere al tratării didactice, pot fi organizate/compuse din două părți, denumite foarte general, **calea de date și calea de control** (vezi Figura 3.14). În calea de date se realizează operații de tip logic sau aritmetic asupra cuvintelor binare (operandi), iar calea de control selectează operația care se efectuează în calea de date și pentru operația selectată se comandă etapele de realizare.

Organizarea unei posibile căi de date este prezentată în Figura 2.73-a. Această cale de date conține, pentru realizarea conexiunilor în vederea transferurilor, trei magistrale, două pentru operandii sursă A, B și una pentru operandul rezultat R . Operandii sursă și operandul rezultat (destinație) sunt stocați într-un bloc de registre (echiva-

lentul fizic al noțiunii de port). Selectarea unui port (operand) pentru înscrierea conținutului său pe o magistrală sursă se realizează cu un cuvânt de selectare S_A sau S_B aplicat unui grup de multiplexoare, care compun un bloc de selectare a datelor cu o structură ca în Figura 2.36-b. În această cale de date fiecare bloc de selectare este compus din $n \times \text{MUX}16:1$, deoarece se consideră că blocul de registre conține 16 porturi cu lungimea de n biți, iar selectarea acestora se realizează prin cuvintele de selectare de patru biți $S_A = S_{A3}S_{A2}S_{A1}S_{A0}$, $S_B = S_{B3}S_{B2}S_{B1}S_{B0}$. Înscrierea operandului rezultat, de pe magistrala rezultat R , într-un port destinație se realizează prin intermediul unui bloc secvențial de distribuție selectat prin cuvântul de selectare $S_D = S_{D3}S_{D2}S_{D1}S_{D0}$ (în acest caz blocul de distribuție este constituit din $n \times \text{DMUX}1:16$).

Într-o cale de date este absolut necesară o **unitate logico-aritmetică, ALU** (Arithmetic Logic Unit) și, uneori, aceasta este inseriată cu un circuit de deplasare (**barrel shifter**). Unitatea logico-aritmetică efectuează o operație asupra celor doi operanzi A, B aplicați, prin cele două magistrale sursă, la intrările sale și generează operandul rezultat O care, înainte de a fi aplicat pe magistrala rezultat R , poate fi modificat în circuitul de deplasare prin: deplasări aritmetice/logice, stânga dreapta, rotiri, extrageri de biți sau gupuri de biți. Valoarea de deplasare în shifter este prescrisă prin cuvântul de control D care în acest caz are 5 biți D_4, D_3, D_2, D_1, D_0 , deoarece se consideră lungimea de cuvânt procesat este egală cu $n = 32$.




Figura 2.73 Calea de date: a) organizare posibilă a unei căi de date cu trei magistrale; b) formatul binar al cuvântului de comandă a unei operații în calea de date (instrucțiune în cod mașină).

Proiectarea unei ALU pornește de la nivelul arhitectural al acesteia, adică de la ceea ce “vede” un utilizator/programator. Se “vede” interfațarea/conectarea cu celelalte elemente din calea de date prin intrări și ieșiri. Intrări la calea de date sunt cele două cuvinte de pe magistrala A și B și biții de control pentru operația de efectuat. Numărul operațiilor pe care le poate realiza o unitate logico-aritmetică este de la câteva până la zeci; în organizarea din figură se pot realiza doar opt operații deoarece cuvântul de control are numai 3 biți F_2, F_1, F_0 .

Ieșirile din ALU sunt: cuvântul rezultat O cu lungimea de n biți și semnalele **indicatorii de condiții** (care înscriu anumite fanioane/flag-uri, biții de condiții). Indicatorii de condiții specifică anumite relații între cei doi operanzi sau anumite caracteristici valorice ale operandului rezultat. Se poate introduce un indicator pentru oricare condiție dacă este necesară a fi utilizată în evaluarea corectitudinii operației efectuate sau pentru condiționarea operațiilor următoare. Ca exemplificare, enumerăm șase din biții de condiții cei mai des utilizați:

CARRY(CR) este bitul care indică depășirea de capacitate la reprezentarea numerelor întregi pozitive. Într-un sistem de calcul există o lungime maximă n a unui cuvânt cu care se poate opera. Pentru o lungime mai mare nu există suportul fizic de a fi reprezentată. Rezultă că se poate opera numai cu numere care pot fi reprezentate cu cei n biți. O operație sau un număr care necesită mai mult decât n biți generează o depășire de capacitate. Bitul CR are valoarea transportului următor C_{n-1} din cuvântul de ieșire, adică de la rangul $n - 1$ la rangul n , de la poziția n la $n + 1$ (care nu există).

EQUAL(EQ) este bitul care indică identitatea celor două cuvinte A și B . Valoarea sa se generează prin porți NXOR, $\overline{A_i \oplus B_i}$, asupra fiecărei pereche de biți care apoi se colectează într-o poartă AND.

ZERO(Z) este bitul care indică faptul că rezultatul operației este un cuvânt compus din n zerouri. Valoarea sa se generează prin colectarea tuturor biților cuvântului rezultat într-o poartă OR.

PARITY(P) este bitul care indică paritatea sau imparitatea cuvântului rezultat dacă este interpretat ca număr. Valoarea sa este identică cu valoarea bitului de rang zero al cuvântului O .

OVERFLOW(OV) este bitul de depășire de capacitate la reprezentare numerelor cu semn. În reprezentarea numerelor cu semn (în complement față de 1, în complement față de 2, în mărime și semn) bitul de semn (bitul cu indice $n - 1$) are valoarea 1 pentru un număr negativ și valoarea 0 pentru un număr pozitiv. Depășirea de capacitate, C_{n-2} , apare ca un transport de la bitul cel mai semnificativ al numărului (bitul cu indicele $n - 2$) la bitul de semn și dacă bitul de semn indică o operație eronată (de exemplu adunarea a două numere pozitive generează un număr negativ). Un algoritm simplu, care determină existența depășirii la numere cu semn reprezentate în complement față de doi, este: neidentitatea dintre valoarea transportului C_{n-2} de la O_{n-2} la O_{n-1} și valoarea transportului C_{n-1} generat de la bitul de semn O_{n-1} ($C_{n-1} \neq C_{n-2}$). În consecință, valoarea sa se calculează simplu printr-o poartă XOR, $OV = C_{n-1} \oplus C_{n-2}$.

SIGN(SG) este bitul care indică semnul cuvântului rezultat, O , când este interpretat ca număr cu semn, $SG \equiv O_{n-1}$.

Se fixează pentru ALU din figură codurile de selectare și mnemonicile operațiilor corespunzătoare în felul următor:

- $F_2F_1F_0 = 000$, **AND** (produsul logic); $O_i = A_i \cdot B_i, i = 0, 1, \dots, n - 1$
- $F_2F_1F_0 = 001$, **OR** (sumă logică); $O_i = A_i + B_i, i = 0, 1, \dots, n - 1$
- $F_2F_1F_0 = 010$, **TFM** (trecere fără modificări); $O = A$
- $F_2F_1F_0 = 011$, **DCR** (decrementare); $O = A - 1$
- $F_2F_1F_0 = 100$, **XOR** (sumă modulo 2); $O_i = A_i \oplus B_i, i = 0, 1, \dots, n - 1$
- $F_2F_1F_0 = 101$, **ADD** (adunare modulo 2^n , operandii sunt numere întregi); $O = A + B$
- $F_2F_1F_0 = 110$, **SUB** (scădere modulo 2^n , operandii sunt numere întregi); $O = A - B$
- $F_2F_1F_0 = 111$, **INC** (incrementare); $O = A + 1$

Operandii sursă sunt referiți prin numărul de port din care se citesc și sunt selectați prin cuvintele S_A și S_B , iar operandul rezultat este referit prin numărul portului destinație în care se înscrie, selectabil prin cuvântul S_D (cele 16 porturi sunt notate cu $P_1, P_1, \dots, P_{14}, P_{15}$).

Comanda căii de date pentru realizarea unei operații este descrisă de o instrucțiune care are următoarea formă (în limbaj de asamblare):

MNEMONIC OPERATIE P_D, P_{S1}, P_{S2} ; $P_D \leftarrow (P_{S1} \text{ OPERATIE } P_{S2})$

cu următoarea semnificație: asupra operandilor sursă din porturile sursă P_{S1} și P_{S2} se efectuează operația OPERATIE iar rezultatul se înscrie în portul destinație P_D . De exemplu, pentru efectuarea operației de adunare între operandii din porturile P_{13} și P_7 , iar operandul rezultat să fie înscris în portul P_5 , se scrie următoarea instrucțiune în limbaj de asamblare:

ADD P_5, P_{13}, P_7 (2.27)

Instrucțiunea din limbaj de asamblare este convertită (asamblată), folosind codurile operațiilor și codurile cuvintelor de selectare din calea de date, într-un cuvânt binar care comanda efectuarea operației respective în calea de date. Formatul acestui cuvânt reprezentat în Figura 2.73-b este compus din următoarele 7 subcâmpuri:

1. codul operației $F_2F_1F_0$
2. codul portului sursă A : $S_{A3}S_{A2}S_{A1}S_{A0}$
3. codul portului sursă B : $S_{B3}S_{B2}S_{B1}S_{B0}$
4. codul portului destinație D : $S_{D3}S_{D2}S_{D1}S_{D0}$

5. valoarea deplasării $D_3D_2D_1D_0$
6. s/\bar{d} , deplasarea stânga $s = 1$, deplasarea dreapta $\bar{d} = 0$
7. sf/\bar{r} , shiftare $sf = 1$, rotație $\bar{r} = 0$.

Pentru instrucțiunea anterioară (ADD P_5, P_{13}, P_7), introducând în fiecare câmp codul corespunzător, rezultă următorul cuvânt binar de comandă (instrucțiune în limbaj/cod mașină), scris cu spații între subcâmpuri:

101 1101 0111 0101 0000 0 0

Acest cuvânt de comandă, prin biții săi — fiecare subcâmp de biți aplicat pentru comandă la elementul corespunzător din calea de date — realizează în calea de date procesarea conținută în instrucțiunea (dată în limbaj de asamblare) din relația 2.27.

2.5.5.2 Organizarea și implementarea unei unități aritmetice și logică

După definirea arhitecturii ALU, în contextul unei căi de date, se trece la stabilirea organizării interne a acesteia, adică la alegerea acelor părți componente care pot realiza toate funcțiile definite prin arhitectură. Există diferite părți componente/blocuri care pot realiza aceeași funcție, ceea ce înseamnă că pot fi mai multe variante de realizare internă, deci pentru aceeași arhitectură pot exista mai multe organizări. Elaborarea unei organizări, care să asigure suport pentru toate operațiile efectuate de ALU poate fi gândită în două variante.

În prima variantă se concepe ALU ca o asamblare de blocuri/circuite specializate, Figura 2.74-a. Fiecare bloc realizează o operație din repertoriul ALU asupra cuvintelor de intrare. Blocul circuitelor aritmetice, $n \times CA$, realizează operațiile de adunare, scădere, incrementare/decrementare primind deja calculate, pentru fiecare pereche de biți A_i și B_i , valorile pentru sumă modulo de la blocul $n \times XOR$ și valorile transporturilor anticipate C_{i-1} de la circuitul de generare a transporturilor anticipate, CGTA. Transporturile anticipate sunt calculate pe baza semnalelor intermediare de generare g_i și propagare produse p_i de blocurile $n \times AND$ și $n \times OR$, care asigură și operațiile logice corespunzătoare în ALU.

Aceste blocuri specializate operează simultan dar numai ieșirea unuia este selectată, prin blocul de multiplexoare $n \times MUX8:1$, la ieșirea ALU, prin aplicare codului operației pe intrarea de selectare F_2, F_1, F_0 . Valorile biților de condiții se determină ușor, din biții cuvântului de ieșire, conform definițiilor date mai sus. De fapt, această organizare poate fi asimilată ca un bloc de selectare secvențială a datelor pe bază de multiplexoare, Figura 2.36-b. Dimensiunea unei ALU organizată în această modalitate apare ca o sumă a dimensiunilor blocurilor specializate și a blocului multiplexor de selectare, ultimul având ponderea cea mai ridicată în valoarea dimensiunii.

În a doua variantă se concepe ALU ca o punere în paralel a n **unități logico-aritmetice elementare, ALUE**. Fiecare ALUE constituie o felie (slice) din ALU care realizează toate operațiile din repertoriul ALU, dar numai pentru cuvinte de 1 bit. Printr-o optimizare a celulei ALUE, cu această organizare, se poate obține o dimensiune mai redusă decât la prima variantă de organizare.

La ambele variante de ALU, deoarece se compun din blocuri cu adâncime constantă, performanțele de viteză pot fi îmbunătățite prin modul de realizare al blocurilor CGTA. Se va prezenta în continuare structuri de ALUE.




Figura 2.74 Variante de organizare a unei ALU: a) organizare ca o asamblare de blocuri/circuite specializate într-o structură de selectare secvențială de date pe bază de multiplexor; b) organizare din n "felii" de unități logico-aritmetice de un bit conectate în paralel.

2.5.5.3 Structurarea unei ALU elementare

Funcțiile unei unități logico-aritmetice elementare, ALUE pot fi realizate cu ajutorul a diferite structuri de circuite. Este ales un anumit circuit de ALUE în funcție de performanțele dorite sau modalitatea de implementare. Implementarea se poate face în oricare variantă expusă în acest capitol (cu porți logice, DCD + porți logice, multiplexoare, ROM, PLA; cu componente discrete sau integrate). Există o multitudine de "trasee" în realizarea unui sistem digital. Pentru funcțiile pe care trebuie să le realizeze un sistem se poate defini o anumită arhitectură. Această arhitectură poate fi susținută de mai multe organizări și la rândul ei, o organizare poate fi implementată prin mai multe structuri de circuite. Ca exemplificare, pentru organizarea ALU, compusă din ALUE, se vor prezenta două modalități de structurare pentru celula de logico-aritmetică: ca un circuit logic combinațional implementat prin porți logice și ca un circuit realizat pe un ROM sub forma unui tabel, LUT.

O celulă de unitate logico-aritmetică poate fi gândită ca o scalare la lungimea de cuvânt de 1 bit a unei organizări ALU de n biți, de exemplu, pornind de la varianta de organizare din Figura 2.74-a. În acest sens, o variantă de circuit ALUE este cea din Figura 2.75-a care poate fi privită ca o structură de selectare secvențială a datelor pe bază de multiplexor, vezi Figura 2.36-b, dar din porturi de un bit. Operațiile realizate, dar la nivel de un bit, sunt aceleași ca cele definite în secțiunea anterioară (Figura 2.74-a) și, de asemenea, sunt utilizate aceleași coduri pentru cuvântul $F_2F_1F_0$ de




Figura 2.75 Structuri de unități logico-aritmetice elementare ALUE: a) ALUE structurată ca un circuit de selectare de date pe bază de multiplexor; b) tabelul de adevăr pentru operațiile XOR și ADD implementate în LUT; c) ALU structurată pe bază de LUT-uri cu transport progresiv; d) și cu transport anticipat.

selectare la ieșirea MUX8:1 a unei operații logice sau aritmetice. Pentru operațiile de produs logic, sumă logică și sumă modulo 2 sunt introduse în circuit respectiv porțile AND, OR și XOR, selectate respectiv prin codurile 000,001 și 100. Codul de selectare 010 lasă cuvântul A să treacă nemodificat, TFM. Pentru aplicațiile aritmetice care utilizează și transportul anterior C_{i-1} (DCR - 010, ADD - 101, SUB - 110, INC - 111) este introdusă o a doua poartă XOR. Cu un al doilea multiplexor 4 : 1, selectat potrivit tot cu biții F_1, F_0 , se generează pentru bitul B_i următoarele valori: $B_i, \bar{B}_i, 0$ și 1. Incrementarea, INC, se realizează ca o sumare cu unu $A + B + C_{-1} = A + 0 + 1$, deci pentru B_i se generează valoarea 0 prin inversorul comandat XOR când $F_2 = 1$. Pentru decrementare, DCR, valorile lui B_i și C_{-1} trebuie să fie inversate față de incrementare deci se generează pe inversorul comandat $B_i = 1$ când $F_2 = 0$. Porțile AND și OR generează și variabilele intermediare g_i și p_i care se aplică circuitului de generare a transportului anticipat, CGTA, neinclus în acest desen. Ponderea în dimensiunea ALUE este determinată de partea de selectare, adică de multiplexoare.

Pentru implementarea ALUE sub forma unui LUT înscris într-un ROM se pornește de la tabelul de adevăr a fiecărei operații ce trebuie realizată. Variabilele tabelului sunt intrările în ALUE adică intrările de selectare F_2, F_1, F_0 , perechea de biți A_i, B_i și transportul anterior C_{i-1} , toate acestea formează un cuvânt de 6 biți care va fi utilizat ca un cuvânt de adresare la circuitul ROM pe care se implementează LUT_i (fiecare LUT va avea 64 de adrese). Biții înscriși la o locație din ROM sunt cei doi biți de ieșire din $ALUE_i$: C_i și O_i , care acum sunt generați din LUT_i . În Figura 2.75-b este prezentat tabelul de adevăr numai pentru implementarea operatorilor AND și XOR.


Implementarea unei ALU cu “felii”, constând din LUT-uri înscrise în circuite ROM cu capacitatea de 64×2 , biți este reprezentată în Figura 2.75-c. Structurarea ALU este cu transport progresiv, bitul de transport C_i citit din LUT_i se aplică la LUT_{i+1} , deci un timp de calcul în $O(n)$. Se poate reduce acest timp de calcul pe ALU în $O(1)$ dacă se structurează ca în Figura 2.75-d. Transportul următor C_i nu se mai citește din ROM _{i} (capacitatea ROM-ului pentru un LUT se reduce la 64×1 bit) ci se generează de către un CGTA pe baza tuturor perechilor de biți A_i și B_i .

Ca unitate logică-aritmetică de patru biți poate fi utilizat și circuitul MSI 74xx181 reprezentat în Figura 2.76-b, iar operațiile realizate sunt date în tabelul din Figura 2.76-a. Prin cuvântul de cod $F_3F_2F_1F_0$ se poate selecta una din cele 16 operații aritmetice asupra celor doi operanzi $A = A_3A_2A_1A_0$ și $B = B_3B_2B_1B_0$ când valoarea semnalului de control este $M = 0$, respectiv se poate selecta una din cele 16 operații logice când $M = 1$. În expresiile funcțiilor din acest tabel produsul logic și suma logică sunt notate prin simbolurile \cdot și $+$ iar pentru adunare și scădere sunt folosite cuvintele plus și minus. Operațiile logice ($M = 1$) sunt realizate numai între perechile A_i și B_i ($i = 0, 1, 2, 3$), nu există semnal de transport de intrare $C_{-1} = 0$, de asemenea nu există transporturi între ranguri. În schimb în operațiile aritmetice ($M = 0$) pe lângă perechile A_i și B_i trebuie considerat transportul de intrare C_{-1} și transporturile între ranguri. Structura internă a circuitului 74xx181 este realizată pentru transport anticipat.


Atenționăm faptul că semnalele de intrare $A_3-L \div A_0-L$, $B_3-L \div B_0-L$ și cele de ieșire $O_3-L - 0-L$ sunt active în starea L . Se poate ca la circuitul 74xx181 să se considere aceste semnale active în starea H dar atunci expresiile funcțiilor date în tabelul anterior se modifică în felul următor. Ca circuit logic, $M = 1$, la aplicarea

Intrari de selectare	Funcții	
	Aritmetice (M=0)	Logice (M=1)
$F_3 F_2 F_1 F_0$		
0 0 0 0	$\theta = A \text{ minus } 1 \text{ plus } C_1$	$\theta = \bar{A}$
0 0 0 1	$\theta = A \cdot B \text{ minus } 1 \text{ plus } C_1$	$\theta = \bar{A} + \bar{B}$
0 0 1 0	$\theta = A \cdot \bar{B} \text{ minus } 1 \text{ plus } C_1$	$\theta = \bar{A} + B$
0 0 1 1	$\theta = 1111 \text{ plus } C_1$	$\theta = 1111$
0 1 0 0	$\theta = A \text{ plus } (A + \bar{B}) \text{ plus } C_1$	$\theta = \bar{A} \cdot \bar{B}$
0 1 0 1	$\theta = A \cdot B \text{ plus } (A + \bar{B}) \text{ plus } C_1$	$\theta = \bar{B}$
0 1 1 0	$\theta = A \text{ minus } B \text{ minus } 1 \text{ plus } C_1$	$\theta = A \oplus B$
0 1 1 1	$\theta = A + \bar{B} \text{ plus } C_1$	$\theta = A + \bar{B}$
1 0 0 0	$\theta = A \text{ plus } (A + B) \text{ plus } C_1$	$\theta = \bar{A} \cdot B$
1 0 0 1	$\theta = A \text{ plus } B \text{ plus } C_1$	$\theta = A \oplus B$
1 0 1 0	$\theta = A \cdot \bar{B} \text{ plus } (A + B) \text{ plus } C_1$	$\theta = B$
1 0 1 1	$\theta = A + B \text{ plus } C_1$	$\theta = A + B$
1 1 0 0	$\theta = A \text{ plus } A \text{ plus } C_1$	$\theta = 0000$
1 1 0 1	$\theta = A \cdot B \text{ plus } A \text{ plus } C_1$	$\theta = A \cdot \bar{B}$
1 1 1 0	$\theta = A \cdot \bar{B} \text{ plus } A \text{ plus } C_1$	$\theta = A \cdot B$
1 1 1 1	$\theta = A \text{ plus } C_{in}$	$\theta = A$


a)



b)



c)



d)

Figura 2.76 Realizarea unităților logico-aritmetice pe bază de circuite standard: a) tabelul de adevăr și (b) reprezentarea circuitului unitate logică-aritmetică de patru biți 74xx181; c) reprezentare circuitului pentru calculul transportului anticipat, 74xx182; d) structurarea unei ALU de 16 biți prin punere în paralel a 4 circuite 74xx181 iar calculul transportului anticipat se realizează în exterior cu circuitul 74xx182.

unui cod de selectare $F_3F_2F_1F_0$ se obține o funcție logică duală (relația 1.2) celei care este indicată în tabel pentru acel cod de selectare. În schimb, ca circuit aritmetic, $M = 0$, la aplicarea unui cod de selectare se obține o funcție aritmetică, dar aceasta este diferită față de cea dată în tabel pentru acel cod de selectare (este necesar a se cunoaște documentația tehnică a circuitului).

Există și două ieșiri G_L și P_L care exprimă o generare și o propagare peste toate cele patru ranguri ale circuitului 74xx181 și care se calculează conform relațiilor 2.25 și 2.26 astfel:

$$\begin{aligned} G_L &= \overline{(g_3 + p_3g_2 + p_3p_2g_1 + p_3p_2p_1g_0)} \\ P_L &= \overline{p_3p_2p_1p_0} \end{aligned} \quad (2.28)$$

Aceste două ieșiri permit extensia, în implementarea de ALU, pentru cuvinte multiplu de patru biți prin utilizarea de circuite 74xx181. Considerând fiecare circuit 74xx181 numai ca o pereche de biți, pentru care sunt determinate valorile variabilelor intermediare G și P , se pot calcula cu aceste variabile intermediare valorile de transport anticipat pe un grup de circuite. De exemplu, pentru un grup de patru circuite ALU ($ALU_0, ALU_1, ALU_2, ALU_3$) de patru biți fiecare, pe baza perechilor de variabile intermediare de la fiecare circuit $(G_0, P_0), (G_1, P_1), (G_2, P_2), (G_3, P_3)$ precum și a transportului de intrare C_{-1} , se pot calcula valorile de transport anticipat C_0, C_1, C_2 respectiv la intrările de la ALU_1, ALU_2 și ALU_3 . Pe baza relațiilor 2.25 și 2.26 pentru C_0, C_1 și C_2 se obțin expresiile:

$$\begin{aligned} C_0 &= G_0 + P_0C_{-1} \\ C_1 &= G_1 + P_1G_0 + P_1P_0C_{-1} \\ C_2 &= G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_{-1} \end{aligned}$$


Circuitul MSI 74xx182, reprezentat în Figura 2.76-c, calculează transporturile anticipate C_0, C_1, C_2 pentru un grup de patru unități ALU. Acest circuit mai generează și o pereche (G, P) de variabile intermediare pe un grup de patru unități ALU, această pereche fiind necesară pentru calculul transportului anticipat în exteriorul unui grup de patru circuite MSI 74xx182.

O exemplificare de realizare a unei unități logico-aritmetice de 16 biți pe baza a 4 circuite ALU de 4 biți (74xx181) este prezentată în Figura 2.76-d. Circuitul pentru calculul transportului anticipat 74xx182 calculează pe baza perechilor (G, P) de la fiecare unitate logico-aritmetică (74xx181) valorile de transport anticipat pentru ALU_3, ALU_2 și ALU_1 . Dar, unitatea logico-aritmetică se poate extinde de la 16 biți la 64 de biți, iar această structurare poate fi gândită ca fiind formată din 4 grupuri de câte 16 biți. În exteriorul acestor patru grupuri de câte 16 biți se realizează, cu un circuit 74xx182, o cale pentru calculul transporturilor anticipate, necesare grupurilor ce conțin rangurile de biți 31 – 16, 47 – 32, 63 – 48, pe baza perechilor G, P de grup generate de cele 4 circuite 74xx181 precum și a transportului inițial C_{-1} . Deci, la această ALU de 64 de biți există în exteriorul unui grup de patru circuite ALU, de patru biți, o cale realizată cu un 74xx182 pentru calculul anticipat al transportului pe grup. Apoi, în exteriorul acestor patru circuite 74xx182 există încă o cale pe un alt 74xx182 pentru calculul anticipat al transporturilor între grupuri. În total 16 circuite ALU 74xx181 și 5 circuite pentru calculul transportului anticipat 74xx182.


2.6 PROBLEME

P2.1 Pentru un cuvânt de n biți, $x_{n-1}x_{n-2} \dots x_1x_0$, să se implementeze funcția paritate f ($=1$ pentru un număr impar de biți 1, $=0$ pentru un număr par de biți 1 în cuvânt) cu porți XOR2. În ce condiții aceleași structuri de circuit, în care se face substituția $XOR2 \rightarrow NXOR2$ calculează aceeași funcție?

P2.2 Pentru circuitele din figură să se deducă expresiile f_1, f_2, f_3 și f_4 , apoi să se construiască tabelele de adevăr.



P2.3 Să se demonstreze echivalențele grafice din figură.



P2.4 Să se complementeze și să se aducă la forma minimă expresiile logice următoare:

- $f = \overline{\overline{(\overline{AB})A}} \cdot \overline{\overline{(\overline{AB})B}}$, funcția $A \oplus B$ exprimată prin operatorul NAND;
- $f = \overline{(A + B + C)(\overline{AB} + \overline{CD}) + BCD}$;
- $f = \overline{(ABC + B\overline{C}D) + (\overline{A}C\overline{D} + \overline{B}C\overline{D} + B\overline{C}D)}$.

P2.5 Să se minimizeze următoarele funcții utilizând diagrame V-K:

- $f_1(A, B, C) = \sum_0^7(0, 2, 3, 4, 5, 7)$;
- $f_2(A, B, C, D) = \sum_0^{15}(0, 1, 4, 5, 9, 11, 13, 15)$;
- $f_3(A, B, C, D, E) = \sum_0^{31}(0, 4, 8, 9, 10, 11, 12, 13, 14, 15, 16, 20, 24, 28)$.

Pentru punctele a) și b), să se exprime forma minimă atât ca sumă de produse cât și ca produs de sume.

P2.6 Să se minimizeze următoarele funcții utilizând diagrame V-K:

- $F = \overline{A}BC + A\overline{B}C + ABC$; b) $F(A, B, C) = \sum_0^7(1, 3, 5, 6, 7)$;
- $F(A, B, C, D) = \overline{A}BC + A\overline{D} + B\overline{C}D$;
- $F(A, B, C, D) = \sum_0^{15}(1, 3, 4, 5, 6, 9, 11, 12, 13, 14)$;
- $F(A, B, C, D, E) = \sum_0^{31}(0, 2, 8, 10, 16, 18, 24, 26)$;
- $F(A, B, C, D) = \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}D + ABCD + A\overline{B}C\overline{D}$;

g) $F(A, B, C, D) = \prod_0^{15} (2, 3, 4, 6, 7, 10, 11, 12);$

h) $F(A, B, C, D, E) = \prod_0^{31} (0, 2, 4, 6, 8, 9, 10, 11, 12, 14, 16, 17, 18, 19, 24, 25, 26, 27)$

P2.7 Să se identifice implicanții primi esențiali pentru următoarele expresii:

a) $f(A, B, C, D) = \sum_0^{15} (1, 5, 7, 8, 9, 10, 11, 13, 15);$

b) $f(A, B, C, D, E) = \sum_0^{31} (5, 7, 9, 12, 13, 14, 15, 20, 21, 22, 23, 25, 29, 31).$

P2.8 Utilizând diagrama V-K, să se arate că funcția:

$$f_1(A, B, C, D) = \sum_0^{15} (0, 2, 5, 7, 8, 10, 13, 15)$$

este negata funcției: $f_2(A, B, C, D) = \sum_0^{15} (1, 3, 4, 6, 9, 11, 12, 14),$

și este identică cu funcția: $f_3(A, B, C, D) = \prod_0^{15} (1, 3, 4, 6, 9, 11, 12, 14)$

P2.9 Să se minimizeze următoarele funcții utilizând diagrame V-K:

a) $f(A, B, C, D) = \sum_0^{15} (2, 3, 4, 5, 13, 15) + \sum_0^{15} d(8, 9, 10, 11);$

b) $f(A, B, C, D) = \sum_0^{15} (1, 5, 7, 9, 13, 15) + \sum_0^{15} d(8, 10, 11, 14);$

c) $f(A, B, C, D) = \sum_0^{15} (0, 2, 4, 8, 10, 14) + \sum_0^{15} d(5, 6, 7, 12);$


d) $f(A, B, C, D, E) = \sum_0^{31} (1, 3, 4, 6, 9, 11, 12, 14, 17, 19, 20, 22, 25, 27, 28, 30) + \sum_0^{31} d(8, 10, 24, 26);$

P2.10 Se consideră funcția:

$$f(A, B, C, D) = \sum_0^{15} (3, 6, 11, 14, 15) + \sum_0^{15} d(2, 5, 12, 13)$$

Să se exprime ca o funcție de trei variabile și ca o funcție de două variabile: a) utilizând tabelul de adevăr al funcției; b) utilizând diagrama V-K.

P2.11 Pentru funcțiile reprezentate în diagramele V-K din figură să se scrie forma minimă.




P2.12 Să se introducă variabile reziduu în expresia coeficienților funcțiilor de la problema P2.6, astfel încât în fiecare funcție să fie numai două variabile. Reduceți numărul de variabile atât folosind tabelul de adevăr cât și diagrama V-K. Pentru

funcțiile de două variabile rezultate din diagramele V-K să se scrie forma minimă. Pentru aceste forme minime să se compare rezultatele cu cele obținute la problema P2.6.

P2.13 Să se realizeze sinteza unui circuit convertor de cod din codul zecimal codificat binar BCD 2-4-2-1 în codul de afișare pe matrice cu șapte segmente. Matricea de șapte segmente este TIL-312. Toate cele șapte LED-uri au anodul alimentat comun de la +5V. Un segment este luminat când pe catodul său este comandat potențialul logic "0".

P2.14 Funcționarea a două motoare M_1 și M_2 este comandată de trei întrerupătoare: S_1, S_2 și S_3 . Motorul M_2 funcționează tot timpul cât cele trei întrerupătoare sunt închise. Motorul M_1 funcționează dacă fie S_2 , fie S_1 (dar nu și simultan) sunt închise iar S_3 este deschis. Să se realizeze circuitul logic combinațional care implementează această comandă.

P2.15 Să se analizeze, utilizând diagramele de timp ale semnalelor și diagramele V-K, dacă circuitul din figura (a) poate genera hazard static 1. În cazul apariției hazardului, să se propună soluția de eliminare.



P2.16 Să se implementeze funcția: $f(A, B, C, D) = \Pi_0^{15}(1, 3, 4, 5, 7, 10, 11, 12, 14, 15)$ sub formă OR-AND fără a produce hazard static.

P2.17 Să se explice de ce circuitele care implementează mintermi pot produce hazard static 1 iar cele care implementează maxtermi pot produce hazard static 0.

P2.18 Să se pună în evidență hazardul static pentru fiecare din următoarele funcții și să se determine un circuit care elimină hazardul și îndeplinește aceeași funcție logică:

a) $f(A, B, C, D) = \sum_0^{15}(5, 7, 8, 9, 10, 11, 13, 15)$;

b) $f(A, B, C, D) = \sum_0^{15}(5, 7, 13, 15)$;

c) $f(A, B, C, D) = \sum_0^{15}(0, 2, 4, 6, 12, 13, 14, 15)$;

d) $f(A, B, C, D) = (\overline{A} + \overline{B} + D)(\overline{A} + \overline{C} + \overline{D})(A + B + \overline{C})$;

e) $f(A, B, C, D) = (\overline{A} + B + D)(A + B + \overline{C} + \overline{D})(A + C)(\overline{B} + C)$;

f) $f(A, B, C, D) = \overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C + BC$.

P2.19 Să se determine dacă circuitul din figura (b), de la P2.15, produce hazard static. În caz afirmativ, să se modifice structura astfel încât să fie eliminat hazardul.


P2.20 Pentru funcția $f(x_2, x_1, x_0) = \sum_0^7(3, 5, 7)$ să se deducă diagrama de decizie binară redusă (ROBDD).

P2.21 Următoarea funcție să se implementeze cu un număr minim de porți NAND.

$$f = \overline{A}BD + AC\overline{D} + B\overline{C}D + \overline{A}\overline{B}C$$

P2.22 Să se realizeze o poartă DAR care are patru intrări și două ieșiri cu simbolul grafic

din figura alăturată. Funcția realizată trebuie să fie adevărată când în statuarea valorilor variabilelor de intrare din primul grup A_1, B_1 sau din al doilea grup A_2, B_2 se aplică sensul conjuncției DAR. Privind simetria simbolului grafic funcția realizată trebuie să fie simetrică în raport cu variabilele A și B din fiecare grup; de asemenea trebuie să fie simetrice cele două grupuri. Apoi, cu această poartă DAR să se implementeze funcția $f(A_1, B_1, A_2, B_2) = \sum_0^{15} (3, 7, 11, 12, 13, 14)$ cu o poartă DAR plus o poartă OR cu două intrări.



P2.23 Utilizând numai 4 porți NAND cu 8 intrări să se implementeze un codificator 16:4. Care sunt nivelurile active de semnal pentru intrări și pentru ieșiri?

P2.24 Pe baza circuitului codificator prioritar cu 8 intrări 74XX148, să se structureze un codificator prioritar cu 16 intrări.

P2.25 Să se implementeze un CLC la intrarea căruia se aplică un cuvânt M de opt biți și un cuvânt N de trei biți. Ieșirea f a circuitului va fi activă când M este multiplu de 2^N .

P2.26 Să se implementeze un CLC la intrarea căruia se aplică un cuvânt M de 16 biți și un cuvânt N de 2 biți. Ieșirea f a circuitului va fi activă când M este un multiplu de 2^{2^N} .

P2.27 Într-un cuvânt de un byte $X = x_7x_6x_5x_4x_3x_2x_1x_0$ să se determine când există doar un singur bit cu valoarea zero.

P2.28 Să se proiecteze un CLC cu opt intrări $I_{i,L}$ și opt ieșiri $O_{i,L}$, $i = 0, 1, \dots, 7$. Circuitul generează numai ieșirea $O_{i,L} = 0$ în care i este poziția celui mai semnificativ bit activat din cuvântul de opt biți aplicat pe intrare.

P2.29 Să se realizeze un CLC prin intermediul căruia 8 periferice sunt legate la un microprocesor (μP). La activarea unuia sau a mai multor periferice acest circuit va genera către μP o cerere de întrerupere IRQ_L și codul perifericului activat cu nivelul cel mai ridicat de prioritate; nivelul de prioritate crește de la 0 la 7. Excepție de la această regulă este numai în cazul în care sunt activate simultan mai multe periferice printre care sunt activate și perifericele 7 și 2, în acest caz se generează către μP codul perifericului 2.

P2.30 Utilizând circuitul 74XX138, DCD3:8, să se realizeze o structură de DCD5:32.

P2.31 Următoarele funcții: $Y_1 = 2^x$ și $Y_2 = 2^{2^x}$ să fie implementate pe circuite DCD3:8, x fiind un număr binar în intervalul [000,111].

P2.32 Să se implementeze operația: $y = 2^{x_1} + 2^{x_2}$, $x_1, x_2 \in [0, 7]$, $x_1 \neq x_2$

P2.33 Să se realizeze un CLC care implementează funcția $y = 2^{(x_1+x_2)}$, $x_1, x_2 \in [0, 7]$

P2.34 Utilizând circuitul 74LS138, decodificator 3:8, să se implementeze funcția:

$$f(A, B, C, D) = \sum(0, 1, 3, 5, 7)$$

P2.35 Utilizând circuite 74LS138, decodificator 3:8, să se implementeze următoarele funcții:

a) $f_1(A, B, C) = \sum(0, 2, 5, 7)$; b) $f_3(A, B, C, D) = \sum(0, 3, 5, 6, 9, 10, 11, 12, 13)$;

c) $f_2(A, B, C, D) = \prod(2, 3, 4, 7)$; d) $f_4(A, B, C, D) = \prod(2, 3, 6, 7, 8, 9, 13, 14, 15)$.

P2.36 Implementați o celulă sumator complet cu ajutorul unui circuit decodificator 74LS138.

P2.37 Să se implementeze cu circuite 74LS138, DCD3:8, circuitul logic combinațional cu ieșiri multiple definit de funcțiile:

$$f_1 = P_0 + P_3 + P_5 + P_7 \quad f_2 = P_1 + P_2 + P_4 + P_5 + P_8 + P_{11} + P_{12} + P_{14} + P_{15}$$

$$f_3 = P_3 + P_4 + P_6 + P_{12} + P_{14} + P_{15} \quad f_4 = P_1 + P_2 + P_5 + P_6 + P_7 + P_8 + P_9 + P_{15}$$

P2.38 Se pot implementa următoarele funcții doar cu două circuite integrate?


$$f_1 = \overline{A} \overline{B} \overline{C} + ABC \quad , f_2 = \overline{A} \overline{B} C + ABC \overline{C} \quad , f_3 = \overline{A} \overline{B} \overline{C} + \overline{A} \overline{B} C \quad , f_4 = \overline{A} \overline{B} \overline{C} + \overline{A} \overline{B} C$$

P2.39 Un circuit 74XX138 DCD3:8 este comandat pe intrările A,B,C cu semnalele de ieșire de la un numărator asincron modulo 8. Să se analizeze momentele când pe ieșirile circuitului pot apare glitch-uri.

P2.40 La celula sumator complet, implementată în problema P2.36, se aplică pe cele trei intrări A,B,C, în locul semnalelor A_i, B_i și C_{i-1} semnalele de ieșire de la un număr asincron modulo 8. Să se determine la care comutarea dintre stările număratorului asincron ieșirile s_i și C_{i-1} ale celulei se pot genera glitch-uri.

P2.41 Numai cu două circuite 74XX138, DCD3:8, să se realizeze un DCD4:16.

P2.42 Să se determine funcțiile implementate pe următoarele circuite.




P2.43 Să se organizeze un MUX32:1 pe baza circuitelor: 74XX151 MUX8:1; 74XX153 MUX4:1; 74XX139 DCD2:4. Toate aceste circuite au o intrare de validare G activă în starea low; circuitul 74XX151 generează atât ieșirea negată cât și nenegată.

P2.44 Să se realizeze o selectare de date de la patru porturi P_3, P_2, P_1 și P_0 , fiecare de patru biți, la o magistrală.

P2.45 În figură este schițată posibilitatea de sumare a unui operand cu lungimea de k biți de la unul din porturile PA1,PA2,PA3,PA4 cu un alt operand de aceeași lungime de la unul din porturile PB1,PB2,PB3,PB4 iar rezultatul este distribuit la unul din porturile destinație PD1,PD2,PD3,PD4. Să se structureze cele două circuite de selectare de pe intrare și circuitul de distribuție de pe ieșire. Să se scrie cuvintele de selectare S_A, B_B, S_D pentru următoarele transferuri: PA1+PB1→PD1 și PA2+PB4→PD3.

P2.46 Pentru funcția logică, $f(A, B, C) = \sum_0^7(0, 1, 3, 6, 7)$ să se realizeze o implementare:



a) numai cu MUX 2:1; b) numai cu MUX 8:1; c) cu MUX 2:1 și MUX 4:1.
 Considerând ca o măsură a dimensiunii numărul de terminale ($2^n + n + 1$) ale unui MUX $2^n : 1$, să se determine dimensiunea pentru fiecare dintre aceste implementări.

P2.47 Să se implementeze funcțiile:
 $f_1(A, B, C, D) = \sum(0, 1, 3, 4, 7, 8, 10, 11, 15)$, $f_2(A, B, C, D) = \sum(3, 4, 5, 6, 13, 14, 15)$,
 $f_3(A, B, C, D) = \sum(0, 1, 4, 5, 6, 9, 12, 14)$
 în următoarele variante: a) numai cu MUX 2:1; b) numai cu MUX 4:1; c) numai cu MUX 16:1; d) cu MUX 2:1 și MUX 4:1 sau MUX 8:1. Să se aprecieze dimensiunea implementării prin numărul de circuite utilizate și numărul de terminale.

P2.48 Fie funcția $f(A, B, C, D) = \sum(3, 6, 11, 14, 15) + \sum d(2, 5, 12, 13)$. Să se implementeze cu circuitul 74LS151, MUX 8:1.

P2.49 Implementați cu circuite 74LS151, MUX 8:1 celula sumator complet. Prin introducerea unei variabile reziduu, să se realizeze o implementare și cu circuitul 74LS153, MUX4:1.

P2.50 Fie funcția $f(A, B, C, D, E) = \overline{A}BE + \overline{A}\overline{B}DE + A\overline{B}CE + AC\overline{D}E$. Să se implementeze cu un circuit 74LS151, MUX8:1.

P2.51 Utilizând circuitul 74LS151 MUX8:1, să se implementeze funcția:

$$f(A, B, C, D, E) = \sum(3, 6, 7, 10, 11, 19, 22, 26, 27, 30, 31)$$

Se va folosi intrarea de validare pentru una din variabilele reziduu.

P2.52 Să se implementeze funcția: $f(A, B, C, D, E) = \overline{A}BE + \overline{A}\overline{B}DE + A\overline{B}CE + AC\overline{D}E$

(prezentată și în problema P2.50), utilizând circuitele 74LS138 DCD3:8 și 74LS153 MUX4:1.

P2.53 Să se implementeze funcția:

$$f(A, B, C, D, E) = \sum(3, 6, 7, 10, 11, 19, 22, 26, 27, 30, 31)$$

utilizând circuitul 74LS138 DCD3:8 și circuitul 74LS153 MUX4:1. Să se compare structura obținută cu implementarea problemei P2.51.

P2.54 Să se implementeze în ROM un convertor din codul binar 7 segmente în BCD.

P2.55 Pentru problema P2.27 să se conceapă o implementare pe circuit ROM.

P2.56 Să se implementeze pe un circuit ROM calculul pătratului numerelor cuprinse

în intervalul $[0,7]$.

P2.57 Un sistem cu microprocesor cu o magistrală de adresare de 10 biți are alocat pentru cele patru periferice ale sale #0, #1, #2, #3 următoarele adrese: 3C0H, 3C1H, 3C2H și 3C3H. Să se realizeze variante de circuite de decodificare pentru aceste adrese.

P2.58 Un sistem cu microprocesor cu o magistrală de adresare de 16 biți are alocat pentru cele patru periferice ale sale #0, #1, #2 și #3 următoarele adrese: ED0CH, ED0DH, ED0EH și ED0FH. Să se realizeze o variantă de decodificare completă pentru periferice utilizând un circuit 74LS138, un circuit comparator 74LS682 și porți.

P2.59 a) Să se conceapă un modul de memorie ROM de capacitate $8K \times 16$ biți utilizând circuitele EPROM 2716. Într-un spațiu de adresare de 64k ($A_{15} \div A_0$) acest modul va acoperi intervalul de adrese $64k \div 56k$. Circuitul EPROM2716 prezintă două semnale de control unul este selectare circuit CE_L/PRM (Chip Enable/ Programare) iar celălalt este validare ieșire OE_L (Output Enable - comanda ieșirii din TSL în stare normală); pentru obținerea datelor pe ieșire trebuie activate ambele semnale simultan.

b) Utilizând circuite EPROM 2708, $1K \times 8$ biți, (prezintă un singur semnal CS_L (Chip Enable/ Output Enable)) și circuite decdicator 74XX138, 74XX139, să se structureze următoarele module de memorie: $1K \times 16$ biți, $8K \times 8$ biți, $8K \times 16$ biți. Fiecare din aceste module are asignat un interval de adresare începând cu adresa 0000H; se consideră un spațiu de adresare de 64K ($A_{15} \div A_0$).

P2.60 Pe un circuit ROM cu organizarea 64×1 bit să se implementeze funcția:

$$f(F, E, D, C, B, A) = \sum(0, 1, 2, 3, 4, 5, 6, 9, 11, 12, 13, 15, 16, 19, 21, 25, 26, 28, 29, 30, 31, 33, 34, 36, 37, 39, 41, 44, 45, 46, 49, 51, 53, 55, 57, 59, 60, 61, 62)$$

P2.61 Să se implementeze următoarele funcții pe o structură de ROM cu capacitatea 64×1 : $f_1(F, E, D, C, B, A) = \overline{F} \overline{D} \overline{B} + F \overline{D} \overline{B} \overline{A} + \overline{F} \overline{E} \overline{D} \overline{C} \overline{B} \overline{A}$;

$$f_2(F, E, D, C, B, A) = \overline{F} \overline{E} \overline{D} \overline{A} + \overline{F} \overline{E} \overline{C} \overline{A} + \overline{F} \overline{E} \overline{D} \overline{C} \overline{B} + \overline{F} \overline{E} \overline{D} \overline{C} \overline{B} \overline{A}$$

$$f_3(F, E, D, C, B, A) = \overline{F} \overline{E} \overline{D} \overline{B} + \overline{F} \overline{E} \overline{D} \overline{C} \overline{A}$$

$$f_4(F, E, D, C, B, A) = \overline{F} \overline{E} \overline{D} \overline{A} + \overline{F} \overline{E} \overline{D} \overline{C} \overline{B} + \overline{F} \overline{E} \overline{D} \overline{C} \overline{B}$$

P2.62 Să se implementeze pe o memorie ROM de capacitate 32×8 biți următoarele convertoare de cod: a) convertor din cod 2-4-2-1 la matrice cu șapte segmente (vezi P2.13 și P2.65); b) convertor din BCD în cod EXCESS3 (codul EXCESS3 se obține din codul BCD la care se adună cuvântul $0011|_2 = 3|_{10}$). Să se calculeze gradul de utilizare al memoriei, exprimat prin raportul dintre numărul de biți înscriși și capacitatea memoriei.

P2.63 Utilizând circuite ROM de capacitate 256×8 biți, în care sunt înscrise toate înmulțirile între numerele binare de patru biți, precum și circuite sumatoare de lungimi corespunzătoare, să se structureze un multiplicator simultan pentru cuvinte de un byte.

P2.64 Să se implementeze pe structuri PLA și PAL (cu patru termeni produs cablați pe fiecare poartă OR) un convertor din BCD în cod Gray.

P2.65 Să se implementeze pe o structură PLA generic un convertor din codul 2421 în codul pentru o matrice cu șapte segmente. Codul 2421 este: $0 \rightarrow 0000$; $1 \rightarrow 0001$; $2 \rightarrow 1000$; $3 \rightarrow 1001$; $4 \rightarrow 1010$; $5 \rightarrow 1011$; $6 \rightarrow 1100$; $7 \rightarrow 1101$; $8 \rightarrow 1110$; $9 \rightarrow 1111$;; iar configurarea cifrelor zecimale din LED-uri se consideră ca în Figura 2.37.

P2.66 Să se implemeteze pe o structură de circuit PLA generic un comparator digital pentru două cuvinte A și B cu lungimea de 4 biți. Circuitul generează la ieșire:

$A = B$, $A > B$ și $A < B$. Nu se primesc semnale pentru relațiile de ordonare de la un modul comparator de rang superior.

P2.67 Să se realizeze circuite pentru identitatea a două cuvinte.

P2.68 Utilizând circuitul comparator digital de patru biți 74XX85 să se implementeze structuri care să realizeze următoarele operații: a) Pentru două cuvinte A și B ieșirea f_s să fie adevărată când $A < B$. Când $A > B$ ieșirea f_i să fie adevărată. b) Pentru două cuvinte A și B să se realizeze următoarele relații de ordonare: egal(=), mai mic(<), mai mic sau egal(\leq), mai mare(>), mai mare sau egal(\geq), diferit(\neq).

P2.69 De la ieșirile de pondere $2^3, 2^2, 2^1, 2^0$ ale unui numărator sincron în cod binar natural modulo 16 se obține cuvântul $A = A_3 A_2 A_1 A_0$, iar de la ieșirile complementare se obține cuvântul în complement față de 1, $\bar{A} = \bar{A}_3 \bar{A}_2 \bar{A}_1 \bar{A}_0$. Cuvintele A și \bar{A} se aplică pe intrările unui circuit comparator de patru biți 74XX85. Să se deseneze formele de undă la cele trei ieșiri ale circuitului ($A > B, A = B, A < B$) când număratorul parcurge toate cele 16 stări ($0 \div 15$).

P2.70 Utilizând circuitul comparator de patru biți 74XX85 și porți să se realizeze o structură care generează următoarele relații de ordine:

$$A \geq N; M \leq A; M \leq A \leq N; A < M; A > N$$

ude M și N sunt două constante cuprinse în intervalul $[0, 2^n - 1]$, $n=4$

P2.71 Utilizând trei circuite comparator digital de patru biți 74XX85 și porți să se realizeze o structură care pentru trei variabile A, B, C activează (în stare 1) una din cele trei ieșiri f_A, f_B, f_C în funcție de relația adevărată din următoarele trei:

$$f_A = 1 \text{ dacă } B < A > C \quad f_B = 1 \text{ dacă } A < B > C \quad f_C = 1 \text{ dacă } A < C > B$$

P2.72 Utilizând circuitul 74XX283, sumator cu transport anticipat pentru cuvinte de patru biți, să se realizeze diferite variante de sumatoare de trei biți și de doi biți.

P2.73 Să se realizeze sinteza unei celule semisumator pentru sumare în sistemul de numerație în bază trei. Implementarea se va face cu porți NAND.

P2.74 Să se structureze o celulă sumator modulo trei, apoi cu aceasta să se organizeze un sumator cu transport anticipat modulo 3^8 .

P2.75 Să se structureze o celulă sumator pentru adunarea în cod BCD.

P2.76 Utilizând circuite 74LS181, unitate logico-aritmetică de patru biți și circuite 74LS182, unitate pentru calculul transportului anticipat pe patru ranguri, să se organizeze o unitate logico-aritmetică pentru cuvinte de 64 de biți.

P2.77 Să se realizeze un circuit, format numai din celule sumator complet $\sum(3, 2)$, care să calculeze numărul (exprimat în binar natural, NBCD) de biți care au valoarea 1 într-un cuvânt de 7 biți, apoi să se extindă pentru un cuvânt de un byte.

P2.78 Utilizând celule sumator complet $\sum(3, 2)$ să se realizeze un modul care incrementează un cuvânt de trei biți, la fel, un modul, pentru decrementare.

P2.79 Pentru un sumator de șase biți realizat în varianta de sumator cu propagarea transportului, SPT, și în varianta cu transport anticipat, STA, să se determine:

1. expresiile pentru C_5 ; 3. timpul minim de sumare, T_Σ .
2. numărul de porți pentru implementarea lui C_5 ;

Se va considera organizarea de celulă $\sum(3, 2)$ din Figura 2.60-b, iar $C_{-1} = 0$.

P2.80 Realizați un circuit pentru sumarea a trei cuvinte de doi biți.

P2.81 Realizați un circuit pentru multiplicarea a două cuvinte, unul de doi biți $X = x_1 x_0$ iar celălalt de trei biți $Y = y_2 y_1 y_0$ utilizând fie numai module sumator pentru cuvinte de doi biți și porți AND2 fie numai module sumator pentru cuvinte

de trei biți și porți AND2.

P2.82 Să se structureze o Unitate Aritmetico - Logică Elementară, ALUE, care să realizeze următoarele operații: 1) trece \overline{B}_i ; 2) $A_i > B_i$; 3) $A_i + B_i + C_{i-1}$; 4) $A_i - B_i - C_{i-1}$.

P2.83 Utilizând o (celulă) ALUE (structurată la P2.82) să se organizeze o ALU de patru biți.

P2.84 Să se structureze o ALUE care să realizeze următoarele opt operații: 1) înscrie zero (ștergere); 2) $(B - A)$; 3) $(A - B)$; 4) $(A + B)$; 5) $A \oplus B$; 6) $(A \cup B)$; 7) $(A \cap B)$; 8) înscrie 1 (set).

Capitolul 3

CIRCUITE LOGICE SECVENȚIALE, CLS

Circuitul Logic Combinațional, CLC, exprimat formal prin tripletul (X, Y, F) , determină pentru o configurație binară de intrare de n biți, definită pe mulțimea $X = \{0, 1\}^n$, o configurație de ieșire de m biți, aparținând mulțimii $Y \subseteq \{0, 1\}^m$, adică realizează aplicația $F : X \rightarrow Y$. În funcționarea unui CLC, cel puțin teoretic, nu se ia în considerare variabila timp, transferul intrare-ieșire fiind instantaneu; în suportul formal utilizat, algebra Booleeană, nu există variabila timp. Această lacună a suportului formal se plătește, uneori, sub forma generării de hazard la unele implementări ale CLC-ului, când pe durata timpului de transfer (neinstantaneu) valorile obținute la ieșirea circuitului apar ca o violare a postulatului de existența complementarului: $x + \bar{x} = 0$ și $x\bar{x} = 1$!. Totodată, la un CLC transferul este unidirecțional, nu există și un transfer de la ieșire către intrare, adică o reacție.

Într-o abordare foarte generală un Circuit Logic Secvențial, **CLS**, se poate considera ca o extensie a unui CLC cu o conexiune de reacție și în funcționarea sa, implicit, se consideră și variabila timp (propagarea neinstantanee). Se poate lua și reciproca, adică un CLS numai cu transfer unidirecțional și instantaneu este un CLC. Această abordare de definire, implicit, determină și o structurare generală a unui CLS pornind de la un CLC.

Secvențialitatea implică evenimente/stări care se succed în timp unul după altul. În funcție de modul cum este marcată această tranziție, de la un eveniment/stare la următorul, circuitele/sistemele pot fi asincrone sau sincrone. Pentru cele asincrone, această tranziție/evoluție, este determinată de însăși structura circuitului/sistemului prin timpul său propriu de propagare (constanta de timp), pe când la cele sincrone tranziția este marcată din exterior prin timpul, perioada/frecvența unui semnal de ceas/clock.

3.1 CIRCUITE LOGICE SECVENȚIALE ASINCRONE

Structura generală a unui **CLS asincron** este reprezentată în Figura 3.1, referită

uneori ca **structură Huffman**, care poate fi considerată că rezultă pornind de la un CLC căruia i s-au atașat **căi de reacție** prin intermediul elementelor de întârziere, notate cu $\Delta_0, \Delta_1, \dots, \Delta_{k-1}$. **Variabilele de intrare (principale)** sunt: $x_{n-1}(t), \dots, x_1(t), x_0(t)$ iar **mărimile de ieșire** sunt: $y_{m-1}(t), \dots, y_1(t), y_0(t)$, similar ca la un CLC cu n intrări m ieșiri. O configurație a variabilelor de intrare principale este un vector de intrare $X_i, i = 0, 1, 2, \dots, (2^n - 1)$, acești vectori formează mulțimea intrărilor, notată cu X . De asemenea, configurațiile mărimilor de ieșire formează mulțimea ieșirilor, notată cu Y . Asupra celor două mulțimi X și Y , sunt corecte aceleași considerații care s-au expus la CLC (vezi relația 2.1). În plus, CLC-ul mai produce la momentul t încă alte k variabile de ieșire $w_{k-1}(t), \dots, w_1(t), w_0(t)$ care prin legături de reacție și prin intermediul elementelor de întârziere $\Delta_i, i = 0, 1, \dots, (k-1)$, se aplică pe intrare ca **variabile de intrare secundare** la momentul $t + \Delta_i, z_{k-1}(t + \Delta_{k-1}), \dots, z_1(t + \Delta_1), z_0(t + \Delta_0)$. Considerând că întârzierile Δ_i , introduse de elementele de întârziere sunt toate egale cu Δ , se pot scrie următoarele relații pentru cele k intrări secundare $z_i, i = 0, 1, 2, \dots, (k-1)$: $z_{k-1}(t + \Delta) = w_{k-1}(t), \dots, z_1(t + \Delta) = w_1(t), z_0(t + \Delta) = w_0(t)$. Rezultă că circuitul combinațional din structura CLS-ului este un circuit cu $(n + k)$ intrări și $(m + k)$ ieșiri.




Figura 3.1 Circuitul logic secvențial, CLS: a) structurare de principiu pentru un CLS asincron (Huffman); b) structurare cu separarea funcției de transfer intrare-ieșire, de cea de tranziție a stărilor.

Pentru întârzierile Δ_i nu trebuie să se înțeleagă și să se considere câte un element fizic de întârziere introdus special pe câte o linie de reacție. În implementările normale ale unui CLS asincron legătura de reacție se realizează printr-o conectare directă de

la ieșire la intrarea secundară, deci ieșirea w_i devine instantaneu intrarea z_i (evident dacă timpul de propagare pe legătura de reacție respectivă este zero). În schimb, propagarea de semnal în structura CLC-ului, de la intrările principale x_i și intrările secundare z_i înspre ieșirile w_i , se realizează pe trasee cu anumite adâncimi (niveluri logice), deci există întârzieri care trebuie luate în considerare; de exemplu o întârziere de $5 \div 10$ ns pe fiecare nivel logic. Dar, în explicația anterioară, pentru fiecare din semnalele w_i , $i = 0, 1, \dots, (k-1)$ s-a considerat că există câte o întârziere Δ_i . Într-o abordare didactică, analiza unui CLS asincron se poate simplifica dacă se consideră că întârzierile de propagare din interiorul CLC-ului sunt zero dar, în compensație, pe fiecare linie de reacție între w_i spre z_i se introduce întârzierea Δ_i aferentă ieșirii w_i din CLC. Simplificarea poate merge și mai departe prin supoziția făcută anterior, că toate aceste întârzieri Δ_i , introduse pe legăturile de reacție, sunt egale cu Δ . În acest mod de abordare didactic la CLS transferul intrare-ieșire este instantaneu prin CLC, în schimb variabilele w_i devin variabile de intrare secundară, z_i , numai după intervalul de timp Δ .

Configurația intrărilor secundare sau cuvântul format cu valorile binare ale celor k variabile secundare la momentul $t, z_{k-1}(t) \dots, z_1(t), z_0(t)$ definește o mărime internă proprie circuitului secvențial denumită **starea prezentă a circuitului, notată cu $q(t)$** . Cuvântul format din valorile de ieșire $w_{k-1}(t) \dots w_1(t), w_0(t)$ formează **starea următoare notată cu $q^+(t)$** . În raport cu intrările principale și ieșirile circuitului, care sunt mărimi vizibile în exterior (la borne), starea $q(t)$ este o mărime internă proprie circuitului, neaccesibilă la bornele circuitului. Datorită introducerii elementelor de întârziere pe liniile de reacție apar evidente următoarele relații între starea prezentă și starea următoare:

$$q(t) = q^+(t - \Delta); \quad q(t + \Delta) = q^+(t) \quad (3.1)$$

Adică starea prezentă $q(t)$ este identică cu starea următoare $q^+(t - \Delta)$, care a fost în urmă la momentul $(t - \Delta)$, sau starea prezentă $q(t + \Delta)$, care va fi la momentul $(t + \Delta)$, este egală cu starea următoare $q^+(t)$ din momentul t (starea următoare devine stare prezentă după întârzierea Δ).

Deoarece starea prezentă $q(t)$ este aceeași cu starea următoare $q^+(t - \Delta)$, care a fost în urmă la momentul $(t - \Delta)$ și care a fost calculată în funcție de stările anterioare, înseamnă că în funcționarea circuitului, prin intrările de reacție, intervine și evoluția anterioară a circuitului, adică **influențează și "istoria"**. Apare clar faptul că la un CLS, în raport cu un CLC, ieșirile sunt dependente nu numai de intrările prezente ci și de intrările anterioare care au determinat succesiunea stărilor anterioare și care se regăsesc în valoarea stării prezente. Partea combinațională a CLS pe baza unei configurații de intrare $X(t)$ și a stării prezente $q(t)$ calculează valorile configurației de ieșire $Y(t)$ precum și starea următoare $q^+(t)$. Aceste două transferuri, spre cele două tipuri de mărimi de ieșire, sunt evidențiate în Figura 3.1-b prin reprezentarea separată a celor două părți combinaționale CLC2 și CLC1.

Pentru o formalizare a exprimării funcționării unui CLS se introduc următoarele notații:

Mulțimea $Q = \{q_p, \dots, q_2, q_1, q_0\}$ este mulțimea stărilor circuitului; pot exista maximum $p = 2^k$ stări exprimate printr-un cuvânt cu lungimea de k biți de forma $z_{k-1} \dots z_1 z_0$, $z_l \in \{0, 1\}$. Și mulțimea Q , ca și mulțimea Y , este incomplet definită $|Q| \leq 2^k$; mulțimea stărilor realizate de circuit este definită pe mulțimea nevidă a părților lui Q , adică pe $\mathcal{P}^*(Q)$

Funcția de transfer f intrare-ieșire a CLS-ului exprimă procesul de modificare a ieșirilor în dependența de cuvântul de intrare și de cuvântul stării prezente prin relații de forma:

$$\begin{aligned} y_0(t) &= f_0(x_{n-1}(t), \dots, x_1(t), x_0(t); z_{k-1}(t), \dots, z_1(t), z_0(t)) \\ y_1(t) &= f_1(x_{n-1}(t), \dots, x_1(t), x_0(t); z_{k-1}(t), \dots, z_1(t), z_0(t)) \\ &\dots\dots\dots \\ y_{m-1}(t) &= f_{m-1}(x_{n-1}(t), \dots, x_1(t), x_0(t); z_{k-1}(t), \dots, z_1(t), z_0(t)) \\ &f : X \times Q \rightarrow Y \end{aligned} \quad (3.2)$$

Funcția de tranziție a stărilor g exprimă determinarea stării următoare; adică pe baza stării prezente și a cuvântului de intrare se calculează starea următoare $q^+(t)$ prin relații de forma:

$$\begin{aligned} w_0(t) &= g_0(x_{n-1}(t), \dots, x_1(t), x_0(t); z_{k-1}(t), \dots, z_1(t), z_0(t)) \\ w_1(t) &= g_1(x_{n-1}(t), \dots, x_1(t), x_0(t); z_{k-1}(t), \dots, z_1(t), z_0(t)) \\ &\dots\dots\dots \\ w_{k-1}(t) &= g_{k-1}(x_{n-1}(t), \dots, x_1(t), x_0(t); z_{k-1}(t), \dots, z_1(t), z_0(t)) \\ &g : X \times Q \rightarrow Q \end{aligned} \quad (3.3)$$

Fiecărui element din produsul cartezian $X \times Q$ poate să-i corespundă mai multe elemente din mulțimile Y sau Q . Deoarece ieșirile circuitului sunt definite pe părți ale mulțimii de ieșire $\mathcal{P}^*(Y)$ și la fel stările sunt definite pe părți ale mulțimii stărilor $\mathcal{P}^*(Q)$ relațiile 3.2 și 3.3 trebuie scrise sub forma:

$$\begin{aligned} f &: X \times Q \rightarrow \mathcal{P}^*(Y) \\ g &: X \times Q \rightarrow \mathcal{P}^*(Q) \end{aligned} \quad (3.4)$$

totuși, uneori, pentru ușurința scrierii se utilizează formele anterioare. Aplicațiile anterioare (3.2 și 3.3) corespund cu cele din relațiile 3.4 când oricare element din $\mathcal{P}^*(Y)$ și $\mathcal{P}^*(Q)$ are cardinalul 1 (conține un singur element).

Cu notațiile introduse un CLS poate fi exprimat ca un cvintuplu:

$$CLS = (X, Y, Q, f, g) \quad (3.5)$$

Dacă mulțimea stărilor este mulțimea vidă $Q \equiv \emptyset$ (circuitul nu are "istorie") atunci: $g : X \times \emptyset \rightarrow \emptyset$ nu există funcție de tranziție a stărilor iar, $f : X \times \emptyset \rightarrow Y$ se reduce la $f : X \rightarrow Y$, deci se obține:

$$CLS|_{Q \equiv \emptyset} \rightarrow CLC = (X, Y, f)$$

Rezultă că un CLS la care mulțimea stărilor este mulțimea vidă se reduce la un CLC (ieșirile sunt funcție doar de vectorul de intrare X și nu există reacție). Se poate concluziona că **elementul care face trecerea de la combinațional la secvențial este conexiunea de reacție**; și invers, desfacerea reacției la un circuit secvențial îl transformă în circuit combinațional.

La un CLS, pe baza produsului cartezian între cuvântul $X(t)$ aplicat pe intrare și al stării prezente $Q(t)$, circuitul combinațional calculează cuvântul ieșirii $Y(t)$, relația

3.2, și la fel, calculează starea următoare $Q^+(t)$, relația 3.3. După întârzierea Δ cauzată de transferul pe liniile de reacție, starea următoare $Q^+(t)$ devine noua stare prezentă în momentul $(t + \Delta)$, $Q(t + \Delta) = Q^+(t)$.

Să presupunem că la intrarea principală se aplică cuvântul $X_1(t)$ și starea prezentă a circuitului este $q_1(t) = z_{k-1}(t) \dots z_1(t)z_0(t)$. Pe baza produsului cartezian $X_1(t) \times q_1(t)$, pe circuitul combinațional, se calculează cuvântul de ieșire $Y_1(t)$ precum și cuvântul stării următoare $q_1^+(t) = w_{k-1}(t) \dots w_1(t)w_0(t)$, iar după întârzierea Δ , de propagare pe liniile de reacție, starea următoare devine starea prezentă $q_2(t + \Delta) = q_1^+(t)$. Considerăm nemodificat cuvântul de intrare $X_1(t + \Delta) (= X_1(t))$ din nou pe baza produsului cartezian $X_1(t + \Delta) \times q_2(t + \Delta)$ se calculează ieșirea $Y_2(t + \Delta)$ și cuvântul stării următoare $q_2^+(t + \Delta)$ care după întârzierea Δ devine starea prezentă $q_3(t + 2\Delta) = q_2^+(t + \Delta)$ și așa mai departe!. Dar, aceasta înseamnă că acest proces de evoluție din stare în stare (traseu), pentru același cuvânt aplicat pe intrare, este infinit, adică circuitul nu se stabilizează într-o anumită stare, denumită stare stabilă.

Condiția ca o stare a circuitului să fie stabilă se reduce la identitatea cuvântului stării prezente $q(t)$ cu cel al stării următoare $q^+(t)$, calculată pe baza produsului cartezian $X(t) \times q(t)$, adică $w_i(t) = z_i(t)$ pentru toate valorile $i = 0, 1, 2, \dots, (k - 1)$. Pentru o anumită intrare aplicată când cuvântul a ajuns într-o stare stabilă, adică nu se mai modifică în timp, circuitul poate fi considerat că evoluează permanent din aceeași stare tot cu aceeași stare. Uneori variabilele $w_i(t)$ ale stării următoare calculate sunt referite ca variabile de excitație, deoarece prin intermediul acestora circuitul este trecut într-o altă stare.

Exemplul 3.1 Pentru circuitul din Figura 3.2 să se analizeze stările stabile.

Soluție. Circuitul prezintă o singură intrare x , o singură ieșire y , doi biți pentru starea prezentă, z_1, z_0 , exprimată prin cuvântul $z = z_1z_0$, și doi biți pentru starea următoare calculată, w_1, w_0 , (funcții de excitație), exprimată prin cuvântul $w = w_1w_0$. Întârzierile de propagare pe traseele porților logice și pe conexiunea de reacție s-au concentrat în două valori de timp de întârziere, Δ_1, Δ_0 care s-au introdus pe liniile de reacție. Timpul de propagare pe o poartă poate fi specificat ca fiind, de exemplu, în intervalul $5 \div 10ns$, deci chiar pentru trasee cu topologie identică, pentru calculul funcțiilor de excitație w_1, w_0 , timpii de întârziere sunt în general diferiți, $\Delta_1 \neq \Delta_0$.

Din structura circuitului se deduc funcțiile de excitație (tranziția circuitului), w_1, w_0 și funcția de transfer intrare-ieșire y

$$\begin{aligned}w_1 &= x + z_1\bar{z}_0 \\w_0 &= x + \bar{z}_1z_0 \\y &= \bar{z}_1z_0 + z_1\bar{z}_0\end{aligned}$$

Cu aceste relații pentru cele patru stări posibile ale circuitului, $z_1z_0 = 00, 01, 11, 10$ și cele două valori ale variabilei de intrare $x = 0, 1$ se calculează valorile pentru w_1, w_0 , care sunt prezentate în primele două tabele din Figura 3.2-b. În ultimul tabel din această figură, obținut din cele două tabele anterioare, sunt figurate pentru fiecare pereche a produsului cartezian, $z_1z_0 \times x$, format între starea prezentă și intrarea aplicată, valorile calculate ale stării următoare și a ieșirii, $w_1, w_0; y$. Cuvintele de cod ale stărilor prezente sunt notate în partea stângă a tabelului, la începutul fiecărei linii, iar valorile aplicate intrării sunt figurate la capătul superior al fiecărei coloane din tabel. Din acest tabel, referit ca **tabelul de evoluție al stărilor**, se poate deduce de exemplu că: pentru starea prezentă $z_1z_0 = 11$ și intrarea aplicată $x = 0$ se calculează starea următoare $w_1w_0 = 00$ și ieșirea $y = 0$, (00/0),




Figura 3.2 Analiza stărilor stabile pentru un circuit CLS asincron:

a) structură circuit; b) tabelul de evoluție al stărilor; c) analiza traseului obținut $(00) \rightarrow 00 \rightarrow (11)$ pentru cazul $\Delta_1 = \Delta_2 = \Delta$; d) analiza traseului obținut $(00) \rightarrow 00 \rightarrow 01 \rightarrow (11)$ pentru cazul $\Delta_0 < \Delta_1$; e) analiza traseului obținut $(00) \rightarrow 00 \rightarrow 10 \rightarrow 11$ pentru cazul $\Delta_1 < \Delta_0$.

iar pentru aceeași stare prezentă 11 dar cu intrarea aplicată $x = 1$, se calculează starea următoare 11 și $y = 0$, (11/0).

Condiția de stabilitate pentru o stare, $w_1(t)w_0(t) \equiv z_1(t)z_0(t)$ impune ca pe fiecare linie din tabelul de evoluție al stărilor, corespunzătoare unei stări prezente, să existe cel puțin o stare următoare calculată cu un cod identic cu cel al stării prezente. De exemplu, pe prima linie, corespunzătoare stării prezente $z_1z_0 = 00$, se generează 00/0 pentru $x = 0$ și se generează 11/0 pentru $x = 1$, deci starea următoare calculată $w_1w_0 = 00$ este o stare stabilă(circuitul rămâne tot în starea prezentă 00, respectă condiția $00 = 00$); dar în schimb starea următoare calculată $w_1w_0 = 11$ nu este o stare stabilă, pentru starea prezentă $z_1z_0 = 00$, deoarece $11 \neq 00$ (circuitul nu rămâne în starea prezentă). Stările următoare calculate care sunt stabile, se evidențiază în tabelul de evoluție al stărilor prin încercuire. Pe aceeași linie a tabelului pot exista mai multe stări stabile(încercuite), de exemplu la un tabel care are 2^n coloane, acesta corespunde unui circuit cu n intrări principale, deci aceleași stări prezente i se pot aplica 2^n configurații de intrare. Tabelul de evoluție al stărilor este referit ca **tabelul primitiv de evoluție al stărilor** dacă pe fiecare linie a sa există doar o singură stare stabilă (încercuită), cum este cazul acestui tabel analizat. De asemenea, cuvântul care reprezintă **produsul cartezian $Q \times X$ este referit ca starea totală a circuitului**. O stare totală este stabilă dacă la intersecția corespunzătoare a stării prezente și a intrării aplicate, în tabelul de evoluție al stărilor, este o stare următoare calculată notată încercuit și respectiv, este o stare totală instabilă pentru o stare următoare calculată notată neîncercuit. Pentru acest circuit, din tabelul de evoluție, rezultă că există patru stări totale stabile $z_1z_0x = 000, 010, 111, 100$ și patru stări totale instabile 001, 011, 110, 101.

La un circuit secvențial asincron, având o stare prezentă stabilă prin aplicarea unui cuvânt de intrare, evoluția poate fi: tot în aceeași stare stabilă, într-o altă stare stabilă, în una dintre mai multele stări stabile posibile (cursă critică) sau o ciclare între mai multe stări instabile (oscilator). Pentru circuitul din figură se vor analiza trei cazuri posibile de evoluție a stărilor când se afla în starea totală stabilă $z_1z_0x = 000$ și intrarea se modifică de la 0 la 1. Pentru fiecare caz evoluția stărilor va fi reprezentată simultan prin trei modalități: diagrama de evoluție în timp a semnalelor, tabelul de evoluție în timp al stărilor și tabelul de evoluție al stărilor(notățiile S și I indică pentru starea prezentă atinsă că: este stabilă, respectiv instabilă).

1. $\Delta_1 = \Delta_0 = \Delta$ Figura 3.2-c. (Propagarea semnalelor pe ambele conexiuni de reacție se realizează în același timp Δ , iar propagarea pe partea combinațională se face instantaneu, timp zero). Pentru $z_1(t_0)z_0(t_0) = 00$ și $x(t_0) = 1$ se calculează, pe baza relațiilor anterioare, starea următoare $w_1(t_0)w_0(t_0) = 11$. Deci circuitul trece din starea stabilă (00) în starea instabilă 00, $z_1(t_0)z_0(t_0) = 00 \neq w_1(t_0)w_0(t_0) = 11$, și rămâne în această stare instabilă pe durata Δ după care trece în noua stare prezentă de la momentul $t_0 + \Delta$, $z_1(t_0 + \Delta)z_0(t_0 + \Delta) = 11$. În noua stare prezentă se calculează starea următoare care este $w_1(t_0 + \Delta)w_0(t_0 + \Delta) = 11$ și pentru care este îndeplinită condiția $z_1(t_0 + \Delta)z_0(t_0 + \Delta) = 11 = w_1(t_0 + \Delta)w_0(t_0 + \Delta) = 11$, deci noua stare prezentă este o stare stabilă, (11), circuitul ramâne în această stare. Evoluția a fost starea stabilă (00), starea instabilă 00 și apoi în starea stabilă (11).

2. $\Delta_0 < \Delta_1$, Figura 3.2-d. Această relație arată că bitul w_0 al stării următoare calculate se propagă în bitul z_0 al stării prezente mai repede decât bitul w_1 în z_1 . În momentul t_0 când x se modifică din 0 în 1 se trece din starea prezentă stabilă (00) în starea instabilă 00, $z_1(t_0)z_0(t_0) = 00 \neq w_1(t_0)w_0(t_0) = 11$. După durata Δ_0 noua stare prezentă este $z_1(t_0 + \Delta_0)z_0(t_0 + \Delta_0) = 01$ care pentru $x = 1$ generează $w_1(t_0 + \Delta_0)w_0(t_0 + \Delta_0) = 11 \neq 01$, deci și această stare prezentă 01 este instabilă. În momentul $t_0 + \Delta_1$ și bitul w_1 se propagă în z_1 iar noua stare prezentă este $z_1(t_0 + \Delta_1)z_0(t_0 + \Delta_1) = 11$ pentru $x = 1$ calculând biții

stării următoare rezultă $w_1(t_0 + \Delta_1)w_0(t + \Delta_1) = 11$, deci starea prezentă $\textcircled{11}$ este o stare stabilă. Evoluția a fost starea stabilă $\textcircled{00}$, trecerea în starea instabilă 00 (la momentul t_0), trecerea în starea instabilă 10 (la momentul $t_0 + \Delta_0$) și în final trecerea în starea stabilă $\textcircled{11}$ (la momentul $t_0 + \Delta_1$).

3. $\Delta_1 < \Delta_0$, Figura 3.2-e. De data aceasta bitul w_1 al stării următoare calculate se propagă în bitul z_1 al stării prezente înainte propagării bitului w_0 în z_0 . Analiza evoluției stărilor se realizează similar ca la punctul 2 și rezultă o succesiune $\textcircled{00} \rightarrow 00 \rightarrow 10 \rightarrow \textcircled{11}$.

În concluzie acest circuit din starea totală 000 poate trece în starea totală 001 (în funcție de valorile întârzierilor Δ_1 și Δ_0) prin una din următoarele trei succesiuni: $\textcircled{00} \rightarrow 00 \rightarrow \textcircled{11}$ sau $\textcircled{00} \rightarrow 00 \rightarrow 01 \rightarrow \textcircled{11}$ sau $\textcircled{00} \rightarrow 00 \rightarrow 10 \rightarrow \textcircled{11}$. Cursa pentru un circuit este necritică dacă pornind dintr-o stare, pe oricare traseu, se ajunge în final în aceeași stare totală stabilă, cum este în cazul analizat. În opoziție, un circuit prezintă o **cursă critică** dacă din aceeași stare totală inițială se ajunge în stări totale stabile diferite în funcție de traseul urmat.

Condiția de cursă critică pentru un circuit asincron poate apărea când două sau mai multe din variabilele binare de stare z_i își schimbă valoarea la o modificare în cuvântul de intrare $X(t)$. În consecință, printr-o judicioasă codificare a stărilor circuitului, în tabelul de evoluție al stărilor, se poate realiza un circuit fără curse critice. La un circuit fără curse critice trebuie ca pe traseul de evoluție al stărilor în fiecare moment de trecere de la o stare instabilă la o altă stare instabilă, să se modifice doar un singur bit în cuvântul stării calculate. Poate exista și cazul când evoluția stărilor este pe un traseu ciclic format numai pe stări instabile ceea ce determină o **funcționare de oscilator** pentru circuit. Dar să analizăm un astfel de regim în Exemplul 3.2. Analiza și sinteza circuitelor secvențiale asincrone este destul de dificilă dacă nu se introduc anumite restricții. În acest sens, în primul rând se admite că în configurația de intrare $X(t)$ la un moment dat se modifică doar un singur bit. Și în al doilea rând, se consideră că o modificare a semnalului de intrare nu are loc până când circuitul nu a ajuns într-o stare stabilă. Un **circuit secvențial asincron** care respectă aceste două restricții este referit ca circuit ce funcționează **în mod fundamental**.

Exemplul 3.2 Să se analizeze funcționarea circuitelor secvențiale asincrone realizate numai cu inversoare înseriate.

Soluție. Se disting două structuri cu număr impar și număr par de inversoare înseriate.

a) În Figura 3.3-a este prezentat un circuit secvențial asincron realizat printr-o legătură de reacție la o poartă NAND2. Pentru intrarea $x = 1$ poarta NAND2 are o funcționare de inversor $w = \bar{z}$. Din tabelul de evoluție al stărilor, Figura 3.3-b, se observă că pentru coloana $x = 1$ nu există nici o stare stabilă. Pentru starea prezentă $z = 0$ și intrarea $x = 1$ se calculează starea următoare $w = 1$ care generează o tranziție, $w \rightarrow z = 1$, pe linia a doua a tabelului, unde pentru starea prezentă $z = 1$ și intrarea $x = 1$ se calculează starea următoare $w = 0$ care generează o tranziție, $w \rightarrow z = 0$, pe linia întâia a tabelului, unde pentru starea prezentă $z = 0$ și intrarea $x = 1$ se calculează starea următoare $w = 1$ care generează o tranziție $w \rightarrow z = 1$ pe linia a doua a tabelului și procesul se repetă, adică trece încontinuu între stările instabile $z = 0$ și $z = 1$. Pe baza schemei echivalente, ca CLS asincron Huffman, din Figura 3.3-a, se pot reprezenta semnalele z și w , Figura 3.3-c, considerând inversorul cu timp de transfer zero iar timpii săi de propagare τ_{PHL} și τ_{PLH} sunt introduși ca întârzieri pe legătura de reacție. Pentru $x = 0$ modificările stării prezente z nu se transmit prin poarta




Figura 3.3 CLS asincron realizat prin înscrierea unui număr impar de inversoare: a) structură realizată pe baza unei singure porți NAND2; b) tabelul de evoluție al stărilor; c) variația în timp a semnalelor generate.

NAND2, w este permanent 1, dar pentru $x = 1$ starea prezentă z se transmite prin poartă cu valoarea complementată, $w = \bar{z}$ (vezi tabelul de adevăr). Pentru starea prezentă $z = 1$ și $x = 1$ se calculează instantaneu starea următoare $w = 0$ care devine stare prezentă $z = 0$, după întârzierea τ_{pHL} , pe baza căruia se calculează noua stare următoare $w = 1$ care devine stare prezentă $z = 1$ după întârzierea τ_{pLH} și procesul se repetă. Deci circuitul are funcționare de generator de semnal dreptunghiular cu perioada $T = \tau_{pHL} + \tau_{pLH}$. Funcția de generator de semnal dreptunghiular o are orice CLS asincron la care partea combinațională este o înscriere a unui număr impar n de inversoare, perioada semnalului generat fiind $T = n(\tau_{pHL} + \tau_{pLH})$ vezi Exemplul 1.17.




Figura 3.4 CLS asincron realizat prin înscrierea unui număr par de inversoare: a) structură realizată pe baza a două porți NAND2; b) structură echivalentă ca CLS Huffman; c) tabelul de evoluție al stărilor.

b) În Figura 3.4-a este prezentă o structură de CLS asincron realizat prin înscrierea a două porți NAND2, iar pentru cuvântul de intrare $x_1 x_0 = 11$ fiecare poartă este echivalentă cu un inversor, Figura 3.4-b. Funcția de tranziție este $w = \overline{\bar{z}x_1} \cdot \bar{x}_0 = zx_1 + \bar{x}_0$ ale cărei valori sunt trecute în tabelul de evoluție al stărilor din Figura 3.4-c. Pentru coloana $x_1 x_0 = 11$ se observă că atât starea $z = 0$ cât și starea $z = 1$ sunt stabile, adică starea următoare calculată w este identică cu starea prezentă și se transferă în stare prezentă după întârzierea $\Delta = \tau_{pHL} + \tau_{pLH}$. Din acest tabel se observă că pentru toate combinațiile de intrare $x_1 x_0 = 00, 01, 11, 10$ există stări stabile pentru circuit (o discuție necesită cazul când $x_1 x_0 = 00$, vezi secțiunea 3.3.1).

Se poate generaliza această afirmație, un CLS asincron compus prin înserierea unui număr par de inversoare are pentru fiecare cuvânt de intrare cel puțin o stare stabilă.

3.2 CIRCUITE LOGICE SECVENȚIALE SINCRONE

La un circuit logic secvențial asincron variabila timp “curge” continuu, există încontinuu transfer de la ieșire spre intrare, pe calea de reacție, deci o evoluție dintr-o stare în alta (chiar și când este într-o stare totală stabilă se poate considera că circuitul evoluează încontinuu din acea stare tot în acea stare). Spre deosebire de circuitul asincron, **la un circuit logic secvențial sincron variabila timp are o “curgere” discretă**, trecerea/tranziția dintr-o stare în următoarea se face numai în momentele bine definite de către semnalul de ceas/clock. Semnalul de ceas (clock) este un semnal dreptunghiular periodic care comută între L și H și invers cu un coeficient de umplere $\leq 50\%$, Figura 3.5, simbolizat în circuite prin abreviația CLK. Comutarea repetată între L și H este utilizată pentru a marca timpul, unitatea de timp fiind perioada T a acestui semnal; un moment pe scara timpului se marchează doar printr-un multiplu de perioadă de clock: $\dots, iT, (i+1)T, (i+2)T, \dots$

Ceasul în circuitele sincrone poate acționa pentru marcarea timpului prin unul din palierale sale, referit ca **palier activ**. De exemplu, marcarea timpului pe palierul activ H este reprezentată în Figura 3.5-a, iar marcarea timpului cu **frontul activ** crescător/ anterior/ pozitiv sau cu frontul activ descrescător/posterior/negativ este reprezentată respectiv în Figura 3.5-b și 3.5-c. Marcarea pe palier(=interval) se face într-un mod mai grosier, pe când marcarea pe front este un mod foarte precis.




Figura 3.5 Semnale de ceas pentru sincronizare pe: a) pe palier; b,c) pe frontul pozitiv/crescător respectiv negativ/descrescător; d) fereastra de decizie $\Delta = \tau_{SU} + \tau_H$ axată pe frontul de sincronizare, pe durata căruia semnalul de sincronizat nu trebuie să își modifice valoarea.

3.2.1 Sincronizarea semnalelor asincrone

Înainte de prezentarea CLS sincrone se va analiza modul în care un semnal este sincronizat. Prin sincronizarea unui semnal se înțelege aducerea acelui semnal în “același timp” cu semnalul de ceas. Aceasta înseamnă că semnalul asincron este citit/eșantionat și înscris într-un element de memorare numai în momentele discrete dictate de semnalul de ceas. Dar care va fi valoarea citită pentru un semnal asincron

când sincronizarea se face pe palier? dificil de spus deoarece semnalul fiind cu variația asincronă poate să își modifice valoarea între “0” și “1” de nenumărate ori pe durata palierului impulsului de ceas; în această situație în elementul de memorare se va înscrie valoarea pe care o are semnalul asincron pe frontul de sfârșit al palierului activ. Evident că, pentru a face o citire corectă trebuie să se impună ca semnalul să nu se modifice pe durata palierului. La eșantionarea pe front, considerând că panta acestuia este infintă (durata frontului $\tau_f = 0$), condiția de a se menține nemodificat semnalul asincron doar într-un singur punct este mai ușor de îndeplinit. Dar și la sincronizarea pe front se impune ca semnalul asincron să nu își modifice valoarea pe un interval de **timp de prestabilire** τ_{SU} (**set-up**) înainte de front și apoi pe încă un interval de **timp de menținere** τ_H (**hold**) după front, relația 3.23; **deci nici o modificare pe lățimea unei ferestre (de decizie) cu lățimea $\Delta = \tau_{SU} + \tau_H$ axată pe frontul semnalului de ceas**, Figura 3.5-d. Această restricție de nemodificare pe intervalul Δ este impusă de către funcționarea elementului fizic – bistabilul – care realizează citirea și memorarea semnalului asincron. Bistabilul (a se vedea Figura 3.5-d) la o modificare a semnalului asincron (de sincronizat) în intervalul Δ , poate memora fie valoarea logică 1, fie valoarea logică 0, deci nu se poate controla valoarea care se înscrie (funcționare nedeterministă). Teoretic, aceste restricții de nemodificare în momentul eșantionării duc la afirmația că un semnal asincron (fiind asincron poate să se modifice oricând) nu poate fi sincronizat corect. Din analiza cazurilor următoare se va vedea când această concluzie este corectă și când nu.

Se consideră cazul când trei semnale asincrone $A = 0, B = 0, C = 1$ sunt eșantionate simultan dar numai semnalul C își modifică valoarea de la 1 la 0 în fereastra de decizie Δ , centrată pe frontul pozitiv de ceas de la momentul iT , Figura 3.6-a. După frontul pozitiv de sincronizare se memorează fie cuvântul $ABC = 001$ fie cuvântul $ABC = 000$, dar ambele cuvinte sunt corecte deoarece oricare dintre acestea sunt generate de către sursa cuvântului ABC. Dacă la frontul iT se obține cuvântul $ABC = 001$ la următorul front de sincronizare $(i + 1)T$, considerând că semnalul C își păstrează nemodificată noua valoare 0, se memorează valoarea corectă, adică $ABC = 000$. Deci necitirea corectă la momentul iT poate fi privită ca o întârziere a sincronizării cu un tact a cuvântului $ABC = 000$.

Cazul când pentru cele trei semnale asincrone, în fereastra de decizie de pe frontul pozitiv al semnalului de ceas de la momentul iT , se modifică două dintre semnale, C de la 1 la 0 și B de la 0 la 1, este reprezentat în Figura 3.6-b. După frontul pozitiv de sincronizare se pot memora unul din următoarele patru cuvinte $ABC = 001, 010, 000, 011$, iar după al $(i+1)T$ front de sincronizare, dacă nu mai apar modificări, cu întârziere de un tact se obține cuvântul corect $ABC = 010$. Deci în intervalul dintre iT și $(i+1)T$, datorită indeciziei semnalului citit, pot apărea și cuvintele $ABC = 000$ și $ABC = 011$ care sunt incorecte deoarece sursa nu a generat aceste cuvinte ci doar cuvintele 001 și 010. Deci la modificarea a doi sau mai mulți biți, sincronizarea nu poate fi sigură.

În concluzie pentru sincronizarea corectă a unui grup (cuvânt) de semnale asincrone este necesară respectarea restricției ca la un moment dat să se modifice doar un singur semnal. Cazul particular când aceste semnale se obțin ca un cuvânt de la un CLC cu ieșiri multiple, posibil încărcate cu hazard, pentru o sincronizare corectă este necesar să se aștepte până se consumă timpul de propagare pentru producerea acestor semnale. Dacă pentru un grup de semnale când sunt sincronizate se consideră fiecare




Figura 3.6 Sincronizarea(memorarea) semnalelor asincrone: a) înscrierea corectă a unui cuvânt când se modifică doar un singur bit; b) posibilitatea de înscriere incorectă când se modifică mai mult de un singur bit în fereastra de decizie Δ .

semnal cu semnificație individuală, deci nu o semnificație în grup/în cuvânt, atunci sincronizarea fiecăruia în parte este corectă în oricare moment de timp. Pe când la un grup de semnale asincrone care se constituie într-un cuvânt de cod, codul exprimat de acel cuvânt depinde de valoarea tuturor semnalelor din acel cuvânt și nu doar de unul singur, sincronizarea corectă este imposibilă.

3.2.2 Automate finite: structură, definiții, clasificări

Structura de principiu a unui CLS sincron se obține din cea a unui CLS asincron, Figura 3.1, în care elementele de întârziere Δ_i sunt substituite cu elemente de memorare/(registru de stare) ca în Figura 3.7-a (Registrul de stare este un circuit registru prezentat în secțiunea 3.5. Registrul este un circuit de memorare în care se poate înscrie un cuvânt binar numai la aplicarea unui semnal de încărcare/înscriere, momentan considerăm că semnalul de încărcare este semnalul de ceas. După înscriere, cuvântul este permanent generat la ieșirea registrului și poate fi utilizat ca intrare la alte circuite.)

Biții w_i calculați ai funcției de excitație, cuvântul stării următoare, vor fi înscriși în registrul de stare numai în momentele de aplicare ale fronturilor active(pozitive)




Figura 3.7 Circuitul secvențial sincron: a) structură de principiu; b) succesiunea în timp a operațiilor de transfer f și de tranziție g ; c) structura de principiu pentru CLS sincron cu ieșirea înârzăiată.

din semnalul de ceas $\dots, (i-1)T, iT, (i+1)T, \dots$. Odata înscriși biții stării următoare în momentul iT , în registrul de stare, aceștia vor devenii biții stării prezente $Z(iT)$.

Pe baza stării prezente $Z(iT)$ și intrării $X(iT)$ (se consideră că intrarea este sincronizată cu același semnal de ceas ca și biții stării prezente) se va calcula transferul intrare ieșire și funcția de excitație pentru starea următoare,

$$\begin{aligned} Y(iT) &= f[X(iT), Z(iT)] \\ W(iT) &= g[X(iT), Z(iT)] \end{aligned} \quad (3.6)$$

La următorul impuls de ceas $(i+1)T$, biții calculați $W(iT)$ ai stării următoare $q^+(iT)$ sunt înscriși în registrul de stare și devin biții $Z((i+1)T)$ ai stării prezente $q((i+1)T)$. Din nou, pe baza stării prezente $q((i+1)T)$ și a intrării $X((i+1)T)$ se calculează după relațiile 3.6, ieșirea $Y((i+1)T)$ și biții funcției de excitație $W((i+1)T)$ care înscriși în registrul de stare, la momentul $(i+2)T$, devin biții $Z((i+2)T)$ ai stării prezente $q((i+2)T)$. Se observă că asignarea stării următoare calculate $Q^+(iT)$, reprezentată

prin biții funcției de excitație $W(iT)$, în stare prezentă $Q((i+1)T)$ se face numai în momentul $(i+1)T$ prin înscrierea în registrul de stare $Q((i+1)T) := Q^+(iT)$. Numai în momentul aplicării frontului activ al semnalului de ceas, pentru înscrierea în registrul de stare, se poate considera că bucla este închisă în restul intervalului de timp, până la aplicarea următorului front activ al impulsului de ceas, bucla este deschisă. Deci, **nu există un transfer continuu a stării următoare calculată Q^+ în stare prezentă Q pe legătura de reacție ca la CLS asincron.** În intervalul de timp dintre două fronturi active ale semnalului de ceas, circuitul poate fi privit ca un circuit combinațional, care pe baza cuvintelor de intrare $X(iT)$ și $Z(iT)$ calculează ieșirile $Y(iT)$ și $W(iT)$. Inexistența unui transfer continuu pe conexiunea de reacție, cu excepția momentelor aplicării fronturilor active ale semnalelor de ceas, îi conferă CLS-ului asincron o funcționare de circuit deschis care totdeauna este stabil, adică trece dintr-o stare stabilă în altă stare stabilă.

Transferurile între două impulsuri succesive de ceas, pe partea combinațională a circuitului secvențial sincron sunt prezentate în Figura 3.7-b. Din momentul aplicării impulsului de ceas iT se calculează, pe partea combinațională, $W(iT)$ și $Y(iT)$, dar biții acestor configurații calculate pot fi afectați de hazard datorită parcurgerii unui număr diferit de niveluri logice, deci citirea lor trebuie făcută numai după consumarea regimului tranzitoriu. Asignarea stării prezente $Q((i+1)T) := Q^+(iT)$ și citirea ieșirii $Y(iT)$ sunt corecte numai în perioada de regim stabilizat. Aplicarea următorului impuls de ceas nu trebuie să fie mai devreme de consumarea regimului tranzitoriu, deci frecvența maximă a semnalului de ceas cu care se poate comanda CLS-ul se determină cu relația:

$$f_{max} = \frac{1}{T_{min}} = \frac{1}{\tau_{pmaxCLC} + \tau_{pBQ} + \tau_{SUQ}} \quad (3.7)$$

în care:

$\tau_{pmaxCLC}$ - timpul de propagare maxim pe circuitul combinațional (care determină durata regimului tranzitoriu, afectat de hazard).

τ_{pBQ} - timpul de propagare pe registrul (bistabilul) de stare.

τ_{SUQ} - timpul de prestabilire (figura 3.5-d). Biții calculați w_i ai stării următoare și aplicați pe intrarea registrului de stare trebuie să nu se modifice cu cel puțin τ_{SU} înainte de aplicarea frontului activ de ceas.

De foarte multe ori, la fel ca și biții calculați $W(iT)$ ai stării următoare și biții calculați $Y(iT)$ ai cuvântului de ieșire înainte de a fi disponibili la ieșire sunt memorați (înscrisi într-un registru de ieșire), Figura 3.7-c. Deci, biții $Y(iT)$ calculați pentru impulsul de ceas iT vor fi disponibili la ieșire la următorul impuls de ceas $(i+1)T$ numai după ce au fost înscrisi în registru, $Y((i+1)T) := Y(iT)$. Un astfel de **CLS** este referit cu **întârziere** în contrast cu cel fără registru care este referit **CLS imediat**.

La un CLS sincron imediat ieșirea depinde de starea curentă. Modificarea intrării se simte la ieșire pe durata stării prezente. Ieșirea poate fi afectată de hazard, deci trebuie citită doar după consumarea regimului tranzitoriu. CLS sincron cu întârziere are ieșirea dependentă de starea anterioară (corespunzătoare ciclului anterior de ceas). Deoarece se presupune că biții de ieșire au fost înscrisi în registrul de ieșire după

consumarea regimului tranzitoriu, ieșirea întârziată nu este afectată de hazard. Deci la un circuit cu întârziere o modificare a intrării $X(iT)$ se va “simți” la ieșire numai după frontul activ de ceas $(i + 1)T$, adică cu o întârziere de un tact.

Structura de CLS sincron care conține în bucla de reacție un circuit de memorare/registru, care la rândul său constituie un CLS, este referită prin termenul de **automat (finit)** sau cu abreviația **FSM (Finite State Machine)**. În continuare se vor prezenta succint doar acele definiții și clasificări ale automatelor [Creangă '73][Ștefan '00] [Maican '99] care vor fi utilizate în această lucrare.

Definiția unui automat finit A este similară cu cea data prin relația 3.5 pentru un CLS asincron cu deosebirea că timpul nu mai este o variabilă continuă ci discretă, multiplu de perioada semnalului de ceas, iT , adică variabilele circuitului sunt eșantionate dar pe fronturile active

$$A = (X, Y, Q, f, g) \quad (3.8)$$

Definiția 3.1 Dacă pentru oricare configurație de intrare și de stare prezentă, funcțiile de transfer, f , și de tranziție, g , au cardinalul unitate (conține un singur element), atunci **automatul este determinist**, altfel este nedeterminist \diamond

$$\forall q \in Q, \forall x \in X, |f(q, x)| = 1, |g(q, x)| = 1 \quad (3.9)$$

La un automat determinist din starea prezentă și pentru intrarea aplicată se cunoaște exact ieșirea precum și starea pentru tactul următor, pe când la unul nedeterminist, starea următoare și ieșirea sunt cunoscute doar ca elemente care aparțin $\mathcal{P}^*(Q)$, respectiv $\mathcal{P}^*(Y)$ (vezi relația 3.4).

Definiția 3.2 Un **automat A este finit** dacă cele trei mulțimi X, Y și Q sunt finite. \diamond

Este necesar a se evidenția faptul că un automat cu un număr finit de stări poate prelucra șiruri infinite aplicate pe intrare, definite pe mulțimea finită X , și poate genera la ieșire șiruri infinite, definite pe mulțimea finită Y .

Definiția 3.3 Un **automat A autonom**, sau orologiu, este un automat la care mulțimea finită a intrărilor are cardinalul unitate $|X| = 1$ \diamond

Pentru automatul autonom, mulțimea configurațiilor de intrare este permanent aceeași ceea ce dă automatului o comportare independentă de exterior, vezi Exemplitul 3.2. Automatul generează variații la ieșire fără să se modifice configurația de intrare.

Definiția 3.4 O **evoluție/traiectorie a automatului A** este un șir de stări înlănțuite $q_0 \rightarrow q_1 \rightarrow \dots \rightarrow q_i \rightarrow q_{i+1} \rightarrow \dots$, iar starea q_0 este starea inițială a evoluției. O evoluție cu proprietatea:

$$\forall q_i \in Q, \exists X_i \in X, q_{i+1} \in g(q_i, X_i) \quad (3.10)$$

este o evoluție admisibilă \diamond

Definiția 3.5 Totalitatea stărilor din care poate porni automatul este mulțimea stărilor inițiale $Q_0, Q_0 \subset Q$ \diamond

În funcție de cardinalul mulțimii Q_0 automatele pot fi:

- automat cu o singură stare inițială $Q_0 \in Q$, $|Q_0| = 1$
- automat cu mai multe stări inițiale $Q_0 \in Q$, $|Q_0| > 1$
- automat neinițial (toate stările pot fi inițiale), $Q_0 = Q$

Într-o stare inițială nu se ajunge printr-o evoluție generată de configurații din mulțimea semnalelor de intrare X ci printr-o altă comandă exterioară, de exemplu printr-o comandă de inițializare/reset sau prin conectarea la tensiune se generează starea inițială.

Definiția 3.6 O stare a automatului este considerată **inaccesibilă** dacă oricare traiectorie în spațiul stărilor ce pornește din stări inițiale nu o conține. \diamond

Evident, se poate vorbi de stări inaccesibile numai în cazul automatelor inițiale $|Q_0| \geq 1$. De exemplu, dacă pentru un automat cu trei biți de stare $z_2 z_1 z_0$ pot exista opt stări $q_0, q_1, q_2, q_3, q_4, q_5, q_6, q_7, q_8$, dar sunt definite numai cinci stări, $q_0 \div q_4$, în funcționarea automatului atunci cele trei stări, q_5, q_6 , și q_7 sunt inaccesibile.

Definiția 3.7 Două stări q_i și q_j sunt **echivalente** $q_i \sim q_j$ dacă pentru oricare configurație de intrare aplicată X se generează aceleași ieșiri, iar stările următoare $q_{i+1} = g(q_i, X)$, $q_{j+1} = g(q_j, X)$ sunt identice sau echivalente.

$$f(q_i, X) = f(q_j, X); g(q_i, X) \sim g(q_j, X) \quad (3.11)$$

\diamond

În etapa de definire a funcționării unui automat se poate introduce informație redundantă care duce la un număr total de stări mai mare decât numărul de stări care poate descrie funcționarea automatului. Dacă un grup de stări se demonstrează că sunt echivalente, toate stările acelui grup sunt substituite printr-o singură stare, astfel reducându-se numărul total de stări ale automatului.

Definiția 3.8 Un **semiautomat**, SA , este definit prin tripletul:

$$SA = (X, Q, g) \quad (3.12)$$

\diamond

Prin noțiunea de semiautomat se identifică în cadrul unui automat numai acea parte care este responsabilă pentru generarea stării interne. Structural, semiautomatul se obține prin eliminarea din structura automatului a părții care calculează funcția de transfer, f . Pentru cele patru organizări de automate reprezentate în Figura 3.8 sunt delimitate structurile care formează semiautomatul, SA . Semiautomatul este format din partea de circuit combinațional, CLC1, care calculează funcția g și registrul din calea de reacție. Unui semiautomat i se pot atașa diferite părți combinaționale, CLC2, pentru diferite funcții f , deci pe baza unui semiautomat se pot realiza mai multe automate. Dar și unui automat i se pot asocia diferite semiautomate. În proiectarea unui automat se pornește de la definirea funcționării automatului adică de la descrierea funcției de transfer intrare-ieșire. Deoarece transferul intrare-ieșire este dat, proiectantului îi rămâne "spațiu de manevră" doar în proiectarea și optimizarea semiautomatului.

În funcție de modul cum se calculează funcția de transfer f a automatului, există două tipuri de automate: Mealy și Moore.




Figura 3.8 Variante de automate Mealy și Moore structurate pe baza unui semiautomat, SA: a,b) structurare fundamentală pentru automatele Mealy imediat și Mealy cu întârziere; c,d) structurare fundamentală pentru automatele Moore imediat și Moore cu întârziere.

Definiția 3.9 Un automat Mealy este definit prin cvintuplu $A=(X,Y,Q,f,g)$ cu:

$$\begin{aligned} f &: X \times Q \rightarrow Y \\ g &: X \times Q \rightarrow Q \end{aligned} \tag{3.13}$$

◇

La automatul Mealy parte combinațională calculează atât funcția de transfer f cât și cea de tranziție g pe baza produsului cartezian $X \times Q$.

Definiția 3.10 Un automat Moore este definit prin cvintuplu $A(X,Y,Q,f,g)$ cu:

$$\begin{aligned} f &: Q \rightarrow Y \\ g &: X \times Q \rightarrow Q \end{aligned} \tag{3.14}$$

◇

La automatul Moore funcția de tranziție g se calculează la fel ca la automatul Mealy, pe baza produsului cartezian $X \times Q$, pe când funcția de transfer f este calculată doar pe baza stării prezente Q . Ieșirea automatului Moore este dependentă de intrare doar prin intermediul tranzițiilor realizate în spațiul stărilor.

Fiecare din aceste două tipuri de automate poate fi realizat cu funcționare imediată sau întârziată, Figura 3.8.

Automatul Mealy imediat, Figura 3.8-a. Se observă că structura acestui automat se obține prin completarea semiautomatului SA cu CLC2 care calculează ieșirea

$Y(iT)$ pe baza produsului cartezian dintre starea prezentă și intrarea prezentă

$$Y(iT) = f(X(iT), q(iT))$$

Ieșirea $Y(iT)$ citită înainte de consumarea perioadei de regim tranzitoriu va fi afectată de hazard. Mai mult, dacă intrarea nu este sincronizată, cum am considerat, ci se modifică asincron oricând în intervalul iT și $(i+1)T$, aceste modificări se simt în ieșire.

Automatul Mealy cu întârziere, Figura 3.8-b. Completarea SA se face atât cu circuitul CLC2 pentru calculul funcției de transfer, f , cât și cu un registru, Reg2, pentru memorarea ieșirii $Y(iT)$. Introducerea unui registru va face ca modificările provocate în ieșirea $Y(iT)$ pe intervalul $iT - (i+1)T$, datorate regimului tranzitoriu, de la o intrare sincronizată, sau datorate variațiilor intrării, de la o intrare asincronă, să nu mai poată ajunge la ieșire. Valoarea ieșirii este asignată, doar în momentele de aplicare a frontului activ de ceas la Reg2, cu valoarea calculată pe baza intrării și stării anterioare

$$Y((i+1)T) := f(X(iT), q(iT))$$

deci ieșirea reflectă intrarea cu o întârziere de un tact.

Automatul Moore imediat, Figura 3.8-c. Deoarece la acest automat ieșirea se calculează ca funcție numai de stare prezentă, relația 3.14, la SA se adaugă circuitul CLC2 care are ca intrări doar starea prezentă. Deoarece în starea prezentă se reflectă intrarea anterioară și nu cea prezentă, ieșirea este întârziată cu un tact față de intrare (la fel ca la automatul Mealy cu întârziere). Deci pentru intrarea prezentă se obține ieșirea numai peste un tact.

$$Y((i+1)T) := f(q((i+1)T)) = f(g(X(iT), q(iT)))$$

Deși se obține o izolare a ieșirii față de intrare, nu există doar CLC2 între intrare și ieșire, totuși automatul Moore imediat poate genera hazard pe ieșire. Hazardul este generat de faptul că circuitul CLC2 poate avea de la intrarea (ieșirea Reg1) până la ieșirea sa un număr diferit de niveluri logice pentru fiecare traseu de transfer. Foarte frecvent, la acest tip de automat se elimină circuitul CLC2, ieșirea fiind identică cu starea

$$Y \equiv Q \tag{3.15}$$

cea ce elimină hazardul combinațional din ieșire.

Comportamental, un automat Moore imediat poate fi echivalent cu un automat Mealy cu întârziere deoarece la ambele ieșirea calculată pe baza stării prezente și a intrării prezente va fi asignată la ieșire dar pe următorul front activ de ceas.

Automatul Moore cu întârziere, Figura 3.8-d. Pentru a se elimina posibilitatea de hazard pe ieșire de la automatul Moore imediat se adaugă pe ieșire un registru, Reg2, obținându-se automatul Moore cu întârziere. La întârzierea ieșirii față de intrare cu un tact de la Moore imediat, de data aceasta se mai introduce încă o întârziere de un tact, deci automatul Moore cu întârziere “simte” o intrare transferată la ieșire cu o întârziere de două tacturi.

$$Y((i+2)T) := f(q((i+1)T)) = f(g(X(iT), q(iT)))$$

O Clasificare Neclasică a Circuitelor Digitale. Clasificarea clasică a circuitelor digitale în două mare clase: circuite logice combinaționale, CLC și circuite logice secvențiale CLS este foarte “încăpătoare”, prezentând o puternică lipsă de nuanțare. În fiecare din cele două clase sunt cuprinse atât circuite cu o definiție simplă cât și circuite cu o definiție complexă, atât circuite nestructurate cât și circuite puternic structurate. Mai mult, dacă pentru circuitele combinaționale se poate face o mapare directă între ce vrem să facem (**funcție**) și cum vrem să facem (**structură**), **la circuitele secvențiale această mapare structură–funcție nu totdeauna este biunivocă**. O tendința de structurare a circuitelor a existat permanent în concepția inginerască, atât pentru a realiza un suport de cuprindere și înțelegere dar și pentru modalitățile de implementare dictate de tehnologie.

În evoluția sistemelor în natură dar și în abordarea mentală a acestora este evident saltul care apare la trecerea de la sistemul deschis la sistemul închis(cu reacție), adică introducerea conexiunii de reacție. Un sistem cu reacție în raport cu cel deschis(fără reacție) poate căpăta o anumită **autonomie față de intrare**, o anumită adaptabilitate. În funcție de modul cum se structurează sistemul, bazându-se pe reacție/reacții, acesta poate deveni chiar complet autonom față de intrare(vezi Definiția 3.3), iar spectrul funcțiilor realizate poate fi extins.

Bazat pe noțiunea de reacție, în extensiile structurate, profesorul Gh.Ștefan [Ștefan '91] a postulat o abordare de clasificare pentru sistemele digitale care este redată în continuare.




Figura 3.9 Procedee pentru structurarea sistemelor digitale: a) extensia serie; b) extensia paralel; c) extensia serie-paralel; d) extensia prin închiderea unei bucle de reacție.

1. Extensia sistemelor digitale se face prin următoarele procedee:
 - a - extensia serie, Figura 3.9-a
 - b - extensia paralel, Figura 3.9-b
 - c - estensia serie-paralel, Figura 3.9-c
 - d - extensia prin introducerea unei bucle de reacție, Figura 3.9-d
2. Sistemul de ordinul zero, $SO - 0$, este circuitul combinațional, deoarece nu are nici o buclă de reacție. Ordinul unui sistem poate fi de la 0 la n , respectiv notat

prin($SO - 0$, $SO - n$) corespunzător numărului de la 0 la n al buclilor de reacție care se includ una în alta.

3. Extensiile de tip a, b, c , ale unor sisteme ce au un ordin egal cu n , generează tot un sistem de ordin n .
4. Extensia de tip d , (printr-o conexiune de reacție) într-o rețea de sisteme ce conțin cel puțin un sistem de ordin n , generează un sistem de ordin $n + 1$. De exemplu, în această secțiune s-a introdus noțiunea de automat care se încadrează în $SO - 2$ deoarece cuprinde registrul de stare, care are o reacție în structura sa, deci este un $SO - 1$, peste care se închide încă o buclă (cea care transformă starea următoare calculată în stare prezentă), deci două bucle de reacție.

Utilizând această abordare de clasificare, implicit, se înțelege că sistemele de ordin superior au o mai evidentă slăbire a corespondenței biunivoce, structură-funcție, în raport cu cele de ordin mai redus, pentru că includ mai multe conexiuni de reacție.

În această lucrare se utilizează totuși, clasificarea clasică de circuite combinaționale și circuite secvențiale, dar în cadrul circuitelor secvențiale pentru fiecare grup de circuite se va indica și ordinul în care se încadrează conform postulării anterioare.

3.2.3 Modalități de reprezentare ale automatelor

În capitolul doi, după definirea CLS, s-au prezentat modalități de reprezentare ale funcției de transfer intrare-ieșire, secțiunea 2.2. Și în acest capitol, după fundamentarea structurării și funcționării unui CLS, se vor prezenta modalități de reprezentare ale celor două funcții f și g . De data aceasta sunt mai numeroase modalitățile de reprezentare, dintre acestea vor fi expuse doar: Graficul de tranziție al stărilor, Tabelul de tranziție al stărilor, Diagrama de variație în timp a semnalelor, Organigrama *ASM*.

Evident că se va alege cea modalitate de reprezentare care duce la o măsură a complexității cât mai simplă. Complexitatea, după cum s-a arătat în Definiția 2.1, poate fi apreciată printr-o mărime asociată dimensiunii definiției. O variantă de estimare a complexității unui CLS ar fi prin numărul total de biți în produsul cartezian $X \times Q$. Pentru un automat cu n intrări principale, k intrări secundare și m ieșiri se estimează o măsură a complexității aparente $CA_A(n, k) \in O((n + k)2^{n+k})$; 2^{n+k} combinații (cuvinte) de intrare, fiecare cuvânt cu lungimea de $(n + k)$ biți, deci o valoare foarte ridicată. S-ar putea estima complexitatea și numai după numărul de ieșiri $CA_A(m) \in O(m)$. Din aceste două exprimări rezultă, evident, că un automat este cu atât mai simplu definit cu cât produsul $X \times Q$ este de dimensiune mai mică. Dar această complexitate aparentă trebuie interpretată ca limită superioară deoarece complexitatea reală poate fi mult mai mică. Complexitatea reală poate fi mult mai mică pentru că în funcționarea automatului se poate identifica o anumită ordine ascunsă, anumite regularități în structurare ceea ce în final determină o simplificare în definiție. Oricum, în implementarea unui automat se preferă o creștere a dimensiunii în contul unei scăderi a complexității. Un sistem de complexitate scăzută și dimensiune ridicată poate fi implementat, pe când implementarea unui sistem de complexitate foarte ridicată, fie și de dimensiune scăzută, poate fi greu implementabil.

3.2.3.1 Graful de tranziție al stărilor

Pentru un CLS sincron graful de tranziție al stărilor (**diagrama de tranziție a stărilor**) este o reprezentare grafică a funcției de tranziție a stărilor, g , și a funcției de transfer intrare-ieșire, f , pentru toate configurațiile de intrare X . În acest graf fiecărui nod (cerculeț) îi este asignată o stare, iar fiecare arc orientat între cele două noduri reprezintă tranziția între cele două stări. Pentru un automat Mealy pe un arc de tranziție se notează expresia logică a variabilelor de intrare (expresia logică a tranziției) sau configurația valorilor variabilelor de intrare pentru care această expresie este adevărată, care va provoca tranziția respectivă, precum și valoarea configurației de ieșire Y generată de această tranziție. Evident, tranziția stărilor pe acel arc se realizează numai când expresia logică a tranziției scrisă pe acel arc este adevărată. Pentru un automat Moore, deoarece ieșirile sunt funcții doar de starea prezentă, $f : Q \rightarrow Y$, pe arce nu sunt trecute configurațiile de ieșire Y generate de tranzițiile respective, configurația de ieșire este înscrisă în cerculețul stării prezente din care se generează ieșirea respectivă, iar pe arce se înscrie doar expresia logică a tranziției sau configurația valorilor variabilelor de intrare pentru care expresia logică a tranziției este adevărată.




Figura 3.10 Graful de tranziție al stărilor: a) segment de graf pentru automat de tip Mealy; b) segment de graf pentru automat de tip Moore.

La un automat, cu două intrări x_1x_0 și o ieșire y , tranziția din starea q_0 în una din următoarele patru stări posibile q_1, q_2, q_3, q_4 , graful de tranziție este reprezentat în Figura 3.10-a, pentru o funcționare de tip Mealy și în Figura 3.10-b, pentru o funcționare de tip Moore. La graful de tip Mealy în noduri sunt înscrise numai stările, iar pe fiecare arc este trecută expresia logică a tranziției/valoarea configurației de ieșire; la graful de tip Moore în noduri, pe lângă stare este înscrisă și configurația de ieșire, iar pe fiecare arc este trecută doar expresia logică a tranziției. Dacă la impulsul de ceas iT automatul ajunge în starea q_0 la cel de tip Moore se generează ieșirea $y = 1$, iar la cel de tip Mealy în această stare q_0 se generează $y = 1$ numai dacă configurația de intrare este $01(\bar{x}_1x_0 = 1)$ pentru celelalte trei configurații (00,10,11) se generează $y = 0$. La următorul impuls de ceas $(i + 1)T$ se trece în starea următoare pentru care expresia logică a variabilelor de intrare este adevărată, de exemplu pentru $10(x_1\bar{x}_0 = 1)$ se trece în starea q_3 (unde $y = 0$ pentru automatul Moore, valoarea

pentru y la automatul Mealy nu este precizată deoarece din această stare, în acest caz, nu mai este figurat nici un arc de tranziție la o altă stare).

Exemplul 3.3 Un automat cu două intrări x_1, x_0 și o singură ieșire y , generează ieșirea egală cu 1 numai când din sirul de succesiuni aplicate pe intrare se identifică secvență 00, 00, 11, 10. Pentru acest automat să se deseneze grafurile de tranziție al stărilor atât pentru o funcționare de tip Mealy cât și pentru o funcționare de tip Moore.

Soluție. În general, pentru aceste automate de recunoaștere, care pot fi considerate chei electronice, în elaborarea grafurilor de tranziție se urmărește realizarea unei succesiuni de stări care corespund aplicării pe intrare tocmai a succesiunii căutate. Se pornește dintr-o stare q_0 , considerată starea inițială.




Figura 3.11 Grafuri de tranziție pentru automatul care identifică succesiunea 00 00 11 10: a) pentru un model Mealy cu marcarea pe arce a configurațiilor de intrare și ieșire; b) pentru un model Mealy dar cu înscrierea pe arce a expresiei logice a funcției de tranziție; c) pentru un model Moore.

Pentru varianta de automat Mealy numai configurația $x_1x_0 = 00$ corespunde începutului identificării succesiunii impuse, deci pentru aceasta se realizează o tranziție în starea q_1 , generându-se ieșirea $y = 0$ iar pentru celelalte trei configurații pe intrare posibile se ramâne tot în q_0 și $y = 0$, Figura 3.11-a. La fel, în q_1 numai configurația $x_1x_0 = 00$ produce tranziția în q_2 și generează $y = 0$, celelalte trei configurații produc tranziția în q_0 de unde se poate începe de la capăt identificarea succesiunii impuse. În q_2 intrarea potrivită este $x_1x_0 = 11$

care determină tranziția în q_3 și generează $y = 0$; intrarea $x_1x_0 = 00$ poate fi considerată ca o a doua combinație de 00 din succesiunea impusă, după cea care a produs tranziția dintre q_1 și q_2 , deci determină o tranziție tot în q_2 . Celelalte două configurații 10 și 01 nu se potrivesc succesiunii impuse, deci provoacă o tranziție în q_0 pentru o reluare a identificării de la început. În starea q_3 configurația de intrare potrivită este 10 care încheie identificarea cu succes a succesiunii impuse și care realizează o tranziție în q_1 , pentru o eventuală nouă identificare, și se generează $y = 1$. Dacă în q_3 configurația aplicată este 00 aceasta este considerată ca prima configurație din succesiunea impusă deci salt în q_1 și continuarea identificării. Configurațiile 01 și 11 aplicate în q_3 nu se potrivesc succesiunii impuse, deci salt în q_0 cu $y = 0$ pentru, eventual, o nouă identificare. Același graf de tranziție al stărilor este prezentat în Figura 3.11-b, dar de data aceasta pe arce, în locul configurațiilor valorilor de intrare, sunt înscrise expresiile logice ale variabilelor de intrare care determină tranzițiile respective.

Graful de tranziție al stărilor pentru automat în varianta Moore, Figura 3.11-c, se construiește exact, ca și pentru varianta Mealy, până în starea q_3 . Din starea q_3 la aplicarea configurației 10, care încheie cu succes identificarea succesiunii impuse, este necesară o tranziție în starea q_4 în care se generează ieșirea $y = 1$ (ieșire dependentă doar de stare). Din starea q_4 pentru configurația 00 se realizează o tranziție în q_1 (această configurație 00 este considerată ca fiind prima din succesiunea impusă, deci se reia procesul de identificare), iar pentru 11, 10, 01 salt în q_0 de unde se poate relua de la început procesul de cautare.

Construcția unui graf de tranziție al stărilor trebuie să fie fără ambiguități, ceea ce impune pentru expresiile de tranziție înscrise pe arcele care pornesc dintr-o stare să fie mutual exclusive și toate incluse.

Tranzițiile sunt mutual exclusive dacă, dintr-o stare, pentru aceeași configurație a valorilor de intrare nu există simultan transferuri la două s-au mai multe stări (există transfer pe un arc numai atunci când expresia respectivă de transfer are valoarea 1). Se poate verifica dacă dintr-o stare nu există transferuri simultane, efectuând produsul logic între expresiile de transfer de pe câte două arce de transfer care pornesc din starea respectivă, aceste produse trebuie să aibă totdeauna valoarea zero pentru oricare configurație a valorilor variabilelor de intrare. Pentru n arce care pornesc dintr-o stare numărul total de perechi pentru care se face produsul expresiilor de transfer este egal cu $n(n-1)/2$. Configurațiile valorilor de intrare testate, pentru care produsul logic al expresiilor de transfer de pe două arce are valoarea 1, sunt referite ca fiind dublu acoperite (de două transferuri).

Tranzițiile sunt toate incluse dacă suma logică a expresiilor de pe arcele care pornesc dintr-o stare este totdeauna egală cu 1 pentru oricare configurație a valorilor variabilelor de intrare testate; configurațiile de valori ale variabilelor de intrare testate pentru care această sumă logică este egală cu zero sunt referite prin configurații neacoperite. Cu ajutorul unei diagrame V-K, de toate variabilele care se testează în starea respectivă, se pot determina configurațiile neacoperite precum și configurațiile dublu acoperite.

Pentru aceeași funcționare o implementare sub formă de automat Moore necesită mai multe stări decât implementarea sub formă de automat Mealy, ceea ce s-a văzut și din Exemplul 3.3. În general, modelul Mealy este uzual pentru circuitele secvențiale sincrone, iar modelul Moore pentru circuitele asincrone. Graful de tranziție al stărilor/ieșirilor este un instrument potrivit pentru verificarea funcționării automatului.

3.2.3.2 Tabelul de tranziție al stărilor

Informația conținută în graful de tranziție al stărilor/ieșirilor poate fi transpusă într-o formă mult mai practică pentru sinteza automatului – tabelul de tranziție al stărilor (și ieșirilor). În tabelul de tranziție al stărilor există atâtea linii câte stări distincte prezintă automatul și atâtea coloane câte cuvinte diferite se pot aplica la intrare. Un element al tabelului tranzițiilor, aflat la intersecția unei linii cu o coloană, va reprezenta starea următoare/ieșirea a automatului obținută la tranziția din starea prezentă corespunzătoare acelei linii prin aplicarea la intrare a cuvântului de pe acea coloană. Uneori, elementele tabelului cuprind numai starea următoare, pentru ieșiri se întocmește un tabel de aceeași formă ale cărui elemente sunt ieșirile corespunzătoare – denumit tabelul ieșirilor. Tabelul ieșirilor pentru automatul Moore se reduce doar la o singură coloană, având atâtea elemente câte stări distincte există (ieșirile sunt funcții numai de starea prezentă).

Tabelul de tranziție al stărilor, care este o reprezentare abstractă a automatului, permite o comparare sistematică a stărilor pentru identificarea perechilor de stări echivalente (vezi Definiția 3.7)

Exemplul 3.4 Pentru automatul reprezentat în cele două modele Mealy și Moore, în Figura 3.11, să se construiască tabelele de tranziție ale stărilor/ieșirilor

<u>Modelul Mealy</u>		<u>Modelul Moore</u>										
Starea urmatoare					Starea urmatoare					Iesire		
Starea prezenta	<u>Intrari</u> $x_1 x_0$				<u>Intrari</u> $x_1 x_0$				<u>Intrari</u> $x_1 x_0$		y	
	00	01	11	10	00	01	11	10	00	01		11
q_0	q_1	q_0	q_0	q_0	0	0	0	0	0	0	0	0
q_1	q_2	q_0	q_0	q_0	0	0	0	0	0	0	0	0
q_2	q_2	q_0	q_3	q_0	0	0	0	0	0	0	0	0
q_3	q_1	q_0	q_0	q_0	0	0	0	0	0	0	0	1

a)
b)

Figura 3.12 Tabelele de tranziție/ieșire pentru modelul Mealy(a) și Moore(b) ale automatului cu grafurile de tranziție din figura 3.11.

Soluție. Tabelul de tranziție pentru modelul Moore, Figura 3.12-a, prezintă patru linii corespunzătoare celor patru stări q_0, q_1, q_2, q_3 și patru coloane câte una pentru fiecare cuvânt de intrare 00,01,11,10; la fel se construiește și tabelul ieșirilor. Pentru modelul Moore, Figura 3.12-b, tabelul stărilor va avea cinci linii, deoarece există o stare în plus față de modelul Mealy, în schimb tabelul ieșirilor se reduce la o singură coloană.

3.2.3.3 Diagrame de variație în timp ale semnalelor

Uneori funcționarea automatului poate fi descrisă prin variația în timp a semnalelor de intrare, de stare și de ieșire. Deși sugestivă, pentru dinamica automatului, această modalitate devine foarte “stufosă” când numărul acestor semnale este mare. Diagrama de semnale este protrivită în general la automatele generatoare care depind minimal de intrare sau chiar de loc (funcționare autonomă). Pornind de la diagrama de semnale, în care se identifică stările automatului, se poate deduce tabelul de tranziție al stărilor/ieșirilor și apoi se poate construi graful de tranziție.

Exemplul 3.5 Pentru automatul a cărui funcționare este prezentată prin variația în timp a semnalelor din Figura 3.13-a, să se deducă graful de tranziție al stărilor/ieșirilor.




Figura 3.13 Descrierea funcționării automatului prin diagrame de variație în timp ale semnalelor (a); b) tabelul de tranziție dedus din diagramele de semnal; c) graful de tranziție al stărilor/ieșirilor.

Soluție. Automatul prezintă o singură intrare asincronă x , o ieșire y și două intrări de stare, z_1, z_0 , care pot realiza următoarele patru cuvinte de stare: 00, 01, 11, 10. Din diagrama de semnale la fiecare front activ de ceas pentru valoarea intrării și a cuvântului de stare prezentă se poate deduce valoarea cuvântului stării următoare precum și valoarea ieșirii; deci pe baza acestor informații se poate completa tabelul de tranziție al stărilor/ieșirilor din Figura 3.13-b. Considerând pentru fiecare din cele patru valori de cuvânt câte o stare $00 \rightarrow q_0, 01 \rightarrow q_1, 11 \rightarrow q_2, 10 \rightarrow q_3$ se obține graful de tranziție al stărilor/ieșirilor din Figura 3.13-c. Se observă că starea q_3 este indiferentă, automatul nu va realiza niciodată, la o funcționare normală, starea q_3 .

3.2.3.4 Organigrama ASM

Pentru “stăpânirea” sistemelor digitale atât din punct de vedere al descrierii (complexității) cât și din punct de vedere al implementării (dimensiunii) foarte frecvent se

apelează la segregarea acestuia (“divide et impera”). În acest sens structurile digitale pentru procesare fluxurilor de date sunt separate într-o cale de date și o cale de control, Figura 3.14. Calea de date operează asupra datelor, pentru a realiza o anumită procesare conform unui algoritm, și este compusă din elemente combinaționale și secvențiale: sumatoare, decodificatoare, multiplexoare, numărătoare, registre, etc, vezi secțiunea 2.5.5.1. Calea de control controlează secvențialitatea algoritmului de procesare realizat în calea de date. Structurat într-o astfel de manieră circuitul digital mai este referit și ca **mașina cu stări algoritmice, ASM** (Algorithmic State Machine), denumire corectă deoarece implementează în hardware un algoritm de procesare date. Fluxurile de date sunt aplicate la intrarea în calea de date, unde supuse anumitor secvențe de procesare corespunzătoare unui algoritm, și se generează la ieșire datele procesate. Calea de control pe baza unor comenzi aplicate din exterior și a unor condiții citite din calea de date, generează semnale de control care dirijează secvențele de procesare din calea de date. Calea de control are o structură de automat finit.




Figura 3.14 Structurarea unui sistem digital într-o cale de date și o cale de control.

Descrierea fără ambiguitate a funcționării unui *ASM* printr-un graf de tranziție al stărilor/ieșirilor poate deveni destul de greoaie și cu dificultăți. Pentru evitarea acestor dificultăți s-a preluat, cu unele modificări pentru descrierea mașinilor hardware algoritmice, *ASM*, modalitatea de descriere a algoritmilor utilizată în dezvoltarea de soft, adică organigrama (flow chart). Astfel s-a obținut o organigramă pentru descrierile hardware referita prin organigrama *ASM*. Simbolurile grafice utilizate în construcția unei organigrame *ASM* sunt următoarele trei:

1. Dreptunghiul, Figura 3.15-a, reprezintă o stare a automatului. Prezintă o singură intrare, o singură ieșire, în partea stângă se plasează încercuit numele stării, în colțul dreapta sus codul stării (un cuvânt binar), iar în interior se înscriu ieșirile care devin active când automatul este în această stare. Deoarece ieșirea înscrisă devine activă totdeauna când automatul este în starea respectivă, indiferent de valoarea intrărilor, această ieșire corespunde unei ieșiri de tip Moore într-un graf de tranziții (**ieșire necondiționată**)
2. Rombul, Figura 3.15-b, reprezintă elementul de decizie binar. În interiorul său se înscrie variabila de intrare/expresii de variabile de intrare care se testează.
3. Dreptunghiul rotunjit, Figura 3.15-c, este simbolul pentru **ieșire condiționată**, corespunde unei ieșiri de tip Mealy într-un graf de tranziții. Intrarea într-un

dreptunghi rotunjit este întotdeauna ieșirea de la un element de decizie în care se testează condiția îndeplinită de anumite variabile de intrare pentru care ieșirea înscrisă în dreptunghiul rotunjit este îndeplinită. Ieșirea acestui simbol poate fi aplicată la un alt romb sau la o stare următoare.




Figura 3.15 Elemente componente ale unei organigrame ASM: a) simbolul pentru stare; b) simbolul pentru decizie; c) simbolul pentru ieșire condiționată; d) structură pentru un bloc de stare.

Aceste elemente pot fi combinate împreună pentru a forma celula de bază a unei organigrame ASM-numită **blocul de stare**, Figura 3.15-d. La un bloc de stare este obligatoriu prezența unei stări(dreptunghi), poate exista și o rețea de simboluri de decizie și de simboluri de ieșire condiționată. Într-un bloc de stare există doar o singură cale de intrare, dar pot exista mai multe căi de tranziție înspre alte blocuri de stare.

Diferența principală între un bloc de stare și o organigramă pentru un program este modul cum se interpretează timpul; la o organigramă operațiile sunt realizate succesiv în timp, una după alta, pe când într-un bloc de stare, care este o unitate dintr-o organigramă ASM, toate operațiile se realizează în același timp, concurrent. De

exemplu, dacă acest bloc de stare este interpretat ca o organigramă de program (flow chart), înmăi se intră în starea (A), efectuându-se înscrierea valorii 1 în registrul R și variabila de contor I se decrementează, apoi se realizează operația de testare a intrării x_1 . Dacă x_1 este adevărată se trece la activarea ieșirii y_1 , după care se testează valoarea variabilei de contor I (valoare care a fost decrementată în starea (A)) și în funcție de valoarea de adevăr sau fals al acesteia, se realizează o trecere respectiv la stările (B) sau (C). Iar dacă x_1 are valoarea de fals se trece la testarea lui x_2 și în funcție de valoarea de adevăr sau fals se realizează trecerea la starea (D) sau se testează variabila de contor după care se ajunge în (B) sau (C).




Figura 3.16 Exemplu de organigrame ASM (incorectă) cu validarea simultană a două cai de tranziție L_1 și L_3 sau L_2 și L_4 (a); formă de organigramă corectată (b)

Într-o organigramă ASM, timpul are o **curgere discretă**, realizându-se o trecere în salturi de la un bloc de stare la un alt bloc de stare, trecere marcată de impulsurile de ceas. De exemplu, pe frontul pozitiv al impulsului de ceas iT se intră în blocul de stare A reprezentat de starea (A). Operațiile efectuate în paralel în blocul de stare sunt: se înscrie registrul R cu valoarea 1; se decrementează contorul I și se poate înscrie condiționat ieșirea y_1 și tot în paralel se testează intrările x_1, x_2 și I obținându-se în funcție de acestea ca una din cele cinci căi de tranziție $L_1 \div L_5$ să aibă valoarea 1 pentru expresia funcției de tranziție. **Atenție!** în elementul de decizie pentru contorul I nu se testează valoarea variabilei de contor I care s-a obținut în urma decrementării în starea (A), ci se testează valoarea lui I cu care a intrat în blocul

de stare; de fapt cele două operații, cea de decrementare din starea \textcircled{A} , $I \leftarrow I - 1$, și cea de testare din simbolul de romb, $I = 0?$, se realizează în paralel și nu succesiv. Această valoare decrementată a contorului se va utiliza în blocurile următoare sau când se revine în blocul de stare \textcircled{A} , dacă între timp aceasta nu a mai fost modificată în stările care le-a mai parcurs. Mai sugestiv, am putea privi că pe frontul pozitiv al impulsului de ceas iT se intră în blocul de stare A , iar pe frontul pozitiv următor al impulsului $(i + 1)T$ se realizează **simultan** toate operațiile înscrise în blocul de stare A și se trece prin una din caile de tranziție, la una din stările următoare \textcircled{B} \textcircled{C} \textcircled{D} .

Pentru realizarea unei organigrame ASM corecte, fără ambiguități, se impun anumite restricții:

1. Într-un bloc de stare, prin rețeaua de elemente de decizie, pentru o configurație a valorilor variabilelor de intrare testată, trebuie să fie validată doar o singură cale de tranziție (restricție similară cu evitarea dublei acoperiri de la graful de tranziții). De exemplu, în Figura 3.16-a pentru configurația $x_1x_0 = 00$ există o tranziție din \textcircled{A} în \textcircled{B} , dar această tranziție s-a realizat pe calea de transfer L_1 sau L_3 ? imposibil de spus. Sau, fie configurația $x_1x_0 = 11$ care va valida simultan căile de tranziție L_2 și L_4 cu trecere atât la starea \textcircled{B} cât și la starea C . Soluția, pentru eliminarea ambiguităților este rearanjarea elementelor de decizie prin inserierea lor ca în Figura 3.16-b




Figura 3.17 Exemple de organigrame ASM (incorecte) care testează pe aceeași cale de transfer L_1 o variabilă atât pentru valoarea falsă cât și pentru valoarea adevărată ($x_0\bar{x}_0 = 0$; $x_1\bar{x}_1 = 0$), deci testează o constantă:

2. Evitarea conectării simbolurilor de decizie, într-o rețea a unui bloc de bază, care să determine condiții logice imposibile pentru o cale de tranziție. Prin testarea unei variabile în mai multe simboluri de decizie care toate concură la validarea unei căi de tranziție, se poate ajunge ca acea variabilă să fie testată atât pentru

valoare falsă cât și pentru valoare adevărată $x_0\overline{x_0} = 0$, de exemplu calea de tranziție L_1 din Figura 3.17. Totuși este perfect posibil ca aceeași variabilă să fie testată în mai multe simboluri de decizie, dar printr-o structurare potrivită să nu fie testată de două ori pe aceeași cale de tranziție.

3. Orice cale de tranziție în aceeași stare(bucă) trebuie să includă simbolul de stare. O buclă de tranziție este necesară când automatul trebuie să rămână în aceeași stare un număr de tacturi până când este îndeplinită condiția de test. O buclă aferentă unui bloc de stare trebuie să iasă și să reentre în acel bloc numai pe cale normală ca în Figura 3.18-b.




Figura 3.18 Bloc de stare în care o buclă este realizată incorect(a), aceeași buclă realizată corect(b)

Organigram *ASM* se obține dintr-o rețea de blocuri de stare, numărul blocurilor de stare fiind egal cu numărul de stări $|Q|$ ale automatului. O astfel de organigramă descrie nu numai funcționarea secvențială a automatului dar exprimă și funcțiile logice pentru sinteza acestuia. De exemplu blocul j corespunzător stării q_j a automatului descrie: starea prezentă q_j ; ieșirile necondiționate(Mealy) din acea stare, $f_j(q_j)$; ieșirile condiționate $f_j^*(q_j, X_j)$ de tip Moore, tranzițiile spre stările următoare $g_j(X_j, q_j)$ în care X_j sunt cuvintele de intrare care se testează în blocul j . Luând toate aceste componente pentru toate cele $|Q|$ blocuri de stare ale automatului se obține organigrama *ASM*.

$$g(X, Q) = \sum_{j=1}^{|Q|} g_j(X_j, q_j)$$

$$f(X, Q) = \sum_{j=1}^{|Q|} [f_j^*(X_j, q_j) + f(q_j)] \quad (3.16)$$

Organigramele *ASM*, spre deosebire de grafurile de tranziție care se construiesc separat pentru automatul de tip Mealy sau pentru automatul de tip Moore, pot reprezenta simultan atât ieșiri condiționate cât și ieșiri dependente(numai de stare) deci pot îmbina funcționarea celor două tipuri de automate.(Evident un graf de tranziție de tip Mealy poate fi convertit într-un graf de tranziție de tip Moore și invers).

Exemplul 3.6 Pentru un automat de vânzare a sticlelor de suc să se conceapă organigrama ASM și să se deducă tabelul de tranziție al stărilor/ieșirilor. Funcționarea automatului de vânzare a sticlelor cu valoarea de 10 unități, care poate fi acoperită din monede de două unități (2U), de cinci unități (5U) și de zece unități (10U), este următoarea: când este în FUNCȚIUNE trebuie să semnalizeze aceasta printr-un semnal FUN (un LED), când este în curs de introducere monede, un semnal URM va indica dacă este necesară URMĂTOAREA MONEDĂ. Când monedele introduse totalizează 10 unități se comandă ELIBERARE STICLĂ, ELS, iar dacă suma monedelor nu totalizează 10U, atunci se comandă RETURNARE MONEDE, RTM.


Soluție. În conceperea organigramei se urmăresc variantele de a realiza 10 unități din 10, 5 sau 2 unități. Rezultă un număr de șapte stări $q_0 \div q_6$, Figura 3.19. Ar fi rezultat și starea a opta, q_7 , dacă comanda ELS nu s-ar fi generat ca o ieșire condiționată ci ca o ieșire de starea q_7 (Moore). În opoziție, s-ar fi putu reduce numărul de stări de la șapte la șase dacă comanda RTM din starea q_6 ar fi fost generată ca o ieșire condiționată (Mealy) și nu ca o ieșire dependentă de starea q_6 .

Dispozitivul de detectare a introducerii monedelor generează patru semnale de intrare pentru organigrama ASM : un semnal M pentru detectarea prezenței monedei ($M = A$); trei semnale corespunzătoare valorii monedelor detectate (10U, 5U și 2U). Aceste semnale sunt semnale impuls care trebuie să fie sincrone cu semnalul de ceas al automatului. Atât timp cât nu este introdusă nici o monedă ($M=F$) automatul așteaptă (buclează) în starea q_0 .

Tabelul de tranziție al stărilor se deduce din analiza organigramei. Acest tabel apare mai simplu decât cel definit în secțiunea 3.2.3.2, deoarece intrările sunt mutual exclusive (nu se pot introduce simultan două monede). Tabelul, Figura 3.19-b, apare mult mai intuitiv deoarece pentru fiecare bloc de stare (notate cu $B_0, B_1 \rightarrow, B_6$) se evidențiază și căile de tranziție din acea stare, sunt în total 15 notate cu $L_1, L_2 \rightarrow L_{15}$

Uneori reducerea complexității unui ASM , precum și o structurare pentru o implementare mai ușoară a unui automat de dimensiuni mari, se obține prin descompunerea în mai multe ASM -uri componente și conectarea acestora într-o anumită modalitate pentru a compune automatul inițial. Fiecare din automatele componente sunt proiectate separat și apoi interconectate astfel ieșirile unui automat vor fi utilizate ca intrări la un alt automat și viceversa. Aceste interconectări se reduc la conexiuni serie sau paralele ale automatelor.

Un exemplu de conectare serie a două automate este schițat în Figura 3.20-a. Mașina (automatul) A va fi starea (A_1) testând repetat, la fiecare impuls de ceas, variabila CALL_B și va părăsi această stare, parcurgând restul stărilor din organigrama ASM până în starea (A_N) , numai în momentul când ieșirea CALL_A din starea (B_1) a mașinii B devine activă. De asemenea, mașina B în starea (B_1) va testa repetat variabila CALL_A și va părăsi această stare, parcurgând restul stărilor din organigrama ASM a sa, numai în momentul în care mașina A în starea (A_N) va activa ieșirea CALL_B care se aplică în starea (B_1) a mașinii B , ca variabilă testată. Apoi, mașina A ajunge iarăși în starea (A_1) unde așteaptă activarea ieșirii CALL_A



a)

Blocul de stare și calea de tranzitie	Starea prezenta	Intrari				Starea urmatoare	FUN	URM	ELS	RTM
		M	2U	5U	10U					
B ₀ :L ₀	q ₀	-	-	-	-	q ₀	1	0	0	0
B ₀ :L ₁	q ₀	A	-	-	A	q ₀	1	0	1	0
B ₀ :L ₂	q ₀	A	-	A	-	q ₁	1	0	0	0
B ₀ :L ₅	q ₀	A	A	-	-	q ₁	1	0	0	0
B ₀ :L ₆	q ₀	A	F	-	-	q ₆	0	0	0	0
B ₁ :L ₄	q ₁	-	-	A	-	q ₀	0	1	1	0
B ₁ :L ₃	q ₁	-	-	F	-	q ₆	0	1	0	0
B ₂ :L ₇	q ₂	-	A	-	-	q ₃	0	1	0	0
B ₂ :L ₃	q ₂	-	F	-	-	q ₆	0	1	0	0
B ₃ :L ₉	q ₃	-	A	-	-	q ₄	0	1	0	0
B ₃ :L ₁₀	q ₃	-	F	-	-	q ₆	0	1	0	0
B ₄ :L ₁₁	q ₄	-	A	-	-	q ₅	0	1	0	0
B ₄ :L ₁₂	q ₄	-	F	-	-	q ₆	0	1	0	0
B ₅ :L ₁₃	q ₅	-	A	-	-	q ₀	0	1	1	0
B ₅ :L ₁₄	q ₅	-	F	-	-	q ₆	0	1	0	0
B ₆ :L ₁₅	q ₆	-	-	-	-	q ₀	0	0	0	1

b)

Figura 3.19 Explicativă pentru Exemplul 3.6: a) descrierea funcționării automatului prin organigramă ASM; b) tabelul de tranziție al stărilor (neasignate) și al ieșirilor.




Figura 3.20 Interconectarea automatelor: a) interconectare de tip serie; b) interconectare de tip paralel.

realizată în starea B_1 la care se ajunge numai după parcurgerea celorlalte stări din organigrama ASM a mașinii B. Deci se execută alternativ algoritmi implementați de fiecare mașină.

Pentru interconectarea serială se poate extinde organizarea la mai multe mașini, considerând una din ele ca mașina principală care va apela mai multe mașini pe parcursul executării algoritmului sau. La fiecare apelare a mașinii principale către o altă mașină (apelată), mașina principală va intra într-o buclă de așteptare pe o stare și nu va părăsi această buclă, până când mașina apelată nu va returna către mașina principală confirmarea realizării segmentului de algoritm încredințat. O astfel de funcționare este realizată de organizarea din Figura 3.21 cu particularizarea că mașina principală A apelează din stările A_1 , A_R și A_S repetat numai o singură mașină, C pentru realizarea aceluiași subalgoritm (subrutină). Se recunoaște aici același procedeu de apelare repetată în software a unei subrutine de către un program principal. Se poate extinde organizarea la cazul când o mașină apelează o altă mașină care la rândul său apelează o alta s.a.m.d; evident fiecare mașină apelantă intră în buclă de așteptare până când primește confirmarea, de realizarea segmentului de algoritmi încredințat, de la mașina apelată. Se recunoaște mecanismul de apelare, în software, de subrutine imbricate.

Conectarea în paralel a două ASM-uri realizează execuția în paralel a celor doi algoritmi. Cea mai simplă organizare corespunde cazului când cele două mașini sunt inițiate împreună pentru procesare, Figura 3.20-b. Când mașina A pornește procesarea din starea inițială A_1 simultan validează părăsirea stării inițiale și pe mașina




Figura 3.21 Interconectarea de tip serie a două automate pentru apelarea repetată a automatului C:

B care la rândul său prin $CALL_A$ validează părăsirea stării inițiale (A_1) . După parcurgerea în paralel a celorlalte stări din fiecare organigramă mașina care revine prima în starea inițială nu poate porni la reexecutarea algoritmului său până când și cealaltă mașină nu revine în starea inițială.

Deși din cele expuse, întreconectarea automatelor din punct de vedere logic apare relativ ușor de organizat dar, pentru ca și din punct de vedere funcțional să fie corect, trebuie analizată foarte atent implementarea. Interconectarea ridică probleme de implementare chiar când cele două automate sunt sincronizate cu același semnal de ceas, deci timpii de stare, sunt identici, Figura 3.15-d. Există probleme în cazul în care semnalele de ceas ale celor două automate sunt unul multiplu față de celălalt sau, mai dificil, sunt complet asincrone. În acest caz semnalele de ieșire al unui automat se aplică la celălalt automat ca semnale de intrare asincrone sau se sincronizează înainte de aplicare, vezi secțiunea 3.2.1. Oricum, semnalele cu variație asincronă nu pot fi citite corect când sunt considerate că formează un cuvânt de cod ci numai când sunt considerate cu semnificație independentă fiecare semnal.

3.2.3.5 Limbaje de transfer între registre, RTL

Noțiunea de registru a fost introdusă în secțiunea 3.2.2 ca registru de stare. Până la prezentarea sa în secțiunea 3.5, specificăm că un registru este un circuit pentru

memorarea informației sub formă de cuvânt, deci primele două operații care se pot realiza cu un registru este cea de înscriere în registru și cea de citire din registru. În prezentările din capitolul 2 toate procesările pe un circuit combinațional implicau prezența unui registru la intrare, din care se citea informația aplicată CLC, și un registru la ieșire în care se înscriau, dacă era necesar, cuvântul rezultat din procesare. Alte operații în afară de înscriere(load) și citire, registrul mai permite operații de ștergere(clear), incrementare, deplasare(shift) stânga dreapta(echivalent respectiv cu multiplicare sau împărțire cu puteri ale lui doi). Registrul împreună cu diferite circuite combinaționale sau cu circuite secvențiale, formează baza circuistică pentru procesarea paralelă sau secvențială. De fapt, această circuistică este ceea ce se poate găsi într-o cale de date.

Formalismul cu ajutorul căruia se descriu operațiile și transformările între registrele dintr-o cale de date(și nu numai) este referit prin limbaj de transfer între registre, **RTL** (**R**egister **T**ransfer **L**anguage).

Instrucțiunea

$$R_2 \leftarrow R_1$$

are următoarea semantică: conținutul registrului R_1 este transferat(copiat) și în registrul destinație R_2 (conținutul sursă R_1 nu se modifică); săgeata reprezintă transferul și direcția acestuia. De exemplu, în Figura 3.15-d în starea A , automatul comandă înscrierea valorii 1 în registrul R și decrementarea registrului care conține variabila contor I .

Normal că o operație, într-o cale de date, este realizată când este îndeplinită o condiție logică C , ceea ce se exprimă printr-o primitivă de tipul **if-then**, de exemplu

$$\text{If}(C = 1)\text{then}(R_2 \leftarrow R_1)$$

Evident că acest transfer $R_2 \leftarrow R_1$, condiționat de $C = 1$, se realizează numai sincronizat de semnalul de ceas prin frontul activ, deci condiționarea și de către semnalul de ceas este implicită. Dar se pot exprima și transferuri care se realizează în paralel între mai multe registre, ca de exemplu

$$\text{If}(C = 1)\text{then}(R_2 \leftarrow R_1, R_4 \leftarrow R_3)$$

Alte exemple de instrucțiuni de tip RTL pot fi:

$R_1 \leftarrow R_1 + R_2$; se sumează conținutul registrelor R_1, R_2 , iar rezultatul se înscrie în R_1

$R_3 \leftarrow R_3 + 1$; conținutul registrului R_3 se incrementează

$R_4 \ll R_4$; conținutul registrului R_4 este deplasat spre stânga cu o poziție

$R_5 \leftarrow 0$; este șters conținutul registrului R_5

Simbolurile, notațiile și sintaxa unui limbaj RTL nu sunt standardizate, ceea ce îi oferă o dezvoltare ad-hoc și o ușurință în utilizare. Totuși, aceste simboluri, notații și sintaxa descrierilor de tip RTL sunt standardizate în cadrul unor limbaje de descriere hardware **HDL** (**H**ardware **D**escription **L**anguage) cum ar fi **VHDL** sau **VERILOG** (prezentate în volumul 2 al acestei lucrări).

Organigrama *ASM* a fost introdusă pentru descrierea algoritmilor implementabili într-un sistem hardware, care în general, conține o cale de date și o cale de control, Figura 3.14. Calea de date are în componența sa registre, multiplexoare, decodificatoare, sumatoare iar calea de control este în fond un automat finit ale cărui ieșiri sunt semnalele de control în calea de date. Ca o alternativă la descrierea prin organigrama *ASM* este cea prin care calea de control este descrisă printr-un graf de tranziție al stărilor, iar calea de date descrisă prin limbaj RTL. Informația pentru trecerea la graf de tranziție al stărilor este luată din organigrama *ASM* astfel:

numele stărilor (din cerceulețe) corespund cu cele de lângă dreptunghiurile de starea ale *ASM*-ului

arcele de transfer dintre stări sunt căile de tranziție din *ASM*

expresiile de tranziție de pe arce sunt expresiile de pe căile (sau din romburile) de tranziție ale *ASM*-ului

Iar informația, referitoare la operațiile care se efectuează în calea de date, exprimată RTL, pentru fiecare stare, se obține din ieșirile de stare (Moore) și din ieșirile condiționale (Mealy) ale blocului de stare corespunzătoare.

Exemplul 3.7 Pentru automatul prezentat în Exemplul 3.6, Figura 3.19 să se realizeze o descriere prin graf de tranziție pentru calea de control și prin limbaj RTL pentru calea de date.




Figura 3.22 Alternativă la descrierea prin organigramă *ASM* a automatului din figura 3.19-a: a) printr-un graf de tranziție al stărilor pentru calea de control; b) prin limbaj RTL pentru calea de date.

Soluție. Aplicând organigramei *ASM* din Figura 3.19-a regulile prezentate mai sus se obține graful de tranziție al stărilor, Figura 3.22-a și descrierea în limbaj RTL, Figura 3.22-b. Pentru fiecare din cele șapte stări $q_0 \div q_6$, în limbaj *RTL*, sunt specificate comenzile aplicate în calea de date obținute ca semnale de ieșire de la calea de control ale automatului (calea de control).

În afara modalităților prezentate de reprezentare a automatelor mai putem aminti: limbaj natural, rețea Petri, HDL. Reprezentarea prin **limbaj natural** este utilă când automatul prezintă un număr foarte mare de stări, de exemplu un automat numărător modul 16 care prezintă $2^{16} = 64536$ stări. **Rețeaua Petri** este tot o structură de graf orientat dar nu urmărește o succesiune de stări ci o succesiune de evenimente [Lewin '92], recomandată mai mult pentru descrierea circuitelor/(proceselor) secvențiale asincrone decât a celor sincrone. Foarte utilizată rețeaua Petri este pentru sistemele comandate la care sunt active simultan mai multe stări. Limbajele de descriere hardware, HDL (VHDL, Verilog) au devenit modalități de descriere aproape exclusive în procesul de proiectare în electronica digitală.

3.2.4 Reducerea numărului de stări

Proiectantul în etapa de construire a grafului de tranziție al stărilor/ieșirilor, concentrându-se asupra restricțiilor de funcționarea ale automatului, poate realiza un model (graf) ce conține stări redundante. Aceasta înseamnă că vor rezulta în tabelul de tranziție mai multe stări decât cele necesare interpretării funcționării. Mai multe stări în implementare influențează în mod direct dimensiunea, deci costul implementării, viteza de funcționare și complexitatea automatului. În procesul de proiectare, etapa de eliminare a stărilor redundante este referită prin reducerea stărilor. Efectiv reducerea stărilor înseamnă identificarea stărilor echivalente și apoi un număr de stări găsite ca echivalente sunt substituite, în funcționarea automatului, cu o singură stare. Rezultă că în tabelul de tranziție al stărilor/ieșirilor toate liniile care corespund unor stări echivalente se vor substitui cu o singură linie rezultantă. Noțiunea de stare echivalentă este introdusă prin Definiția 3.7. Adăugăm acum trei proprietăți ale stărilor echivalente:

1. Simetria: dacă $q_i \sim q_j$ atunci și $q_j \sim q_i$
2. Reflexivitatea: $q_j \sim q_j$ pentru oricare stare
3. Tranzitivitatea: dacă $q_i \sim q_j$ și $q_j \sim q_k$ atunci $q_i \sim q_k$

Există algoritmi, atât utilizabili sub o formă analitică cât și sub o formă grafică, prin care se identifică stările echivalente și apoi sunt eliminate [Yarbrough '97] [Mano '97] [Lewin '92]. Actual, fiecare platformă de proiectare automată în electronică conține astfel de algoritmi sub forma unor programe interactive. În continuare se va prezenta o metodă grafică de reducere a stărilor echivalente referită prin **mapa implicanților** [Yarbrough '97].

Se consideră un automat cu șase stări: A, B, C, D, E, F, a cărui funcționare este descrisă prin tabelul de tranziție al stărilor/ieșirilor prezentat în Figura 3.23-a. O **mapă a implicanților** care compară, pentru echivalență, fiecare stare cu fiecare stare este o diagramă, Figura 3.23-b, ce are pe orizontală notate toate stările mai puțin ultima,




Figura 3.23 Etapele reducerii numărului de stări prin metoda grafică a mapei implicanților: a) tabelul de tranziție a stărilor/ieșirilor automatului; b) mapa implicanților dedusă din tabelul de tranziție; c) mapa implicanților după validarea condițiilor de echivalență; d) tabelul de tranziție al stărilor/ieșirilor pentru automatul echivalent (redus).

în cazul nostru A, B, C, D, E , iar pe verticală toate stările mai puțin prima, în cazul nostru B, C, D, E, F . În căsuța de coordonate care corespunde intersecției celor două stări care se compară, una de pe orizontală și una de pe verticală, se înscriu condițiile (stările) necesare pentru echivalența celor două stări. Aceste condiții necesare pentru echivalență se deduc din tabelul de tranziție al stărilor/ieșirilor, comparând fiecare stare cu fiecare, pentru toate configurațiile de valori ale cuvântului de intrare ce determină cele două stări. Verificarea condițiilor necesare pentru ca o pereche de stări să fie echivalentă se realizează prin următorii pași:

1. Se elimină (se diagonalizează) din mapa implicanților acele căsuțe ale căror perechi de stări coordonate au în tabelul de tranziție al stărilor/ieșirilor ieșiri diferite pentru aceeași valoare a cuvântului de intrare (vezi Definiția 3.7). De exemplu, nu pot fi echivalente perechile A cu B , A cu D și A cu F , deoarece au ieșiri diferite, deci căsuțele corespunzătoare intersecției acestor perechi se diagonalizează.
2. Pentru perechile de stări prezente la care s-a verificat că au ieșiri identice,

după inspectarea tabelului, se înscrie în căsuțele corespunzătoare din mapa implicanților care perechi de stări următoare ar trebui să fie echivalente pentru ca perechea de stări prezente comparate să fie echivalentă. De exemplu, pentru prima coloană din mapă pentru ca $A \sim C$ necesită echivalența între B și D , iar $A \sim E$ necesită $C \sim E$ și $D \sim F$; pe coloana a doua $B \sim D$ necesită $B \sim D$, $B \sim F$ necesită $B \sim F$ și $C \sim D$; pe coloana a treia $C \sim E$ necesită $C \sim E$ și $B \sim F$; iar pe coloana a patra $D \sim F$ necesită $B \sim F$ și $B \sim C$.

Pentru ca $A \sim E$ necesită $C \sim E$ și $D \sim F$. Privind în mapa implicanților pentru echivalența perechii D, F este necesară $B \sim F$ și $B \sim C$, iar pentru echivalența perechii $C \sim E$ este necesară $C \sim E$ și $B \sim C$. Să vedem dacă din căsuțele mapei rezultă că sunt îndeplinite simultan aceste patru echivalențe. Pentru ca $B \sim F$ este necesar ca $B \sim F$ și $C \sim D$, dar din căsuța de coordonate C și D rezultă că stările C și D nu sunt echivalente. În concluzie, stările A și E nu sunt echivalente și căsuța de coordonate A și E de pe prima coloană se diagonalizează.

Se aplică această analiză și pentru celelalte coloane/linii și se constată că în afară de căsuța de coordonate B, D , toate celelalte se diagonalizează, rezultând mapa implicanților din Figura 3.23-c. Rezultă că sunt echivalente stările A cu C și stările B cu D .

3. Pentru fiecare pereche de stări echivalente se păstrează doar una din stări, eventual se redenumesc stările ($A = q_0, B = q_1, C \sim A = q_0, D \sim B = q_1, E = q_2, F = q_3$) și se construiește tabelul simplificat al tranziției stărilor/ieșirilor, Figura 3.23-d. Deci automatul inițial cu șase stări poate fi substituit în funcționare cu un alt automat(echivalent) care are numai patru stări.

Exemplul 3.8 Pentru automatul Mealy cu graful de tranziție al stărilor/ieșirilor din Figura 3.24-a să se elimine stările redundante și apoi să se redeseneze graful de tranziție

Soluție. Din graful de tranziție al stărilor/ieșirilor se obține tabelul de tranziție al stărilor/ieșirilor din Figura 3.24-e, iar din tabelul de tranziție se deduce:

1. Nu sunt echivalente următoarele perechi de stări: A cu B , A cu C , B cu D , B cu E , C cu D și C cu E
2. Stările: $A \sim D$ numai dacă sunt echivalente B cu C și D cu C și A cu B
 $A \sim E$ numai dacă sunt echivalente A cu E și B cu C
 $B \sim C$ numai dacă sunt echivalente B cu C și A cu E
 $D \sim E$ numai dacă sunt echivalente C cu D și B cu E și A cu C
3. Se constată că: $A \neq D$ deoarece $A \neq B$ și $D \neq C$
 $D \neq E$ deoarece $A \neq C, B \neq E$ și $C \neq D$
 $A \sim E$ numai dacă $B \sim C$, iar $B \sim C$ numai dacă $A \sim E$. Rezultă că
 $A \sim E$
și $B \sim C$ (simetrie dacă $q_j \sim q_i$ atunci $q_i \sim q_j$). Mapa implicanților rezultată
este cea din Figura 3.24-f.
4. Se redenumesc stările în felul următor: $A = q_0, B = q_1, C \sim A = q_0$;




Figura 3.24 Explicativă pentru reducerea stărilor redundante ale automatului din Exemplul 3.8

$D = q_2, E \sim A = q_0$ pentru care rezultă tabelul de tranziție din Figura 3.24-d.

Funcționarea automatului echivalent(reduc) este descrisă prin grafal tranziție al stărilor/ieșirilor din Figura 3.24-b.

În sinteza circuitelor combinaționale se întâlnesc cazuri când funcția de transfer este incomplet specificată, ceea ce în tabelul de adevăr se indică prin semnul indiferent (don't care). Cazuri similare se întâlnesc și la circuitele secvențiale când fie funcția de transfer, f , fie funcția de tranziție, g , nu sunt complet specificate ceea ce se reflectă prin indicarea semnelui indiferent respectiv pentru anumite valori ale ieșirii sau anumite stări următoare. Când anumite stări nu sunt specificate automatul nu este predictibil. Este indicat să se evite asemenea cazuri fie prin alegerea numai acelor

configurații de intrare care conduc automatul numai prin stări deja specificate sau, fie să se specifice stările nespecificate dacă prin aceasta nu se contravine rezultatului dorit. Odată specificate stările, care inițial erau nespecificate, automatul nu mai este incomplet specificat.

În procesul de reducere al numărului de stări, specificarea ieșirilor nespecificate poate fi făcută fără a se produce nici un impact asupra secvenței stărilor automatului final. Este indicat ca ieșirile nespecificate să fie lăsate nespecificat în tabelul de tranziție al stărilor/ieșirilor cât se poate de mult în procesul de reducere, deoarece prezența semnelor indiferente duce la o mai mare flexibilitate în compararea stărilor din tabelul de tranziție. În validarea echivalenței a două stări, trebuie ca ieșirile să fie identice pentru oricare configurație de intrare. Când se compară două stări ale căror ieșiri sunt incomplet specificate în locul noțiunii de echivalență se utilizează noțiunea de stări compatibile. Două stări q_i și q_j sunt stări compatibile dacă, pentru oricare secvența de configurații aplicate pe intrare, se obține o aceeași secvență a ieșirii când ieșirile nespecificate vor fi specificate, indiferent dacă stările q_i, q_j sunt stări inițiale sau nu. Pentru automatele incomplet specificate există algoritmi (grafici sau analitici) de reducere a numărului de stări [Yarbrough '97][Lewin '92].

3.2.5 Asignarea stărilor

După operația de reducere a stărilor echivalente și modificarea corespunzătoare a grafului de tranziție al stărilor/organigrama ASM și a tabelului de tranziție al stărilor se asignează stările. Procesul de asignare al stărilor (codificarea stărilor) unui automat cu s stări constă în alocarea pentru fiecare simbol de stare q_0, q_1, \dots, q_{s-1} a câte unui cuvânt de cod cu lungimea de minimum k biți. Valoarea lui k rezultă din relația

$$2^{k-1} \leq s < 2^k \quad (3.17)$$

deci $k = \lceil \log_2 s \rceil$




Figura 3.25 Separarea semiautomatului SA în structura unui automat:

Prin asignarea stărilor, automatul definit simbolic este transformat într-un automat cu o structură specificată și funcțiile de transfer, f , și de tranziție, g , sunt fixate.

De fapt, “se personalizează” un semiautomat pentru automatul respectiv, Definiția 3.8. În Figura 3.25 este reprezentată o structură generică de automat a cărui structură este separată în partea combinațională, CLC2, pentru calculul funcției de transfer, și semiautomat, SA. Semiautomatul este compus din circuitul combinațional CLC1, pentru calculul funcțiilor de excitație W , iar în jurul acestuia este închisă bucla printr-un registru (element de memorie). Prin asignare fiecare stare prezentă și fiecare stare următoare sunt exprimate respectiv prin cuvintele Z și W cu lungimea de k biți (din mulțimea de 2^k cuvinte).

În proiectarea automatului se pornește de la descrierea transferului intrare/ieșire, deci este fixată funcționarea prin corespondență între vectorii X și Y de la bornele automatului. Proiectantului, pentru o funcționare dată a unui automat, îi rămâne sarcina de a optimiza realizarea funcțiilor f și g , ceea ce se reduce la alegerea semiautomatului cel mai potrivit din mulțimea de semiautomate posibile. Ori, această alegere este determinată/fixată prin procesul de codificare al stărilor. Importanța alegerii semiautomatului cel mai potrivit este evidentă pentru un automat, deoarece această alegere determină direct dimensiunea și complexitatea automatului. Deoarece automatele în general nu pot fi definite recursiv, deci dimensiunea definiției poate fi ridicată, rezultă, în consecință, circuite complexe. Un automat complex având și o dimensiune ridicată va fi mai greu de realizat; este de preferat de realizat un automat de complexitate redusă chiar dacă dimensiunea (circuistica) este ridicată. Rezultă necesară cunoașterea posibilităților de alegere a cuvintelor de cod din mulțimea de 2^k cuvinte, care de fapt este spațiul stărilor exprimat prin cuvinte de cod. **Codificarea stărilor este cea mai importantă etapă în proiectarea unui automat.**

Tabelul 3.1 Posibilități de codificare pentru un automat cu patru stări

Starea	C_1	C_2	C_3	C_4	C_5	C_6	C_7	C_8	C_9	C_{10}	C_{11}	C_{12}
	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0
q_0	00	00	00	00	00	00	01	01	01	01	01	01
q_1	01	01	10	10	11	11	10	10	11	11	00	00
q_2	10	11	01	11	01	10	11	00	10	00	10	11
q_3	11	10	11	01	10	01	00	11	00	10	11	10

Starea	C_{13}	C_{14}	C_{15}	C_{16}	C_{17}	C_{18}	C_{19}	C_{20}	C_{21}	C_{22}	C_{23}	C_{24}
	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0	z_1z_0
q_0	10	10	10	10	10	10	11	11	11	11	11	11
q_1	11	11	00	00	01	01	00	00	01	01	10	10
q_2	00	01	11	01	11	00	01	10	00	10	00	01
q_3	01	00	01	11	00	11	10	01	10	00	01	00

Pentru un automat cu s stări din mulțimea de 2^k cuvinte, cu lungimea de k biți, se pot forma un număr de $2^k!/(2^k - s)!$ grupuri distincte, fiecare grup conținând s cuvinte. Apoi, prin maparea celor s stări ale automatului pe un grup cu s cuvinte rezultă un număr de $s!$ asignări (codificări) diferite. Deci numărul total de codificări, N_c , va fi:

$$N_c = \frac{2^k!}{(2^k - s)!} \quad (3.18)$$

De exemplu, pentru un automat cu patru stări q_0, q_1, q_2 și q_3 (codificabile pe un cuvânt de doi biți $k = \lceil \log_2 4 \rceil = 2$) rezultă $N_C = 2^2! / (2^2 - 4)! = 24$ posibilități de asignare, $c_1 \div c_{24}$, reprezentate în Tabelul 3.1. Dar din cele 24 de asignări posibile unele sunt echivalente. Două asignări ale stărilor sunt echivalente dacă pentru cele două implementări ale automatului funcțiile f și g au aceleași mărimi de dimensiune și complexitate. Se obțin două asignări echivalente în următoarele două cazuri:

1. când codul unei asignări se obține prin complementarea codului celeilalte. De exemplu, sunt echivalente următoarele perechi de asignări $(c_1, c_{24}), (c_2, c_{23}), (c_3, c_{22}), \dots, (c_{12}, c_{13})$;
2. când codul unei asignări se obține din codul altei asignări prin interschimbarea coloanelor z_1 și z_0 . Dacă în asignarea c_1 se schimbă valorile biților între z_1 și z_0 se obține asignarea c_3 , la fel c_2 și c_4 s.a.m.d

Numărul total de asignări neechivalente, N_{cne} , pentru un automat cu s stări și cuvânt de lungime de k biți se calculează cu următoarea relație

$$N_{cne} = \frac{(2^k - 1)!}{(2^k - s)!s!} \quad (3.19)$$

Valoarea lui N_{cne} crește dramatic în funcție de numărul de stări s ale automatului, câteva din aceste valori sunt date în Tabelul 3.2.

Tabelul 3.2 Valori pentru numărul asignărilor neechivalente, N_{cne}

Tabelul 3.2 Valori pentru numărul asignărilor neechivalente, N_{cne}

s	k	N_{cne}	s	k	N_{cne}
2	1	1	8	3	840
3	2	3	9	4	$10,81 \times 10^6$
4	2	3	10	4	$75,67 \times 10^6$
5	3	140	16	4	$56,48 \times 10^6$
6	3	420	20	5	$143,14 \times 10^6$
7	3	840			

În proiectarea unui automat efortul de alegere a celui mai bun semiautomat, care determină o dimensiune minimă pentru circuitele combinaționale, $CLC1$ și $CLC2$, precum și o minimizare a complexității, este evitat din cauza numărului mare de asignări posibile în spațiul stărilor care ar trebui analizate. Pentru $s \leq 4$ se pot elabora și analiza toate soluțiile de semiautomat și apoi se alege varianta care duce la un minim pentru dimensiune și complexitate. Pentru cazul când $n \geq 4$ se caută doar găsirea soluției care determină un semiautomat ce se apropie suficient de mult de cel mai bun, am putea spune semiautomatul cel mai potrivit. În acest sens există în literatură indicate anumite reguli care aplicate în procesul de asignare al stărilor pot duce spre o soluție aproape de cea optimă.

Variabilelor de excitație w , care determină starea următoare, se calculează în blocul combinațional $CLC1$, iar mărimile de ieșire y sunt calculate în blocul combinațional $CLC2$; în calculul acestor două marimi intervine starea prezentă. În sinteza

celor două blocuri combinaționale se obțin forme cu atât mai simple cu cât în diagramele V-K se identifică suprafețe (implicanți primi esențiali, IPE) cât mai mari. Ori, pentru a obține suprafețe cât mai extinse este indicat ca asignarea stărilor să se efectueze astfel încât codurile stărilor să aibă între ele distanța unitară și prin aceasta la maparea pe o diagrama V-K vor corespunde căsuțe adiacente. Pe această observație se bazează unele reguli care pot duce la obținerea de structuri simple pentru cele două blocuri combinaționale.

Un procedeu simplu de asignare a stărilor care are o probabilitate destul de ridicată pentru a duce la o soluție apropiată de cea optimă se bazează pe conceptul de locusul stărilor. **Locusul stărilor** este numărul de modificări ale biților din cuvântul de stare când pentru un automat se parcurg toate căile de tranziție. Se va alege acea codificare a stărilor care să realizeze o valoare cât mai mică pentru locusul stărilor. Valoarea minimă s-ar obține când codurile între două stări succesive pe oricare linie de tranziție, în afară de buclele la aceeași stare, ar diferi doar printr-un singur bit. Această modalitate de codificare, prin care codul unei stări diferă doar printr-un singur bit față de codurile stărilor următoare, înspre care există o cale de tranziție, este referită ca o **codificare cu variație minimă**. Codificarea cu variație minimă, pe lângă faptul că pot duce la suprafețe mai mari într-o diagramă V-K, prin realizarea unei singure comutații în cuvântul de stare la trecerea de la o stare la alta, mărește siguranța în funcționare a automatului, mai ales la cele asincrone.

Un segment de organigramă *ASM* având o codificare cu variație minimă este prezentat în Figura 3.26-a. La o tranziție din starea q_0 , căreia i s-a asignat codul 0000, pe oricare cale de tranziție înspre stările q_1, q_2, q_3, q_4 în cuvântul de cod se modifică doar un singur bit. Dacă se notează cu nz_3, nz_2, nz_1, nz_0 , valorile biților din cuvântul de stare următoare, acestea se pot exprima prin relația logică ce definește calea de tranziție respectivă.

$$\begin{aligned} nz_3 &= x_1 x_0 & nz_2 &= x_1 \overline{x_0} \\ nz_1 &= \overline{x_1} \overline{x_0} & nz_0 &= \overline{x_1} x_0 \end{aligned}$$

Codificarea cu diferența numai de un singur bit, între două stări succesive, nu este totdeauna posibilă. De exemplu, în organigrama *ASM* din Figura 3.26-b, care conține pe o buclă trei stări q_0, q_1 și q_2 acestea nu pot fi toate codificate cu distanțe de cod egale cu unu. Dacă q_1 diferă de q_0 cu un singur bit iar față de q_2 tot cu un singur bit, atunci q_2 diferă de q_0 prin cel puțin doi biți. Aceste relații între cuvintele de cod asignate stărilor se pot observa și modifica mult mai ușor dacă se construiește o diagramă de tip V-K în care se mapează stările. Într-o astfel de diagramă, două stări succesive care au distanța de cod egală cu unu, sunt plasate în căsuțe adiacente.

Din diagrama V-K corespunzătoare automatului din Figura 3.26-b rezultă că totdeauna, pentru oricare variantă de asignare cu 2 biți între cele trei stări q_0, q_1 și q_2 de pe buclă, există o trecere (pe diagonală) între două căsuțe neadiacente. Uneori, pentru realizarea unei codificări cu distanța de cod unu între oricare două stări succesive este necesară introducerea unei stări suplimentare, dar această suplimentare de stări pe întreaga organigramă *ASM* ar putea duce la creșterea numărului de biți în cuvântul de cod. Prin introducerea stării suplimentare q_4 , Figura 3.26-c, cuvântul de cod va fi de trei biți dar codurile succesive asignate stărilor q_0, q_1, q_2 și q_4 de pe buclă sunt la distanța unitară, ceea ce se obține din plasarea stărilor pe diagrama V-K în poziții adiacente, (această plasare nu este unică). Această rezolvare pentru codificarea cu




Figura 3.26 Codificare cu variație minimă: a) segment de organigramă ASM codificat cu variație minimă; c) codificare cu variație minimă prin introducerea unei stări suplimentare față de organigrama(b).

variație minimă implică definirea și a unei ieșiri în starea suplimentară. Ieșirea dependentă de starea suplimentară poate fi repetarea ieșirii y din starea anterioară sau nici o ieșire NO-OPERATION dacă funcționarea automatului permite. Generarea ieșirii, $y = 1$, și în starea suplimentară apare la ieșirea automatului ca o consumare de doi timpi de stare(tacte) în starea q_2 .

Pentru un automat valoarea locusului stărilor nu poate fi mai mică decât numărul s de stări. O valoare minimă egală cu s pentru locusul stărilor se poate obține doar la un automat la care există s tranziții necondiționate între stările succesive și codificarea stărilor este cu variație minimă, de exemplu un numărător în cod *Gray*, uzual valoarea minimă a locusului stărilor este mai mare decât s .

Exemplul 3.9 Pentru automatul din Figura 3.27-a să se calculeze locusul stărilor, apoi să se reasigneze stările astfel încât să se obțină valoarea minimă pentru locusul stărilor.

Soluție. Pentru codurile stărilor înscrise pe organigramă se calculează locusul stărilor, Figura 3.27-b, rezultând o valoare egală cu 10. Din plasarea stărilor pe o diagramă V-K se vede că stările nu au coduri adiacente. Replasând stările pe diagrama V-K, Figura 3.27-c, se face o codificare cu variație minimă(cuvintele binare notate în paranteze pe organigramă) pentru care locusul obține valoarea 7. În această diagramă V-K pe săgețile care reprezintă căile de tranziție dintre stări s-a indicat și distanța de cod respectivă, dacă această distanță este mai mare decât unitatea. Pe bucla formată din stările q_1, q_3, q_4 nu se poate realiza o codificare cu variație minimă. Asignarea codului 011 pentru q_4 ar duce la o distanță de cod unitară față de q_1 dar ar mări distanța de cod la doi față de q_3 , locusul stărilor ar fi tot 7. Se pot încerca și alte plasări în mapa stărilor. Soluția ar fi introducerea unei stări suplimentare




Figura 3.27 Exemplu de plasare a stărilor pe diagrama V-K(b) pentru a minimiza valoarea locusului stărilor(c) la o organigramă dată(a).

pe această buclă.

Exemplul 3.10 Pentru automatul cu tabelul de tranziție al stărilor/ieșirilor din Figura 3.28-a să se deducă expresia semnalelor de excitație.

Soluție. Deoarece se deduc doar expresiile funcțiilor de excitație se vor neglija valorile ieșirilor, deci problema exprimată pentru automat se restrânge numai la sinteza semiautomatului. Se propun două variante de semiautomat.

În Varianta I, Figura 3.28-b, cele șase stări $q_0 \div q_5$ sunt mapate pe diagrama V-K astfel încât să se realizeze într-o măsură cât mai mare variație minimă, adică plasare în căsuțe adiacente. În afară de tranzițiile q_3 la q_5 și q_5 la q_1 , care au distanța de cod egală cu 2, toate celelalte tranziții au distanța de cod unitară, rezultă o valoare egală cu 12 pentru locusul stărilor. (Încercați o altă plasare care ar duce la o valoare mai mică). Utilizând această asignare rezultă tabelul de tranziție al stărilor din Figura 3.28-c, în care s-au înscris valorile obținute pentru biții stării prezente z_2, z_1, z_0 și biții semnalelor de excitație w_2, w_1, w_0 . Acest




Figura 3.28 Exempficarea etapelor pentru sinteza expresiilor semnalelor de excitație: a) tabelul de tranziție al stărilor/ieșirilor; b) variante de mapare a stărilor pe diagrama V-K; c,d) explicitarea tabelului de tranziție prin introducerea codurilor asigurate; e)diagramele V-k pentru determinarea expresiilor funcțiilor de excitație w_2, w_1 și w_0 .

tabel poate fi transformat în tabelul din Figura 3.28-d în care valorile biților de excitație au fost explicitate în funcție de biții stării prezente și de valorile variabilei de intrare testată. Prin această explicitare, din acest tabel, se poate realiza sinteza expresiilor pentru w_2, w_1, w_0 ca funcții de patru variabile: z_2, z_1, z_0 și x . Sinteza se poate simplifica prin introducerea lui x ca variabilă reziduu în valorile pentru w_2, w_1, w_0 (notațiile după acolade), rezultând diagramele de trei variabile z_2, z_1, z_0 reprezentate în Figura 3.28-e. Expresiile pentru semnalele de excitație sunt:

$$\begin{aligned}
 w_2 &= \overline{z_2}z_0 + z_1\overline{z_0} + \overline{z_0}x + z_0\overline{x} \\
 w_1 &= z_2z_0\overline{x} + z_1\overline{z_0}x \\
 w_0 &= z_2\overline{z_1}z_0 + z_2x
 \end{aligned}$$

Pentru o implementare cu porți discrete, introducând ca măsură a dimensiunii numărul S de intrări utilizate, rezultă respectiv valorile 11, 7 și 6, deci dimensiunea implementării Variantei I este $S_{var I} = 24$

În Varianta II plasarea stărilor pe diagrama V-K s-a făcut fără a căuta obținerea unei variații minime. S-au obținut următoarele expresii pentru semnalele de excitație.

$$\begin{aligned}w_2 &= z_1x + z_2z_0x \\w_1 &= \overline{z_2} \overline{z_1}z_0 + z_2\overline{z_0} + z_2\overline{x} \\w_0 &= \overline{z_2} \overline{z_1}z_0x + z_1\overline{z_0}x + z_2z_1\overline{x} + z_2z_0\overline{x}\end{aligned}$$

care realizează respectiv dimensiunile 6, 9 și 16, iar pe întregul semiautomat $S_{VarII} = 31$.

Codificarea cu dependență redusă. Selectarea codurilor, luând criteriu locusul stărilor, are în vedere doar modificarea valorilor variabilelor de stare și efectul lor asupra funcțiilor de excitație (valorile variabilelor stării următoare). Dar, valorile variabilelor stării următoare sunt dependente și de valorile variabilelor de intrare testate în simbolurile de decizie dintr-o organigramă ASM. Modalitatea de asignare a stărilor prin care să se ia în considerare și contribuția intrărilor în funcțiile de excitație este referită prin codificare cu dependență redusă (de variabilele de intrare). Codificarea cu dependență redusă presupune ca stările următoare ce se obțin prin tranziția din aceeași stare, în urma testării unor variabile de intrare, să difere între ele printr-un singur bit. Aceasta înseamnă ca expresia celor două stări, care se obțin în urma testării unei singure variabile x_0 , să se exprime cât mai simplu în funcție de aceasta variabilă adică, să fie de forma, de exemplu, $z_4z_3x_0z_1z_0$. Cele două stări următoare sunt $z_4z_30z_1z_0$ și $z_4z_31z_1z_0$. Dar dacă în același bloc de stare se testează și a doua variabilă de intrare x_1 și cuvintele care se obțin în urma acestei testări trebuie să fie diferite tot printr-un singur bit, de exemplu $z_4x_1z_2z_1z_0$, adică $z_40z_2z_1z_0$ și $z_41z_2z_1z_0$. Încercarea de a codifica cu dependență redusă simultan după două variabile testate x_1, x_0 nu este posibilă. De exemplu, expresia $z_4x_1x_0z_1z_0$ pentru stările următoare poate genera următoarele patru cuvinte $z_400z_1z_0, z_401z_1z_0, z_410z_1z_0$ și $z_411z_1z_0$ care nu diferă între ele numai printr-un singur bit. Deci codificarea cu dependență redusă poate fi realizată doar în funcție numai de o variabilă testată.

Exemplul 3.11 Pentru automatul cu tabelul de tranziție al stărilor/ieșirilor din Figura 3.28-a să se realizeze o codificare cu dependență redusă.

Soluție. Pentru a fi mai explicită această codificare din tabelul de tranziție al stărilor s-a desenat organigrama ASM, Figura 3.29-a. În această organigramă după fiecare element de decizie s-a notat expresia codului pentru următoarele două stări în funcție de valoarea variabilei testate x . De exemplu, în blocul de stare q_1 expresia codurilor stărilor următoare este $00x$ ceea ce impune pentru valoarea lui $x = 0$ codul următor să fie $000(q_0)$, iar pentru $x = 1$ codul următor să fie $001(q_2)$, între aceste două coduri distanța de cod este unitară. Pentru această codificare cu dependență redusă se obține tabelul de tranziție al stărilor din Figura 3.29-b. Urmând aceeași succesiune în sinteză ca la Exemplul 3.10 rezultă expresiile pentru semnalele de excitație

$$\begin{aligned}w_2 &= z_0 + z_1 + \overline{z_2}x \\w_1 &= z_2z_0 + \overline{z_1}z_0x \\w_0 &= z_2\overline{z_1}z_0 + z_2x\end{aligned}$$

pentru care dimensiunea implementării cu porți discrete, considerând criteriu numărul de intrări, este $S = 18$. Se observă că în expresiile semnalelor de excitație w_2, w_1 și w_0 , variabila de intrare x intervine doar o singură dată (dependență redusă).




Figura 3.29 Codificare cu dependența redusă: a) organigrama ASM cu indicarea codurilor stărilor în funcție de variabila de intrare testată, x ; b) tabelul de tranziție al stărilor.

Codificarea de tip unic-activ (“one-hot”). La codificarea de tip unic-activ cuvântul de cod nu mai are lungimea de $\lceil \log_2 s \rceil$ ci are lungimea de s biți, adică atâția biți în cuvântul de cod câte stări are automatul. O astfel de codificare pentru automatul cu șase stări, din Exemplele 3.10 și 3.11, este cea prezentată în coloana a doua a Tabelului 3.3 și care folosește doar șase cuvinte de cod din cele 2^6 cuvinte de cod posibile, fiecare cuvânt de cod având un singur bit egal cu unu (“unu-activ”). La prima vedere am fi tentați să rejectăm acest tip de asignare din cauza creșterii dimensiunii registrului din calea de reacție. Acest registru, pentru un automat cu s stări, va avea s celule de memorare (bistabile) și nu $\lceil \log_2 s \rceil$ celule ca la asignările prezentate până acum. Dar, la o analiză mai atentă, văzând avantajele asignarea de tip unic-activ este preferată în raport cu alte asignări mai ales la implementările integrate.

Avantajul principal pentru asignarea one-hot constă în simplitatea expresiilor celor s funcții de excitație. Această simplitate duce în general la o reducere a dimensiunii circuitului combinațional $CLC1$, Figura 3.25, care poate compensa într-o

Tabelul 3.3 Modalități de asignare a stărilor

Numele starii	Asignare prin :															
	Codul unic activ						Codul unic activ						Codul cu initializare			
	z_5	z_4	z_3	z_2	z_1	z_0	z_4	z_3	z_2	z_1	z_0	z_3	z_2	z_1	z_0	
q_0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	
q_1	0	0	0	0	1	0	0	0	0	0	1	1	0	0	1	
q_2	0	0	0	1	0	0	0	0	0	1	0	1	0	1	0	
q_3	0	0	1	0	0	0	0	0	1	0	0	1	0	1	1	
q_4	0	1	0	0	0	0	0	1	0	0	0	1	1	0	0	
q_5	1	0	0	0	0	0	1	0	0	0	0	1	1	0	1	

oarecare măsură creșterea dimensiunii părții ordonate corespunzătoare registrului. Pe un circuit integrat este de preferat creșterea, într-o oarecare măsură, a dimensiunii părții ordonate (registru) în schimbul scăderii dimensiunii părții neordonate (CLC). În plus, prin scăderea dimensiunii părții combinatoriale, viteza de răspuns a automatului crește. De asemenea, această simplitate duce la o sinteză mult mai ușoară și, în depanarea circuitului, necesită un timp mult mai redus. Pentru asignarea one-hot, din Tabelul 3.3, aplicată automatului cu tabelul de tranziție al stărilor din Figura 3.28-a se obțin următoarele expresii pentru semnalele de excitație.

$$\begin{aligned}
 w_5 &= \overline{z_2} \overline{z_3} x & w_2 &= z_1 x \\
 w_4 &= z_3 \overline{x} & w_1 &= z_5 + z_4 \overline{x} + \overline{z_2} z_0 x \\
 w_3 &= z_2 \overline{x} + z_4 x & w_0 &= \overline{z_1} z_2 \overline{z_0} x
 \end{aligned}$$

Există o practică, destul de frecventă, în proiectarea automatelor ca să se introducă și o stare de așteptare "idle" care se codifică printr-un cuvânt numai de zero-uri sau mai rar numai din unu-uri. Codificarea numai prin zero-uri este practică deoarece printr-un semnal de RESET-are se poate înscrie acest cuvânt în registrul de stare și automatul este adus în starea de așteptare. În această stare de inițializare/"idle", q_0 din organigrama din Figura 3.29, se ajunge fie prin inițializare, la punerea sub tensiune, sau fie prin resetare când automatul nu mai are nimic de efectuat. Introducând această stare de inițializare pentru asignarea de tip one-hot se obține asignarea de tip one-hot modificat cu o reprezentare ca cea din coloana a treia a Tabelului 3.3. Funcțiile de excitație, în număr de $(s - 1)$, ale automatului descris în Figura 3.29-a, prin aplicarea asigurării one-hot modificat au următoarele expresii

$$\begin{aligned}
 w_4 &= (\overline{z_1} \overline{z_2} x) & w_1 &= z_0 x \\
 w_3 &= z_2 \overline{x} & w_0 &= z_4 + z_3 \overline{x} + \overline{z_4} \overline{z_3} \overline{z_2} \overline{z_1} \overline{z_0} x \\
 w_2 &= z_1 \overline{x} + z_3 x
 \end{aligned}$$

Al treilea termen din expresia lui w_0 indică faptul că automatul este adus în starea q_0 (= 00 000) când nici una din celelalte stări nu este activă.

Un exemplu de inițializare $q_0 (= 0\ 000)$ pentru o codificare obișnuită este prezentat în coloana a patra din Tabelul 3.3. Toate stările, în afară de cea de inițializare, au în codul lor bitul cel mai semnificativ z_3 egal cu 1, deci acest bit prin valoarea 1 indică faptul că automatul nu este în starea de inițializare. În acest exemplu pentru ceilalți trei biți de stare $z_2 z_1 z_0$ se folosește în codificarea stărilor o numărare în binar natural 000, 001, 010 etc.

Pentru toate modalitățile de asignare a stărilor prezente, în general, numărul de coduri utilizate (valide) s este mai mic decât numărul total de cuvinte de cod posibile. Diferența între aceste două numere este numărul de coduri neutilizate (ilegale). Dar ce influență negativă pot avea codurile neutilizate? Datorită unor funcționări defectuoase ale circuitului, unor greșeli de proiectare, modificarea neașteptată a unei intrări (asincrone) sau la punerea sub tensiune, automatul poate intra într-o stare ilegală. Odata intrat într-o stare ilegală pot exista două scenarii. Primul, funcție dacă starea ilegală a fost sau nu cuprinsă în procesul de minimizare și dacă a fost ce valoare a primit în diagrama V-K, după câteva tacturi de clock se poate ajunge într-o stare legală și mai departe o funcționare corectă a automatului. Al doilea, și cel mai dezastruos, dintr-o stare ilegală se poate trece în alte stări ilegale, închizându-se un ciclu între acestea iar din această funcționare “ilegală” se poate ieși numai printr-o oprire și o repornire, dacă nu se ajunge din nou tot în funcționare ilegală. În tratarea stărilor ilegale, notate prin simbolul indiferent (don't care) în diagramele V-K din Figura 3.28-b și c, pot exista două abordări.




Figura 3.30 Variante de abordare a proiectării automatului în raport cu considerarea stărilor ilegale a) proiectare pentru cost minim; b) proiectare cu risc minim.

Prima abordare a - **costului minim** - consideră că automatul nu va intra niciodată într-o stare ilegală. Prin urmare, în procesul de sinteză pe diagramele V-K termenii canonici indiferenți sunt incluși cu valoarea potrivită împreună cu alți termeni canonici adiacenți astfel încât să rezulte implicații primi esențiali de suprafață cât mai mare, în consecință cost minim de implementare.

A doua abordare - **riscul minim** - evită cantonarea automatului într-o stare

ilegală. Această funcționare se poate realiza prin proiectarea automatului astfel încât din fiecare stare ilegală să existe o tranziție într-o stare legală, în general spre starea de inițializare (de cod 00...00). De exemplu, automatul din Figura 3.30-a utilizează numai patru din cele opt cuvinte de cod, celelalte patru cuvinte de cod constituie stări ilegale ale automatului. O proiectare cu risc minim va considera graful de tranziție al stărilor din Figura 3.30-b în care din stările ilegale 001, 011, 100 și 111 există tranziții spre starea de inițializare 000.

3.2.5.1 Intrări și ieșiri asincrone

La un automat sincron variațiile variabilelor de intrare au loc doar în momentul aplicării impulsului de ceas, sunt sincrone (sunt eșantionate/testate) cu semnalul de ceas. Aceste variații împreună cu cele ale stării prezente produc starea următoare și ieșirile. Atât ieșirile cât și starea următoare vor fi corecte dacă se citesc, respectiv se înscriu în registrul de stare și de ieșire, numai în perioada regimului stabilizat, adică după consumarea regimului tranzitoriu, vezi Figura 3.7-b. Chiar și la un automat Mealy imediat se obțin ieșiri corecte dacă sunt citite (utilizate) după consumarea regimului tranzitoriu. Nu la fel se întâmplă când intrările sunt asincrone.

Semnalele asincrone de intrare nu mai au variații sincrone cu ceasul automatului, aceste semnale se pot modifica oricând în raport cu frontul activ de sincronizare al ceasului. Semnalele asincrone pe intrare pot proveni de la un alt sistem digital care este comandat cu un ceas diferit sau sunt culese din exterior de la traductori ai unor sisteme mecanice, termice, biologice etc. Variația semnalelor asincrone va produce modificări în ieșirile de tip imediat (Mealy) care pot fi încărcate de hazard dacă sunt citite înainte de consumarea regimului tranzitoriu. În schimb, variația semnalelor asincrone de intrare nu va produce o funcționare incorectă a automatului, prin ieșiri încărcate de hazard și cuvinte de stare următoare eronate, dacă înscrierea (memorarea) în registrul de ieșire și în registrul de stare se face numai după consumarea regimului tranzitoriu. S-a arătat în secțiunea 3.2.1, Figura 3.6, că înscrierea într-un registru, la momentul iT al aplicării impulsului de ceas, al unui semnal care variază în intervalul interzis Δ ($iT - \tau_{su}, iT + \tau_H$), nu poate fi o operație deterministă. Dacă în acest interval semnalul are o variație de la 0 la 1 sau de la 1 la 0 în registru nu se poate ști exact dacă valoarea înscrisă este 0 sau 1. Această comportare nedeterministă se datorează funcționării celulelor (bistabile) din care este construit registrul, explicațiile vor fi date în secțiunea 3.3.1.

În consecință, dacă variația semnalului asincron de intrare produce modificări ale ieșirii și ale cuvântului de stare următoare chiar în intervalul Δ atunci ieșirea înscrisă în registrul de ieșire poate fi eronată iar codul înscris în registrul de stare poate fi unul ilegal sau poate fi unul care nu mai corespunde unei tranziții normale. Deci, iată cum o intrare asincronă, prin efectele sale, poate produce o funcționare incorectă a unui automat. Efectele variației variabilei asincrone în intervalul interzis Δ nu pot fi eliminate dar pot fi atenuate printr-o asignare corespunzătoare a stărilor.

Pentru segmentul de organigramă din Figura 3.31-a, în care se testează și variabila asincronă x_0^* (asincronismul unei intrări se notează, în general, cu un asterisc), asignarea s-a realizat cu variație minimă astfel încât locusul stărilor pentru acest segment are valoarea 3. Expresia cuvântului de cod pentru stările q_2 , q_3 și q_4 , în funcție de variabilele testate, x_1 sincronă și x_0^* asincronă, este $((\overline{x_1}x_0^*) (\overline{x_1} \overline{x_0^*})x_1)$




Figura 3.31 Analiza ambiguității asupra înscrierii cuvântului de stare următor generată de testarea unei variabile de intrare asincrona: a) printr-o codificare cu variație minimă; b) printr-o codificare cu dependența redusă; c) introducerea unui bloc de stare suplimentar pentru eliminarea testării simultane a două variabile asincrone.

adică: $nz_2 = \bar{x}_1 x_0^*$, $nz_1 = \bar{x}_1 \bar{x}_0^*$, $nz_0 = x_1$. Considerăm cazul când $x_1 = 0$, adică o tranziție din q_0 în q_3 sau q_4 , iar cuvântul de cod al acestor două stări se reduce la $x^* \bar{x}_0^* 1$, deci $nz_2 = x_0^*$, $nz_1 = \bar{x}_0^*$ și $nz_3 = 1$. Să presupunem că în intervalul Δ centrat pe frontul impulsului de ceas din momentul $(i+1)T$, care marchează trecerea din blocul de stare q_0 în unul din blocurile de stare q_3 sau q_4 , variabila asincronă x_0^* variază de la valoarea 0 la valoarea 1. Conform celor prezentate anterior, în fiecare din cele două celule (z_2, z_1) ale registrului de stare, pentru biții cuvântului de stare nz_2 și nz_1 , se poate înscrie fie 0, fie 1 neavând un control determinist asupra acestui proces, în consecință pot fi următoarele patru cuvinte înscrie pentru starea următoare: 000, 010, 100 și 110.

1. Pentru cuvântul 100 înscris în registrul de stare: s-a realizat o comutație corectă atât în celula $z_2 = 1$ ($nz_2 = x_0^* = 1$) cât și în celula $z_1 = 0$ ($nz_1 = \bar{x}_0^*$), deci o tranziție corectă ($L_3 = \bar{x}_1 x_0^* = \bar{0} \cdot 1 = 1$) într-o stare legală q_3 .

2. Pentru cuvântul 010 înscris în registrul de stare: s-a realizat o comutație incorectă atât în celula $z_2 = 0$ ($nz_2 = x_0^* = 1$) cât și în celula $z_1 = 1$ ($nz_1 = \bar{x}_0^* = 0$), deci o tranziție incorectă în starea q_4 (legală), pe o linie de tranziție dar care nu a fost activată ($L_4 = \bar{x}_1 \cdot \bar{x}_0^* = \bar{0} \cdot \bar{1} = 0$).
3. Pentru cuvântul 000 înscris în registrul de stare: s-a realizat o comutație incorectă în celula $z_2 = 0$ dar o comutație corectă în celula z_1 ($nz_1 = \bar{x}_0^* = 0$), deci o tranziție incorectă în starea q_0 , care este o stare legală a automatului dar pentru care nu există nici o linie de tranziție, din L_0 în L_0 .
4. Pentru cuvântul 110 înscris în registrul de stare: s-a realizat o comutație corectă în celula $z_2 = 1$ dar o comutație incorectă în celula $z_1 = 1$ ($nz_1 = \bar{x}_0^* = 0$), deci o tranziție incorectă într-o stare care nici nu este legală pentru automat.

În concluzie, o codificare cu variație minimă nu poate atenua efectele produse de modificarea unei variabile asincrone în intervalul Δ centrat pe un front al semnalului de ceas.

Codificarea stărilor cu dependență redusă față de o intrare asincronă poate atenua influența pe care o are aceasta asupra comutației stării automatului. În Figura 3.31-b s-a realizat segmentul de organigramă *ASM*, analizat anterior, dar de data aceasta printr-o codificare cu dependența redusă față de variabila asincronă x_0^* . Evident, nu se poate realiza simultan o codificare cu dependență redusă după două variabile testate, adică atât după x_1 cât și după x_0^* (vezi secțiunea 3.25). Pentru $x_1 = 0$ rezultă tranzițiile la stările q_3 și q_4 ale căror cuvinte de cod se pot exprima prin expresia $(\bar{x}_1 x_0^*)(\bar{x}_1)(1) = x_0^* 11$, deci numai un singur bit $nz_2 = x_0^*$ este dependent de valoarea variabilei asincrone testate. Considerând ca anterior, variația variabilei x_0^* de la 0 la 1, rezultă că pot fi înscrise în registrul de stare următoarele două cuvinte de cod 011 și 111. Când se înscrie 111 este o tranziție la starea q_3 pe o cale de tranziție corectă (L_3), iar când se înscrie 011 este o tranziție la q_4 pe o cale de tranziție incorectă, L_4 (dar nu ca în cazul codificării cu variație minimă când apăreau căi de tranziție inexistente sau chiar stări ilegale). Evident, tranziția la q_4 este incorectă dar care are consecințe atenuante. Dacă tranziția a fost greșită la q_4 și dacă până la următorul impuls de clock $(i+2)T$ intrarea x_0^* revine la valoarea 0, se consideră că a fost un spike în această intrare, tranziția a fost corectă (neglijând spike-ul). Dar dacă variabila x_0^* se menține la valoarea 1 acum se testează această valoare în blocul de stare al lui q_4 deci evenimentul pe intrare a fost sesizat cu o întârziere de un tact. Uneori, se poate realiza achiziția semnalelor de intrare încât acestea să nu se modifice la intervale de timp mai scurte decât două perioade ale impulsului de ceas.

Dar dacă într-un bloc de stare se testează două sau mai multe variabile asincrone cum se pot atenua efectele modificării simultane a acestor variabile asupra ambiguității care poate apărea la înscrierea cuvântului de stare următoare? Pentru aceste cazuri, deoarece nu se poate realiza o codificare cu dependență redusă simultan după două sau mai multe variabile de intrare testate în același bloc de stare, soluția este introducerea de stări suplimentare și testarea într-un bloc de stare doar a unei singure variabile asincrone. În Figura 3.31-c se testează în blocul de stare q_0 două variabile de intrare asincrone x_2^* și x_0^* . Prin introducerea stării suplimentare q_5 se transferă testarea variabilei asincrone x_0^* în blocul de stare corespunzător lui q_5 . Trebuie analizat ce ieșire se va genera în blocul de stare q_5 pentru ca să nu se modifice funcționarea

automatului (de dorit să se genereze aceeași ieșire ca și în blocul de stare q_0). Apare a doua întrebare referitoare la existența mai multor variabile asincrone testate, prin secvențializarea lor în blocuri de stare succesive nu este pierdută semnificația lor? Răspunsul este negativ deoarece variabilele asincrone nu sunt percepute în automat, prin testare, ca formând un cuvânt de cod ci numai ca semnale cu interpretare independentă (fără o corelare între ele).

Codificarea cu dependență redusă, pentru evitarea ambiguității tranziției stărilor, în procesul de sinteză a automatului se va reflecta într-o anumită structură obținută pentru circuitul combinațional CLC1, Figura 3.25, care calculează funcțiile de excitație. Dar aspecte de funcționare incorectă pot apare nu numai pentru calculul stării următoare ci și pentru calculul ieșirilor care se realizează cu partea combinațională notată prin CLC2 pe Figura 3.25.

Pentru un automat Mealy imediat, Figura 3.25, 3.8-a, chiar și când intrările sunt sincrone, se obțin aproape totdeauna ieșiri care sunt încărcate cu hazard. La ieșirea circuitului CLC2, realizat pe două niveluri logice, nu se produc semnale încărcate cu hazard numai dacă în configurația de intrare se modifică cel mult un bit. Dar configurația de intrare este definită pe produsul cartezian $X \times Q$ ceea ce înseamnă că, uzual, se modifică doi biți unul pe intrare și unul în cuvântul de stare. Dacă există și intrare de tip asincron variațiile acesteia se transmit direct în ieșiri ce pot fi încărcate cu hazard pe durata tranzitorie. Funcționarea incorectă a automatului Mealy imediat poate fi evitată dacă acesta este transformat într-un automat Mealy cu întârziere, Figura 3.8-b. Deoarece la automatul Mealy cu întârziere ieșirile sunt disponibile (după înscrierea în registrul de ieșire R_2 când s-a consumat regimul tranzitoriu) numai la următorul impuls de clock; trebuie ținut cont că efectul unei intrări se manifestă la ieșire cu o întârziere de un tact. Dar dacă există o intrare asincronă aspectul de ambiguitate discutat anterior, la înscrierea biților în registrul de stare, apare și aici la înscrierea (memorarea) ieșirilor în registrul de ieșire R_2 . Această ambiguitate apare atunci când intrarea asincronă are o modificare în intervalul interzis al impulsului de ceas aplicat registrului de ieșire R_2 . În concluzie pentru un automat Mealy cu întârziere și cu cel puțin o intrare asincronă nu sunt garantate semnale de ieșire corecte. Ambiguitatea pe ieșire la un Mealy cu întârziere, determinată de intrări asincrone, poate fi eliminată dacă automatul este transformat într-un automat Moore imediat echivalent.

Automatul Moore imediat, Figura 3.8-c, generează, la fel ca și Mealy cu întârziere, ieșiri care sunt dependente de intrarea aplicată în tactul anterior. Intrările asincrone la automatul Mealy imediat nu generează ambiguitate pe ieșiri deoarece acestea nu sunt cuplate direct cu intrările, modificarea intrărilor se transmite la ieșire prin intermediul stării automatului. Dar automatul Moore imediat poate genera ieșiri încărcate cu hazard. Hazardul se datorează circuitului combinațional CLC2 de pe ieșire, ce produce hazard atunci când în configurația sa de intrare, care este cuvântul de stare prezenta, se modifică mai mult de un bit. Se poate elimina hazardul din ieșire prin două modalități de implementare. Prima, se elimină circuitul CLC2, adică ieșirile sunt identice cu starea $Y \equiv Q$ (caz uzual la circuitele numărător). A doua modalitate constă în transformarea automatului Moore imediat într-un automat Moore cu întârziere, Figura 3.8-d. Dar la automatul Moore cu întârziere efectul modificării intrării se manifestă la ieșire cu o întârziere de două tacturi.

3.2.6 Proiectarea automatelor sincrone

Definirea unui automat cu s stări necesită descrierea funcționării automatului în raport cu fiecare din aceste stări, deci, evident, complexitatea automatului C_{automat} - dimensiunea definiției - are ordinul de mărime $C_{\text{automat}} \in O(s)$. Pentru un automat cu s stări cea mai mică valoare a numărului de intrări secundare este egală $k = \lceil \log_2 s \rceil$. Pentru n intrări principale dimensiunea circuitelor CLC1 și CLC2, din Figura 3.25, depinde de numărul total de intrări $n + k$. Neglijând numărul de intrări principale, ($n = 0$), în cazul general dimensiunea circuitelor combinaționale ale automatului sunt proporționale cu 2^k (dar $s = 2^k$) deci $C_{\text{automat}} \in (2^k)$. În concluzie, rezultă că pentru un automat complexitatea sa este în același ordin de mărime cu dimensiunea circuitului combinațional asociat. Această concluzie sugerează faptul că proiectarea unui automat de complexitate redusă implică realizarea unei structuri reduse de circuit combinațional.

Reducerea dimensiunii părții combinaționale a unui automat, ce face parte dintr-un sistem digital, direcționează proiectarea spre divizarea într-o cale de date și o cale de control (automat de control). Dar chiar și prin această reducere poate rezulta pentru un automat de control, sau pentru automatele funcționale - care implementează diferite funcții, de o complexitate destul de ridicată. Soluția pentru reducerea acestei complexități este partajarea în mai multe automate de complexitate mai redusă și apoi interconectarea acestora, Figura 3.20 și 3.21

În proiectarea unui automat sincron se parcurg următoarele etape:

1. Descrierea funcționării automatului. Această descriere poate fi a unui automat complex dar care prin partajare duce la mai multe automate fiecare definit apoi separat sau poate fi descrierea unui automat autonom. Descrierea poate fi direct sub forma unei organigrame *ASM*, a unui graf de tranziție al stărilor/ieșirilor sau se transpune sub una din aceste forme dintr-o descriere verbală.
2. Construirea tabelului de tranziție al stărilor/ieșirilor și reducerea stărilor redundante.
3. Codificarea stărilor și construirea tabelului de tranziție asignat pentru stări și ieșiri.
4. Sinteza funcțiilor de excitație (starea următoare) și a ieșirilor.
5. Implementarea, într-o anumită tehnologie, și apoi testarea.
6. Elaborarea documentației.

Operațiile cuprinse în aceste etape au fost prezentate în secțiunile anterioare acum vor fi reluate în cadrul unui exemplu:

Exemplul 3.12 Să se realizeze sinteza automatului sincron descris prin organigrama *ASM* din Figura 3.32-a.

Soluție. Automatul prezintă trei intrări x_2, x_1, x_0 și cinci ieșiri y_1, y_{2-L}, y_4 ieșiri imediate condiționate (de tip Mealy) și y_3, y_5 ieșiri imediate dependente de stare (de tip Moore). Codul celor cinci stări $q_0 \div q_5$ rezultă prin plasarea acestora pe o diagrama V-K, Figura 3.32-b. Se descompune diagrama *ASM* în 6 blocuri de stare $B_0 \div B_5$ în care se identifică 11 căi de tranziție $L_1 \div L_{11}$. În Figura 3.32-c se calculează valoarea locusului stărilor, care este




Figura 3.32 Exemplu de extragere dintr-o organigrama ASM (a) a blocurilor de stare, a căilor de tranziție cu expresiile logice corespunzătoare (c) și plasarea stărilor pe o diagramă V-K (b) pentru obținerea unui minim pentru locusul stărilor. Contribuția blocurilor de stare (d) și a căilor de tranziție (e) la descrierea automatului.

egală cu 12, și pentru fiecare cale de tranziție și pentru fiecare stare este prezentată expresia logică. Apoi, pentru o sistematizare și explicitare a procesului de sinteză în Figura 3.32-d și Figura 3.32-c sunt prezentate respectiv contribuțiile blocurilor și căilor de tranziție la descrierea automatului. Tabelul de tranziție al stărilor/ieșirilor (de tip Mealy) cu 6 stări și 3 intrări ar cuprinde $6 \cdot 2^3 = 48$ de elemente. Dar pentru că nu există tranziții între stări pentru toate configurațiile de intrare posibile, tabelul de tranziție (complet) se va substitui cu o forma simplificată de tabel care cuprinde 11 linii, câte una pentru fiecare cale de tranziție, și două coloane (una pentru starea prezentă și alta pentru starea următoare, similar se va realiza un tabel și pentru ieșiri). Tabelele se vor construi sub formă simbolică și apoi sub formă asigantă.

Tabelul de tranziție al stărilor sub formă simbolică și asigantă este prezentat în Figura 3.33-a. Pentru ieșiri se disting două tabele unul pentru ieșiri dependente numai de stare (de tip Moore) și unul pentru ieșiri condiționate (de tip Mealy). Tabelul pentru ieșirile de tip Moore y_3, y_5 , Figura 3.33-b, cuprinde doar stările și valorile corespunzătoare ale ieșirilor. În schimb, tabelul pentru ieșirile de tip Mealy, Figura 3.33-c, este construit, ca și cel al stărilor, pentru toate căile de tranziție și stările respective. Dar ieșirile condiționate $y_1, y_{2,L}, y_1$, figurate în simbolurile de ieșiri condiționate, sunt prezente și în simbolurile de stare: y_1 în q_0 și q_2 , $y_{2,L}$ în q_5 și y_4 în q_4 . O ieșire de tip Moore, figurată într-o stare, poate fi convertită formal într-o ieșire condiționată dacă acea ieșire este introdusă pe fiecare cale de tranziție care pornește din acea stare. Procedând în acest fel ieșirile $y_1, y_{2,L}$ și y_4 vor fi tratate ca fiind active pe toate căile de tranziție care pornesc respectiv din blocurile de stare B_0, B_2, B_5 și B_4 , în consecință se introduc în tabel pe toate aceste căi. Deci, pentru sinteză, aceste ieșiri nu mai sunt reprezentate și de tip Mealy și de tip Moore, ci numai de tip Mealy. Concentrând în același tabel atât tranziția stărilor cât și ieșirile condiționate și de stare se obține forma reprezentată în Figura 3.34. Utilizând valorile din acest tabel, transcrise pe diagrama V-K, se pot deduce expresiile pentru ieșiri și pentru funcțiile de excitație (biți stării următoare).

Pentru ieșirile dependente de stare y_3 și y_5 expresiile logice se obțin dintr-un tabel V-K, cu opt căsuțe, de variabile z_2, z_1 și z_0 .

$$y_3 = \overline{z_1}(z_2 + z_0)$$

$$y_5 = z_1(z_2 + z_0)$$

Funcțiile de excitație w_2, w_1, w_0 și ieșirile condiționate $y_4, y_{2,L}, y_1$ sunt dependente de șase variabile, $x_2, x_1, x_0, z_2, z_1, z_0$ deci se obțin din tabele V-K cu 64 căsuțe. Deoarece acestea au fost explicitate doar în funcție de 11 căi de tranziție expresiile lor se pot deduce mai ușor ca sumă logică numai de acele căi pentru care au valoarea 1, iar pentru minimizare se utilizează diagrama V-K din Figura 3.32-e unde s-au mapat deja contribuțiile fiecărei căi de tranziție. Se obțin următoarele expresii:

$$w_2 = L_4 + L_9 = \overline{z_2}z_1\overline{z_0}x_0 + z_2z_1x_1$$

$$w_1 = L_2 + L_4 + L_5 + L_7 + L_8 = \overline{z_2}\overline{z_1}x_2 + \overline{z_2}z_1\overline{z_0} + z_2z_1\overline{x_1}$$

$$w_0 = L_3 + L_6 + L_7 + L_8 = \overline{z_2}\overline{z_1}\overline{z_0}\overline{x_2}x_1 + \overline{z_2}\overline{z_1}z_0 + z_2z_1\overline{x_1}$$

$$y_4 = L_5 + L_7 + L_{10} = \overline{z_2}z_1x_0 + \overline{z_1}z_0x_2 + z_1z_0$$

$$y_{2,L} = L_1 + L_3 + L_4 + L_5 + L_6 + L_7 + L_8 + L_9 + L_{11} = \overline{L_2 + L_{10}} = \overline{\overline{z_2}\overline{z_1}\overline{z_0}x_2 + z_1z_0}$$

$$y_1 = L_1 + L_2 + L_3 + L_6 + L_7 + L_9 = \overline{z_2}\overline{z_1} + z_2z_1x_1$$

În același mod se pot deduce și expresiile pentru y_3 și y_5

$$y_3 = L_6 + L_7 + L_{11} = \overline{z_1}z_0 + z_2\overline{z_1} = \overline{z_1}(z_2 + z_0)$$

$$y_5 = L_8 + L_9 + L_{10} = z_2z_1 + z_1z_0 = z_1(z_2 + z_0)$$

Reprezentare simbolică						Reprezentare asignată								
Intrari			Starea		Bloc cale de tranziție	Intrari			Starea prezenta			Starea următoare		
x_2	x_1	x_0	Prezenta	Urmat.		x_2	x_1	x_0	z_2	z_1	z_0	w_2	w_1	w_0
F	F	—	q_0	q_0	B_0, L_1	0	0	—	0	0	0	0	0	0
A	—	—	q_0	q_1	B_0, L_2	1	—	—	0	0	0	0	1	0
F	A	—	q_0	q_2	B_0, L_3	0	1	—	0	0	0	0	0	1
—	—	F	q_1	q_3	B_1, L_4	—	—	0	0	1	0	1	1	0
—	—	A	q_1	q_3	B_1, L_5	—	—	1	0	1	0	0	1	1
F	—	—	q_2	q_0	B_2, L_6	0	—	—	0	0	1	0	0	0
A	—	—	q_2	q_4	B_2, L_7	1	—	—	0	0	1	0	1	1
—	F	—	q_3	q_4	B_3, L_8	—	0	—	1	1	0	0	1	1
—	A	—	q_3	q_5	B_3, L_9	—	1	—	1	1	0	1	0	0
—	—	—	q_4	q_0	B_4, L_{10}	—	—	—	0	1	1	0	0	0
—	—	—	q_5	q_0	B_5, L_{11}	—	—	—	1	0	0	0	0	0

a)

Ieșiri de stare (Moore)

Reprezentare simbolică				Reprezentare asignată				
Stare prezenta			Bloc	Starea prezenta			Ieșiri	
	y_3	y_5		z_2	z_1	z_0	y_3	y_5
q_0			B_0	0	0	0	0	0
q_1			B_1	0	1	0	0	0
q_2	A	A	B_2	0	0	1	1	0
q_3		A	B_3	1	1	0	0	1
q_4			B_4	0	1	1	0	1
q_5	A		B_5	1	0	0	1	0

b)

Ieșiri condiționate (Mealy)

Reprezentare simbolică						Reprezentare asignată										
Intrari			Starea prezenta	Ieșiri			Bloc de stare tranz.	Intrari			Starea prezenta			Ieșiri		
x_2	x_1	x_0		y_4	$y_{2,1}$	y_1		x_2	x_1	x_0	z_2	z_1	z_0	y_4	$y_{2,1}$	y_1
F	F	—	q_0		A	B_0, L_1	0	0	—	0	0	0	0	1	1	
A	—	—	q_0		A	B_0, L_2	1	—	—	0	0	0	0	0	1	
F	A	—	q_0		A	B_0, L_3	0	1	—	0	0	0	0	1	1	
—	—	F	q_1			B_1, L_4	—	—	0	0	1	0	1	1	0	
—	—	A	q_1	A		B_1, L_5	—	—	1	0	1	0	0	1	0	
F	—	—	q_2		A	B_2, L_6	0	—	—	0	0	1	1	1	1	
A	—	—	q_2	A	A	B_2, L_7	1	—	—	0	0	1	0	1	1	
—	F	—	q_3			B_3, L_8	—	0	—	1	1	0	0	1	0	
—	A	—	q_3		A	B_3, L_9	—	1	—	1	1	0	0	1	1	
—	—	—	q_4			B_4, L_{10}	—	—	—	0	1	1	1	1	0	
—	—	—	q_5	A		B_5, L_{11}	—	—	—	1	0	0	0	0	0	

c)

Figura 3.33 Tabelele de tranziție în reprezentare simbolică și asignată pentru stări (a) pentru ieșirile dependente doar de stare (b) și pentru ieșirile condiționate (c)

calea de tranz.	Intrari			Starea prezenta			Starea urmatoare			Iesiri								
	x_2	x_1	x_0	simbol	z_2	z_1	z_0	simbol	w_2	w_1	w_0	dependente de stare	y_3	y_5	conditionate	y_4	y_{21}	y_1
L_1	0	0	—	q_0	0	0	0	q_0	0	0	0	0	0	0	0	1	1	1
L_2	1	—	—	q_0	0	0	0	q_1	0	1	0	0	0	0	0	0	0	1
L_3	0	1	—	q_0	0	0	0	q_2	0	0	1	0	0	0	0	1	1	1
L_4	—	—	0	q_1	0	1	0	q_3	1	1	0	0	0	0	0	1	0	0
L_5	—	—	1	q_1	0	1	0	q_4	0	1	1	0	0	0	1	1	0	0
L_6	0	—	—	q_2	0	0	1	q_0	0	0	0	1	0	0	0	1	1	1
L_7	1	—	—	q_2	0	0	1	q_4	0	1	1	1	0	0	1	1	1	1
L_8	—	0	—	q_3	1	1	0	q_4	0	1	1	0	1	0	0	1	0	0
L_9	—	1	—	q_3	1	1	0	q_5	1	0	0	0	1	0	0	1	1	1
L_{10}	—	—	—	q_4	0	1	1	q_0	0	0	0	0	1	1	0	0	0	0
L_{11}	—	—	—	q_5	1	0	0	q_0	0	0	0	1	0	0	0	1	0	0

Figura 3.34 Tabelul combinat pentru stări, ieșiri dependente de stare și ieșiri condiționate.

Aceste expresii pot fi implementate prin oricare din variantele de realizare a unui circuit logic combinațional: porți logice, DMUX+nivel exterior de SAU adăugat, MUX, circuite ROM sau circuite PLA. Organizarea automatului, în care s-au separat circuitele pentru: calculul funcției de tranziție CLC1, pentru calculul ieșirilor de tip Mealy CLC2 și pentru calculul ieșirilor de tip Moore, este prezentată în Figura 3.35-a. Expresiile obținute anterior prin minimizare necesită în total realizarea a 16 produse logice distincte de două până la cinci variabile, dar numai trei produse logice din cele 19 sunt utilizabile de două ori ($z_2 z_1 x_1$, $z_2 z_1 \bar{x}_1$ și $z_1 z_0$).

Implementarea automatului pe o matrice PLA, reprezentată generic în Figura 3.35-b, poate fi realizată, mai simplu, fără minimizarea expresiilor logice. În această implementare fiecare poartă AND realizează un termen produs logic dintre expresia logică a unei căi de tranziție și expresia logică a cuvântului de cod al stării din care pornește calea de tranziție respectivă, Figura 3.32-c. De exemplu, în blocul de stare B_2 expresia căii de tranziție L_7 este x iar expresia cuvântului de stare este $\bar{z}_2 \bar{z}_1 z_0$, deci pe coloana notată cu L_7 din matricea programabilă AND a circuitului PLA se programează produsul logic $x \bar{z}_2 \bar{z}_1 z_0$. Procedând în acest mod, fără a mai fi necesară minimizarea expresiilor, pentru căile de tranziție $L_1 \div L_{11}$ sunt necesare 11 porți AND din circuitul PLA față de 16 porți AND când pentru sinteză s-a utilizat minimizarea expresiilor pe diagrame V-K. Dar, atât ieșirile de tip Mealy (y_1, y_{2-L} și y_4) cât și cele de tip Moore (y_3 și y_5) fiind imediate suferă de inconvenientul acestor automate cu ieșiri imediate adică, sunt afectate de hazard. Hazardul se produce când cel puțin două variabile de intrare în CLC2 sau în CLC3 se modifică. De exemplu, pe calea de tranziție L_{10} , când starea comută de la 011 la 000, dacă prin celula de registru de stare z_1 comutația de la 1 la 0 se propagă mai repede decât comutația de la 1 la 0 prin celula z_0 atunci pe ieșirea y_3 , prin termenul $\bar{z}_1 z_0$, se generează un glitch 1. Soluția pentru eliminarea hazardului pe ieșiri este cea generală - ieșirile să fie convertite din ieșiri imediate în ieșiri întârziate prin introducerea de registre pe ieșire.

Prezentarea până acum a automatelor a fost lipsită de explicațiile necesare realizării registrelor de stare și de ieșire precum și a celulelor acestora. Acestea vor fi




Figura 3.35 Explicativă pentru Exemplitul 3.12 a) structurarea pe subcircuite a automatului; b) implementarea (fără minimizare) a automatului

clarificate în cadrul secțiunilor următoare de bistabile și de registre.

Și în capitolul de CLS, similar ca în capitolul de CLC, s-a pornit cu prezentarea noțiunilor fundamentale de organizare și funcționare a circuitului logic secvențial, s-au expus modalități de exprimare pentru funcția de tranziție g și de transfer f , trecând apoi la descrierea unei metode prin care se poate face sinteza unui circuit logic secvențial (automat). Evident, cu aceste cunoștințe și instrumente se poate proiecta un CLS. Dar, așa cum s-a afirmat, dacă sistemul este de complexitate ridicată acesta se va partaja în automate de complexitate mai redusă. În general, se caută să rezulte prin partajare automate componente de largă utilitate care sunt niște circuite, de facto, standard. Aceste circuite de facto standard există deja implementate și obținabile comercial, sarcina proiectantului reducându-se la a selecta circuitul și a-i folosi optim toate facilitățile în sistem mai complex în care îl introduce. În continuare, în subcapitolele care urmează, se vor prezenta unele din aceste circuite secvențiale cu aplicabilitate foarte extinsă în sistemele digitale.

3.3 CIRCUITE BASCULANTE

Structurarea cea mai simplă pentru un circuit secvențial asincron din Figura 3.1 se obține când partea combinațională se reduce doar la un singur inversor. Un astfel de circuit, care a fost descris în Figura 3.3-a din Exemplul 3.2, nu prezintă nici o stare stabilă, deci este un oscilator. Acest circuit va prezenta două stări stabile dacă partea combinațională va fi compusă din două inversoare (sau un număr par de inversoare) înseriate, Figura 3.4-b, din același exemplu. Dar, acest circuit cu două inversoare poate fi privit ca un circuit cu un singur inversor a cărui reacție se realizează prin celălalt inversor, deci fiecare inversor are o reacție - ieșirea este adusă la intrare - prin celălalt inversor. Circuitul astfel rezultat, cu două reacții - câte una pentru fiecare inversor, constituie celula pe care se bazează întreaga clasă de circuite basculante. Se pot diferenția aceste circuite basculante în funcție de modul de realizare, în curent continuu sau în curent alternativ, a celor două conexiuni de reacție. Conform acestei diferențieri rezultă următoarele tipuri de circuite basculante:

1. **Circuitele basculante bistabile**, care reduce la celula de bază, prezintă pentru cele două conexiuni de reacție legături galvanice simetrice. Acestea sunt **circuitele latch** și **circuitele basculante bistabile (triggere)** care realizează suportul fizic pentru funcția de memorare a unui bit. Există și o variantă în care cele două legături galvanice de reacție nu mai sunt simetrice, această variantă cunoscută sub denumirea de **trigger Schmitt** și a cărei utilizare este de circuit discriminator de nivel (releu de amplitudine).
2. **Circuitul basculant monostabil**, care prezintă o conexiune de reacție în curent continuu iar cealaltă în curent alternativ (conexiune prin condensator). Această neidentitate a celor două conexiuni de reacție determină ca circuitul să aibă o stare stabilă (**monostabil**) iar cealaltă stare instabilă. Utilitatea monostabilului este aplicații de generare de intervale de timp (releu de timp).
3. **Circuitul basculant astabil**, care prezintă ambele conexiuni de reacție în curent alternativ (conexiuni prin condensator). Cele două conexiuni fiind active

doar la variații îi imprimă circuitului o funcționare de oscilator, deci nici o stare stabilă (**astabil**).

Prezența cuvântului basculant în denumirea acestor circuite semnifică faptul că trecerea între cele două stări se face prin **basculare**. Comutarea ieșirii la un CLC se poate produce la modificarea valorii unei variabile de intrare, iar ieșirea calculată este menținută la nivelul logic respectiv doar atât timp cât este aplicată valoarea variabilei de intrare. Bascularea este tot un proces de comutare a ieșirii, inițiată de o modificare a valorii unei variabile de intrare, dar ieșirea este menținută la nivelul logic respectiv chiar dacă după un interval de timp nu mai rămâne aplicată valoarea variabilei de intrare. Rezultă că bascularea este o comutație care trebuie doar inițiată, după care se autocomandă, acest efect de automenținere este o consecință a reacției (pozitive) din structura circuitului. Un efect similar apare la comanda dispozitivului tiristor, unde este suficientă amorsarea pentru ca apoi printr-o reacție pozitivă, în interiorul dispozitivului, să se mențină starea de conducție. Deși din punct de vedere fenomenologic există deosebire între comutație și basculare în exprimarea curentă la circuitele basculante este foarte uzual să se substituie exprimarea corectă – circuitul basculează – cu exprimarea uzuală – circuitul comută.

3.3.1 Circuitul latch

Circuitul secvențial asincron din Figura 3.36-a, identic cu cel din Figura 3.4-b de la Exemplul 3.2, unde s-a demonstrat că prezintă două stări stabile, poate fi redesenat sub o formă mult mai uzuală, pentru analiză, ca în Figura 3.36-b. În această formă se scot în evidență conexiunile de reacție realizate încrucișat, de la ieșirea inversorului 1 la intrarea inversorului 2, $V_{in2} = V_{01}$, și de la ieșirea inversorului 2 la intrarea inversorului 1, $V_{in1} = V_{02}$. O implementare a acestei organizări poate fi cu inversoare CMOS ca în Figura 3.36-c (unde prin linie întreruptă s-au identificat cele două inversoare).

Considerând caracteristica statică de transfer $V_0 = f(V_{in})$ a unui inversor, cu reprezentarea din Figura 1.14-b, prin conectarea încrucișată a acestuia cu un al doilea inversor identic, pentru semnalul de intrare V_{in1} , se obține $V_{in1} = V_{02} = f(V_{in2}) = f(V_{01}) = f(f(V_{in1}))$. Aceasta înseamnă că semnalul de intrare V_{in1} după o inversare (180°) pe primul inversor, $V_{01} = f(V_{in1})$, și după încă o inversare (180°) pe al doilea inversor, $V_{02} = f(V_{01})$, se aplică în fază peste V_{in1} , întărindu-l. La fel se poate deduce $V_{in2} = f(f(V_{in2}))$.

Deoarece între ieșirile celor două inversoare există un decalaj de 180° a semnalelor evident că ieșirea unui inversor este în nivelul H și se notează prin Q , iar ieșirea celuilalt inversor va fi în nivelul L și se notează prin \bar{Q} , Q_N sau $Q-L$. La conectarea tensiunii de alimentare, printr-un fenomen de concurs, deoarece practic cele două inversoare nu pot avea timpi de propagare identici, una din ieșiri va fi forțată în H iar cealaltă în L . Punctul de funcționare al circuitului se obține la intersecția caracteristicilor statice de transfer ale celor două inversoare. Cele două caracteristici statice sunt trasate în Figura 3.36-d în care pentru inversorul 1 pe abscisă este fixată V_{in1} iar pe ordonată V_{01} , iar pentru inversorul 2, deoarece $V_{in2} = V_{01}$ și $V_{02} = V_{in1}$, tensiunea de ieșire V_{02} este fixată pe abscisă și V_{in2} pe ordonată. Se observă că se obțin trei puncte de funcționare, două puncte stabile S_1, S_2 și un punct instabil M .

Punctele S_1 și S_2 , în unul din acestea ajungând prin concurs la conectarea tensiunii, sunt puncte stabile pentru că în fiecare din acestea amplificarea totală $A = A_1 \cdot A_2$




Figura 3.36 Celula elementară pentru circuitele bistabile: a,b) circuitul dublu inversor cu conexiuni de reacție încrucișate; c) implementare cu inversoare CMOS; d) determinarea punctelor de funcționare prin intersecția caracteristicilor statice (S_1, S_2 -stabile, M -instabil); e) analogie mecanică pentru punctele de funcționare stabile; f) tabelul caracteristic pentru comanda celulei elementare.

pe bucla formată din cele două amplificatoare inversoare este nulă deoarece $A = dV_{o1}/dV_{in1} = 0$, $A_2 = dV_{o1}/dV_{in2} = 0$. Unul din puncte, prin convenție, poate fi considerat că reprezintă starea "1" a circuitului $Q = 1, Q_N = 0$ iar celălalt starea "0" a circuitului $Q = 0, Q_N = 1$.

Al treilea punct de intersecție M , care apare în zona liniară a caracteristicilor statice, zonă interzisă pentru funcționarea în digital, vezi Figura 1.14-a, este denumit **punct de metastabilitate** și are valorile pentru coordonatele V_{in} și V_o situate în afara nivelurilor logice H și L , deci este fără utilitate în aplicațiile digitale. Teoretic, circuitul poate sta un timp indefinit în punctul M dar, practic, după un anumit timp, determinat de variații de tensiune întâmplătoare, iese din M deplasându-se spre S_1 sau S_2 . În zona punctului M coeficientul de amplificare total pe buclă are o valoare mare deoarece atât $A_1 \gg 1$ cât și $A_2 \gg 1$; de exemplu, pentru circuitul din Figura 3.36-c toate patru tranzistoare sunt în regim de conducție determinând o pantă foarte abruptă pentru caracteristica statică a fiecărui amplificator inversor. Dacă circuitul se află în punctul de metastabilitate și întâmplător apare un mic zgomot care micșorează valoarea lui V_{in1} , această variație ΔV_{in1} propagată succesiv în bucla încrucișată prin

ΔV_{01} , ΔV_{in2} și ΔV_{02} , pentru că bucla are o amplificare mare, ajunge să producă o variație importantă asupra lui V_{in1} în sensul în care a produs-o zgomotul inițial. Apoi, din nou, variația propagată succesiv prin buclă va duce la o și mai pronunțată scădere a lui V_{in} , și tot așa repetat în buclă până când V_{in1} scade la nivelul L iar punctul de funcționare ajunge în S_1 . Această deplasare din M spre S_1 este figurată prin traseul în zig-zag între caracteristica inversorului 1 și a inversorului 2.

O analogie mecanică pentru cele trei puncte de funcționare ale circuitului este reprezentată în Figura 3.36-e. Bila (punctul de funcționare al circuitului!) poate staționa pe un plan orizontal în pozițiile S_1 sau S_2 (puncte stabile) între care există un “deal” pe al cărui vârf bila se poate sprijini doar într-un singur punct (punctul de metastabilitate). Când bila se află în vârf foarte ușor oricare “adiere de vânt va sufla” bila fie înspre S_1 sau S_2 . Când bila se află în S_1 sau S_2 cu o forță (semnal) puternică se poate trece peste deal în poziția opusă S_2 sau S_1 . Critică apare situația (de nedeterminare, ND) când bila se află în S_1 sau S_2 iar o forță de valoare mai redusă aplicată asupra ei poate să o deplaseze înspre vârful dealului, de unde revine în poziția inițială sau reușește să o deplaseze chiar până în vârf unde staționează și de unde după un timp nedefinit poate reveni în poziția stabilă inițială sau poate trece în cealaltă poziție stabilă.

Starea de metastabilitate poate apare la aplicarea tensiunii de alimentare sau la o comandă de trecere între cele două poziții stabile, de la 1 la 0 sau de la 0 la 1 logic, dar semnalul de comandă este insuficient (nu are amplitudinea necesară sau are amplitudinea necesară dar durata de aplicare este prea scurtă). Starea de metastabilitate (punctul de funcționare în M) trebuie evitată în circuitele digitale deoarece generează niveluri de tensiune în afara celor de 1 logic sau 0 logic și, în plus, din starea de metastabilitate nu se poate determina în care stare următoare trece circuitul în cea de 0 sau în cea de 1 logic. Circuitul format din cele două inversoare cu conexiuni încrucișate, care este celula de bază pentru circuitele basculante, în structura prezentată până acum, nu poate fi comandat (se fixează într-o stare la conectarea tensiunii). Pentru a fi comandat trebuie să i se adauge intrări de comandă.

Intrările de comandă sunt: 1 - intrarea de înscriere, notată cu **S (Set)**, care prin activare va înscrie ieșirea în **starea logică 1**, $Q = 1$, $Q_N = 0$, 2 - intrarea de ștergere, notată cu **R (Reset)**, care prin activare va înscrie ieșirea în **starea logică 0**, $Q = 0$, $Q_N = 1$. Evident, cu cele două intrări se pot realiza patru comenzi de intrare, Figura 3.36-f:

1. Nu se activează nici una din intrări, **S=inactiv**, **R=inactiv** ceea ce corespunde unei comenzi de tipul nici o operație **NOP** (No **OP**eration) adică ieșirea circuitului rămâne fără modificări, **FM**;
2. Se activează doar înscrierea **S=activ**, **R=inactiv**, ieșirea se înscrie în starea logică 1, $Q = 1$, $Q_N = 0$;
3. Se activează doar ștergerea **S=inactiv**, **R=activ**, ieșirea se înscrie în starea logica 0, $Q = 0$, $Q_N = 1$;
4. Se activează simultan atât înscrierea **S=activ**, cât și ștergerea **R=activ**. Aceasta este o comandă absurdă! deoarece i se cere circuitului să treacă simultan atât în starea 1 ($Q = 1$, $Q_N = 0$) cât și în starea 0 ($Q = 0$, $Q_N = 1$), **starea circuitului**

este nedeterminată, **ND**. Această comandă de înscriere și ștergere simultană este evitată în circuitele digitale.

Conform clasificării circuitelor pe baza buclelor de reacție incluse una în alta, prezentate în secțiunea 3.3, circuitul latch care conține o singură buclă de reacție este un circuit de ordinul 1, SO-1.

3.3.1.1 Latch-ul SR

La circuitul latch din Figura 3.36-b se pot adăuga cele două intrări de date S (înscriere) și R (ștergere) dacă inversoarele sunt realizate cu porți NOR, Figura 3.37-a, sau cu porți NAND, Figura 3.38-a. Pentru structura obținută, latch SR, la activarea (se consideră convenția de logică pozitivă) unei intrări S sau R se obține ieșirea în stare H dar nu la poarta NOR la care s-a aplicat intrarea activată ci la cealaltă poartă NOR (ieșirea unei porți NOR este totdeauna L atunci când una sau mai multe intrări sunt H). Dacă intrarea de înscriere devine activă, $S = 1$, și intrarea de ștergere este menținută inactivă, $R = 0$, după timpul de propagare τ_p ieșirea porții NOR₁ comută în starea L , $Q_N = 0$, care aplicată prin legătura de reacție pe intrarea porții NOR₂ va comuta, după timpul de propagare τ_p , ieșirea porții NOR₂ în starea H , $Q = 1$. După un interval de timp $2 \cdot \tau_p$, în sprijinul semnalului de înscriere $S = 1$ aplicat pe una din intrările porții NOR₁, vine pe cealaltă intrare a porții NOR₁ un semnal de reacție $Q = 1$ de la ieșirea porții NOR₂, deci semnalul de înscriere poate fi dezactivat, $S = 0$, deoarece starea logică 1 ($Q = 1$, $Q_N = 0$) este menținută în continuare de către semnalul de reacție $Q = 1$. Dacă semnalul de înscriere $S = 1$ nu respectă această condiție critică de timp, ca durata sa să fie $T_W \geq 2 \cdot \tau_p$, se poate ca latch-ul să nu se înscrie în starea logică 1 sau, mai rău, să intre în starea de metastabilitate unde, teoretic, poate sta indefinit, dar practic după un interval de timp se îndreaptă fie spre starea logică 1 ($Q = 1$, $Q_N = 0$), fie spre starea logică 0 ($Q = 0$, $Q_N = 1$). Intrarea în metastabilitate se poate genera și în cazul în care semnalul aplicat pe intrare nu are o amplitudine suficientă, deci se situează în intervalul interzis între 1 și 0 logic. Dacă ulterior se activează din nou intrarea de înscriere, $S = 1$, odată sau de mai multe ori consecutiv, latch-ul rămâne înscris în aceeași stare logică 1, deci numai primul impuls dintr-o succesiune de înscriere are efectul de înscriere. Acest mod de funcționare este similar cu cel de operare al unui **zăvor** (latch în limba engleză), care se închide la prima împingere a sa. Pentru deschiderea (ștergerea) zăvorului este necesară o împingere în sens contrar dar tot numai odată. Similar, se pot descrie secvențele de propagare prin porțile NOR la înscrierea latch-ului în starea logică 0 când pe intrările de date se aplică $S = 0$, $R = 1$.

Tabelul caracteristic al latch-ului SR, Figura 3.37-b, care exprimă ieșirea în funcție de cele patru cuvinte aplicate pe intrările de date, se obține din tabelul din Figura 3.36-f adaptat pentru o convenție de logică pozitivă (*activ* = H , *inactiv* = L). Din acest tabel caracteristic se poate deduce tabelul de excitație, Figura 3.37-c. **Tabelul de excitație**, care este în fond tabelul de evoluție al stărilor, vezi Figura 3.2-b, prescrie pentru oricare comutație impusă latch-ului între două stări care trebuie să fie cuvântul SR aplicat pe **intrările de date**. Liniile tabelului de excitație se deduc din analiza liniilor din tabelul caracteristic în felul următor:

1. Comutația din $Q = 0$ în starea următoare $Q^+ = 0$ se realizează pentru $SR = 00$ din linia întâia a tabelului caracteristic (fără modificare, FM) sau pentru




Figura 3.37 Analiza latch-ului SR: a) structură de latch realizat cu porți NOR; b,c,d) tabelul caracteristic, tabelul de excitație și diagrama VK pentru latch-ul SR; e) simboluri de reprezentare pentru latch-ul SR; f) explicarea funcționării cu ajutorul diagramelor de timp.

$SR = 01$ din linia a treia (din starea logică 0 se aplică comanda de înscriere tot în starea logică 0), deci cuvântul necesar aplicat pe intrările de date trebuie să fie $SR = 0-$.

2. Pentru comutația din $Q = 0$ în $Q^+ = 1$ corespunde numai linia a treia din tabelul caracteristic, deci $SR = 10$.
3. Pentru comutația din $Q = 1$ în $Q^+ = 0$ corespunde numai linia a doua din tabelul caracteristic, deci $SR = 10$.
4. Comutația din $Q = 1$ în starea următoare $Q^+ = 1$ se realizează pentru $SR = 00$ (fără modificare, FM) sau pentru $SR = 10$ din linia a doua (din starea logică 1), deci cuvântul aplicat pe intrările de date trebuie să fie $SR = -0$.

Tabelul de excitație se poate transpune într-o diagramă de tipul V-K, Figura 3.37-d. Din această diagramă se poate deduce ecuația logică a latch-ului SR, care are expresia

$$Q^+ = S + \overline{R}Q \quad (3.20)$$

Această ecuație se poate deduce direct și din structura latch-ului SR din Figura 3.37-a scriind relația pentru poarta NOR₁ în felul următor $Q_N^+ = \overline{S + \overline{R} + Q_N}$ care devine $Q^+ = S + \overline{R}Q$ deoarece $Q_N = \overline{Q}$.

Funcționarea unui latch poate fi descrisă și prin diagrame de semnale ca în Figura 3.37-f; săgețile leagă fiecare modificare pe intrările de date cu efectele (comutațiile) pe care le produce pe ieșiri. De exemplu, pentru modificarea intrărilor de date din momentele t_1, t_2, t_3, t_4 latch-ul se înscrie respectiv în stările 1, 0, 1 și 0. La momentul t_5 , atât timp cât $SR = 11$, ieșirile vor fi $Q_N = 0$ și $Q = 0$, la fel se întâmplă în

momentul t_7 și în momentul t_9 . Diferența între t_5 , t_7 și t_9 apare prin faptul că la primele două intrările S și R nu sunt dezactivate simultan, deci latch-ul trece într-o stare logică, pe când la t_9 intrările SR din 11 sunt dezactivate simultan t_{10} în 00 ceea ce provoacă intrarea în starea de metastabilitate, iar din această stare după un interval de timp latch-ul poate ajunge fie în 0 fie în 1. Cuvântul de intrare de date $SR = 11$ determină ca ambele ieșiri să fie în 0 și se spune că această comandă produce o stare de nedeterminare (ND, linia a patra în tabelul caracteristic), pentru că la dezactivarea simultană a intrărilor de date (când ieșirile Q , Q_N au valori între 0 și 1 logic) și după consumarea intervalului de metastabilitate, se va trece fie în starea $Q = 0$, $Q_N = 1$, fie în starea $Q = 1$, $Q_N = 0$ fără a exista un control asupra acestei tranziții.

Exemplul 3.13 Folosind circuitul latch să se formeze semnalul de la un comutator pentru a fi aplicat la intrarea unui sistem digital.

Soluție. La închiderea unui contact, lamela acestuia, datorită elasticității, poate produce câteva oscilații înainte de a se opri pe poziția comandată. Astfel că semnalul cules care să sesizeze poziția închis a contactului, înainte de a ajunge la valoarea stabilizată, este sub forma unor impulsuri între o valoare V a tensiunii și o valoare zero. În Figura 3.38-c tensiunea culeasă V_O înainte de a ajunge la valoarea zero, corespunzătoare contactului închis pe poziția 2, are oscilații ca cele reprezentate în diagrama de semnale. Un sistem digital la care se aplică un astfel de semnal ar sesiza închiderea contactului de mai multe ori. Se poate obține un semnal doar cu o singură comutație (la închiderea pe poziția 2) dacă se utilizează un latch, deoarece acesta are proprietatea: este activat doar de prima activare dintr-un șir aplicat pe o intrare.




Figura 3.38 Explicativă pentru Exemplul 3.13: a,b) structură și tabelul caracteristic pentru un latch cu intrările active în L (latch $\bar{S}\bar{R}$); c) oscilațiile în semnalul obținut la închiderea unui contact (datorită vibrațiilor lamelei contactului); d) circuit, cu un latch $\bar{S}\bar{R}$, pentru "curățirea" unui semnal obținut la închiderea/deschiderea unui contact.

O structură de latch cu porți NAND este cea din Figura 3.38-a care se activează pe intrările de date prin semnale în stare L , de unde denumirea de latch $\bar{S}\bar{R}$. Tabelul carac-

teristic al latch-ului $\overline{S}\overline{R}$, Figura 3.38-b, se obține din tabelul caracteristic din Figura 3.36-f aplicând convenția de logică negativă (activ= L , inactiv= H).

Aplicând semnalul cules V_O , de pe comutator, la intrarea unui latch $\overline{S}\overline{R}$, ca în Figura 3.38-d, se obține un semnal “curat” ca cel din diagrama de semnale alăturată. La închidere, din poziția 1 în poziția 2, latch-ul fiind comandat pe înscriere $\overline{S} = 0$, ieșirea sa comută în $Q = 1$, $Q_N = 0$, iar la deschidere din poziția 1 în 2, latch-ul este comandat pe ștergere $\overline{R} = 0$, ieșirea comută în $Q = 0$, $Q_N = 1$.

În sistemele digitale, pentru o procesare controlată, este necesar să existe un control asupra felului/modului procesării (**cum?**), momentul procesării (**când?**) și în care punct (adresă) să fie procesată (**unde?**). Aceste trei acțiuni, exprimate sintetic prin tripla interogație unde? când? și cum?, apar ca o primă deficiență a latch-ului $\overline{S}\overline{R}$ sau SR deoarece nu le poate realiza. În plus latch-ul mai prezintă starea de nedeterminare (ND) când sunt activate simultan cele două intrări de date.

Latch-ul cu ceas. La circuitul latch cuvântul aplicat pe intrările de date determină care va fi starea în care comută (cum?), dar același cuvânt aplicat determină și momentul când comută (când?). Pentru a separa cele două acțiuni este necesar ca latch-ul să fie înzestrat cu intrare distinctă de cum? față de când?. Pentru modul de comutare se păstrează intrările de date \overline{S} , \overline{R} sau S,R, iar pentru prescrierea momentului comutație se introduce o intrare pe care se aplică un semnal de ceas. Accesul cuvântului de date la intrările de date ale latch-ului se va face prin porți care sunt validate de semnalul de ceas, deci modificarea stării circuitului va fi posibilă doar în momentele marcate de ceas (pe palier sau pe front). Ecuația logică a latch-ului SR cu ceas, similară cu relația 3.15, are expresia:

$$Q(t+1) = S + \overline{R}Q(t) \quad (3.21)$$

În relația 3.20 starea următoare a fost notată prin Q^+ , dar în relația 3.21 a fost substituită prin $Q(t+1)$ ca să indice faptul că starea următoare se înscrie, pornind de la starea prezentă $Q(t)$, doar la validarea următoare ($t+1$) prin semnalul de ceas.

În Figura 3.39 este prezentat un latch SR cu ceas ce se obține din latch-ul din Figura 3.37-a căruia i s-au aplicat cele două porți AND pe intrare, care validează accesul datelor pe intrările S și R doar pe durata T_W a palierului pozitiv al ceasului. La fel, structura latch-ului cu ceas în tehnologie CMOS, Figura 3.39-b, se obține din cea cu două inversoare din Figura 3.36-b (delimitată prin linie întreruptă în Figura 3.39-b), la care s-a adăugat în rețeaua de tip n un tranzistor pentru intrarea S înseriat cu un tranzistor pentru validarea de ceas, CLK, precum și tranzistoarele complementare din rețeaua de tip p . Tabelul caracteristic și tabelul de excitație, Figura 3.39-c și d, pot fi considerate aceleași ca cele din Figura 3.37-c și d; diferență existând în tabelul caracteristic, care prin linia a cincea exprimă faptul că dacă semnalul CLK nu este activ, nu se primește nici o comandă pe intrările de date, deci latch-ul este nevalidat.

Decuplarea între când și cum se realizează numai în cazul când cuvântul de date este aplicat pe intrările de date și numai după ce aceste date sunt stabilizate se aplică un semnal de ceas care validează transferul prin cele două porți adăugate la intrare. Pe durata T_W a palierului activ de ceas oricare modificare pe intrările de date S,R este resimțită în ieșirile Q și Q_N ale latch-ului ceea ce se referă prin: **latch-ul este transparent pe durata palierului activ al ceasului**. Deci, realizarea decuplării




Figura 3.39 Latch-ul SR cu ceas: a) organizarea unui latch SR cu ceas și implementarea sa (b) în tehnologie CMOS; c,d) tabelul de tranziție și tabelul de excitație; e) exemplu de diagrame de semnal; f) simboluri de reprezentare.

presupune că este îndeplinită condiția prin care cuvântul de date este aplicat și stabilizat pe intrările de date în momentul apariției palierului activ de ceas și aceste date rămân neschimbate pe toată durata palierului.

Funcționarea latch-ului cu ceas poate fi prezentată intuitiv prin diagrama de semnale ca în Figura 3.39-e. Pe durata palierelor active ale ceasului T_{W1} , T_{W2} , T_{W3} latch-ul este transparent, modificările de pe intrările de date se propagă spre ieșire, ieșirea este cuplată cu intrarea, iar pe durata de neactivare a ceasului modificările pe intrare (în momentele t_4 , t_5 , t_6) nu produc nici o schimbare pe ieșire. În momentul t_7 ambele intrări sunt activate $S = R = 1$ care comută ieșirile în $Q_N = 0$, $Q = 0$, deoarece ceasul este activ, dar în momentul t_8 , când ceasul devine inactiv, latch-ul intră în metastabilitate, iar după un timp (cât?) se îndreaptă fie spre starea logică 1 fie spre starea logică 0.

Deci, latch-ul cu ceas (latch-ul sincron) poate separa acțiunea “când” de “cum”, dacă datele pe intrare rămân stabile pe o durată T_{W1} dar nu elimină interdicția de a nu fi activate simultan semnalele S și R. Obtenabil ca circuit integrat discret este circuitul 74LS279 care conține 4 latch-uri $\overline{S}\overline{R}$ pe capsulă.

3.3.1.2 Latch-ul D

În tabelul caracteristic al latch-ului SR sau $\overline{S}\overline{R}$, Figura 3.39-c, dacă se elimină linia întâia și a patra se obține tabelul caracteristic din Figura 3.40-c care exprimă funcționarea latch-ului de tip D. Fizic, eliminarea celor două cuvinte de intrare, ambele intrări neactivate și ambele intrări activate, se poate realiza prin conectarea celor două intrări prin intermediul unui inversor ca în Figura 3.40-a, adică totdeauna $R = \overline{S}$. Latch-ul rezultat, referit latch-ul D, având o singură intrare de date, notată cu D, nu mai prezintă restricția, de la latch-ul SR, de a nu se activa simultan cele două intrări de date. Ca structurare latch-ul D se poate obține din circuitul din Figura 3.39-a prin conectarea unui inversor pe intrarea R.

Variante de latch D foarte des utilizate în tehnologia unipolară sunt cele din Figura 3.40-b bazate pe circuite dinamice (Figura 1.54) și porți de transmisie. Bucla între inversoarele 1 și 2 se închide prin poarta de transmisie PT2, iar introducerea (înscrierea) intrării D în buclă se face prin poarta de transmisie PT1; cele două porți de transmisie sunt comandate în opoziție prin semnalul de ceas. Pe palierul activ de ceas, CLK=1, PT1 este deschisă, PT2 este blocată iar capacitatea (parazită) de pe intrarea amplificatorului inversor 1 se încarcă ajungând la valoarea tensiunii existentă pe intrarea D. Pe durata palierului inactiv de ceas, CLK=0, PT1 este blocată, PT2 este deschisă realizându-se închiderea buclei între inversoarele 1 și 2 ceea ce permite încontinuu încărcarea/menținerea capacității parazite la valoarea de tensiune la care a fost încărcată.

Tabelul de excitație din Figura 3.40-d, dedus din tabelul caracteristic, arată că totdeauna ieșirea Q devine egală cu intrarea D la aplicarea frontului activ de ceas, deci ecuația care exprimă funcționarea este

$$Q(t+1) = D \quad (3.22)$$

Conform acestei relații rezultă că latch-ul D poate stoca/memora data aplicată pe intrare, de unde și denumirea de latch D (de la Data). Dar pe durata palierului activ de ceas latch-ul D are o funcționare transparentă, oricare modificare pe intrare se propagă la ieșire, nu există o decuplare a ieșirii de intrare. Această transparentă a latch-ului D se poate urmări pe diagrama de semnale din Figura 3.40-e pe intervalele T_{W_1} , T_{W_2} și T_{W_3} , când frontul activ de ceas validează cele două porți AND de pe intrare, în schimb modificările intrării D în momentele t_1 , t_4 , t_5 și t_8 nu produc nici o comutație a ieșirii deoarece sunt în palierul inactiv de ceas.

Într-un sistem, funcționarea corectă a unui latch D impune respectarea unor parametri de timp. Timpii de propagare, dați în cataloagele producătorilor, sunt definiți pe diagramele de timp din Figura 3.40-f [Wakerly '00]; abreviațiile DQ indică propagarea de la intrarea de date la ieșire, iar CQ propagarea de la intrarea de ceas la ieșire. De exemplu, pentru circuitul integrat 74LS75, 4× latch D/capsulă, se dau următoarele valori: $\tau_{PLH(DQ)} = 11ns$ (tipic), $19ns$ (maxim); $\tau_{PHL(DQ)} = 9ns$ (tipic), $17ns$ (maxim); $\tau_{PLH(CQ)} = 10ns$ (tipic), $18ns$ (maxim); $\tau_{PHL(CQ)} = 10ns$ (tipic), $18ns$ (maxim).

Modificarea semnalului de intrare D, pe durata palierului activ de ceas, produce doar o comutație corespunzătoare a ieșirii, pe când o modificare pe intrarea D care coincide cu durata fronturilor semnalului de ceas introduce latch-ul în metastabilitate, de exemplu la sfârșitul intervalului de transparentă T_{W_3} . Pentru a evita metastabilitatea se impune ca intrarea de date să fie menținută stabilă pe intervalul τ_{SU} înainte




Figura 3.40 Latch-ul D: a) organizarea unui latch D și implementarea sa (b) în tehnologie CMOS cu celule dinamice și porți de transmisie; c,d) tabelul de tranziție și tabelul de excitație; e) exemplu de diagrame de semnal; f) definirea timpilor de propagare; g) simboluri de reprezentare.

de frontul semnalului de ceas.

Exemplul 3.14 Latch-ul Early. Acest tip de latch, pe lângă funcția existentă la latch-ul D, de a memora bitul aplicat pe intrarea D, poate realiza și o a doua funcție, cea de procesare pe două niveluri logice (AND-OR). În consecință, timpul de propagare necesar realizării celor două funcții este egal numai cu timpul de propagare pe două niveluri logice. Structura latch-ului Early este cea desenată în Figura 3.41-a. Informația de un bit aplicată pe intrarea D, pe palierul $CLK=1$, se obține pe ieșirea Q după ce s-a propagat prin porțile 3 și 1. Apoi, prin legătura de la Q la poarta 4 se realizează reacția, adică întărirea




Figura 3.41 Latch-ul Early: a) structură de principiu; b) structură la care s-a eliminat poarta de menținere pentru evitarea hazardului (prin comanda cu semnale de ceas defazate); c,d) calculul și memorarea funcțiilor (s_i) și (C_i) pentru un sumator cu transport progresiv pe o structură de tip latch Early.

comenzii aplicate pe intrarea de date, ieșirea Q fiind menținută în continuare atât prin poarta 3 cât și prin poarta 4. La dezactivarea semnalului CLK și activarea palierului pentru semnalul $\overline{CLK}=1$ conexiunea de la ieșirea porții 1 se închide prin poarta 2, deci menținerea reacției se face în continuare prin polaritatea (inversă) a semnalului de ceas. Pentru a nu apare discontinuitate (hazard) în menținerea valorii de ieșire Q la schimbarea semnalului de

ceas, adică la comutarea menținerii de la poarta 3 la poarta 2, a fost introdusă poarta (de menținere) 4.

Structuri de calcul și memorare pentru expresiile 2.17 ale sumei s_i și transferului următor C_i , la un sumator cu transportul anticipat, sunt prezentate în Figurile 3.41-c și 3.41-d. Aceste structuri sunt extensii ale structurii de latch Early obținute prin repartizarea a câte unei perechi de porți, notate cu 3 și 4 în Figura 3.41-a, pentru fiecare termen produs din relațiile 2.17. Dacă implementarea acestor relații se face pe un circuit combinațional pe două niveluri logice (AND-OR) urmat de un latch D (considerat că are propagarea $2\tau_p$ rezultă o propagare totală egală cu $4\tau_p$. Pentru implementarea cu latch Early propagarea totală fiind numai de $2\tau_p$; propagarea pe latch fiind “ascunsă” în propagarea părții combinaționale.

Avantajul implementării de tipul AND-OR plus memorare pe latch Early poate fi însoțită, cum este cazul sumatorului, și de următoarele dezavantaje: semnalele de date și de clock trebuie să aibă fan-out ridicat; poarta OR trebuie să suporte un fan-in mare, iar numărul de porți AND poate fi de asemenea ridicat. Se pot diminua aceste dezavantaje dacă porțile de menținere (7,8,9,10 în Figura 3.41-c și 6,7,8 în Figura 3.41-d) sunt eliminate. Dar după această eliminare de porți, pentru a asigura o funcționare fără hazard a circuitului la comutația $CLK \rightarrow 0$ și $\overline{CLK} \rightarrow 1$, este necesar un defazaj între palierile active ale semnalului de ceas. Va trebui ca $\overline{CLK} \rightarrow 1$ să devină activ cu Δt înainte ca CLK să fie dezactivat, ceea ce se poate obține prin două buffere inversor pe intrări pentru semnalul de ceas, Figura 3.41-b.

Latch-ul D, cu restricția impusă de a menține neschimbată data de intrare pe durata palierului activ de ceas, poate separa acțiunea “când” de “când”, de asemenea elimină posibilitatea activării simultane a două intrări dar, totuși, până acum nu prezintă și facilitatea de acțiune “unde”. Evident, introducerea acțiunii “unde” presupune existența unui cuvânt (de adresă) care, pentru o configurație particulară, să selecteze (deci un decodificator) un anumit punct (locație) dintre mai multe unde există stocată informația (deci mai multe latch-uri D). O structură care realizează această funcționare, referită prin latch adresabil, este reprezentată în Figura 3.42.




Figura 3.42 Organizarea de principiu pentru latch-ul adresabil.

Structura de latch adresabil se obține printr-o conectare în paralel de m latch-uri D, având toate în comun aceeași intrare de date D. Selectarea pentru înscriere a datei, aplicată pe intrarea D, în unul din cele m latch-uri D se face prin activarea semnalului de ceas care se obține ca o ieșire din cele 2^n ($m = 2^n$) ale DMUX $1:2^n$. La DMUX pe intrarea de validare a ieșirii OE se aplică semnalul de ceas \overline{CLK} , iar pe

intrările de selectare se aplică un cuvânt de adresă $A_{n-1}A_{n-2}, \dots, A_0$. Ieșirea fiecărui latch D, pentru citire, este disponibilă permanent fără selectare.

Înscierea într-un anumit latch (adresă), pentru o funcționare corectă, trebuie să respecte anumite relații temporale. Pentru latch-uri, se aplică întâi semnalul pe intrarea D, care trebuie să fie stabil pe palierul activ al semnalului aplicat pe o intrare CLK. Pentru DMUX întâi se aplică cuvântul de selectare și numai după stabilizarea acestui, pentru a evita hazardul pe ieșiri, se activează semnalul de ceas \overline{CLK} (=OE). Structura de latch adresabil la care se adaugă selectarea (unde) și pe ieșire (pentru citire) se transformă în structura celulei de bază pentru implementarea unei locații de memorie.

3.3.2 Circuite Basculante Bistabile (Triggere)

Pentru eliminarea deficiențelor prezentate de structura de latch elementar (nediferențierea între acțiunile “când” și “cum”, inexistența adresării “unde” și restricția activării simultane a comenzii de înscriere și de citire) s-au realizat diferite tipuri de latch-uri cu ceas. Totuși, aceste latch-uri cu ceas mai prezintă un inconvenient: transparenta – ieșirea este cuplată cu intrarea (pe durata palierului activ de ceas). Circuitele care realizează o izolare a ieșirii de intrare sunt referite prin termenul de bistabile/triggere (flip-flop).

3.3.2.1 Principiul master-slave

Principiul Master-Slave (M-S) exprimă o modalitate de structurare a oricărui tip de circuit basculant. Această modalitate de structurare constă în inserierea a două latch-uri cu ceas, fiecare fiind transparent pe palierul H al semnalului de ceas. Considerăm un bistabil SR structurat M-S, ca în Figura 3.43-a, din două latch-uri SR, primul - master - comandă pe cel de al doilea - slave. Datele SR ale bistabilului se aplică pe intrările de date ale latch-ului master, ale cărui ieșiri Q_M , Q_{M-L} se aplică pe intrările SR ale latch-ului slave, iar ieșirile bistabilului Q , Q_N sunt cele ale latch-ului slave. Cele două latch-uri sunt validate, pentru transferul datelor de la intrare spre ieșire, pe paliere defazate cu 180 ale semnalului de ceas, latch-ul master este comandat pe palierul $CLK=1$ iar, apoi, latch-ul slave pe palierul $\overline{CLK} = 1$ (datorită inversorului pe semnalul de ceas). Pe durata palierului pozitiv, $CLK=1$, latch-ul master fiind transparent datele de intrare (sau orice modificare a acestora) sunt transferate la ieșire, Q_M , Q_{M-L} , dar latch-ul slave este blocat. În schimb, pe durata palierului negativ, $\overline{CLK} = 1$, latch-ul master este blocat iar latch-ul slave devine transparent și transferă datele de la ieșirile masterului Q_M , Q_{M-L} , care sunt intrări la slave, spre ieșirile bistabilului, Q , Q_N . De fapt, latch-ul slave are ca date de intrare datele de la ieșirea latch-ului master în momentul comutării semnalului de ceas de la 1 la 0, deci bistabilul apare ca fiind comandat de către frontul posterior. Bistabilul are izolată ieșirea de intrare, deoarece permanent unul din latch-uri este blocat, iar bascularea apare ca fiind efectuată în momentul frontului negativ de ceas. Evident, ca bistabilul să-și modifice ieșirea conform datelor aplicate pe intrările SR acestea trebuie să rămână stabile pe toată durata de transparentă a latch-ului master, $CLK=1$, până în momentul apariției frontului posterior care va determina transferul în slave. Această întârziere, din momentul aplicării datelor până în momentul bas-

culării ieșirii, este specificată în simbolul de reprezentare al structurilor master-slave, Figura 3.43-d, prin simbolul \lceil aplicat pe ieșirile Q și Q_N .




Figura 3.43 Principiul master slave: a) organizarea de tip master-slave; b) reprezentarea intervalelor de timp pentru o tranziție corectă a bistabilelor comandate pe front (în cazul acesta pe frontul posterior); c,d) tabelul de tranziție și simbolul de reprezentare pentru un bistabil SR master-slave; e) diagrame de semnal ubținute în funcționarea unui bistabil SR master-slave.

Transparența latch-ului master pe durata palierului pozitiv de ceas este un dezavantaj deoarece un glitch, posibil să apară în sistemele digitale, poate modifica datele aplicate pe intrări, înscrie o valoare eronată în latch-ul master și care, apoi, la apariția frontului posterior se transferă în latch-ul slave spre ieșirea bistabilului.

Din punct de vedere logic bistabilul SR master-slave este identic cu latch-ul SR cu ceas, ceea ce rezultă și din identitatea tabelor caracteristice din Figurile 3.43-c și 3.39-c, au același tabel de excitație, Figura 3.39-d, deci aceeași ecuație logică, relația 3.20. Funcționarea bistabilului SR este descrisă și în diagrama de semnale din Figura 3.43-e. În intervalele de transparență ale masterului T_{W1} , T_{W2} , T_{W3} , T_{W4} și T_{W5} , când ceasul este activ, apariția unui impuls pe una sau ambele intrări de date

poate modifica starea latch-ului master, stare deja fixată de configurația de date (care exista la începutul intervalului respectiv de transparentă). De exemplu, în momentul t_1 latch-ul master este comutat din 0 în 1, în t_3 din 1 în 0 și în t_5 din 1 în 0 iar schimbările configurației de date din momentele t_2 , t_4 și t_6 sunt ignorate de latch-ul master deoarece nu este activat de ceas. Se observă că modificarea stării latch-ului slave poate apare doar pe frontul posterior al semnalului de ceas. În momentul t_8 , pe frontul posterior al semnalului de ceas T_{W_4} , deoarece $Q_M Q_M-L = 11$ ($SR = 11$), ambele latch-uri intră în metastabilitate, iar din această stare poate ieși după un anumit timp înscriindu-se fie în starea 1 fie în starea 0. Latch-ul master va fi înscris determinist, și scos din starea de metastabilitate, dacă încă nu s-a consumat această stare, în momentul t_9 când este înscris prin $SR=01$ în starea 0, iar latch-ul slave poate fi înscris determinist în starea 0 pe frontul posterior al palierului T_{W_5} .

Rezultă, din explicațiile anterioare, că starea de metastabilitate la un latch apare când ambele sale ieșiri sunt în 1 la dezactivarea semnalului de ceas. Dar, metastabilitate poate apare și când intrările de date se modifică pe durata frontului de înscriere/(activare) a semnalului de ceas, Figura 3.43-b (se consideră frontul posterior când se înscriu datele în latch-ul slave). Ca durată a frontului de înscriere se consideră un interval Δ compus din următoarele trei subintervale:

- τ_{SU} - **timpul de prestabilire (Set-Up)**, care este intervalul de timp dinainte de începerea tranziției active (frontului) a ceasului în care intrările de date trebuie să fie stabile;
- τ_f - **durata frontului activ de ceas**;
- τ_H - **timpul de menținere (Hold)**, care este intervalul de timp după tranziția frontului activ în care intrările de date trebuie să mai fie încă menținute stabile.

Deci intervalul Δ , denumit **fereastră de decizie**, axat pe frontul activ de tranziție are durata

$$\Delta = \tau_{SU} + \tau_f + \tau_H \quad (3.23)$$

Este referit prin fereastră de decizie deoarece în acest interval Δ bistabilul testează datele aplicate pe intrare și decide care va fi starea la ieșire.

Pentru circuitele TTL valori uzuale sunt: $\tau_{SU}=(5 \div 20)ns$, $\tau_H=(5 \div 0)ns$; la circuitele mai rapide acești parametri tind spre valori care se situează înspre limitele inferioare ale intervalelor. La implementarea unui circuit, într-o anumită tehnologie, se recomandă ca perioada T a semnalului de ceas să fie față de timpul de propagare τ_p pe o poartă în relația $T \geq (40 \div 50)\tau_p$. Lățimea ferestrei de decizie, în raport cu durata unui palier activ de ceas este foarte unică, deci se poate considera că tranziția pe frontul semnalului de ceas a bistabilelor se realizează punctual (într-un moment de timp). La toate circuitele bistabile, a căror structură se bazează pe celule latch, pentru o funcționare corectă trebuie respectată această condiție de nemodificare a datelor în intervalul Δ , axat pe frontul activ al semnalului de ceas.

Circuitele basculante pentru înscriere, pe lângă intrările de date validate (sincronizate) cu semnalul de ceas, în general, mai prezintă încă două **intrări asincrone**, de regulă active în stare low, notate prin \overline{PRESET} (înscriere în starea $Q = 1$, $Q_N = 0$) și \overline{CLEAR} (înscriere în starea $Q = 0$, $Q_N = 1$). Aceste intrări asincrone se aplică, Figura 3.43-a, la bistabil pe celula latch care generează starea bistabilului Q ,

Q_N ; având acces direct, fără validare prin semnal de ceas, la fixarea stării bistabilului, rezultă că **intrările asincrone realizează o comandă prioritară în raport cu intrările de date.**

Deși organizarea de tip master-slave a bistabilelor realizează o izolare a ieșirii de intrare faptul că datele de intrare trebuie să fie menținute constante pe durata palierului activ de ceas apare ca o restricție destul de supărătoare în anumite aplicații. Soluția ar fi: scurtarea acestui palier doar la un impuls care să apară fie pentru frontul pozitiv fie pentru frontul negativ al semnalului de ceas. Astfel se obțin **bistabile cu comutație pe front.** Generarea unui impuls pe unul din fronturile semnalului de ceas se bazează pe producerea intenționată a hazardului de propagare, Figura 2.24.




Figura 3.44 Bistabile cu comutația pe front: a,c) circuite pentru generarea de impulsuri pentru comutația bistabilelor pe frontul pozitiv, respectiv negativ; b,d) simbolurile de reprezentare ale bistabilelor SR cu comutație pe frontul pozitiv, respectiv negativ.

În Figurile 3.44-a și 3.44-b sunt prezentate două circuite care produc impulsuri, cu lățimea τ_p egală cu timpul de propagare printr-un inversor, respectiv pe frontul pozitiv sau negativ. Un astfel de impuls de ceas, care să comande comutația bistabilului, trebuie să aibă durata egală sau mai mare cu timpul de tranziție în bistabil a semnalelor de date spre ieșire. Pentru semnalele de date restricția de nemodificare se reduce doar la intervalul de τ_{SU} înainte de front și τ_H după front, adică pe intervalul Δ , ceea ce este cu mult mai redus decât lățimea unui palier a semnalului de ceas. Comanda unui bistabil pe frontul pozitiv se simbolizează prin semnul \triangleright , ca în Figura 3.44-b iar pentru frontul negativ prin semnul \triangleleft ca în Figura 3.44-d. Cele mai utilizate bistabile, mai ales pentru implementări sub formă de circuite integrate discrete, sunt cele cu comutație pe front. Bistabilele cu comutație pe front rezolvă cu acuratețea unui front problema decuplării acțiunii “cum” de “când”.

3.3.2.2 Bistabilul D

Acest tip de bistabil, similar din punct de vedere logic latch-ului D, se poate obține dintr-un bistabil SR, căruia i se forțează datele de intrare să îndeplinească relația $\bar{R} = S$, prin utilizarea unui inversor pe intrări. În Figura 3.45-a este prezentată modalitatea de transformare a unui bistabil SR master-slave într-un bistabil de tip cu comutație pe frontul negativ (transferul din latch-ul master în latch-ul slave se

realizează la sfârșitul palierului activ de ceas $CLK=1$). Se poate realiza un bistabil D cu comutație pe frontul pozitiv dacă se utilizează încă un inversor pe intrare, obținându-se deschiderea master-ului pe palierul negativ al ceasului iar al slave-ului pe palierul pozitiv. Evident că indiferent de tipul frontului semnalul aplicat pe intrarea D trebuie să respecte restricțiile de nemodificare pe durata intervalelor τ_{SU} și τ_H , iar înscrierea se face conform datei eșantionate în momentul frontului.

O structură de bistabil D cu comutație pe frontul negativ, realizată prin înscrierea a două celule CMOS dinamice, este reprezentată în Figura 3.45-b. Celula latch master este validată pe palierul pozitiv de ceas, iar celula latch slave este validată pe palierul negativ de ceas. Când $CLK=1$, poarta de transmisie PT1 este deschisă iar PT2 închisă, ieșirea Q_M urmărește intrarea D iar intrarea în celula slave nu este validată deoarece poarta de transmisie PT3 este închisă (doar PT4 deschisă pentru a menține valoarea ieșirii Q înscrisă anterior). În momentul frontului negativ, când semnalul de ceas devine $\overline{CLK}=1$, poarta PT1 este închisă iar PT2 deschisă, celula master este devalidată, în schimb celula latch slave devine transparentă, poarta de transmisie PT3 se deschide iar PT4 se închide, și înspre ieșirea Q se transmite valoarea logică Q_M memorată în momentul frontului negativ. Succesiunea aceasta de transfer se repetă în următoarea perioadă a semnalului de ceas; porțile PT1 și PT4 sunt deschise simultan când $CLK=1$, iar în opoziție, când $\overline{CLK}=1$, sunt comandate simultan PT2 și PT3.

Tabelul caracteristic al bistabilului D, Figura 3.45-c, este similar cu cel al latch-ului D, Figura 3.40-c cu deosebirea că la primul tranziția este pe front iar la doilea pe palier. Ca tabel de excitație pentru bistabilul D se poate utiliza cel de la latch-ul D, Figura 3.40-d la fel și ecuația logică a bistabilului D este cea exprimată prin relația 3.22. Diferența în funcționare între latch-ul D și bistabilul D se poate evidenția din analiza diagramelor de semnal din Figura 3.45-d. Se observă că pe intervalele $CLK=1$ ($T_{W_1}, T_{W_2}, T_{W_3}, T_{W_4}$) latch-ul fiind transparent ieșirea Q urmărește variațiile intrării D ceea ce nu se întâmplă cu ieșirea Q a bistabilului, acesta va memora numai valorile lui D din momentele fronturilor negative; deci bistabilul poate elimina transferul spre ieșirea sa a semnalelor de zgomot. Dacă perioada semnalului de ceas este cu mult mai mică decât cele mai mici intervale între variațiile semnalului aplicat pe intrare atunci ieșirea Q a bistabilului poate fi identică cu intrarea D, dar cu o întârziere de propagare față de aplicarea frontului de tranziție activ.

Un tip de bistabil D, foarte uzual în aplicații, este cel cu validarea (semnalului de ceas), prezentat în Figura 3.45-e. Se compune dintr-un bistabil D cu MUX2:1 pe intrarea D, iar selectarea multiplexorului se realizează cu semnalul de validare, E. La intrarea de date 0 a multiplexorului se aplică ieșirea Q a bistabilului D iar pe intrarea 1 se aplică data de intrare la bistabilul D cu validare. Pentru semnalul de validare inactiv, $E=0$, pe fiecare front pozitiv de ceas se reînscris în bistabilul D valoarea Q (bistabilul rămâne în aceeași stare); bistabilul cu validare apare ca un bistabil D la care semnalul de ceas nu este validat (nu se aplică). Pentru semnalul de validare activ, $E=1$, data de intrare se înscrie, prin MUX2:1, în bistabilul D. În aplicații acest tip de bistabil înscrie condiționat data în funcție de un alt semnal care se aplică pe intrarea de validare. O altă variantă de bistabil D cu validare, dar cu facilități extinse, este prezentată în Figura 3.72-c.

Aplicațiile bistabilului D sunt: memorarea unui bit aplicat pe intrare, conform relației $Q(t+1) = D$, la fel ca latch-ul D; sincronizarea semnalelor asincrone înainte de a fi aplicate unui sistem sincron (“aducerea în același timp” cu ceasul sistemului

sincron). Atât pentru memorarea unui bit cât și pentru sincronizarea unui semnal asincron nu apar probleme dacă semnalul aplicat pe intrarea D nu are modificări în fereastra de decizie Δ . Dacă semnalul aplicat pe intrarea D este o dată deja sincronizată (nu se modifică în interiorul ferestrei de decizie), deci respectă timpii de prestabilire τ_{SU} și de menținere τ_H , atunci această dată este transferată la ieșire, cu întârzierea de propagare τ_{pD} față de frontul activ, și va fi valoarea ieșirii bistabilului pe următoarea perioadă de ceas; în Figura 3.46-a este prezentat acest mod de funcționare.

Probleme apar când semnalul aplicat pe intrarea D este un semnal asincron care își modifică valoarea în interiorul ferestrei de decizie (modificarea valorii unui semnal asincron poate avea loc oricând), Figura 3.46-b.

Eșantionarea unui semnal asincron D, care variază pe durata ferestri de decizie (se modifică în \overline{D}), poate crea două situații de evitat în funcționarea bistabilului D:




Figura 3.45 Bistabilul D: a) transformarea unui bistabil SR master-slave într-un bistabil D cu comutație pe frontul negativ; b) structură de bistabil D în tehnologie CMOS cu celule dinamice; c) tabelul caracteristic; d) comparația formelor de semnal obținute la ieșirile unui latch D și un bistabil D pentru același semnal aplicat pe intrare.

1. Ieșirea bistabilului, după timpul de propagare τ_{pD} , se înscrie nedeterminist, fie cu valoarea D aplicată pe intrare, fie cu valoarea complementară \overline{D} . Dacă se înscrie cu valoarea \overline{D} sincronizarea a fost reușită, iar dacă se înscrie cu valoarea D se poate considera că eșantionarea s-a realizat puțin înainte de modificare, când semnalul aplicat pe intrare într-adevăr avea valoarea D . La următoarea eșantionare (următorul front activ de clock), dacă semnalul asincron nu își mai modifică valoarea, în bistabil se înscrie valoarea corectă, adică \overline{D} ; pentru sistemul care utilizează semnalul sincronizat apare că semnalul a fost eșantionat (sincronizat) cu întârzierea de o perioadă de ceas.
2. Bistabilul, după timpul de propagare τ_{pD} , oscilează sau intră în metastabilitate, la ieșire se generează un semnal între 0 și 1 logic, deoarece funcționarea (latch-ului de bază al bistabilului) este în regim liniar. Iar dacă ieșirea acestui bistabil se aplică pe intrarea altor bistabile/porti unele din acestea pot sesiza intrarea pe nivel logic 1 iar altele pe nivel logic 0 sau unele bistabile pot intra în metastabilitate. După un timp, τ_m - timp de metastabilitate - care are o determinare probabilistică [Wakerly '00], bistabilul iese din starea de metastabilitate înscriindu-se, nedeterminist, fie în valoarea logică 1, fie 0, Figura 3.46-b. Scoaterea bistabilului din metastabilitate se obține prin două modalități. Prima, se forțează într-o stare validă prin aplicarea unei intrări care respectă parametrii de τ_{SU} și τ_{H} . A doua, după τ_m (care are o durată?!) starea de metastabilitate se consumă.




Figura 3.46 Utilizarea bistabilului D pentru sincronizarea datelor. Tranziția datelor prin bistabil când este îndeplinită condiția de nemodificare în fereastra de decizie (a) când nu este respectată condiția de nemodificare; c) structură de sincronizator cu un bistabil D (d) cu două bistabile înseriate.

Un circuit pentru obținerea unei intrări sincrone, INTSINCR, aplicate apoi la un sistem sincron, prin eșantionarea unui semnal asincron, INTASINCR, este prezentat în Figura 3.46-c. Elementul sincronizator este un bistabil D care produce o sincronizare corectă în afară de cazul în care semnalul INTASINCR își modifică valoarea în fereastra de decizie. Când INTASINCR se modifică în fereastra de decizie variația semnalului de ieșire obținut, INTSINCR, poate fi încadrată în una din cele două situații de evitat, în funcționare ale bistabilului D, descrise anterior (aplicarea unei intrări nedefinite, fie 1, fie 0, la sistemul sincron sau o sincronizare ratată – adică aplicarea unei valori situate între 0 și 1 logic). Evitarea acestor funcționări incorecte poate fi realizată de către varianta de sincronizator cu două bistabile D_1, D_2 înseriate ca în Figura 3.46-d. Semnalul INTSINCR va fi generat corect de bistabilul D_2 dacă în fereastra lui de decizie semnalul MET, produs de bistabilul D_1 , nu are modificări. Chiar și când semnalul MET, produs de D_1 , este nedeterminist, fie 1, fie 0, acesta devine stabil după τ_{pD} , deci următorul front de ceas îl găsește stabilizat pe intrarea bistabilului D_2 . Dar dacă semnalul MET este produs de starea de metastabilitate a lui D_1 , și această stare nu s-a consumat până la apariția noului front de ceas, $\tau_m > \tau_{CLK}$, atunci și D_2 intră în metastabilitate. Relația de temporizare care să impună ca D_2 să nu intre în metastabilitate, deci ca această variantă de sincronizator să nu producă sincronizări ratate, are expresia $\tau_m \leq T_{CLK} - \tau_{SU}$. Din această relație se deduc două modalități de a evita sincronizări ratate: 1- mărirea perioadei T_{CLK} a semnalului de eșantionare (în general, semnalul asincron are o frecvență de modificare mult mai mică decât frecvența de ceas); 2- micșorarea timpului de prestabilire τ_{SU} (în general, circuitele moderne, mai rapide, realizează valori mai mici, chiar sub 5 ns).

În concluzie, există posibilitatea de a realiza o sincronizare aproape sigură pe timpul de funcționare al unui echipament. Structuri de sincronizatoare care să realizeze pentru timpul mediu între două (eventuale) sincronizări ratate, **MTBF** (Mean Time Between Synchronizer Failures), valori ce depășesc timpul de viață de funcționare al unui echipament pot fi găsite în [Wakerly '00].

3.3.2.3 Bistabilul JK

Toate circuitele prezentate până acum, prin completarea structurii latch-ului din secțiunea 3.3.1, au avut ca finalitate eliminarea unora din deficiențele latch-ului. Totuși, a rămas nesoluționată comanda contradictorie de activare simultană a înscrierii și ștergerii. Aceasta comandă a fost eliminată, dar nu soluționată, la latch-ul D și bistabilul D prin comasarea acestei comenzi cu cea de neactivare simultană a intrărilor (No-Operation), dar circuitul s-a redus la o singură intrare de date. Soluționarea se poate obține prin realizarea unui automat cu două intrări **J-înscriere** și **K-ștergere**, Figura 3.47-a, având ca element de memorare, fie un latch cu ceas, fie un bistabil, care pe lângă comenzile normale (înscriere JK=10, ștergere JK=01, No-Operation JK=00) să aibă și **comanda JK=11 pentru care să basculeze în starea opusă**.

Funcționarea acestui automat - bistabilul JK - este redată în tabelul caracteristic din Figura 3.47-b. Se obține tabelul de excitație, Figura 3.47-c, sau forma concentrată, Figura 3.47-d, dacă în tabelul caracteristic se analizează pentru fiecare din cele patru tranziții posibile, între cele două stări, care din linii asigură tranziția respectivă. De exemplu, tranziția între stările $Q(t) = 1$ și $Q(t+1) = 0$ poate fi realizată de linia treia, JK=01, sau linia a patra, JK=11, adică JK=-1. Mapând acest tabel de excitație




Figura 3.47 Etapele sintezei structurii de bistabil JK: Pornind de la structura de automat (a) cu tabelul caracteristic (b) și tabelul de excitație (c,d) se obține tabelul de tranziție al stărilor sub forma unei diagrame V-K (e). Folosind tabelul de excitație al latch-ului SR(f) se obțin funcțiile de excitație $S = J\bar{Q}(t)$ și $R = \bar{K}Q$ (g) rezultând structura de tip JK (h).

într-o diagramă V-K, având intrările $Q(t)$ și JK, Figura 3.47-e, se deduce ecuația logică pentru funcționarea bistabilului JK.

$$Q(t + 1) = J \cdot \bar{Q}(t) + \bar{K} \cdot Q(t) \tag{3.24}$$

Alegând pentru elementul de memorare al automatului JK un latch SR cu ceas este necesar a se determina ecuația logică pentru CLC1 care generează semnalele S și R. Diagramele V-K pentru sinteza funcțiilor de excitație S, R, Figura 3.47-g, se obține prin conversia diagramei V-K a bistabilului JK utilizând tabelul de excitație al latch-ului SR, Figura 3.47-f. De exemplu, când bistabilul JK este în starea $Q(t) = 0$ și se aplică JK=00 bistabilul comută în starea $Q(t + 1) = 0$, căsuța de coordonate $Q(t)JK = 000$. Dar pentru că această tranziție (0 → 0) este realizată de către latch-ul SR se observă, din tabelul de excitație al acestuia, că valorile aplicate pe intrările sale trebuie să fie $S = 0$, $R = -$, valori care se introduc în cele două căsuțe de coordonate $Q(t)JK = 000$ ale diagramelor V-K din Figura 3.47-g. Iar când bistabilul comută din $Q(t) = 1$ în $Q(t + 1) = 0$, căsuța de coordonate $Q(t)JK = 111$, valorile aplicate pe intrările latch-ului trebuie să fie $S = 0$ și $R = 1$, valori care se introduc respectiv în căsuțele de coordonate $Q(t)JK = 111$ ale diagramelor V-K pentru funcțiile S și R. Rezultă cele două funcții de excitație $S = J \cdot \bar{Q}(t)$ și $R = \bar{K}Q(t)$ cu implementarea

din Figura 3.47-h.

Structura de bistabil JK obținută, corectă din punct de vedere logic, nu este practic funcțională când palierul activ al semnalului de ceas are durată mai mare decât timpul de propagare prin latch. De exemplu, dacă bistabilul este în starea logică 0 ($Q = 0$, $Q_N = 1$) și pe intrările de date se aplică $JK = 11$ poarta 3 va genera un semnal $S = 1$ care va înscrie bistabilul în starea 1 ($Q = 1$, $Q_N = 0$), iar dacă se menține $JK = 11$ se va deschide acum poarta 4 ce va genera un semnal $R = 1$ care va înscrie bistabilul în starea 0 ș.a.m.d, dacă se menține $JK = 11$. Perioada de oscilație este egală cu dublul timpului de propagare printr-o poartă AND de pe intrare plus timpul de propagare prin latch-ul SR. De fapt, când durată palierului activ de ceas este mai mare decât timpul de propagare în automat, acesta are o funcționare de automat asincron (transparentă), care pentru $JK = 11$ nu îndeplinește niciodată condiția de stabilitate, starea prezentă să fie identică cu starea viitoare calculată, deci automatul este cu oscilator.

Eliminarea posibilității de intrare în oscilație a bistabilului JK, din Figura 3.47-h, când $JK=11$, se poate realiza prin izolarea intrării de ieșire adică substituind latch-ul SR cu o structură de bistabil SR master-slave, Figura 3.48-a, obținându-se **bistabilul JK master-slave** cu simbolul de reprezentare din Figura 3.48-c și tabelul caracteristic din Figura 3.48-b.

Dar și acest tip de bistabil este afectat de ceea ce se numește captarea de (zgomote) 1 sau 0 datorită transparenței latch-ului master pe palierul activ de ceas. De exemplu, dacă bistabilul este în starea 1 ($Q = 1$, $Q_N = 0$) iar pe intrările de date se aplică $JK=00$ atunci în momentul apariției palierului activ de ceas latch-ul master se înscrie în $Q_M = 1$ și $Q_M-L = 0$ deci bistabilul va rămâne tot în starea 1. Dar dacă pe durată palierului activ de ceas pe intrarea K apare un glitch, posibil în sistemele digitale, acesta va înscrie ($K \cdot Q = 1$) latch-ul master în 0, $Q_M = 0$ și $Q_M-L = 1$, care se transferă apoi la ieșire ca stare 0 a bistabilului chiar dacă pe intrare a dispărut zgomotul și se revine la $JK=00$ (captare zero). Similar se întâmplă dacă bistabilul este în starea 0 ($Q = 0$, $Q_N = 1$), intrarea este $JK=00$ și pe intrarea J apare un glitch, va rezulta ($J \cdot Q_N = 1$) la ieșire starea 0 ($Q = 1$, $Q_N = 1$) chiar dacă zgomotul a dispărut și se revine la $JK=00$ (captare 1).

Se obține un bistabil JK, fără posibilitatea captării de 1 sau 0, dacă structura de bistabil master-slave este substituită cu un bistabil D cu comutație pe front, Figura 3.48-d al cărui simbol de reprezentare este desenat în Figura 3.48-f, iar tabelul caracteristic este descris în Figura 3.48-e. Un exemplu de diagrame de semnal pentru **bistabilul JK cu comutație pe frontul pozitiv** este dat în Figura 3.48-g; variația de semnale pe intrări trebuie să respecte condiția de nemodificare pe intervalele τ_{su} și τ_H în jurul frontului de comutație.

Dintr-un bistabil JK se poate obține simplu un bistabil D prin comasarea liniilor unu și patru, Figura 3.48-e, în una singură prin utilizarea unui inversor pe intrare. Un bistabil JK, având două bucle de reacție suprapuse, este un sistem de ordinul doi SO-2 pe când un bistabil D este un sistem de ordinul unu SO-1. Utilizarea unui bistabil JK pentru modelarea funcționării unui bistabil D ar însemna irosirea autonomiei unui SO-2 față de un SO-1; realizarea unui bistabil D dintr-un bistabil JK este o soluție numai când nu există un bistabil D.




Figura 3.48 Bistabilul JK: Structura (a) tabelul caracteristic (b) și simbolul de reprezentare (c) pentru un bistabil JK master-slave; structura (d), tabelul caracteristic (e) simbolul de reprezentare (f) și diagrame de semnal (g) pentru un bistabil JK cu comutație pe front pozitiv.

3.3.2.4 Bistabilul T

Conectând împreună cele două intrări JK, nu printr-un inversor ca pentru modelarea funcționării bistabilului D, ci direct se obține bistabilul de tip T. În practică funcționarea unui bistabil T totdeauna este modelată pe un bistabil JK, sau pe celelalte tipuri, deoarece nu există un circuit integrat discret care să conțină bistabilele T. Prin conectarea împreună a intrărilor tabelul caracteristic din Figura 3.48-e devine tabelul caracteristic al bistabilului T reprezentat în Figura 3.49-b. Din acesta, notând $J=K=T$, se obține tabelul de excitație, Figura 3.49-c, și tabelul de tranziție al stărilor reprezentat prin diagrama V-K din Figura 3.49-d din care rezultă ecuația de funcționarea bistabilului T:

$$Q(t+1) = \bar{T} \cdot Q(t) + T \cdot \bar{Q}(t) = T \oplus Q(t) \tag{3.25}$$

iar pentru $T = 1$ aceasta devine:

$$Q(t+1) = \overline{Q}(t) \quad (3.26)$$




Figura 3.49 Bistabilul T: a) modalitatea de a obține un bistabil T dintr-un bistabil JK ($J=k$); b) tabelul caracteristic; c,d) tabelul de excitație; e) diagrame de semnal (semnalul Q are perioada dublă față de semnalul de ceas).

Relația 3.26 arată că la menținerea intrării la valoarea $T=1$, bistabilul T la fiecare impuls de ceas comută/(basculează) în starea opusă de unde și denumirea de **bascuță** (toggle). Această simplă comportare de bascuță are două aplicații foarte frecvent utilizate în sistemele digitale:

- Numărător modulo 2.** Deoarece tot la al doilea front (impuls de ceas) aplicat pe intrare bistabilul revine în aceeași stare ($QQ_N \rightarrow \overline{Q}\overline{Q}_N \rightarrow QQ_N \rightarrow \overline{Q}\overline{Q}_N \dots$) ceea ce este echivalent cu identificarea claselor de resturi modulo 2, $\hat{0}$ și $\hat{1}$, din numărul de impulsuri aplicat pe intrare, deci un numărător în bază 2. Înseriind două bistabile T starea acestora, Q_1Q_0 , revine în aceiași valoare după patru impulsuri de ceas, adică identifică clasele de resturi modulo 4: $00 = \hat{0}$, $01 = \hat{1}$, $10 = \hat{2}$, $11 = \hat{3}$ pentru că $4 \text{ modulo } 4 = 0 = \hat{0}$. Se poate deduce că un numărător modulo 2^n se obține din înserierea a n circuite bistabile T.
- Divizor de frecvență.** Pentru că la fiecare front în același sens al semnalului de ceas, adică la un interval de o perioadă T_{CLK} , bistabilul basculează alternativ de la $1 \rightarrow 0$, $0 \rightarrow 1$, $1 \rightarrow 0 \dots$ rezultă că perioada semnalului Q este dublă în raport cu perioada semnalului de ceas $T_Q = 2T_{CLK}$. În plus, pentru că Q comută doar la fronturile în același sens ale ceasului nu depinde de factorul de umplere al semnalului de ceas. În Figura 3.49-e factorul de umplere al semnalului de ceas este sub 50% pe când frontul de umplere al semnalului generat pe Q este de 50% (există o mică abatere față de această valoare cu diferența între timpii de propagare τ_{pHL} și τ_{pLH}). În concluzie, semnalul obținut pe Q este cu un factor de umplere 50% și are frecvența jumătate din cea a semnalului de ceas.

Tabelul 3.4 Descrierea sintetică a bistabilelor SR, D, JK și T

Tipul de bistabil	Tabelul Caracteristic	Tabelul de excitare și ecuația de funcționare	Graful de tranziție	Simboluri de reprezentare și exemple de circuite obținabile comercial																																																							
SR	<table border="1"> <thead> <tr> <th>CLK</th> <th>S</th> <th>R</th> <th>Q</th> <th>Q_N</th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>0</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> <tr> <td></td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td></td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>1/0</td> <td>1/0(ND)</td> </tr> <tr> <td>0</td> <td>-</td> <td>-</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> </tbody> </table>	CLK	S	R	Q	Q _N		0	0	Q	Q _{N(FM)}		0	1	0	1		1	0	1	0		1	1	1/0	1/0(ND)	0	-	-	Q	Q _{N(FM)}	<table border="1"> <thead> <tr> <th>Q(t)</th> <th>S</th> <th>R</th> <th>Q(t+1)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>-</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>-</td> <td>1</td> <td>1</td> </tr> </tbody> </table> <p>$Q(t+1) = S + R\bar{Q}(t)$</p>	Q(t)	S	R	Q(t+1)	0	0	-	0	0	1	0	1	1	0	1	0	1	-	1	1		<p>74xx71</p>					
CLK	S	R	Q	Q _N																																																							
	0	0	Q	Q _{N(FM)}																																																							
	0	1	0	1																																																							
	1	0	1	0																																																							
	1	1	1/0	1/0(ND)																																																							
0	-	-	Q	Q _{N(FM)}																																																							
Q(t)	S	R	Q(t+1)																																																								
0	0	-	0																																																								
0	1	0	1																																																								
1	0	1	0																																																								
1	-	1	1																																																								
D	<table border="1"> <thead> <tr> <th>CLK</th> <th>D</th> <th>Q</th> <th>Q_N</th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>0</td> </tr> <tr> <td>0</td> <td>-</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> <tr> <td>1</td> <td>-</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> </tbody> </table>	CLK	D	Q	Q _N		0	0	1		1	1	0	0	-	Q	Q _{N(FM)}	1	-	Q	Q _{N(FM)}	<table border="1"> <thead> <tr> <th>Q(t)</th> <th>D</th> <th>Q(t+1)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table> <p>$Q(t+1) = D(t)$</p>	Q(t)	D	Q(t+1)	0	0	0	0	1	1	1	0	0	1	1	1		<p>74xx74;74xx174;74xx374</p>																				
CLK	D	Q	Q _N																																																								
	0	0	1																																																								
	1	1	0																																																								
0	-	Q	Q _{N(FM)}																																																								
1	-	Q	Q _{N(FM)}																																																								
Q(t)	D	Q(t+1)																																																									
0	0	0																																																									
0	1	1																																																									
1	0	0																																																									
1	1	1																																																									
JK	<table border="1"> <thead> <tr> <th>CLK</th> <th>J</th> <th>K</th> <th>Q</th> <th>Q_N</th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>0</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> <tr> <td></td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td></td> <td>1</td> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>\bar{Q}</td> <td>\bar{Q}_N</td> </tr> <tr> <td>0</td> <td>-</td> <td>-</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> <tr> <td>1</td> <td>-</td> <td>-</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> </tbody> </table>	CLK	J	K	Q	Q _N		0	0	Q	Q _{N(FM)}		0	1	0	1		1	0	1	0		1	1	\bar{Q}	\bar{Q}_N	0	-	-	Q	Q _{N(FM)}	1	-	-	Q	Q _{N(FM)}	<table border="1"> <thead> <tr> <th>Q(t)</th> <th>J</th> <th>K</th> <th>Q(t+1)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>-</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>-</td> <td>1</td> </tr> <tr> <td>1</td> <td>-</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>-</td> <td>1</td> <td>1</td> </tr> </tbody> </table> <p>Tranzitia JK $0 \rightarrow A \mid A$ $1 \rightarrow A \mid \bar{A}$</p> <p>$Q(t+1) = \bar{J}Q(t) + KQ(t)$</p>	Q(t)	J	K	Q(t+1)	0	0	-	0	0	1	-	1	1	-	0	0	1	-	1	1		<p>74xx76;74xx112;74xx109</p>
CLK	J	K	Q	Q _N																																																							
	0	0	Q	Q _{N(FM)}																																																							
	0	1	0	1																																																							
	1	0	1	0																																																							
	1	1	\bar{Q}	\bar{Q}_N																																																							
0	-	-	Q	Q _{N(FM)}																																																							
1	-	-	Q	Q _{N(FM)}																																																							
Q(t)	J	K	Q(t+1)																																																								
0	0	-	0																																																								
0	1	-	1																																																								
1	-	0	0																																																								
1	-	1	1																																																								
T	<table border="1"> <thead> <tr> <th>CLK</th> <th>J</th> <th>K</th> <th>Q</th> <th>Q_N</th> </tr> </thead> <tbody> <tr> <td></td> <td>0</td> <td>0</td> <td>Q</td> <td>Q_N</td> </tr> <tr> <td></td> <td>1</td> <td>1</td> <td>\bar{Q}</td> <td>\bar{Q}_N</td> </tr> <tr> <td>0</td> <td>-</td> <td>-</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> <tr> <td>1</td> <td>-</td> <td>-</td> <td>Q</td> <td>Q_{N(FM)}</td> </tr> </tbody> </table> <p>J=K=T</p>	CLK	J	K	Q	Q _N		0	0	Q	Q _N		1	1	\bar{Q}	\bar{Q}_N	0	-	-	Q	Q _{N(FM)}	1	-	-	Q	Q _{N(FM)}	<table border="1"> <thead> <tr> <th>Q(t)</th> <th>T</th> <th>Q(t+1)</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> </tbody> </table> <p>$Q(t+1) = T \oplus Q(t)$ pt T=1; $Q(t+1) = \bar{Q}(t)$</p>	Q(t)	T	Q(t+1)	0	0	0	0	1	1	1	1	0	1	0	1																	
CLK	J	K	Q	Q _N																																																							
	0	0	Q	Q _N																																																							
	1	1	\bar{Q}	\bar{Q}_N																																																							
0	-	-	Q	Q _{N(FM)}																																																							
1	-	-	Q	Q _{N(FM)}																																																							
Q(t)	T	Q(t+1)																																																									
0	0	0																																																									
0	1	1																																																									
1	1	0																																																									
1	0	1																																																									

În Tabelul 3.4 sunt sintetizate informațiile principale despre cele patru tipuri de circuite basculante prezentate.

Exemplul 3.15 Deoarece bistabilul T nu exista sub formă de circuit integrat independent să se modeleze funcționarea sa cu circuite bistabile de tip SR, JK și D.




Figura 3.50 Conversia bistabilelor: a) tabelul de excitație pentru conversia SR, JK și D în T; b) conversia $D \rightarrow T$; c) conversia $RS \rightarrow T$; d) conversia $JK \rightarrow T$.

Soluție. Rezolvarea acestei probleme este similară cu cea pentru sinteza bistabilului JK prin modelarea funcționării pe un automat pe bază de bistabil SR, Figura 3.47. Concret, trebuie realizate sinteze de automate pe bază de bistabile SR, JK și D care modelează funcționarea bistabilului T. Funcționarea bistabilului T este descrisă prin tabelul său de excitație redat în coloanele 1, 2 și 8 din Figura 3.50-a. Coloanele 3-4, 5-6 și 7 sunt valorile respectiv pentru intrările SR, JK și D, ale bistabilelor SR, JK și D, care produc aceeași comutație între $Q(t)$ și $Q(t+1)$ ca cea realizată de bistabilul T; aceste valori se citesc pentru fiecare bistabil din tabellele de excitație prezentate în Tabelul 3.4. Apoi, se face sinteza funcție de excitație pentru fiecare din intrările S, R, J, K și D pe o diagramă V-K având ca variabile de intrare pe $Q(t)$ și T.

1. Conversia $D \rightarrow T$, Figura 3.50-b. Rezultă funcția de excitație pe intrarea D de forma $D = Q(t) \cdot \bar{T} + \bar{Q}(t) \cdot T = Q(t) \oplus T$, care este identică cu cea din relația 3.25, iar pentru $T = 1$ (basculă) se obține relația $D = \bar{Q}(t)$. Este evident, că pentru funcționarea bistabilului D ca basculă pe intrarea acestuia trebuie aplicată valoarea de pe ieșire dar negată, ceea ce se poate realiza printr-o reacție fie de pe Q, printr-un element inversor comandat (XOR), fie direct de pe Q_N .

2. Conversia $SR \rightarrow T$, Figura 3.50-c. Pentru funcțiile de excitație rezultă expresiile $S = \overline{Q}(t)T$; $R = Q(t)T$, iar pentru $T = 1$ se obține $S = Q_N(t)$ și $R = Q(t)$. Structurile de circuit obținute conform acestor relații pot fi considerate și ca fiind particularizări ale structurii de bistabil JK cu $J=K=T$, din Figura 3.47-h.

3. Conversia $JK \rightarrow T$, Figura 3.50-d. Funcțiile de excitație sunt $J = K = T$, adică intrările bistabilului JK sunt conectate împreună generând astfel intrarea bistabilului T. De fapt, această metodă de conversie a stat la baza structurii bistabilului T, Figura 3.49.

Utilizând un procedeu ca cel folosit mai sus, pentru obținerea bistabilului T, se poate obține oricare tip de bistabil prin modelarea funcționării acestuia pe celelalte tipuri de bistabile.

3.3.3 Aplicații la automate

În prezentarea funcționării și structurii unui automat, Figura 3.7, s-a arătat că pe calea de reacție starea următoare $Q(t+1)$ devine stare prezentă prin memorarea sa într-un element de memorare (registru). Acest element, de memorare, este un circuit basculant bistabil fie de tip latch fie de tip bistabil. Dacă este de tip latch atunci automatul, pe durata de transparentă a latch-ului, are o comportare de tip asincron pentru că reacția este continuă pe această durată. Iar dacă este de tip bistabil atunci automatul este sincron pentru că reacția este întreruptă, aceasta se închide numai pe frontul de basculare a bistabilului când starea următoare se înscrie ca stare prezentă. Tipul de bistabil determină puternic doar structura semiautomatului deoarece partea combinațională a acestuia, CLC1, Figura 3.8, trebuie să calculeze funcțiile de excitație specifice tipului de bistabil utilizat. În continuare se vor prezenta exemple de automate implementate cu diferite tipuri de bistabile.

Exemplul 3.16 Pentru automatul, a cărui sinteză s-a prezentat în Exemplul 3.12 să se realizeze implementarea semiautomatului cu bistabile D, JK și SR

Soluție. În implementarea din Figura 3.35 nu s-a specificat ce tip de element de memorie utilizează în bucla de reacție, acum această reprezentare generică de memorie va fi substituită cu bistabile D, bistabile JK sau bistabile SR. Din tabelul din Figura 3.34 s-a păstrat numai partea corespunzătoare tranziției stărilor, fără ieșiri, și s-a completat cu valorile funcțiilor de excitație pentru definirea semiautomatului implementabil cu bistabile D, JK și SR în Figura 3.51-a. Valoarea funcției de excitație, pentru fiecare intrare a celor trei bistabile, se obține prin citirea acesteia din tabelul de excitație al bistabilului respectiv, Tabelul 3.4, luând în considerare pe toate căile de tranziție, comutațiile între bitul z_i (starea prezentă) și $wD_{i,i=0,1,2}$ (starea următoare). De exemplu, pentru calea de tranziție L_5 se realizează tranziția de la starea prezentă $z_2z_1z_0=010$ (q_1) la starea următoare $wD_1wD_2wD_3 = 011$ (q_4), adică printr-o comutație a biților de stare în felul următor $z_2 = 0 \rightarrow wD_2 = 0$, $z_1 = 1 \rightarrow wD_2 = 1$ și $z_0 = 0 \rightarrow wD_3 = 1$, deci atunci la o implementare cu bistabile JK, se obțin, din tabelul de excitație al acestui bistabil, respectiv următoarele valori ale biților funcțiilor de excitație: $wJ_2 wK_2 = 0-$; $wJ_1 wK_1 = -0$; $wJ_0 wK_0 = 1-$.

Pentru implementarea elementului de memorare cu bistabil de tip D, valoarea funcției de excitație este identică cu valoarea bitului stării următoare a bistabilului, conform relației 3.22, de aceea în tabel biții stării următoare a automatului sunt notați cu wD_2 , wD_1 , wD_0 . Expresiile funcțiilor de excitație pentru bistabilul D, determinate în Exemplul 3.12, sunt:

Cale de tranz	Intrari			Starea prezenta Q(t)				Starea urmatoare (functie de excitatie pt bistabil D) Q(t+1)				Funcțiile de excitatie pentru intrarile JK ale bistabilelor						Funcțiile de excitatie pentru intrarile SR ale bistabilelor									
	x ₂	x ₁	x ₀	z ₂	z ₁	z ₀	z ₂	z ₁	z ₀	wD ₂	wD ₁	wD ₀	wJ ₂	wK ₂	wJ ₁	wK ₁	wJ ₀	wK ₀	wS ₂	wR ₂	wS ₁	wR ₁	wS ₀	wR ₀			
	0	1	0	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1
L ₁	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₂	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₃	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₄	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₅	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₆	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₇	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₈	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₉	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₁₀	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
L ₁₁	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0




Figura 3.51 Explicativă pentru Exemplul 3.13: a) tabelul cu valorile funcțiilor de excitatie; b,c) diagramele V-K pentru sinteza funcțiilor de excitatie la bistabilele JK și SR.

$$\begin{aligned}
wD_2 &= \bar{x}_0\bar{z}_2z_1\bar{z}_0 + x_1z_2z_1 \\
wD_1 &= x_1\bar{z}_2\bar{z}_1 + \bar{z}_2z_1\bar{z}_0 + \bar{x}_1z_2z_1 \\
wD_0 &= \bar{x}_2x_1\bar{z}_2\bar{z}_1\bar{z}_0 + \bar{z}_2\bar{z}_1z_0 + \bar{x}_1z_2z_1
\end{aligned} \tag{3.27-a}$$

Din tabelul completat cu valorile funcțiilor de excitație se pot deduce expresiile logice ale acestora dar pentru sinteză vor fi necesare diagrame V-K de șase variabile de intrare: $x_2, x_1, x_0, z_2, z_1, z_0$. Se poate reduce dimensiunea acestor diagrame la diagrame de numai

x_2	x_1	wJ_0
0	0	0
1	0	0
1	1	0
0	1	1

$$\Rightarrow \{ wJ_0 = \bar{x}_2x_1$$

trei variabile z_2, z_1, z_0 prin introducerea unei variabile de intrare ca variabilă reziduu (un exemplu cum se introduce doar o singură variabilă reziduu este prezentat în Figura 3.28-d). În starea q_0 , testându-se două intrări, modalitatea cum se introduc simultan aceste două variabile reziduu în coeficientul funcției wJ_0 se prezintă în continuare. Prima linie și a patra din tabelul alăturat există definite din tabelul din Figura 3.51-a adică $x_2 = 0, x_1 = 0$ iar $wJ_0 = 0$; $x_2 = 0, x_1 = 1$ iar $wJ_0 = 1$. Pentru liniile doi și trei se extinde linia a doua din tabelul din Figura 3.51-a, $x_2 = 1, x_1 = -$ iar $wJ_0 = 0$, la următoarele două: $x_2 = 1, x_1 = 0$ iar $wJ_0 = 0$ și $x_2 = 1, x_1 = 1$ iar $wJ_0 = 0$. Expresia funcției de excitație $wJ_0 = \bar{x}_2x_1$ s-a dedus din analiza tabelului alăturat. Se obțin următoarele expresii pentru funcțiile de excitație, Figura 3.51-b și 3.51-c:

Bistabilul JK

$$\begin{aligned}
wJ_2 &= \bar{x}_0z_1\bar{z}_0 & wJ_1 &= x_2\bar{z}_2 & wJ_0 &= \bar{x}_2x_1\bar{z}_2\bar{z}_1 + x_0\bar{z}_0z_1 + \bar{x}_1z_2z_1 \\
wK_2 &= \bar{z}_1\bar{x}_1 & wK_1 &= z_0 + x_1z_2 & wK_0 &= z_1 + \bar{x}_2\bar{z}_2
\end{aligned} \tag{3.27-b}$$

Bistabilul SR

$$\begin{aligned}
wS_2 &= \bar{x}_0\bar{z}_2z_1\bar{z}_0 & wS_1 &= x_2\bar{z}_2\bar{z}_1 & wS_0 &= \bar{x}_2x_1\bar{z}_2\bar{z}_1\bar{z}_0 + x_0\bar{z}_2z_1\bar{z}_0 + \bar{x}_1z_2z_1 \\
wR_2 &= \bar{z}_1 + \bar{x}_1z_2 & wR_1 &= z_2z_1 + \bar{x}_1z_2 & wR_0 &= z_2z_1 + \bar{x}_2z_0
\end{aligned} \tag{3.27-c}$$

Implementarea părții combinaționale, conform relațiilor 3.27-b și 3.27-c, se poate face prin oricare modalitate de implementare de circuit combinațional (porți logice, DMUX+porți logice, MUX, ROM sau PLA).

În implementarea automatelor se pune întrebarea pentru realizarea elementelor de memorare, din bucla de reacție, care din cele trei tipuri de bistabile (D, JK și SR) este indicat a se utiliza (nu s-a considerat și bistabilul T deoarece acesta se obține simplu dintr-un JK). Răspunsul este mai nuanțat.

Bistabilul D necesită pentru fiecare bit de stare z_i doar o singură funcție de excitație aplicată pe intrarea D. Bistabilele JK și SR necesită pentru fiecare bit de stare z_i două funcții de excitație pe intrare respectiv wJ_i, wK_i pentru bistabilul JK și wS_i, wR_i pentru bistabilul SR. În schimb comenzile aplicate pe intrările bistabilelor JK și SR sunt vag formulate, de forma $JK = A-$, $JK = -\bar{A}$, în raport cu o comandă exact prescrisă ce se aplică la bistabilul D, vezi Tabelul 3.4. Această ambiguitate în comandă determină valori don't care în diagramele V-K de sinteză, deci funcțiile de excitație pentru bistabilul JK sunt cele mai simple apoi cele pentru bistabilul SR în

raport cu funcția de excitație pentru bistabilul D. Se poate constata validitatea acestei afirmații prin analiza funcțiilor de excitație obținute în exemplul anterior relațiile 3.27-a,b și c. Pe un circuit integrat discret, în general, sunt incluse mai multe bistabile de tip D decât bistabile JK, dar cu un bistabil JK se poate modela ușor un D sau un T, în general are și intrări asincrone, deci este mai versatil în aplicații.

În concluzie, pentru implementările cu circuite integrate discrete pentru sisteme simple bistabilul de tip D este preferat bistabilului JK, pe când la sisteme mai complexe bistabilul JK prin versatilitatea sa este de preferat. În schimb, în structurile integrate sunt utilizate aproape în exclusivitate bistabilele de tip D (completate cu multiplexoare pe intrare).

Proiectarea și implementarea unui circuit automat pot fi mult simplificate, în unele cazuri, prin **utilizarea circuitelor multiplexoare**. În primul rând o astfel de simplificare apare în cazul în care fiecare bloc de stare al automatului se testează doar o singură variabilă de intrare, caz în care acea variabilă poate fi introdusă ca variabilă reziduu. Simplificarea poate apare chiar și când se testează mai multe intrări în unele blocuri de stare, dar expresiile coeficienților funcției pot fi calculate cu operatori simpli (AND,OR...) de variabile reziduu. Sau, organigrama ASM a funcției, în blocurile unde se testează mai mult de o variabilă, se poate aduce, prin introducerea de stări noi între testarea a două variabile, Figura 3.52-c, numai la blocuri în care se testează doar o singură variabilă. Această simplificare este susținută mai departe, în implementarea semiautomatului, dacă se alege ca element de memorare în buclă bistabilul de tip D.

În al doilea rând, simplificarea poate apare prin micșorarea numărului de intrări aplicate părții combinaționale prin utilizarea de circuite multiplexoare. Dacă în fiecare bloc de stare din cele n intrări se testează doar un număr q intrări, atunci aceste intrări pot fi selectate prin q circuite multiplexoare. Conectând intrările în automat corespunzător pe intrările de date ale multiplexoarelor și aplicând cuvântul codului de stare pe intrările de selectare ale multiplexoarelor, atunci se obțin pentru partea combinațională doar q intrări în fiecare moment. Această modalitate este foarte indicată la realizarea părții combinaționale pe circuit ROM. Deoarece capacitatea circuitului ROM depinde exponențial de numărul de intrări, chiar și reducerea unei singure intrări la automat va determina o înjumătățire a capacității circuitului ROM.

Exemplul 3.17 Pentru automatul din Exemplul 3.12 să se structureze partea de semiautomat numai cu multiplexoare și bistabile de tip D.

Soluție. Tabelul de tranziție al stărilor din Figura 3.51-a este refăcut în Figura 3.52 dar de această dată valorile funcțiilor de excitație ale bistabilelor wD_2 , wD_1 , wD_0 conțin intrările x_2 , x_1 , x_0 ca variabile reziduu.

Aceste funcții de excitație sunt implementate pe MUX8:1 care au ca variabile de selectare biții cuvântului de stare $z_2z_1z_0$, Figura 3.52-b. Aceași implementare pe multiplexoare se poate realiza pornind de la relațiile 3.27-a care se extind la forme canonice în funcție de cele trei variabile z_2 , z_1 , z_0 . Implementarea cu multiplexoare și bistabile D apare ca o variantă atractivă de automat deoarece se realizează fără efort de sinteză deosebit și cu un cost relativ scăzut .

Exemplul 3.18 Automatul din Exemplul 3.12 să se implementeze cu bistabile D și circuite ROM.

Soluție. Pentru automatul propus, tabelul de tranziție al stărilor și al ieșirilor, din




Figura 3.52 Explicativă pentru Exemplul 3.17: a) tabelul de tranziție al stărilor cu intrările automatului introduse ca variabile reziduu; b) implementarea cu bistabile D și mutiplexoare; c) eliminarea testării a două variabile într-un bloc de stare prin introducerea unei noi stări.

Figura 3.34, este o formă simplificată deoarece conține numai tranzițiile pe cele 11 căi de tranziție (L_1, L_2, \dots, L_{11}) din tabelul de cu 64 tranziții posibile. Automatul codificat cu trei biți z_2, z_1, z_0 poate realiza în fiecare din cele opt stări câte opt tranziții care corespund combinațiilor de variabile de intrare x_2, x_1, x_0 testate. Informația privind efectul produs de o tranziție necesită câte o locație, rezultă că este necesară o memorie cu $8 \times 8 = 64$ adrese, cuvântul de adresare fiind format din trei variabile de stare și trei de intrare, $z_2z_1z_0x_2x_1x_0$. Componenta cuvântului de 1 byte dintr-o locație este: $D_7 = wD_2$; $D_6 = wD_1$; $D_5 = wD_0$; $D_4 = y_3$; $D_3 = y_5$; $D_2 = y_4$; $D_2 = y_2L$; $D_0 = y_1$. Pentru maparea pe memorie a tabelului de tranziție al stărilor și ieșirilor acesta trebuie completat la toate cele 64 de adrese (000000 ÷ 111111) prin extinderea atât pentru simbolurile indiferente ale subcuvântului $x_2x_1x_0$ cât și pentru codurile neutilizate pentru ale stărilor 101 și 111. Rezultatul extinderii este prezentat în Figura 3.53-a, unde conținutul fiecărei locații este exprimat în hexazecimal și pentru detaliere s-a specificat la fiecare locație corespondența la starea și calea de tranziție. Capacitatea circuitului ROM este de 64×1 byte iar structura automatului este prezentată în Figura 3.53-b. În general, pentru un automat cu k variabile de stare, n variabile de intrare și m biți de ieșire capacitatea necesară este $2^{k+n} \times (k + m)$ biți.

Modalitatea de micșorare a capacității circuitului ROM utilizat în implementarea automatului este, ca și în abordarea clasică aplicată la oricare memorie, fie de micșorare a numărului de intrări, fie de reducere a numărului de biți de ieșire, evident că prima variantă este mult mai eficientă deoarece are o contribuție exponențială. Reducerea numărului de

intrări se poate aplica cu succes la automatele care testează în fiecare stare doar o singură intrare din cele n , deci cuvântul de adresare rezultă cu lungimea de $(k + 1)$ biți, capacitatea circuitului ROM rezultă de $2^{k+1} \times (k + m)$ biți, se obține o reducere de 2^{n-1} ori. Pentru automatul din acest exemplu nu putem (încă!) aplica această modalitate deoarece în starea q_0 (000) se testează simultan atât x_2 cât și x_1 .

Automatul poate fi redus la un automat care testează în fiecare stare doar o singură intrare dacă se aplică procedeul prezentat în Figura 3.52-c, adică introducerea unei stări noi q_6 între punctele de testare ale variabilelor de intrare x_2 și x_1 din blocul de stare q_0 . Rezultă astfel: 1-în blocul de stare q_0 (000) tranziția $q_0 \rightarrow q_6$ pe calea $L_1 = \overline{x_2}$ și tranziția $q_0 \rightarrow q_1$ pe calea $L_2 = x_2$; 2-în blocul de stare q_6 (101) tranziția $q_6 \rightarrow q_0$ pe cale $L_{12} = \overline{x_1}$ și tranziția $q_6 \rightarrow q_2$ pe calea $L_3 = x_1$. Ieșirile în starea q_6 sunt identice cu cele din starea q_0 , ceea ce apare pentru funcționarea automatului, când $x_2=0$, ca o staționare de doua tacte în q_0 . Tabelul automatului din Figura 3.34 se modifică prin introducerea stării q_6 și a noilor căi de tranziție L_1, L_{12} și L_3 (ceea ce trebuie introdus și în forma expandată din Figura 3.53-a).

Pentru automatul modificat structurarea este cea din Figura 3.53-c. În fiecare bloc de stare prin cuvântul de cod al stării $z_2z_1z_0$, aplicat pe intrările de selectare al MUX8:1, se selectează doar valoarea variabilei de intrare testate, notată cu P , deci cuvântul de adresare este $z_2z_1z_0P$. La adresa $z_2z_1z_00$ este stocată informația din blocul respectiv de stare când tranziția are loc după calea $P = 0$, iar la adresa $z_2z_1z_01$ este stocată informația după calea de tranziție $P = 1$. Această structurare se poate extinde și pentru cazul când sunt testate simultan două intrări într-un bloc de stare, în cazul general capacitatea memoriei fiind de $2^{k+2} \times (k+m)$ biți. Pentru această implementare pe intrare sunt necesare două multiplexoare care în fiecare bloc de stare, prin cuvântul de cod $z_2z_1z_0$, selectează cele două variabile testate notate cu P_1 și P_0 , iar cuvântul de adresare la memorie are forma $z_2z_1z_0P_2P_1$. Fiecare stare necesită patru locații(/adrese) pentru stocarea informațiilor corespunzătoare cele patru căi de tranziție $P_1P_0 = 00, 01, 10$ și 11 .

Bitul de adresare P , identic cu valoarea variabilei de intrare testate într-un bloc de stare și utilizat pentru selectarea a uneia din cele două adrese corespunzătoare celor două căi de tranziție, poate fi utilizat pentru selectare nu ca un bit de adresare ci ca un bit de validare asupra cuvântului citit din locația de adresă $z_2z_1z_0$. În această variantă câmpul cuvântului stocat la o adresă are lungimea dublă, deoarece cuprinde atât semicuvântul cu informație pentru $P = 0$ cât și semicuvântul cu informație pentru $P = 1$, plus încă un subcuvânt care conține valorile intrărilor $x_2x_1x_0$. Notând $[z_2z_1z_0]$ conținutul unei locații de adresă $z_2z_1z_0$ atunci din tabelul memoriei de la Figura 3.53-c se poate obține conținuturile locațiilor de la această variantă prin următoarea concatenare $x_2x_1x_0[z_2z_1z_00][z_2z_1z_01]$. Una din intrări din acest subcuvânt, pentru un bloc de stare $z_2z_1z_0$, va selecta prin valoarea sa, din cuvântul stocat la adresa $z_2z_1z_0$, fie semicuvântul pentru $P = 0$, fie semicuvântul pentru $P = 1$.

Implementarea automatului conform acestei variante de utilizare a bitului variabilei testate este prezentată în Figura 3.54. Pentru fiecare bloc de stare $z_2z_1z_0$, în subcuvântul $x_2x_1x_0$, intrarea care se testează are valoarea 1. De exemplu, dacă în blocul de stare $z_2z_1z_0 = 001$, când se testează $x_2 (= 1)$ și dacă într-adevăr intrarea x_2 are valoarea 1 atunci prin poarta P_2 se aplică la grupul $8 \times \text{MUX } 2:1$ selectarea $P = 1$, iar pe ieșire rezultă semicuvântul 01110111 (77H), altfel rezultă semicuvântul pentru $P = 0$, adică 00010011 (13H). În cazul general, când se testează doar o singură intrare în fiecare bloc de stare, capacitatea memoriei este $2^k \times (n + 2k + 2m)$.

Această modalitate de implementare se poate extinde și la cazul când se testează două intrări în fiecare bloc de stare. De această dată cuvântul din fiecare locație cuprinde patru subcuvinte, corespunzătoare celor patru tranziții posibile, plus încă două subcuvinte de variabilele $x_2x_1x_0$ fiecare indicând una din cele două variabile care se testează. Evident, se generează doi biți de selectare P_1 și P_0 prin a căror combinații 00, 01, 10 și 11 se selectează una din intrările grupului de $8 \times \text{MUX } 4:1$. Capacitatea necesară a circuitului ROM este




Figura 3.54 Explicativă pentru Exemul 3.18. Utilizarea valorii variabilei testate într-un bloc de stare pentru selectarea subcâmpurilor cuvântului stocat la o adresă $z_2z_1z_0$.

$$2^k \times (2n + 4k + 4m).$$

Pentru o funcționare corectă a automatului prin relația 3.7 se poate calcula perioada minimă a semnalului de ceas. În cazul când automatul are cel puțin o variabilă de intrare sincronă trebuie luat în considerare și timpul de transfer al acestei variabile din momentul aplicării impulsului de ceas la bistabilul de intrare (de sincronizare). Acest timp de transfer este compus din: τ_{pBI} – timpul de propagare prin bistabilul de sincronizare de intrare plus $\tau_{pmaxCLK}$ – timpul maxim de propagare prin rețeaua combinațională, plus τ_{SUQ} – timpul de prestabilire la bistabilul de stare. Deoarece se comandă cu același semnal de ceas atât bistabilele din registrul de sincronizare de pe intrare cât și cele din registrul de stare perioada minimă trebuie să respecte relația:

$$T_{CLKmin} \geq \max \{ (\tau_{pmaxCLK} + \tau_{pBQ} + \tau_{SUQ}), (\tau_{pmaxCLK} + \tau_{pBI} + \tau_{SUQ}) \} \quad (3.28)$$

Sinteza automatelor prezentate până acum a urmat, mai mult sau mai puțin, o succesiune de faze descrise în secțiunea 3.2.6, ultima fază fiind elaborarea documentației. În practică, sunt frecvente cazurile când pentru un automat nu există documentație și astfel, s-ar putea, să nu se înțeleagă funcționarea sa. Funcționarea automatului

este descrisă clar printr-o diagramă de tranziție a stărilor sau un graf de tranziție/organigramă ASM. Soluția? pornind de la structura automatului (schema electrică) și parcurgând în sens invers succesiunea procesului de sinteză, se ajunge la tabelul de tranziție al stărilor și graful de tranziție al stărilor. Acest proces, invers al sintezei, este analiza automatului. Etapele care se parcurg în procesul de analiză, pornind de la schema electrică a automatului sunt:

1. Identificarea structurii automatului. Aceasta înseamnă segregarea părții combinaționale de cea de memorare (bistabilele din bucla de reacție și identificarea acestora – sunt cazuri când sunt utilizate mai multe tipuri de bistabile). Uneori, de mare folos este redresarea schemei sub forma clasică de automat ca în Figura 3.7 sau 3.8. Se identifică intrările principale, ieșirile, variabilele de stare (intrările secundare), variabilele funcții de excitație și, dacă este necesar, alegerea unor denumiri/symboluri pentru acestea.

2. Din analiza părții combinaționale se deduc ecuațiile logice ale ieșirilor funcțiilor de excitație, în funcție de cele n variabile de intrare și k variabile de stare.

3. Construirea tabelului de tranziție al stărilor și al ieșirilor. Pentru toate combinațiile între cele 2^k stări prezente și 2^n cuvinte de intrare se determină stările următoare prin utilizarea relațiilor deduse pentru funcțiile de excitație și tabelele caracteristice (vezi Tabelul 3.4) ale tipurilor de bistabile folosite. Stările următoare se pot calcula și prin: introducerea expresiilor funcțiilor de excitație în ecuațiile de funcționare ale bistabilelor folosite; introducând în expresiile rezultate toate combinațiile de 2^k stări prezente și 2^n cuvinte de intrare, obținându-se astfel valorile biților stărilor următoare.

4. Construirea grafului de tranziție al stărilor/organigrama ASM. Asigurând simboluri literale pentru fiecare cod de stare, din tabelul de tranziție al stărilor și ieșirilor, se poate desena graful de tranziție. Eventual, dacă nu sunt multe variabile, se poate trasa diagrama de variație în timp a semnalelor.

Exemplul 3.19 Pentru automatul cu schema electrică din figura 3.55-a să se deducă graful de tranziție al stărilor.

Soluție: Analiza acestui automat se va face marcând etapele specificate anterior.

1. Structura automatului poate fi redesenată ca în Figura 3.55-b. Se observă că ieșirile sunt de fapt tocmai biții de stare z_1, z_0 , deci este un automat Moore.

2. Funcțiile de excitație au expresiile:

$$\begin{aligned} wJ_1 &= z_0, wK_1 = \bar{x}z_0 \\ wJ_0 &= \bar{x}, wK_0 = x\bar{z}_1 + \bar{x}z_1 = x \oplus z_1 \end{aligned}$$

3. Tabelul de tranziție al stărilor, Figura 3.55-c. Se determină starea următoare $z_1(t+1)z_0(t+1)$ pentru fiecare din cele opt combinații ale intrării x și stării prezente z_1z_0 .

În tabel s-au introdus și valorile intrărilor wJ_1, wK_1, wJ_0, wK_0 ale celor două bistabile JK (coloanele 4,5,6,7), valori calculate cu ajutorul relațiilor funcțiilor de excitație pentru toate cele opt combinații de intrare. Valorile din coloanele 4,5,6 și 7 nu fac parte din tabel dar s-au introdus pentru o mai ușoară determinare a stării următoare din starea prezentă. Utilizând tabelul caracteristic al bistabilului JK, vezi Tabelul 3.4, pentru fiecare configurație de intrare xz_1z_0 se deduc valorile biților stării următoare $z_1(t+1)z_0(t+1)$.

Expresiile biților stării următoare se pot obține și prin introducerea funcțiilor de excitație




Figura 3.55 Explicativă la Exemplul 3.19: a) schema electrică a automatului; b) schema electrică redesenată în structura clasică de automat; c) tabelul de tranziție al stărilor; d) graful de tranziție al stărilor.

deduse anterior în relația 3.27 de funcționare a bistabilului JK:

$$\begin{aligned}
 z_1(t+1) &= w_1 J_1 \cdot \overline{z_1}(t) + \overline{wK_1} \cdot z_1(t) = z_0 \cdot \overline{z_1}(t) + (x + \overline{z_0}(t))z_1(t) = \\
 &= \overline{z_1}z_0 + xz_1 + z_1\overline{z_0} \\
 z_2(t+1) &= wJ_0 \cdot \overline{z_0}(t) + \overline{wK_0} \cdot z_0(t) = \overline{x} \cdot \overline{z_0}(t) + \overline{(x \oplus z_1(t))} \cdot z_0(t) = \\
 &= \overline{x_0}\overline{z_0} + \overline{x}z_1z_0 + xz_1z_0
 \end{aligned}$$

În ultima formă s-a scris z în loc de $z(t)$. Valorile din coloanele 8 și 9 din tabelul de tranziție al stărilor se pot calcula și cu aceste relații pentru toate configurațiile xz_1z_0 .

4. Asignând codurile de stare în felul următor: 00 → q_0 , 01 → q_1 , 10 → q_2 , 11 → q_3 se obține graful de tranziție al stărilor, Figura 3.55-d.

3.3.4 Circuitul basculant bistabil asimetric (Triggerul Schmitt)

Circuitul asincron obținut prin legături simetrice încrucișate între două inversoare,




Figura 3.56 Triggerul Schmitt: a,b) structura de principiu și caracteristica statică de transfer, neînversoare; c) structură realizată cu tranzistoare bipolare; d,e) structură și caracteristica de transfer pentru un trigger Schmitt realizat cu amplificator operațional; f) structură în tehnologie CMOS; g) structură de poarta NAND4 trigger Schmitt în tehnologie TTL.

Figura 3.36-a și b, prezintă în caracteristica statică de transfer, Figura 3.36-c, două stări stabile; circuitul acesta fiind celula elementară pentru toate circuitele (basculante) bistabile. Dar dacă legăturile de conectare între cele două inversoare nu mai sunt simetrice din punct de vedere al conductanței, una incluzând o rezistență R_2 , se obține un circuit, Figura 3.56-a, referit ca trigger Schmitt care prezintă o caracteristică statică de transfer similară cu cea a unui relee cu histerezis, Figura 3.56-b.

Considerând o variație a tensiunii de intrare la triggerul Schmitt, V_I , de la valoarea $0V$ până la tensiunea de alimentare și apoi în sens invers la valoarea $0V$, tensiunea de ieșire V_O (Q) va bascula de la valoarea V_{OL} la V_{OH} , când $V_I = V_{p+}$, și de la V_{OH} la V_{OL} , când $V_I = V_{p-}$; cele două valori (praguri) de basculare, V_{p+} și V_{p-} nefiind egale, acestea fiind depărtate cu lățimea de histerezis $\Delta = V_{p+} - V_{p-}$. Pentru determinarea valorilor caracteristicii de relee cu histerezis se va utiliza noțiunea de prag logic de comutație al unei porți V_T (pragul logic de comutație al unei porți definește acel punct pe caracteristica statică de transfer unde tensiunea de intrare este egală cu cea

de ieșire $V_T = V_I = V_O$; în acest punct, practic, curentul de intrare în poarta este $I_I = 0$). Ecuația de curenți în punctul A se reduce la egalitatea $I_1 = I_2$ care este îndeplinită doar când tensiunea de intrare în inversor este V_T . La creșterea tensiunii de intrare V_I când aceasta devine egală cu V_{p+} , tensiunea în punctul A are valoarea V_T , iar ieșirea basculează de la V_{OL} la V_{OH} se pot scrie relațiile:

$$I_1 = \frac{V_I - V_A}{R_1} = \frac{V_{p+} - V_T}{R_1} \quad I_2 = \frac{V_A - V_O}{R_2} = \frac{V_T - V_{OL}}{R_2}$$

iar din egalitatea curenților se obține expresia

$$V_{p+} = V_T \left(1 + \frac{R_1}{R_2}\right) - V_{OL} \frac{R_1}{R_2} \quad (3.29-a)$$

Similar, la descreșterea tensiunii V_I , când aceasta devine egală cu V_{p-} , tensiunea în punctul A are valoarea V_T , iar ieșirea basculează de la V_{OH} la V_{OL} , rezultă relațiile:

$$I_1' = \frac{V_A - V_I}{R_1} = \frac{V_T - V_{p-}}{R_1} \quad I_2' = \frac{V_O - V_A}{R_2} = \frac{V_{OH} - V_T}{R_2}$$

iar din egalitatea curenților se obține expresia

$$V_{p-} = V_T \left(1 + \frac{R_1}{R_2}\right) - V_{OH} \frac{R_1}{R_2} \quad (3.29-b)$$

Expresia lățimii histerezisului fiind

$$\Delta = V_{p+} - V_{p-} = \frac{R_1}{R_2} (V_{OH} - V_{OL}) \quad (3.30)$$

Pentru o poartă inversor 74LS04 cu $V_{OL} = 0,2V$; $V_{OH} = 3,6V$; $V_T = 1,7V$ și alegând raportul $R_1/R_2=0,37$ se obțin: $V_{p-} = 1V$, $V_{p+} = 2V$ și $\Delta = 1V$.

O structură de trigger Schmitt cu tranzistoare, care are o caracteristică statică de transfer de aceeași formă cu cea din Figura 3.56-b este prezentată în Figura 3.56-c [Toacșe '96]. Cele două inversoare sunt realizate cu cele două tranzistoare T_1 și T_2 , existând figurată doar o singură legătură de reacție din colectorul lui T_1 în baza lui T_2 . Reacția de la amplificatorul cu T_2 la amplificatorul cu T_1 apare ca un efect al căderii de tensiune produsă de I_{CT2} pe rezistența comună din emitor R_E și care se aplică la intrarea tranzistorului T_1 , $V_I = V_{BE} + I_E R_E$, $I_E = I_{CT1} + I_{CT2}$ (rezistența R_E simulează un generator de curent constant în emitoare, deci $I_E \approx \text{const.}$). Când $V_I = 0$, T_1 blocat, T_2 în saturație $V_O = V_{OL}$. La creșterea lui $V_I \geq V_{BE_{T1on}} + I_E R_E$, tranzistorul T_1 intră în conducție și prin micșorarea tensiunii pe colectorul său comandă, prin legătura de reacție, înspre blocare tranzistorul T_2 , adică micșorarea curentului I_{CT2} . Dar pentru că $I_E \approx \text{const.}$, curentul I_{CT1} va crește și va provoca o mai pronunțată scădere a tensiunii în colector deci o comandă în continuare de blocare pe baza lui T_2 (iată efectul de reacție pozitivă prin R_E !). La o valoare a tensiunii de intrare $V_I = V_{p+}$, T_2 se blochează, T_1 conduce în saturație, tensiunea de ieșire a basculat de la V_{OL} la V_{OH} . Invers, apare ca efect reacția pozitivă la scăderea tensiunii de intrare, iar când ajunge la $V_I = V_{p-}$ apare bascularea de la V_{OH} la V_{OL} . Cu valorile

de rezistențe din figură și $V_{BE(\text{on})} = 0,7V$, $V_{BE(\text{sat})} = 0,8V$, $V_{CE(\text{sat})} = 0,1V$ se obțin: $V_{p^+} = 2,5V$, $V_{p^-} = 1,6V$, $\Delta = 0,9V$.

O idee practică pentru realizarea unui trigger Schmitt pe baza unui amplificator operațional este prezentată în Figura 3.56-d, cu o caracteristică inversoare, Figura 3.56-e. Reacția pozitivă se obține de pe divizorul R_1, R_2 între V_O și V_{ref} , iar V_I se aplică pe intrarea inversoare (aplicând reacția înspre intrarea inversoare iar V_I pe intrarea neinversoare se obține o caracteristică statică de tip releu neinversoare). De pe divizorul rezistiv R_1R_2 se obțin relațiile:

$$\begin{aligned} V_{p^+} &= V_{ref} + \frac{R_1}{R_1 + R_2}(V_{OH} - V_{ref}) \\ V_{p^-} &= V_{ref} + \frac{R_1}{R_1 + R_2}(V_{OL} - V_{ref}) \\ \Delta &= \frac{R_1}{R_1 + R_2}(V_{OH} - V_{OL}) \end{aligned} \quad (3.31)$$

Cu aceste relații, în caracteristica inversoare să existe aceleași valori ca la caracteristica neinversoare prezentată anterior $V_{p^+} = 2V$, $V_{p^-} = 1V$, $\Delta = 1V$, se calculează $V_{ref} = 1,335V$ și $R_1/R_2 = 0,416$.

O structură de trigger Schmitt în tehnologie CMOS este prezentată în Figura 3.56-f care realizează o caracteristică statică de releu cu histerezis, inversoare ca în Figura 3.56-e. Când $V_I = 0$ tranzistoarele T_3 și T_4 sunt în conducție dar conduc un curent neglijabil deoarece T_1 și T_2 sunt blocate (Se consideră tensiunile de prag ale tranzistoarelor $V_{pn} = +1,0V$, $V_{pp} = -1,0V$), T_6 este blocat, T_5 este în saturație, $V_y = V_x \approx 5V$ iar $V_z = V_{DD} - V_{T5} = 3,5V$. Când V_I la $V_{pn} = 1,0V$, T_1 intră în conducție și împreună cu T_5 formează un amplificator, existând tendința de scădere a tensiunii V_z , dar T_2 este blocat. Crescând $V_I = V_{p^+}$, tensiunea $V_{GS,T_2} \geq V_{pn}$, și în succesiune: T_2 intră în conducție, $V_x = V_z = 0V$, T_5 intră în blocare, T_3 intră în blocare atrăgând după sine intrarea în conducție a lui T_6 , tensiunea de ieșire comută de la V_{DD} la $0V$. Pornind, cu $V_I = 5V$, înapoi T_4 , T_3 sunt blocate iar T_6 este în conducție. Întâi intră în conducție T_4 apoi T_3 iar T_6 se blochează, în rețeaua n , T_1, T_2 se blochează și T_5 va conduce deci s-a realizat la V_{p^-} comutația tensiunii V_O de la $0V$ la V_{DD} .

Structura din Figura 3.56-g prezintă o poartă NAND4 trigger Schmitt. Triggerul Schmitt este format cu un amplificator pe tranzistoarele T_1, T_5 iar celălalt amplificator pe T_2 , similar ca în Figura 3.56-c, și este plasat în structura porții între circuitul SI de intrare, compus din diodele $D_1 - D_4$, și circuitul defazor T_2 care comandă circuitul de ieșire T_3, T_4 .

Circuitul trigger Schmitt, prezentând o caracteristică statică de releu cu histerezis, care comută rapid datorită reacției pozitive (basculare) poate fi utilizat ca discriminator de nivel (prin cele două praguri V_{p^+} , V_{p^-}), este recomandat pentru următoarele tipuri de aplicații:

1. Obținerea unei comutații rapide a ieșirii pentru variații lente pe intrare (formarea semnalelor cu front necorespunzător, discretizarea semnalelor analogice în semnale binare etc.).
2. Reducerea (eliminarea) efectelor zgomotului asupra semnalului util (prin prezența histerezis-ului).

Exemplul 3.20 Cu o poartă 74HC132 (NAND2 cu trigger Schmitt pe intrare) să se realizeze un oscilator cu frecvența de 10Hz utilizând un condensator $C = 0,47F$, Figura 3.57-a.

Soluție. Poarta 74HC132 având o caracteristică de tip releu cu histerezis inversor printr-o conectare a ieșirii la intrare rezultă o structură de oscilator cu perioada de oscilație $T = 2\tau_p$, τ_p fiind timpul de propagare prin poartă. Pentru mărirea perioadei oscilațiilor reacția este realizată printr-o rețea RC integratoare. Într-o astfel de rețea, variația în timp a tensiunii pe condensator $v_C(t)$, pornind de la tensiunea inițială $v(0)$ iar pe intrare se aplică o treaptă de tensiune $V = v(\infty)$, este exprimată prin relația :

$$v_C(t) = v(\infty) - [v(\infty) - v(0)]e^{-\frac{t}{RC}} \quad (3.32)$$

În momentul $t = 0$, când tensiunea pe condensator scade la valoarea de prag V_{p-} , tensiunea de ieșire, v_O , va comuta de la $V_{OL} = 0V$ la $V_{OH} = V_{DD}$. Acest salt al tensiunii de ieșire aplicat pe intrarea rețelei integrative va determina creșterea tensiunii pe condensator, care în momentul $t = T_1$ atinge valoarea de prag basculare V_{p+}

$$v_C(T_1) = V_{p+} = V_{DD} - (V_{DD} - V_{p-})e^{-\frac{T_1}{RC}} \rightarrow T_1 = RC \frac{V_{DD} - V_{p-}}{V_{DD} - V_{p+}}$$




Figura 3.57 Circuit oscilator obținut pe baza unei porți (7HC132) inversor trigger Schmitt

Deoarece în momentul T_1 tensiunea de ieșire comută de la $V_{OH} = V_{DD}$ la $V_{OL} = 0V$ tensiunea pe condensator începe să scadă până în momentul $t = T_1 + T_2$ când se atinge valoarea de prag de basculare V_{p-}

$$v_C(T_1 + T_2) = V_{p-} = 0 - (0 - V_{p+})e^{-\frac{T_2}{RC}} \rightarrow T_2 = -RC \cdot \ln \frac{V_{p-}}{V_{p+}}$$

rezultă perioada oscilației

$$T = T_1 + T_2 = RC \cdot \ln \frac{V_{p+}}{V_{p-}} \cdot \frac{(V_{DD} - V_{p-})}{(V_{DD} - V_{p+})}$$

Cu valorile V_{p+} (tipic) = 2,38V, V_{p-} (tipic) = 1,68V, $C = 0,47F$, $T = 0,1s$ se obține

$$R = \frac{1}{0,47 \cdot 10^{-6} \cdot \ln \frac{2,38(4,5-1,67)}{1,67(4,5-2,38)}} = 330k\Omega$$

Pe intervalul de variație de temperatură $-40^{\circ}C \div +80^{\circ}C$, $V_{p+}(\max)$ poate crește până la $3,15V$ iar $V_{p-}(\min)$ poate scădea la $0,9V$. Cu aceste valori extreme și $R = 330K\Omega$ și $C = 0,47\mu F$ introduse în relația anterioară se obține pentru frecvența generată valoarea de $2,9Hz$!

3.3.5 Circuitul basculant monostabil

Pornind, de asemenea, de la celula de bază, Figura 3.36-b, se obține structura de principiu a circuitului basculant monostabil – **monostabilul** – dacă una din legăturile de reacție rămâne galvanică iar cealaltă se realizează capacitiv, Figura 3.58-a. Aceasta înseamnă că se transmite (prin condensatorul C_x) de la ieșirea porții 1 la intrarea porții 2 numai variații, în regim static transferul (pentru componenta continuă) este întrerupt. Funcționarea de principiu a monostabilului este următoarea. Circuitul se păstrează într-o stare stabilă, $Q = 0$ $Q_N = 1$, un timp indefinit, dacă nu se aplică un impuls din exterior. La aplicarea unui impuls, din exterior, monostabilul basculează în starea opusă, $Q = 1$ $Q_N = 0$, care este menținută de o reacție pozitivă a celor două legături încrucișate. Dar această reacție pozitivă există doar în intervalul de timp τ_w , care corespunde duratei regimului tranzitoriu prin condensatorul C_x , după care se întrerupe, iar monostabilul revine în starea $Q = 0$ $Q_N = 1$. Durata regimului tranzitoriu este funcție de constanta de timp a legăturii de reacție în care este introdus condensatorul. Modificând această constantă de timp apare, evident, posibilitatea ca acest circuit să poată genera/marca intervalele de timp controlabile (releu de timp).




Figura 3.58 Circuitul basculant monostabil (Monostabilul): a,b,c) structură, diagrame de semnal și simbol de reprezentare; d) diagrama de semnale pentru comandă normală; e) diagrama de semnale pentru comanda cu retriggerare.

Monostabilul din figură este realizat cu porți NOR CMOS. Reamintim caracteristicile porților CMOS: salt de tensiune între 0 și V_{DD} ; curent de intrare neglijabil, prag de basculare $V_T = V_{DD}/2$ (dar dacă diodele de protecție de pe intrare se polarizează în sens direct funcționarea porții se modifică). În starea stabilă a monostabilului ieșirea porții 1 este în $V_{O1} = V_{DD}$, ieșirea porții 2 este în $V_{O2} = 0V$, intrarea porții 2 este $v_x = V_{DD}$, deci tensiunea pe condensator $v_{C_x}(t=0) = 0V$. La aplicarea unui impuls pozitiv de comandă T pe intrarea porții 1 ieșirea acesteia comută în $V_{O1} = 0V$, care transmisă prin condensatorul C_x determină tensiunea în punctul x $v_x = 0V$, ieșirea porții 2 comută în V_{DD} , iar această tensiune de ieșire aplicată pe intrarea porții 1 face ca să nu mai fie necesară prezența impulsului T (reacția pozitivă s-a realizat). În continuare, printr-un curent de la V_{DD} , prin rezistența R_x și ieșirea porții 1, condensatorul C_x se încarcă (constantă de timp fiind $R_x C_x$) iar tensiunea v_{C_x} va crește de la $v_{C_x}(t=0) = 0V$ înspre $v_{C_x}(t=0) = V_{DD}$. Dar, după un interval de timp τ_w , tensiunea pe condensator atinge valoarea de prag de comutație V_T a porții 2, ieșirea acestei porți comută în $V_{O2} = 0V$, iar această tensiune aplicată la intrarea porții 1 comandă ieșirea acesteia în starea $V_{O1} = V_{DD}$. Tensiunea pe condensator devine zero, $V_{O1} - v_x = V_{DD} - V_{DD} = 0$, transferul prin condensator se întrerupe, deci starea $Q_N = 0$, $Q = 1$ s-a terminat; variațiile de tensiune sunt prezentate în Figura 3.58-b. Un monostabil comandat din exterior cu un impuls negativ se obține printr-o structură cu porți NAND. Calculul intervalului τ_w , de existență a stării instabile, se realizează pornind de la expresia variației tensiunii pe condensator, relația(3.32), în care se introduce valoarea de prag de comutație V_T și se obține

$$V_T = V_{DD} - (V_{DD} - 0)e^{\frac{\tau_w}{R_x C_x}} \rightarrow \tau_w = R_x C_x \cdot \ln \frac{V_{DD}}{V_{DD} - V_T}$$

iar pentru $V_T = \frac{V_{DD}}{2}$ rezultă

$$\tau_w = 0,69 R_x C_x \quad (3.33)$$

Modul de comandă normală a unui monostabil este reprezentat prin diagrama de semnale din Figura 3.58-d (de exemplu circuitul 74LS121 care poate genera intervale de timp între 30ns și 28s). Dar, există și monostabile cu facilitatea de retriggerare (74LS122). **Funcționarea cu retriggerare**, Figura 3.58-e, realizează printr-un nou impuls T de comandă aplicat pe intrare o nouă declanșare a unei stări $Q_N = 0$ $Q = 1$, deci începerea unui nou interval de timp τ_w , chiar dacă anterior a fost comandat un interval τ_w și acesta încă nu s-a consumat.

În general, la circuitele monostabile semnalul de comandă T se obține din conjuncția mai multor semnale de intrare, cum este la circuitul 74LS121, unde concură trei intrări $\overline{A_1}$, $\overline{A_2}$ și B conform relației $T = \overline{A_1} \cdot \overline{A_2} \cdot B$. Valoarea $T = 1$ se realizează pentru combinațiile $B\overline{A_1}\overline{A_2} = 100$, 101 și 110, deci atât pentru fronturi pozitive ale lui B cât și pentru fronturi negative ale lui $\overline{A_1}$ și $\overline{A_2}$, rezultând o flexibilitate a comenzii monostabilului atât cu impulsuri pozitive cât și negative. Se poate realiza, de exemplu, întârzierea cu decalaj τ_w variabil a unei succesiuni de impulsuri prin înserierea a două monostabile; primul, dimensionat prin $R_x C_x$, să producă întârzierea variabilă τ_w , iar al doilea să reproducă lățimea impulsurilor aplicate la primul.

Marcarea intervalelor de timp, precum și reproductibilitatea lor nu pot avea o precizie foarte ridicată cu ajutorul monostabilului. Aceasta se explică prin faptul că determinarea momentului în timp rezultă în punctul de intersecție între o

dreaptă orizontală care reprezintă o tensiune de prag prescrisă V_T și o curbă cu o variație exponențială (variația tensiunii de pe un condensator, $v_C(t)$). Mai ales când $t \geq 3T$ ($T = RC$ constanta de timp), tensiunea pe condensator se orizontalizează iar intersecția între $v_C(t)$ și V_T devine foarte puțin precisă. Precizia intersecției poate fi îmbunătățită dacă încărcarea/descărcarea condensatorului se face sub curent constant; în acest caz variația tensiunii pe condensator are o variație liniară $v_C(t) = kt$. Această modalitate de marcare a timpului prin încărcarea/descărcarea unui condensator este specifică în electronica analogică. În electronica digitală intervale de timp se obțin prin contorizarea unui număr prescris de impulsuri dintr-o succesiune de frecvență constantă.

3.3.6 Circuitul basculant astabil

La fel, ca la monostabil, și circuitul basculant astabil (uneori referit ca multi-vibrator) se obține din structura celulei de bază, Figura 3.36-b, dar prin realizarea capacitivă a ambelor legături de reacție, deci se propagă între cele două inversoare numai regimurile tranzitorii, Figura 3.59-a. Transmițându-se între porțile inversor numai regimurile tranzitorii circuitul este caracterizat numai de două stări instabile. După cum la monostabil durata stării instabile, pe un inversor, este determinată de valoarea constantei de timp a circuitului $R_x C_x$, la fel și la astabil durata unei stări instabile este determinată de constanta de timp a circuitului RC de la intrarea inversorului respectiv. Perioada semnalului dreptunghiular generat este suma duratei celor două stări instabile. În cazul când cele două constante de timp sunt egale, $R_1 C_1 = R_2 C_2$, factorul de umplere al semnalului generat este de 50%. Pentru analiza comutației alternative între cele două porți vezi problema P3.50.




Figura 3.59 Circuitul basculant astabil (Astabilul): a) structură de principiu; b) structură de astabil având frecvența ($4MHz$) stabilizată cu cuarț.

Avantajul simplității acestei structuri de astabil, realizat cu porți logice, este diminuat de lipsa de stabilitate a frecvenței semnalului generat (cauze: praguri diferite de deschidere pentru porți, variația temperaturii, variația tensiunii, îmbătrânirea componentelor). Circuitele astabile care generează o frecvență precisă, și o mențin în timp cu o abatere insignifiantă, se realizează cu cristale de cuarț. Un cristal de cuarț, introdus pe una din conexiunile de reacție, substituind unul din condensatoare, are rolul unui circuit acordat și care va “pilota” frecvența de oscilație pe frecvența sa proprie de rezonanță. În Figura 3.59-a este prezentat un astfel de oscilator, utilizând trei porți NAND ale unui circuit 74LS00, cu un cristal de cuarț (X-TAL) având frecvența

proprie de rezonanță de $4MHz$. Rezistențele de 330Ω în paralel cu porțile 1 și 2 contribuie la o liniarizare a caracteristicilor de transfer ale acestora.

Cristalul de cuarț (SiO_2) este un piezoelectric, are proprietatea de a polariza sarcini electrice pe suprafețele sale când este tensionat mecanic (comprimat, torsional, întins). Dar există și efectul invers de piezoelectricitate – la aplicarea unei diferențe de potențial între suprafețele sale (tăiat sub formă de dreptunghi, pătrat sau cerc cu grosimi în jur de $1mm$) se produce o tensionare mecanică. Aplicarea unei diferențe de potențial alternative, cu o anumită frecvență, va determina vibrația mecanică a cristalului; modul de vibrație depinde de forma geometrică sub care este tăiat cristalul. Când este introdus într-un circuit electric cu o tensiune variabilă, în cazul nostru pe o conexiune de reacție, va vibra cu frecvența tensiunii electrice aplicate pe fețele sale.

Din punct de vedere electric cristalul de cuarț are o schemă echivalentă de circuit RLC în paralel cu o capacitate C_0 (această capacitate fiind cea introdusă de electrozii lipiți pe suprafețele sale). Când este comandat cu o frecvență mult diferită de frecvența de rezonanță cristal de cuarț poate fi echivalat cu o simplă capacitate C_0 , dar când frecvența este cea de rezonanță circuitul echivalent al cristalului este o capacitate în paralel cu o rezistență. Reactanța cristalului se apropie de zero la punctul de rezonanță serie, iar într-o conexiune de reacție a circuitului astabil va pilota frecvența acestuia pe frecvența de rezonanță (valori uzuale pentru rezonanța $1KHz \div 40MHz$, determinată de modul de tăiere, formă și grosime ale cristalului). Frecvențele de pilotare a cristalului variază, relativ puțin, cu temperatura și cu timpul (îmbătrânirea).

Oricare sistem sincron necesită un generator de semnal de ceas și frecvent se impune ca acest semnal să aibă o abatere cât mai mică a frecvenței ceea ce se poate realiza cu oscilatoare cu cuarț. Abaterea de frecvență poate fi mai mică decât $2,5 \cdot 10^{-6}$, pentru o variație a temperaturii în intervalul $0 \div 50^\circ C$, utilizând un cristal de cuarț ermetic inclus într-o capsulă, referit oscilator RTXO (Room Temperature Crystal Oscillator). Cu oscilatoarele la care cuarțul este inclus împreună cu circuite de compensare pentru variația temperaturii, într-un pachet monolitic, referite ca oscilatoare TXCO (Temperature Compensated Oscillator) se obțin pentru variații ale temperaturii în intervalul $0 \div 50^\circ C$ abateri ale frecvenței mai mici decât $5 \cdot 10^{-7}$.

Există variante constructive de astabile care pot funcționa în regim de sincronizare declanșată sau în regim de comandă. În varianta de **astabil sincronizat**, la fiecare impuls de comandă aplicat din exterior se pornește astabilul care generează semnale dreptunghiulare cu o fază fixată. Varianta de **astabil comandat** generează semnale dreptunghiulare atât timp cât pe intrarea astabilului se aplică un semnal de comandă exterior de nivel H sau L (în Figura 3.59-b pinul de intrare 13 al porții 3 se conectează la $+5V$ sau la $0V$).

Exemplul 3.21 Să se modeleze funcționarea de trigger Schmitt, monostabil și astabil cu circuitul de temporizare 555.

Soluție. Circuitul 555 (și 556) este un circuit integrat în familiile TTL și CMOS, care prin conectarea în exterior a două sau trei componente poate avea funcționarea circuitelor trigger Schmitt, astabil și monostabil. În structura sa, Figura 3.60, conține: două comparatoare, COMP1 și COMP2, a căror ieșiri comandă respectiv intrările SR ale unui latch, un tranzistor de descărcare TD, un etaj final de ieșire și un divizor intern de la tensiunea V_{CC} , $V_{CC} = 4,5 \div 16V$, prin care sunt fixate valorile de referință V_{r1} și V_{r2} ale comparatoarelor. Rezistențele divizorului fiind egale rezultă $V_{r2} = V_{CC}/3$ și $V_{r1} = 2V_{CC}/3$.




Figura 3.60 Circuitul 555: a) modelarea funcționării de **trigger Schmitt**; b) modelarea funcționării de **monostabil**; c) modelarea funcționării de **astabil**.

1. Modelarea funcționării de trigger Schmitt, Figura 3.60-a. Tensiunea de intrare V_I se aplică pe cele două intrări (conectate împreună), PS- pragul de sus și PI- pragul de jos. Pentru $V_I = 0$, intrările $SR = 10$, $Q_N = 0$ iar ieșirea $V_O = V_{OH}$. La creștere, când tensiunea V_I ajunge la valoarea $V_{r_2} = 0,66V_{CC} = V_{p+}$, $SR = 01$, $Q_N = 1$ iar V_O comută de la V_{OH} la V_{OL} . La scădere, când tensiunea V_I ajunge la $V_{r_2} = 0,33V_{CC} = V_{p-}$, $SR = 10$, $Q_N = 0$ iar V_O comută de la V_{OL} la V_{OH} . Valoarea pragurilor V_{p+} și V_{p-} pot fi modificate printr-o rezistență externă R_x conectată între V_{CC} și terminalul C.

2. Modelarea funcționării de monostabil, Figura 3.60-b. În starea stabilă $v_I = V_{OH}$, $SR = 00$, $Q_N = 1$, $v_O = V_{OL}$, tranzistorul TD conduce iar tensiunea v_{C_x} , pe condensatorul exterior, este zero. La aplicarea impulsului de comandă $\bar{V}_T = 0$, $SR = 10$, $Q_N = 0$, $V_O = V_{OH}$ iar TD se blochează permițând ca v_{C_x} să crească înspre V_{CC} . Când v_{C_x} , după intervalul de timp τ_w , atinge valoarea $V_{r_2} = 0,66V_{CC}$, $SR = 01$, $Q_N = 1$, v_O comută de la V_{OH} la V_{OL} , TD intră în conducție iar C_x este scurtcircuitat la masă.

Valoarea lui τ_w se obține prin aplicarea relației 3.32 pentru regimul de încărcare al condensatorului C_x

$$\begin{aligned} V_{r_2} = v_{C_x}(\tau_w) &= V_{CC} - [V_{CC} - 0]e^{-\frac{\tau_w}{R_x C_x}} \\ \tau_w = R_x C_x \cdot \ln \frac{V_{CC}}{V_{CC} - \frac{2}{3}V_{CC}} &= 1,1R_x C_x \end{aligned} \quad (3.34)$$

3. Modelarea funcționării de astabil, Figura 3.60-c. Se consideră $t = 0$ când $SR = 10$, $Q_N = 0$, $V_O = V_{OH}$, TD se blochează permițând condensatorului C_x să se încarce prin rezistențele $R_{XA} + R_{XB}$ înspre tensiunea V_{CC} . Când v_{C_x} , după intervalul de timp τ_{w_1} , atinge valoarea $V_{r_1} = 0,66V_{CC}$, $SR = 01$, $Q_N = 1$, v_O va comuta de la V_{OH} la V_{OL} , TD intră în conducție iar C_x este descărcat la masă prin rezistența R_{XB} . Procesul de descărcare, cu constanta de timp $C_x R_{XB}$, continuă pe durata τ_{w_2} iar v_{C_x} atinge valoarea $V_{r_1} = 0,33V_{CC}$. În acel moment $SR = 10$, $Q_N = 0$, v_O va comuta de la V_{OL} la V_{OH} , TD se blochează reconfigurând circuitul $R_{XA} + R_{XB}$ de reîncărcare al condensatorului C_x ; în continuare cele două regimuri de încărcare/descărcare se succed generându-se un semnal dreptunghiular cu perioada $T = \tau_{w_1} + \tau_{w_2}$. Valorile pentru τ_{w_1} și τ_{w_2} se obțin aplicând relația 3.32.

$$\begin{aligned} \tau_{w_1} &= C_x(R_{XA} + R_{XB}) \cdot \ln \frac{2}{3} \left(\frac{V_{CC}}{V_{CC} - \frac{2}{3}V_{CC}} \right) = 0,69C_x(R_{XA} + R_{XB}) \\ \tau_{w_2} &= C_x R_{XB} \cdot \ln \frac{2}{3} \frac{V_{CC}}{V_{CC}/3} = 0,69C_x R_{XB} \\ T &= \tau_{w_1} + \tau_{w_2} = 0,69(R_{XA} + 2R_{XB})C_x \end{aligned}$$

iar coeficientul de umplere D are expresia

$$D = \frac{\tau_{w_1}}{\tau_{w_1} + \tau_{w_2}} = 1 - \frac{R_{XB}}{R_{XA} + 2R_{XB}}$$

3.4 CIRCUITE NUMĂRĂTOR

Împărțirea unui număr natural N la numărul natural C este definită de relația

$$N = p \cdot C + r, \quad 0 \leq r \leq C - 1 \quad (3.35)$$

Deoarece în urma împărțirii pot rezulta doar un număr C de resturi distincte se poate afirma că oricare număr natural N poate fi inclus doar într-o clasă de resturi \hat{r} modulo C , adică

$$N \equiv \hat{r} \text{ modulo } C, \quad \text{cu } \hat{r} = \{\hat{0}, \hat{1}, \hat{1}, \dots, \widehat{C-2}, \widehat{C-1}\} \quad (3.36)$$

unde clasele de resturi sunt:

$$\begin{aligned} \hat{0} &= \{0, C, 2C, \dots, jC, \dots, | j \in N\} \\ \hat{1} &= \{1, C+1, 2C+1, \dots, jC+1, \dots, | j \in N\} \\ \hat{2} &= \{2, C+2, 2C+2, \dots, jC+2, \dots, | j \in N\} \\ &\vdots \\ \widehat{C-1} &= \{C-1, 2C-1, 3C-1, \dots, jC-1, \dots, | j \in N\} \end{aligned}$$

Aflarea numărului de elemente ale unei mulțimi (cardinalul mulțimii) se poate realiza cu ajutorul circuitelor numărător modulo C (se obține numărul exprimat în bază C).

Un circuit numărător modulo C este un automat a cărui funcționare este descrisă de un graf de tranziții, ciclice, care conțin un număr C de stări distincte; din fiecare stare există doar o singură tranziție necondiționată spre starea următoare, deci în starea q_i se va reveni după ce se vor parcurge toate celelalte $C-1$ stări, Figura 3.61. Tranziția fiind necondiționată se realizează numai la aplicarea impulsului de ceas. De fapt, circuitul numărător/(numărătorul) determină numărul de impulsuri de ceas care au fost aplicate (sau numărul de elemente ale unei mulțimi, fiecărui element îi corespunde un impuls de ceas).

Se poate face o mapare unu-la-unu între mulțimea claselor de resturi \hat{r} și mulțimea stărilor Q ; uzual, clasele de resturi în ordine crescătoare se mapează pe stările automatului în ordinea de parcurgere a acestora (pornind de la una q_0 , considerată ca inițială, în felul următor: $\hat{0} \rightarrow q_0, \hat{1} \rightarrow q_1, \dots, \widehat{C-1} \rightarrow q_{C-1}$). Realizând această mapare numărătorul modulo C poate fi privit ca un identificator al claselor de resturi modulo C . De exemplu, pentru un numărător modulo 10 toate numerele următoare (de impulsuri de ceas aplicate): 3, 13, 23, 33, ..., 103, ..., 1003, ..., $j \cdot 10 + 3, \dots$, care aparțin clasei de resturi 3 modulo 10 ($\hat{3}$), aduc automatul în starea q_3 . Iar, de exemplu, pentru un numărător modulo 7 toate numerele următoare: 2, 9, 16, ..., 51, ..., $j \cdot 7 + 2, \dots$ care aparțin clasei de resturi 2 modulo 7, aduc automatul în starea q_2 . Revenind tot după C impulsuri de ceas în aceeași stare circuitul numără în baza C .

Dar pentru această numărare în baza C se poate obține o anumită codificare prin modul de asignare al bitilor z_{k-1}, \dots, z_1, z_0 ai fiecărei stări q_j , din cele C . Numărul minim k al biților de cod, egal cu numărul celulelor de memorare (bistabile) ale automatului, conform relației 3.17, este $\lceil \log_2 C \rceil$. Pentru exemplul anterior, de numărător modulo 10, se poate adapta o numărare în bază 10 sub codul BCD (8-4-2-1) sau în cod Gray sau un cod Excess 3 etc. Deci circuitul următor poate asigura numărarea într-o anumită baza C și sub o anumită codificare.

Circuitul numărător poate fi implementat cu un automat de tip Moore imediat la care ieșirea este identică cu starea, relația 3.15, ($Q \equiv Y$); codul stării este numărul exprimat într-o anumită codificare. Foarte frecvent, automatul numărător mai este




Figura 3.61 Circuitul numărător: Numărătorul modulo C poate fi privit ca un automat de identificare a claselor de resturi modulo C iar codificarea numărării rezultă prin modul de asigurare a celorlalte C stări.

înzestrat cu încă un bit de ieșire, $CO = \{0, 1\}$, care este semnalul de depășire a capacității de numărare (transportul următor) ce devine activ doar când se ajunge în ultima stare q_{C-1} după care, prin tranziția în starea inițială q_0 , se reîncepe ciclul tranzițiilor, deci relația de transfer a automatului este $f : Q \rightarrow Q \times CO$. De asemenea, se introduce și un semnal de intrare $CI = \{0, 1\}$ - **transportul anterior** deci relația de tranziție a stărilor este $g : Q \times CI \rightarrow Q$. Semnalul CI poate fi interpretat și ca un semnal de validare/enable (EN) care pentru valoarea 1 determină trecerea numărătorului în starea următoare, q_{i+1} , la aplicarea fiecărui impuls de ceas, iar pentru valoarea 0 rămânerea în aceeași stare, q_i .

Înzestrat cu cele două semnale, CI - transportul anterior și CO - transportul următor, numărătorul ne amintește de circuitul sumator. Evident, se poate substitui circuitul numărător cu un sumator, la care pe o intrare se aplica permanent cuvântul 1 iar pe cealaltă intrare suma obținută anterior, deci la aplicarea fiecărui impuls de ceas se adună unu la numărul anterior (**Orice număr se obține din numărul anterior plus 1**). Cele două semnale introduc facilitatea de a obține un circuit numărător modul C (care nu este număr prim) prin înscrierea de circuite numărător a căror modulo sunt divizori ai lui C conform relației:

$$C = C_1 C_2 \dots C_K \quad (3.37)$$

Graful ciclic de tranziție al stărilor poate fi parcurs în unul din cele două sensuri rezultând, în consecință, pentru circuitul numărător o funcționare de **numărare directă** sau **numărare inversă**; sau dacă se introduce pentru circuitul numărător o intrare I , pentru care valoarea $I = 0$ determină numărarea directă iar pentru $I = 1$

determină numărarea inversă, se obține un **numărător reversibil**.

Existența la un circuit numărător modulo C , pe ieșire, pe lângă cuvântul de cod al stării prezente - pentru numărare - și a semnalului CO - pentru depășirea capacității - determină două moduri de funcționare/(utilizare) distincte. Prima funcționare, cea de **numărare într-o bază modulo C** sub un anumit cod, când este considerată succesiunea cuvintelor de cod a stărilor parcurse. Cea de-a doua funcționare, când se consideră doar semnalul de depășire CO produs după C impulsuri de ceas aplicate, este cea de **divizare cu C** .

Din punct de vedere al implementării unui circuit numărător, în funcție de aplicarea impulsului de ceas care determină trecerea din starea q_i în starea q_{i+1} , acesta poate fi de tip asincron sau de tip sincron.

3.4.1 Numărătoare asincrone

Pentru numărătorul care va fi analizat în această secțiune, denumirea de asincron reflectă faptul că în funcționarea sa celulele de memorare (bistabilele) nu comută toate sincron cu semnalul de ceas, aceasta datorită structurării numărătorului ca o înseriere de bistabile de tip T. În secțiunea 3.3.2.4 s-a arătat ca bistabilul T în regim de basculă ($T = 1$) comută la fiecare impuls de ceas, rezultând un semnal de ieșire Q cu perioada dublă față de cea a semnalului de ceas, Figura 3.49-e deci o divizare cu doi (2^1). Dacă semnalul de ieșire Q se aplică unui următor bistabil T (ca semnal de ceas), tot în regim de basculă, $T = 1$, după aceasta se obține o divizare cu 4 (2^2), iar dacă se continuă cu un al treilea bistabil T înseriat se obține un semnal divizat cu 8 (2^3) în raport cu semnalul inițial de ceas. Generalizând, prin înserierea a n bistabile T se obține o divizare cu 2^n , deci un numărător modulo 2^n ; o astfel de structurare de numărător modulo 2^3 este prezentată în Figura 3.62-b. Dar care din ieșirile Q sau Q_N ale celulei bistabil de rang i se aplică pe intrarea de ceas a celulei T de rang $i + 1$? Răspunsul rezultă simplu din analiza succesiunii de numărare, în cod binar natural, din Figura 3.62-a.

Bitul de rang $2^0(z_0)$ din cuvântul de cod binar natural al numărului schimbă în valoarea opusă la fiecare impuls de ceas. Pentru numărarea în sens direct, bitul de rang $2^1(z_1)$ schimbă în starea opusă numai când bitul z_0 schimbă din 1 în 0; de asemenea bitul de rang $2^2(z_2)$ schimbă în starea opusă numai când bitul z_1 comută din 1 în 0, în tabelul succesiunii de numărare aceste comutații sunt indicate prin săgeți. În concluzie, celula de bistabil T de rang i este comutată în starea opusă de către celula de rang $i - 1$ numai când aceasta comută de 1 la 0. Deoarece în structura aleasă de numărător s-au considerat celulele bistabile T comandate pe frontul negativ al semnalului de ceas, rezultă că pentru intrarea CLK a celulei de rang i se aplica ieșirea Q a celulei de rang $i-1$ care produce front negativ la comutația lui z_{i-1} de la 1 la 0. Dacă celulele bistabile erau comandate pe frontul pozitiv de ceas atunci pe intrarea CLK a celulei de rang i s-ar fi aplicat semnalul Q_N de la celula de rang $i - 1$, deoarece numai acest semnal produce un front pozitiv când această celulă comută de la 1 la 0.

Diagrama de semnale pentru acest numărător modulo 8, când parcurge toate cele 8 stări, este prezentată în Figura 3.62-c. Pornind din starea $z_2z_1z_0 = 000$ la aplicarea primului impuls de ceas, pe frontul negativ, în numărător se înscrie starea 001, după al doilea impuls se înscrie 010 și prima celulă revine în $z_0 = 1$, dar frontul negativ

de la ieșirea acesteia comandă celula a două în $z_1 = 1$. La al patrulea front negativ există un transfer de la celula 2^0 la celula de rang 2^1 , care comută pe z_1 în 0, și la fel există un transfer de la celula 2^1 la celula 2^2 care comută pe z_2 în 1, deci numărul este 100. După al șaptelea impuls numărul înscris este 111, s-a atins capacitatea maximă, iar la al optulea impuls de ceas toate fronturile pe intrările de ceas sunt negative, la fiecare celulă se generează un transfer către celula următoare, cel de la celula de rang 2^2 nu este utilizat pentru o celulă următoare, numărătorul revine în starea inițială $\hat{0} = 8$ modulo 8.

În diagrama de semnale prezentată s-a considerat că timpul de propagare, τ_{pCQ} ($\tau_{pHL(CQ)} = \tau_{pLH(CQ)} = \tau_{pCQ}$) pe un bistabil T, de la intrarea de ceas la ieșire, are valoarea de zero. În Figura 3.62-d s-a redesenat diagrama de semnale, cu comutațiile întârziate ale celulelor datorate propagărilor τ_{pCQ} pentru primele patru semnale de ceas. Se observă că la al doilea impuls de ceas comutația ieșirii z_1 apare cu o întârziere de $2\tau_{pCQ}$, iar la al patrulea impuls de ceas comutația ieșirii z_2 apare o întârziere de $3\tau_{pCQ}$; deci celulele vor comuta asincron cu semnalul de ceas, de unde și denumirea de numărător asincron. Evident, la un numărător asincron cu n celule întârziere maximă datorată propagării prin cele n celule este $n \times \tau_{pCQ}$. Rezultă că valoarea frecvenței de ceas nu poate crește peste $1/(n\tau_{pCQ})$. Avantajului simplității structurii numărătorului asincron i se opune limitarea frecvenței de comandă a ceasului, $f_{CLK} \leq 1/(n\tau_{pCQ})$. Pentru numărătorul asincron modulo 2^n dimensiunea $S(n)$ și adâncimea $D(n)$ sunt în $O(n)$. Asincronismul în comutația celulelor generează stări false la tranziția unora dintre două stări consecutive. De exemplu, la tranziția din starea $1|_{10} = 001$ în starea $2|_{10} = 010$ se generează pe durata τ_{pCQ} starea falsă 000, iar la tranziția din starea $3|_{10} = 011$ în starea $4|_{10} = 100$ se generează următoarele două stări false: 010 și 000. Utilizarea ieșirilor numărătorului z_2, z_1, z_0 ca intrări la un circuit combinațional generează hazard, utilizarea lor este posibilă numai după consumarea regimului tranzitoriu ($> n\tau_{pCQ}$). O soluție de pentru evitarea hazardului constă în strobarea aplicării ieșirilor numărătorului, adică circuitul care are ca intrări cuvântul $z_2z_1z_0$ este validat cu un semnal (de strob) întârziat față de frontul negativ al semnalului de ceas de la numărător (cum ar fi, de exemplu, palierul pozitiv al semnalului ceas).

Structura de numărător asincron cu numărare directă poate fi transformată ușor într-o structură de numărător cu numărare inversă prin aplicarea pe intrarea de ceas a celulei de rang i a semnalului corespunzător (Q sau Q_N) de la ieșirea celulei de rang $i - 1$. Din tabelul succesiunii de numărare inversă, din Figura 3.62-a, rezultă că celula de rang 2^0 comută la fiecare impuls de ceas, celula de rang 2^1 va comuta numai când celula 2^0 comută din 0 în 1, iar celula de rang 2^2 comuta numai când celula 2^1 comută din 0 în 1, adică tocmai invers ca la numărarea directă. Deci, pentru celulele cu comutare pe front pozitiv, se culege semnalul de pe ieșirea Q a celulei anterioare, iar pentru comutația pe front negativ se culege de pe ieșirea Q_N a celulei anterioare, Figura 3.62-e. O structură de numărător comandat pentru numărarea directă sau numărare inversă se obține prin introducerea unor selectoare între două celule de numărare succesive care va alege ieșirea potrivită de la celula anterioară și o aplică pe intrarea de ceas a celulei următoare. Un astfel de selector este fie un MUX2:1, fie o poartă XOR.

Un numărător asincron modulo 2^n poate fi modificat pentru o funcționare ca numărător modulo C , unde $C < 2^n$. O astfel de modificare se obține prin eliminarea unui




Figura 3.62 Numărătorul asincron: a) tabelul succesiunii de numărare directă și inversă, modulo 8; b,c) structura și diagrama de semnale pentru un numărător modulo 8; d) evidențierea timpilor de propagare și a stărilor false introduse; e) conexiunile pentru obținerea semnalului de ceas la o celulă de rang $i + 1$; f) numărător modulo 10 obținut prin modificarea unui numărător modulo 2^4 .

număr($2^n - C$) stări din graful de tranziție al stărilor. Un decodificator identifică în cuvântul de cod al numărătorului când se realizează starea C și atunci se forțează, prin intrările asincrone de stergere CLEAR a celulelor, înscrierea în starea inițială 000...00. În Figura 3.62-f se exemplifică modificarea unui numărător modulo 16, realizat cu bistabilele D care modelează o funcționare de bistabili T, într-un numărător modulo 10, $z_3 z_2 z_1 z_0 = 1010$; circuitul decodificator este o poartă NAND2 care identifică starea 1010, $z_3 = z_1 = 1$, se generează un semnal de resetare, activ în zero, care forțează înscrierea în 0 a celulelor bistabile Q_3, Q_2, Q_1 (se șterge și Q_2 deoarece stergerea lui Q_1 produce la ieșirea Q o comutație de la 1 la 0 care ar înscrie pe Q_2 în 1).

Bucula de forțare a stării 000 este transparentă, adică oricare înscriere în zero a unuia din bitii z_3 sau z_1 , aplicați la intrarea porții NAND2, ar produce la ieșirea acesteia o anulare a semnalului de resetare, \overline{CLEAR} devine 1. Scurtarea duratei de activare a semnalului de resetare, $\overline{CLEAR} = 0$, duce la neînscrierea în starea 0 a unora din cele trei bistabile (Q_3, Q_2, Q_1). Presupunem: $\tau_{\text{NAND2}} = 9ns$, $\tau_{\text{RESET(tipic)}} = 25ns$ pentru bistabilul Q_3 și $\tau_{\text{RESET(maxim)}} = 40ns$ pentru bistabilul Q_1 . Cu aceste date din momentul activării semnalului $\overline{CLEAR} = 0$, după o întârziere $\tau = 9ns + 25ns = 34ns < 40ns$, datorită faptului că z_3 a fost înscris în zero, poarta NAND2 anulează semnalul de resetare ($\overline{CLEAR}=1$) înainte ca și Q_1 să fi fost înscris în 0, deci cuvântul forțat în numărător nu este 0000 ci 0010. Transparența buclei este eliminată prin introducerea unui latch $\overline{S} \overline{R}$ și prin aceasta (chiar dacă unul din semnalele de ieșire z_1 sau z_3 devine mai devreme zero) se lungeste durata de activare a semnalului de resetare ($\overline{CLEAR}=0$) până când la intrarea latch-ului apare $\overline{R}=0$ (adica în momentul apariției următorului front pozitiv de ceas CLK când semnalul $\overline{COUNT} = \overline{R}$ devine activ, $\overline{COUNT} = \overline{CLK}$). Dar și cu eliminarea transparenței buclei de forțare acesta structură de numărător modulo 10, obținut din unul modulo 16, mai prezintă totuși o funcționare defectuoasă datorită forțării înscrierii unei stări (prin utilizarea intrărilor asincrone CLEAR).

La al zecelea impuls de ceas când numărătorul a ajuns în starea $z_3 z_2 z_1 z_0 = 1010$, și prin detectarea acestei stări, se forțează înscrierea stării $z_3 z_2 z_1 z_0 = 0000$. La următorul impuls de ceas are loc tranziția în $z_3 z_2 z_1 z_0 = 0001$ după care pe următoarele două impulsuri se ajunge nou în $z_3 z_2 z_1 z_0 = 1010$. Rezultă că, pe durata celui de al zecelea impuls de fact, numărătorul a avut pentru scurt timp starea $z_3 z_2 z_1 z_0 = 1010$ și apoi, până la următorul impuls de ceas, starea $z_3 z_2 z_1 z_0 = 0000$, deci în total 11 stări pentru 10 tacte. Aceasta înseamnă că numărătorul modulo 10 obținut poate fi utilizat pentru funcția de numărare numai dacă starea detectată de decodificator (1010), de scurtă durată, nu influențează succesiunea codurilor de ieșire. În schimb acest numărător modificat poate fi utilizat ca divizor modulo 10 dacă în starea 1010 se generează un impuls de depășire CO (obținut printr-o poartă AND2 cu intrările z_3 și z_1).

Trebuie evidențiat faptul că la un numărător asincron momentul de comutare precum și modul cum comută sunt determinate de frontul impulsului de ceas deci nu este decuplată acțiunea “cum” de acțiunea “când”, situație întâlnită la latch-uri. Pentru “cum” decizia este dată de comutația bistabilului anterior și nu de starea bistabililor anteriori. Pentru aplicații de frecvență joasă, când stările false introduse nu sunt un dezavantaj (sau pot fi ușor eliminate prin strobare), datorită simplității sale circuitele numărător asincron pot fi utilizate.

Numărătoare asincrone, comercial obtenabile, sub forma de circuite integrate

(74X) sunt:

- 1 - binare pe patru celule : 74XX/69/93/177/197/293/393
- 2 - decadice :74XX/68/90/176/196/290/390/490

3.4.2 Numărătoare sincrone

La un numărător asincron toate celulele bistabil comută simultan cu frontul activ al semnalului de ceas. Pentru sinteza numărătorului modulo 2^n asincron, în cod binar natural (8-4-2-1), la care doar prima celulă comută sincron cu ceasul iar fiecare altă celulă primește semnalul pe intrarea de ceas tot la a doua comutație dar de la celula anterioară, s-a utilizat o înseriere de celule bistabile T; acest bistabil având particularitatea în funcționare că este un numărător modulo 2^1 ($\hat{0}=2$ modulo 2). În schimb, sinteza unui numărător modulo C sincron, în orice cod și nu numai în numai în cod binar, trebuie făcută ca a unui automat pornind de la graficul/tabelul de tranziție al stărilor. Sinteza ca automat a numărătorului sincron, pentru început, se va face considerând un numărător modulo 2^n în cod binar natural (pentru că din acesta se poate obține ușor un alt numărător modulo C, $C < 2^n$).

Funcțiile de excitație w_i ale automatului numărător, notate în acest caz cu T_i pentru că implementarea se va face cu bistabile T, se deduc din succesiunea stărilor, asiguate în cod binar natural, prezentate în Figura 3.62-a (pentru modulo 8). Expresiile funcțiilor T_i se deduc foarte simplu pe baza observației: fiecare bit $z_i, i \neq 0$, din cuvântul stării următoare, va comuta față de valoarea din starea prezentă numai când în starea prezentă toți biții anteriori lui z_i au valoarea 1; bitul z_0 comută la fiecare impuls de ceas. Deci celula de rang i va comuta la aplicarea impulsului de ceas dacă funcția sa de excitație T_i are valoarea 1, valoare care se calculează în funcție de starea tuturor celulelor anterioare. Introducând și semnalul de transport anterior CI, considerat ca o intrare de validare EN, se obțin expresiile pentru funcțiile de excitație.

$$\begin{array}{ll}
 T_0 = EN & T_0 = EN \\
 T_1 = EN \cdot z_0 & T_1 = T_0 \cdot z_0 \\
 T_2 = EN \cdot z_0 \cdot z_1 & T_2 = T_1 \cdot z_1 \\
 T_3 = EN \cdot z_0 \cdot z_1 \cdot z_2 & T_3 = T_2 \cdot z_2 \\
 \vdots & \vdots \\
 T_{n-2} = EN \cdot z_0 \cdot z_1 \cdot z_2 \dots z_{n-4} \cdot z_{n-3} & T_{n-2} = T_{n-3} \cdot z_{n-3} \\
 T_{n-1} = EN \cdot z_0 \cdot z_1 \cdot z_2 \dots z_{n-4} \cdot z_{n-3} \cdot z_{n-2} & T_{n-1} = T_{n-2} \cdot z_{n-2}
 \end{array} \quad (a) \quad (b) \quad (3.38)$$

Dacă se calculează și funcția de excitație T_n care este de fapt transferul CO (depășirea de capacitate când numărătorul este plin cu 111...11) se adaugă și expresia

$$\begin{array}{ll}
 CO = T_n = EN \cdot z_0 \cdot z_1 \cdot z_2 \dots z_{n-3} \cdot z_{n-2} \cdot z_{n-1} & (a) \\
 CO = T_n = T_{n-1} \cdot z_{n-1} & (b)
 \end{array} \quad (3.39)$$

Expresiile anterioare, obținute recursiv, care calculează prefixe (expresiile cu indicele mai mic decât i pot fi considerate prefixe în procesul de calcul pentru expresia cu indicele i) pot fi implementate fie cu n porți AND având de la 2 până la $n + 1$ intrări (relația 3.38-a) fie cu n porți AND2 (relația 3.38-b). Aceste două implementări (extreme) ale circuitului combinațional pentru automatul numărător corespund celor




Figura 3.63 Automatul numărator sincron în codul binar natural: a) organizarea număratorului sincron paralel; b) structura rețelei CLC pentru numărătorul sincron serie; c) structură arborescentă binară a rețelei combinaționale pentru numărătorul sincron ($n=8$)

două tipuri de numărătoare: numărătorul sincron paralel, Figura 3.63-a, numărătorul sincron serie Figura 3.63-b. Aceste două implementări, deși au produsul dimensiune-adâncime în același ordin, $O(n^2)$, reflectă regula că micșorarea dimensiunii la varianta serie duce la scăderea performanței de viteză, iar la micșorarea adâncimii duce la creșterea dimensiunii (varianta paralelă) vezi relația 2.9.

Pentru **numărătorul sincron paralel (NSP)**, din momentul aplicării impulsului de ceas până la următorul, timpul minim necesar, T_{CLK} minim, este egal cu τ_{pCQ} — timpul de propagare printr-o celulă T, plus timpul τ_{pAND} -timpul de propagare printr-o poartă AND, la care se adaugă timpul de stabilizare al bistabilului τ_{SU} , ceea ce se poate exprima prin relația generală

$$T_{CLKmin} = \tau_{NSP}(n) = \tau_{pCQ} + \tau_{pAND} + \tau_{SU} \in O(1) \quad (3.40)$$

Dimensiunea acestui tip de numărător, $S_{NSP}(n)$, se calculează din dimensiunea rețelei de memorare realizată din bistabilele T, S_T , plus dimensiunea rețelei combinaționale (paralelă) $S_{RCP}(n)$ compusă din n porți cu două până la (n+1) intrări.

$$S_{NSP}(n) = n \cdot S_T + n \cdot S_{RCP}(n+1) \in O(n^2)$$

Aceste evaluări teoretice ale automatului numărător trebuie considerate doar ca limite, deoarece în practică implementarea acestui numărător, mai ales pentru n de valoare mare, este greu de realizat (ultima poartă AND prezintă n+1 intrări). În consecință, implementarea porților AND cu multe intrări, utilizând axioma de asociativitate, se vor compune din mai multe porți cu un număr de intrări mai redus și plasate pe mai multe niveluri, deci nu va fi un singur nivel de propagare τ_{pNAND} ci mai multe. De asemenea și τ_{pCQ} se mărește, mai ales la bistabilele din rangurile inferioare, a căror încărcare la ieșire crește cu n. Totuși, organizarea de numărător sincron paralel pentru valori mici ale lui n este recomandată, sunt uzuale numărătoarele cu n=4.

Prin utilizarea expresiilor 3.38-b se obține **numărătorul sincron serie, NSS**, pentru care în Figura 3.63-b este prezentată numai organizarea rețelei combinaționale. Pentru această organizare, în raport cu cea paralelă, perioada minimă a semnalului de ceas, T_{CLKmin} , se mărește cu timpul de propagare prin încă (n-2) porți AND2; într-adevăr funcția de excitație T_i a bistabilului i este calculat numai după ce a fost calculată T_{i-1} ceea ce se exprimă prin relația

$$T_{CLKmin} = \tau_{NSS}(n) = \tau_{pCQ} + (n-1)\tau_{pAND} + \tau_{SU} \in O(n) \quad (3.41)$$

iar dimensiunea

$$S_{NSS}(n) = n \cdot S_T + n \cdot S_{AND2} \in O(n)$$

Relația 3.41 arată că performanțele de viteză ale numărătorului sincron serie nu sunt mult îmbunătățite în raport cu numărătorul asincron la care ($T_{CLKmin} \geq n\tau_{CQ}$)

Această structurare serie și paralelă este similară cu cea a sumatorului serie cu transport progresiv (secțiunea 2.5.2.1) și cea a sumatorului cu transport anticipat (secțiunea 2.5.2.2); la fel, ca la sumatoare, se pot face organizări ale CLC pentru calculul funcțiilor de excitație T_i prin mixarea parțială a celor două extreme. De exemplu se poate realiza calculul paralel pentru câte m celule bistabile, iar apoi calculul în serie între cele n/m grupe.

Se pot calcula funcțiile de excitație T_i , utilizând o funcție logică AND2, $f(x_0, x_1) = x_0 \cdot x_1$, sub forma unui arbore binar luând numai perechi din variabilele EN, $z_0, z_1, z_2, \dots, z_{n-2}, z_{n-1}$. Aplicând această modalitate de calcul pentru relațiile 3.38-a când $n = 8$ se obține

$$\begin{aligned}
T_0 &= f(EN, EN) = EN \\
T_1 &= f(z_0, EN) \\
T_2 &= f(f(z_1, z_0), EN) \\
T_3 &= f(f(z_2, z_1), f(z_0, EN)) \\
T_4 &= f(f(f(z_3, z_2), f(z_1, z_0)), EN) \\
T_5 &= f(f(f(z_4, z_3), f(z_2, z_1)), f(z_0, EN)) \\
T_6 &= f(f(f(z_5, z_4), f(z_3, z_2)), f(f(z_1, z_0), EN)) \\
T_7 &= f(f(f(z_6, z_5), f(z_4, z_3)), f(f(z_2, z_1), f(z_0, EN)))
\end{aligned} \tag{3.42}$$

Organizarea sub formă de arbore (NSA), numai cu porți AND2, conform relațiilor 3.42, este prezentată în Figura 3.63-c. Perioada de ceas minimă pentru cazul general este

$$T_{CLKmin} = \tau_{NSA}(n) = \tau_{pCQ} + \tau_{pAND2} \cdot \log_2 n + \tau_{SU} \in O(\log n) \tag{3.43}$$

iar dimensiunea se calculează cu relația

$$S_{NSA}(n) = n \cdot S_T + n \cdot \log_2 n \in O(n \cdot \log n)$$

Pentru un numărător sincron modulo 2^n , în cod binar natural, cu numărare inversă sinteza se realizează similar. Se pornește pentru deducerea funcțiilor de excitație de la succesiunea stărilor asignate parcurse în sens invers din Figura 3.62-a. Se observă că fiecare bit z_i , $i \neq 0$, din cuvântul stării următoare, va comuta față de valoarea din starea prezentă numai când în starea prezentă toți biții anteriori au valoarea 0; bitul z_0 comută la fiecare impuls de ceas. Deci față de numărarea în sens direct, când se utilizează ieșirile Q de la celulele anterioare, la numărarea în sens invers se utilizează ieșirile Q_N ale celulelor anterioare. Pentru implementarea numărătorului invers se utilizează relațiile 3.38 și 3.39 în care se face substituția $Q_i \rightarrow Q_{Ni}$. Semnalul de depășire de capacitate/transport CO, care în acest caz are semnificația de împrumut, se generează când numărătorul ajunge la cuvântul compus din n zerouri și nu când numărătorul ajunge la cuvântul de n unu-uri ca la numărarea directă.

Un numărător sincron reversibil trebuie să calculeze funcțiile de excitație cu semnalele Q_i , pentru numărare directă, și cu semnalele Q_{Ni} pentru numărare inversă. Selectarea celor două semnale de la ieșirea unei celule bistabil se realizează, similar ca în Figura 3.62-e, fie un MUX2:1, fie cu o poartă XOR comandate cu un semnal de $S = \overline{Direct}/Invers (\overline{D}/I, \text{up/down})$; pentru $S = 0$ numărător direct, pentru $S = 1$ numărător invers.

În general, numărătoarele existente sub formă de circuite integrate discrete sunt module numărător sincron compuse din patru celule bistabil (modulo 2^4); iar pentru capacități de numărare mai mari se înseriază astfel de module, Figura 3.64-a. Pentru înseriere, semnalul de depășire de capacitate CO de la un modul se conectează ca semnal de transport anterior CI la modulul următor, iar semnalul de ceas se aplică simultan la toate modulele. În momentul când într-un modul se ajunge la capacitatea maximă 1111 se generează CO=1, deci următorul modul va fi incrementat la




Figura 3.64 Extensia capacității de numărare : a) organizare pentru modulo 2^{12} prin înserierea a trei circuite numărător modulo 2^4 ; b) secvență de cuvinte din procesul de numărare modulo 2^{12} în cod binar natural.

următorul impuls de ceas. Câteva cuvinte din conținutul unui numărător modulo 2^{12} , organizat prin înserierea a trei modulele fiecare de câte patru biți, din secvența de numărare sunt prezentate în tabelul din Figura 3.64-b. Dacă pentru această înseriere se folosesc module NSP perioada minimă a semnalului de ceas conform relației (3.40), este

$$T_{NSP}(12) = \tau_{PCQ} + 3 \cdot \tau_{PAND} + \tau_{SU}$$

iar dacă se folosesc module NSS, conform relației 3.41 perioada minmă este



$$T_{NSS}(12) = \tau_{PCQ} + (4 + 4 + 3)\tau_{PAND} + \tau_{SU}$$

3.4.2.1 Numărătoare presetabile

La numărătoarele sincrone presetabile se poate realiza ca, la un anumit impuls de ceas, tranziția să se efectueze într-o stare următoare, q_p prescrisă din exterior. Codul stării următoare, starea de început a ciclului q_p , validat prin acțiunea semnalului de control de încărcare LOAD (în general activ în L) este înscris în celulele bistabil de stare ale automatului numărător. Dar, înscrierea (forțarea) unei stări următoare q_p din exterior înseamnă că în graful de tranziții ciclic, Figura 3.61, nu se mai parcurg toate cele C stări, deci numărătorul devine un numărător modulo C_1 ; C_1 este egal cu numărul de stări parcurse, pe graful de tranziție al stărilor, între starea finală q_f (din care se realizează forțarea tranziției în starea prescrisă q_p) și starea de început a

Operatia efectuata de numarator	Semnale de control		
	ENABLE	LOAD	CLEAR
Stergere (resetare)	—	—	activ
Incarcare (setare)	—	activ	inactiv
Numarare	activ	inactiv	inactiv
Fara modificare	inactiv	inactiv	inactiv

c)



b)

Figura 3.65 Modalități de înscriere a numărătoarelor sincrone: a) înscriere asincronă; b) circuistica și tabelul semnalelor de control pentru înscrierea sincronă; c) semnalele pentru controlul operațiilor pe un numărător.

ciclului q_p . Rezultă că un numărător modulo 2^n , la care se implementează circuitul de presetare, poate fi transformat într-un numărător modulo C_1 , $2 \leq C_1 \leq 2^n - 1$.

Circuitul de presetare trebuie să conțină: un identificator (decodificator) al codului stării finale q_f , intrări externe pe care se aplică biții de cod ai stării q_p , ce urmează a fi înscrisă, și semnalul de încărcare, LOAD. Un decodificator al codului stării q_f se poate realiza ușor cu porți logice în exterior, în general sub forma unei conjuncții compuse cu biții care au valoarea 1 în codul stării q_f . Dar, un astfel de decodificator poate fi eliminat dacă se alege ca starea finală, q_{C-1} , în care se generează semnalul de depășire a capacității, CO, iar ca semnalul LOAD se va utiliza tocmai acest semnal de depășire de capacitate. Foarte frecvent, mai există încă un semnal de ștergere, CLEAR (în general activ în L), care realizează înscrierea în starea $q_i = 00 \dots 00$. Forțarea codului stării următoare în bistabilele de stare ale automatului numărător se poate realiza, în raport cu semnalul de ceas, sincron sau asincron.

Modalitatea de înscriere asincronă, Figura 3.65-b, utilizează intrările asincrone PRESET și CLEAR (Figura 3.43-a) ale latch-ului din structura bistabilului. Cele două porți P_1 , P_2 sunt validate numai la activarea semnalului de încărcare, $\overline{LOAD} = 0$. Dacă bitul D_n , aplicat din exterior, are valoarea 1 rezultă \overline{PRESET} , $\overline{CLEAR} = 0$, 1, deci $Q = 1$, $Q_N = 0$, iar dacă D_n are valoarea 0 rezultă \overline{PRESET} , $\overline{CLEAR} = 1$, 0, deci $Q = 0$, $Q_N = 1$. Poarta XOR din această structură are numai rolul de a transforma bistabilul D în bistabilul T, Figura 3.50-b. Înscrierea asincronă într-un numărător prezintă două inconveniente:

1. Buclă transparentă pentru generarea semnalului de încărcare. Prin utilizarea semnalului obținut de la decodificatorul stării q_f și aplicarea acestuia ca semnal de încărcare LOAD în jurul numărătorului se închide o buclă transparentă care poate determina, eventual, înscrierea unei stări eronate, eventualitate analizată în Figura 3.62-f. Se poate evita această eventualitate prin introducerea unui latch, deci eliminarea transparenței buclei.

2. Starea prescrisă din exterior, q_p trebuie să fie totdeauna cea anterioară stării de început a ciclului. La aplicarea impulsului de ceas care determină tranziția în starea finală q_f pe ieșirile numărătorului apare codul stării finale (pentru care decodificatorul generează pe o durată scurtă de timp semnalul de încărcare asincronă) și apoi codul stării forțate q_{p-1} la numărarea directă sau q_{p+1} , la numărarea inversă; deci pe perioada acestui impuls de ceas ieșirile indică două stări q_f , pentru o durată scurtă de timp, și q_{p-1} sau q_{p+1} . Numai la următorul impuls de ceas se trece în starea de început a ciclului q_p și se continuă tranzițiile până în q_f .

Pentru înscrierea sincronă, deoarece celulele bistabil sunt înscrise de către datele ce se aplică pe intrările de date când se aplica frontul activ de ceas, nu apar inconveniențele de la înscrierea asincronă. În Figura 3.65-b este prezentată circuistica și tabelul cu semnalele de control pentru o înscriere sincronă. Poarta XOR are numai rolul de a realiza bucla ce transformă bistabilul D în T; bucla se închide de la ieșirea Q înspre intrare când poarta P_3 este validată cu semnalul \overline{LOAD} , $\overline{CLEAR} = 1$, 1. Celula are pe intrarea de date o structură de MUX2:1 (neconsiderându-se poarta XOR). Pe o intrare a multiplexorului, poarta P_4 , se aplică semnalul (funcția de excitație) A , obținut de la circuitul combinațional al numărătorului, și care este data ce determină starea celulei, $Q = A$, pe frontul activ următor de ceas, dacă porțile P_3 și P_4 sunt validate prin valoarea 1 de la ieșirea porții P_1 (când \overline{LOAD} , $\overline{CLEAR} = 1$, 1). Pe cealaltă intrare, poarta P_5 , se aplică D_n care este înscrisă în celulă, $Q = D_n$, la următorul impuls de ceas dacă valoarea generată de poarta P_2 este 1 (\overline{LOAD} , $\overline{CLEAR} = 0$, 1, adică operația de înscriere). Pentru operația de ștergere (\overline{LOAD} , $\overline{CLEAR} = -$, 0) ieșirea în 0 a porții P_2 va forța în celulă $Q = 0$, la apariția următorului impuls de ceas, indiferent de valoarea de prescriere D_n .

În general, semnalele de control pentru un numărător presetabil sunt: de încărcare — LOAD, de ștergere — CLEAR și de validare — ENABLE (uneori compus din conjuncția a două semnale). Din tabelul din Figura 3.65-a rezultă că operația de ștergere, CLEAR-activ, se realizează indiferent de valorile celorlalte semnale de control, deci CLEAR are prioritate maximă. Activarea semnalului LOAD încarcă din exterior celulele numărătorului chiar dacă acesta nu este validat, pentru operația de numărare, prin activarea semnalului ENABLE. Dacă toate cele trei semnale de control nu sunt activate numărătorul este inhibat/“înghețat” într-o anumită stare, nu se produce nici o modificare la aplicarea semnalelor de ceas. Toate semnalele de control

sincrone trebuie să respecte în raport cu frontul activ al semnalului de ceas restricțiile impuse de timpul de stabilizare τ_{su} și timpul de menținere, τ_H . Semnalele de control pentru circuitele numărătoare sincrone uzuale, existente sub formă de circuite integrate MSI, sunt prezentate în Figura 3.66-a.

Pentru numărătorul sincron 74xx163, 4biți, cod binar natural, unul dintre cele mai uzuale numărătoare, prin diagramele de semnal din Figura 3.66-b, se prezintă modurile de operare prin activarea semnalelor de control. Pe frontul pozitiv al impulsului de ceas notat cu 1, deoarece comanda de ștergere este activă, $\overline{CLEAR} = 0$, conținutul numărătorului devine $Q_3Q_2Q_1Q_0 = 0000$, iar pe frontul celui de al doilea impuls de ceas, deoarece comanda de înscriere este activă, $\overline{LOAD} = 0$, cuvântul aplicat din exterior pe intrări $D_3D_2D_1D_0 = 1100$ devine conținutul numărătorului $Q_3Q_2Q_1Q_0 = 1100 = 12|_{10}$. Imediat după al doilea impuls de ceas, prin activarea semnalului $ENABLE = ENP \cdot ENT = 1$, se validează regimul de numărare. Pentru validarea regimului de numărare se conjugă cele două semnale de validare **ENT** (**EN**able **TR**ickle) și **ENP** (**EN**able **P**arallel). Diferența între aceste două semnale constă prin efectul lor; ambele validează operația de numărare dar ENT mai validează și transportul următor al numărătorului, notat aici cu prin **RCO** (**R**ipple **C**arry **O**ut), ca o funcție AND cu semnalul CO, de numărător plin, adică $RCO = CO \cdot ENT$. La al cincelea semnal de ceas conținutul numărătorului se umple $Q_3Q_2Q_1Q_0 = 1111$ și se generează RCO, semnal care utilizat ca o comandă de înscriere poate, pe următorul impuls de ceas, forța conținutul numărătorului în starea $q_p = Q_3Q_2Q_1Q_0 = D_3D_2D_1D_0$. Regimul de numărare continuă până după al optulea impuls de ceas când numărătorul este devalidat, $ENP \cdot ENT = 0$, în continuare fiind în regim de inhibare (fără modificări).

Divizoare de frecvență. Deoarece un numărător modulo 2^n generează prin CO (RCO) un semnal cu frecvența impulsurilor de ceas divizată cu 2^n atunci oricare numărător modulo C_1 , $2 \leq C_1 \leq 2^n - 1$, este un divizor cu C_1 a frecvenței de ceas. Iar, după cum se știe, un numărător modulo C_1 se obține dintr-un numărător presetabil modulo 2^n din care se elimină $(2^n - C_1)$, stări, deci tot la C_1 impulsuri de ceas se generează un impuls în exterior, impuls ce este utilizat și pentru a forța înscrierea stării de început q_p a ciclului în automatul numărător.

Inconvenientul unui semnal obținut de la un numărător modulo C este o valoare mult sub 50% a coeficientului de umplere. Mai mult, dacă $C \neq 2^n$ atunci și semnalele generate la ieșirile $Q_{n-1}, Q_{n-2}, \dots, Q_1, Q_0$ ale celulelor bistabil nu mai sunt simetrice pe durata ciclului de C impulsuri de ceas. Soluții de circuite care generează semnale simetrice după fiecare celulă bistabil și pentru un $C \neq 2^n$ se găsesc în [Oberman '78]. Pentru a obține semnale cu frecvența f_{CLK}/C , dar cu coeficient de exemplu 50%, se poate utiliza următoarele modalitate: se aplică o frecvență $2f_{CLK}$ la numărătorul modulo C iar ieșirea acestuia se divide printr-un bistabil T ($T=1$) care generează o frecvență $(2f_{CLK}/C):2$.


Exemplul 3.22 Utilizând circuitele numărător sincron presetabil 74xx163 și 74xx161 să se realizeze numărătoare modulo 12. Caracteristicile de control pentru aceste numărătoare sunt date în Figura 3.66-a.

Soluție. Implementarea cu 74xx163.


1. Figura 3.67-a, starea finală este $Q_3Q_2Q_1Q_0 = 1111$ detectată prin semnalul RCO, semnal care generează semnalul de încărcare sincron $\overline{LOAD} = \overline{RCO}$. Starea de început

Codul circuitului	Tip de numarator (modulo, cod)	Comutare (front)	Resetare activa in (CLEAR)	Inscriere activa in (LOAD)	Alte caracteristici
74760/160	BCD/4 biti, binar	↑	L, asincron	L, sincron	
74162/163	BCD/4 biti, binar	↑	L, asincron	L, sincron	
4518/20	DualBCD/4 biti, binar	↑ sau ↓	H, asincron	-	
74190/191	BCD/4 biti, binar	↑	-	L, asincron	Reversibil, o singura intrare ceas
74168/169	BCD/4 biti, binar	↑	-	L, sincron	Reversibil, o singura intrare ceas
74668/669	BCD/4 biti, binar	↑	-	L, sincron	Varianta de '168/169 imbunatatita
74568/569	BCD/4 biti, binar	↑	L,sinc/asinc	L, sincron	Ca si '668/669 dar cu iesiri TSL
4510/16	BCD/4 biti, binar	↑	H, asincron	H, asincron	Reversibil, o singura intrare ceas
74192/193	BCD/4 biti, binar	↑	L, asincron	H, asincron	Reversibil, doua intrari de ceas
74876	8biti, reversibil	↓ sau ↓	L, asincron	L, sincron	74869 are CLEAR sincron

a)



b)



c)

Figura 3.66 Numărătoare sincronă sub formă de circuite MSI: a) caracteristicile numărătoarelor uzuale; b) diagrama de semnale pentru numărătorul 74xx163

a ciclului 0100 = 4₁₀ se înscrie la impulsul următor după cel care a comandat tranziția în starea finală, $f_{RCO} = 1/12 \cdot f_{CLK}$. Numărarea nu este în cod binar natural, este, de fapt, un cod exces 4.

- Figura 3.67-b, starea finală este $Q_3Q_2Q_1Q_0 = 1011 = 11_{10}$, detectată de o poartă NAND3, care generează semnalul $\overline{CLEAR} = 0$. Ștergerea este sincronă cu semnalul de ceas, adică forțarea stării de început de ciclu $Q_3Q_2Q_1Q_0 = 0000$ se înscrie la impulsul următor după cel care a comandat tranziția în starea finală. Activarea semnalului $\overline{CLEAR} = 0$ are frecvența $1/12 \cdot f_{CLK}$. Numărarea este în cod binar natural.

Implementarea cu 74xx161, care are încărcare sincronă dar ștergere asincronă. Un numărător divizor modulo 12 se obține prin conexiuni similare ca în Figura 3.67-a. Pentru un numărător în cod binar natural, există următoarele 2 variante:

- Figura 3.67-c, starea finală 1100 = 12₁₀ se detectează cu o poartă NAND2 care prin




Figura 3.67 Numărătoare modulo 12: a) numărător divizor modulo 12; b,c,d) numărătoare modulo 12 în cod binar natural

semnalul \overline{S} , de scurtă durată, înscrie numărătorul în starea 0000. Deci pe perioada T_{CLK} a impulsului care a comandat tranziția în starea finală există două stări, adică 1111 și 0000; pentru ca în această perioadă starea a doua să fie 0000, și nu o stare cu un alt cod, bucla ce se închide la intrarea asincronă CLEAR este transformată în buclă netransparentă prin introducerea unui latch $\overline{S} \overline{R}$. La următorul impuls de ceas se trece în starea inițială 0001. Semnalul $\overline{CLEAR} = Q_N = 0$ are frecvența $1/12f_{CLK}$.

2. Figura 3.67-b, structura și funcționarea se face prin utilizarea intrării sincrone LOAD, similar ca în Figura 3.67-a (unde se utilizează intrarea sincronă CLEAR).

Cu fiecare din aceste două circuite se mai pot realiza multe variante de numătoare modulo 12, dar nu cu numărare în cod binar natural, în funcție de alegerea stării finale; oricare din cele 16 stări poate fi fixată starea finală.

Uneori este necesar ca pe baza unui numărător modulo C frecvența f_{CLK} să fie divizată cu un coeficient fracționar C/k , $1 \leq k \leq C$. Se poate structura un divizor C/k știind că valoarea oricărui număr k exprimat în binar se obține ca o sumă ponderată a puterilor lui doi cu biții din cuvântul binar $\dots b_i \dots b_2 b_1 b_0$ ($k = \dots + b_i 2^i + \dots + b_2 2^2 + b_1 2^1 + b_0 2^0$). Dar, la un numărător modulo 2^n , după fiecare celulă de rangul i , $0 \leq i \leq n-1$, se pot obține impulsuri de ceas divizate cu 2^{i+1} . Nu rămâne decât să se genereze aceste impulsuri și, apoi, să se selecteze acestea de la fiecare celulă a numărătorului conform valorilor (ponderilor) bitilor din cuvântul de cod binar al numărului k . Aceste ponderi apar evidente dacă se consideră că frecvența rezultată $f_{CLK} : C/k$ se obține ca un produs $k/C \cdot f_{CLK}$; astfel de circuite care realizează această relație sunt referite ca **multiplicatoare cu coeficient binar**.

Exemplul 3.23 Să se structureze un circuit pentru multiplicarea f_{CLK} cu coeficientul $5/16$.

Soluție. Numărul 5 exprimat în binar cu patru biti este $b_3 b_2 b_1 b_0 = 0101$ iar exprimat ca parte a lui $16|_{10} = 10000$ devine fracția $0, b_3 b_2 b_1 b_0 = 0, 0101(5|_{16} = 0 \cdot 2^{-1} + 1 \cdot 2^{-2} + 0 \cdot 2^{-3} + 1 \cdot 2^{-4})$.

În circuitul multiplicator cu coeficientul binar $0,0101$ frecvențele divizate prin puterile lui 2, obținute după celulele unui numărător modulo 2^4 , se ponderează în felul următor:

$$b_3 \cdot 2^{-1} \cdot f_{CLK}; \quad b_2 \cdot 2^{-2} \cdot f_{CLK}; \quad b_1 \cdot 2^{-3} \cdot f_{CLK}; \quad b_0 \cdot 2^{-4} \cdot f_{CLK}.$$

Utilizând un numărător sincron, paralel, modulo 16, Figura 3.68-a, se realizează cu porți AND, în exteriorul acestuia, circuitele care generează frecvențe de ceas divizate după puterile lui doi. Pe aceste porți AND se introduc coeficienții binari b_3, b_2, b_1, b_0 care ponderează subfrecvențele respective. Funcțiile implementate pe fiecare poartă AND sunt

$$\begin{aligned} AND_4 &: b_0 \cdot \overline{Q_3} Q_2 Q_1 Q_0 \cdot f_{CLK} & AND_2 &: b_2 \cdot \overline{Q_1} Q_0 \cdot f_{CLK} \\ AND_3 &: b_1 \cdot \overline{Q_2} Q_1 Q_0 \cdot f_{CLK} & AND_1 &: b_3 \cdot \overline{Q_0} \cdot f_{CLK} \end{aligned}$$

Apoi trenurile de impulsuri obținute la ieșirile acestor porți AND sunt sumate printr-o poartă OR. Porțile AND_1 și AND_3 care sunt ponderate cu biti cu valoarea zero ($b_3 = 0, b_1 = 0$) au aport nul în succesiunea impulsurilor de ieșire. Se obține astfel, Figura 3.68-b, 5 impulsuri pe ieșire pentru 16 impulsuri de ceas aplicate la intrarea numărătorului deci o multiplicare cu $5/16$. Succesiunea de 5 impulsuri nu este uniformă, distanța între impulsuri este de patru iar uneori de două tacte de ceas. O distribuție mult mai uniformă se obține când se utilizează ieșirea de transport de la un circuit acumulator (vezi Figura 3.74-c). Pe lângă ieșirea O_n




Figura 3.68 Multiplicatorul cu coeficient binar: a) organizarea circuitului; b) diagrama de semnale generate pentru multiplicarea $5/16 \cdot f_{CLK}$.

există și o intrare O_{n-1} pentru ca multiplicatorul cu coeficient binar să poată fi înseriat cu alte circuite de același tip (pentru a crește valoarea modulo).

Automate pe bază de numărător Numărătorul sincron însuși este un automat de tip Moore, biții de ieșire sunt identici cu biții de stare, $Y \equiv Q$ (dacă nu se consideră și ieșirea CO); deci automatul este identic cu semiautomatul său. Numărătoarele presetabile sunt automate particularizate prin modul de asignare a stărilor: codificarea este în cod binar natural până la codul numărului $2^n - 1$ sau până la 9 (la cele BCD). Ideea simplificatoare, în realizarea unui automat, sugerează ca asignarea stărilor cu tranziții succesive ale automatului să se facă în codul binar natural, iar atunci pentru implementarea semiautomatului corespunzător automatului să fie utilizat un circuit integrat numărător presetabil. Pentru cazurile când în

graful de tranziție a automatului există tranziție într-o stare cu un cod care nu este în ordinea de numărare (după un bloc de decizie când sunt două căi de tranziție) acel cod trebuie forțat prin numărătorul presetabil. Pentru o tranziție în afara ordinii de numărare, numărătorului trebuie să i se “livreze” două informații: codul stării următoare ce trebuie înscris precum și semnalul de comandă al încărcării. În consecință, pe baza produsului cartezian intrare-stare, $X(t) \times Q(t)$, trebuie implementate două circuite combinaționale, din care unul calculează codul stării următoare, iar celălalt determină activarea semnalului de încărcare, care vor închide două bucle în jurul numărătorului presetabil, Figura 3.69.




Figura 3.69 Organizarea de principiu a unui semiautomat pe bază de numărător presetabil.

Prima buclă, închisă prin CLC2, determină valoarea pe intrarea LOAD pentru comanda de înscriere. Recomandat pentru implementarea CLC2 este circuitul multiplexor pentru că trebuie să genereze o singură ieșire ($\overline{LOAD} = 0$ pentru înscriere, $\overline{LOAD} = 1$ pentru ordinea naturală de numărare) pe baza codului stării în care se află semiautomatul, iar biții cuvântului de cod ai stării prezente $q(t)$ se folosesc ca biți de selecție pentru multiplexor. În plus intrărilor multiplexorului, care prin selecție devin semnalul LOAD, pot să li se atribuie în afară de constantele 1 sau 0 și valorile unei variabile de intrare. Determinarea valorii semnalului \overline{LOAD} , în funcție rezultatul testării unei variabile într-un bloc de decizie, se realizează prin conectarea variabilei testate într-o anumită stare pe intrarea multiplexorului selectată de cuvântul de cod al acestei stare.

A doua buclă, inclusă prin CLC1, calculează biții de cod $w_{n-1}, w_{n-2}, \dots, w_1, w_0$ ai stării următoare, în cazul când nu este starea următoare $q^+(t)$ în ordinea normală de numărare. Pentru CLC1 recomandarea este o implementare cu porți. Justificarea acestei recomandări se bazează pe faptul că prin asignarea aleasă, pentru stările semiautomatului, majoritatea tranzițiilor se efectuează între stări care au coduri succesive în ordinea normală de numărare, deci există puține tranziții între coduri care

strică această ordine normală. În consecință, pentru multe cuvinte de cod ale stării prezente $q(t)$ biții stării următoare $q^+(t)$, calculați pe CLC1, sunt indiferenți pentru prescrierea numărătorului. Existența multor combinații de intrare pentru care ieșirile de la CLC1 sunt indiferente duce la o minimizare puternică, deci la o implementare simplă cu porți.

Exemplul 3.24 Pentru semiautomatul descris prin organigrama ASM și asignarea fixată, din Figura 3.70, să se realizeze o implementare.

Soluție. Se observă că pentru această variantă (Varianta1) de asignare a stărilor, când variabilele de intrare au valorile $x_1 = 1, x_2 = 0, x_3 = 1$, se parcurg ciclic stările $q_2 \rightarrow q_3 \rightarrow q_4 \rightarrow q_5 \rightarrow q_6 \rightarrow q_0 \rightarrow q_1 \rightarrow q_2 \rightarrow \dots$, iar codurile parcurse sunt în ordinea de numărare în binar natural de la 000 până la 110; există un salt în cuvântul de cod de la 110 la 000 pentru calea de tranziție $L_2(q_1 \rightarrow q_2)$. Mai există încă trei căi de tranziție L_4, L_7 și L_9 când iarăși tranzițiile nu sunt în ordinea normală de numărare. Deoarece din cele 10 căi de tranziție pentru 6 dintre acestea se parcurg coduri succesive de numărare în binar se va utiliza pentru implementare circuitul numărător 74xx163/161.

Tabelul de tranziție al stărilor, Figura 3.70-b, conține informația pentru sinteza celor două bucle ale semiautomatului. Deoarece sunt numai 7 stări intrarea D_3 a numărătorului este permanent în 0.

În coloana semnalului de încărcare \overline{LOAD} se introduce valoarea 0(activ) numai atunci când codul stării următoare w_2, w_1, w_1 nu se obține din codul stării prezente $z_2 z_1 z_0$ plus 1, în rest $\overline{LOAD}=1$ (inactiv). Pentru sinteza semnalului \overline{LOAD} intrările x_3, x_2, x_1 se introduc ca variabile reziduu. Buclea pentru încărcarea numărătorului este implementată pe un MUX8:1.

Pentru sinteza circuitului combinațional din bucla ce calculează biții D_2, D_1, D_0 valorile acestor biți sunt identice cu cele ale biților stării următoare $D_2 = w_2, D_1 = w_1, D_0 = w_0$ când semnalul de încărcare este activ, $\overline{LOAD} = 0$, și cu valori indiferent când $\overline{LOAD} = 1$. În expresiile biților D_2, D_1 și D_0 se pot introduce intrările x_3, x_2, x_1 ca variabile reziduu rezultând o sinteză în funcție numai de variabilele de stare z_2, z_1, z_0 . Dar aceste variabile reziduu pot fi substituite cu una din valorile logice 0 sau 1 deoarece, la fiecare testare a unei variabile reziduu, numai una din cele două tranziții posibile determină încărcarea numărătorului, pentru cealaltă valoare este indiferent ($\overline{LOAD} = 1$).

De exemplu, din starea prezentă $q_5(011)$ se efectuează tranziția fie la q_5 , când $x_2=1$, fie la $q_6(100)$, când $x_2=0$, dar ultima tranziție este indiferentă pentru încărcarea numărătorului ($\overline{LOAD}=1$). Rezultă că în căsuța de coordonate $z_2 z_1 z_0=011(q_5)$ din diagramele V-K ale funcțiilor D_2, D_1, D_0 totdeauna se introduc respectiv valorile 0,1,1, Figura 3.70-d (nu există două valori diferite D_i care să fie determinate de cele două valori ale lui x_2). Din aceste diagrame V-K se deduc expresiile logice (pentru Varianta1):

$$D_2 = \overline{z_2} \overline{z_1} = \overline{z_1 + z_2}; \quad D_1 = \overline{z_2}; \quad D_0 = \overline{z_2} z_1 + z_2 \overline{z_1} = z_2 \oplus z_1$$

iar structura rezultată de semiautomat este cea din Figura 3.70-c.

Se mai propun încă două variante de asignare a stărilor semiautomatului, ca în coloanele denumite Varianta2 și Varianta3 din tabelul ASM, pentru a face o comparație cu implementarea după Varianta1. Pentru Varianta2 și 3 nu se mai face sinteza buclei pentru determinarea comenzii \overline{LOAD} deoarece o optimizare nu poate apare când se utilizează un circuit standard(MUX8:1). În schimb, pentru bucla ce calculează codul stării următoare, pentru a cărei sinteză contează numărul de stări indiferente din diagrama V-K, este normal a se determina care asignare este mai potrivită. Urmând aceeași procedură de sinteză, ca și la Varianta1, se obțin

$$\begin{aligned} \text{Varianta2 : } & D_2 = \overline{z_1} \overline{z_0} = \overline{(z_1 + z_0)}; & D_1 = z_0; & D_0 = 0 \\ \text{Varianta3 : } & D_2 = z_1(\overline{z_2} + \overline{x_1}); & D_1 = \overline{z_2 + z_0}; & D_0 = \overline{z_1} + x_3 \overline{z_2} \end{aligned}$$




Figura 3.70 Exemplu de semiautomat implementat pe baza numărătorului 74xx163: a) organigrama ASM; b) tabelul combinat ASM; c) structura semiautomatului pentru Varianta1 de codificare; b,c) sinteza buclei pentru calculul stării următoare corespunzător Varianta1 și Varianta3 de codificare.

Se poate observa că Varianta2, în raport cu celelalte două, realizează o implementare mai simplă pentru bucla ce calculează starea următoare (utilizează o singură poartă NOR2). Varianta3 este cea mai puțin simplă, deoarece în expresiile care calculează starea următoare intervin și variabilele de intrare; nici una din tranzițiile controlate de x_1 și x_3 nu sunt spre stări ale căror coduri să se obțină prin numărare.

3.4.2.2 Numărătoare în cod arbitrar

Un circuit numărător modulo C este un automat Moore cu un graf ciclic, deci poate fi privit ca un identificator de clase de resturi modulo C . Asignarea stărilor se face, în general, în cod binar natural — datorită faptului că în procesarea digitală în calculator numerele sunt reprezentate în sistemul de numerație binar — rezultând numărătorul binar sau în cod BCD-datorită faptului că în exteriorul calculatorului numerele sunt reprezentate în sistemul de numerație zecimal — rezultând numărătorul BCD. Dar, asignarea stărilor automatului numărător, Figura 3.61, se poate realiza în oricare cod, rezultând numărătorul în cod oarecare. Sinteza unui numărător în cod oarecare nu diferă cu nimic de sinteza unui automat. În anumite aplicații (evitarea apariției glitch-ului prin decodificare, utilizarea directă fără decodificator, o anumită secvență parcursă) se justifică alegerea unui anumit cod.

Exemplul 3.25 Să se realizeze, pe trei celule bistabil JK, un numărător în cod Gray.

Soluție. Codurile progresive au proprietatea că la trecerea între două cuvinte de cod succesive se va schimba doar un singur bit. Pentru cele 16 cuvinte pe patru biți se pot forma un număr de 55 de coduri progresive distincte, dintre acestea cel mai utilizat este codul binar reflectat (în raport cu o linie dusă după 2^i cuvinte de cod, cuvintele de cod de $(i+1)$ biți de după linie sunt imaginea în oglindă a cuvintelor de cod de $(i+1)$ biți dinainte de linie) este codul Gray.

Pornind de la tabelul de tranziție al stărilor codificate în cod Gray, Figura 3.71-a, se deduc diagramele de V-K pentru biții stării următoare w_2, w_1, w_0 , apoi acestea pe baza tabelului de excitație al bistabilului JK, Tabelul 3.4, se convertesc în diagramele V-K, Figura 3.71-b,c și d ale funcțiilor de excitație $JQ_2, KQ_2; JQ_1, KQ_1; JQ_0, KQ_0$ având următoarele expresii logice cu implementarea din Figura 3.71-e:

$$\begin{aligned} JQ_0 &= z_1 \bar{z}_0 & JQ_1 &= \bar{z}_2 z_0 & JQ_2 &= z_2 z_1 + \bar{z}_2 \bar{z}_1 \\ KQ_0 &= \bar{z}_1 z_0 & KQ_1 &= z_2 z_0 & KQ_2 &= z_2 \bar{z}_1 + \bar{z}_2 z_1 \end{aligned}$$

Sinteza numărătoarelor în alte coduri de numărare se face în aceeași modalitate.

Dar există și o altă abordare a unui numărător modulo C într-un cod oarecare, prin utilizarea unui numărător modulo C într-un cod uzual (realizat cu un circuit numărător presetabil) căruia i se atașează un circuit de ieșire, CLC2 din Figura 3.8-c, care realizează funcția de convertor din codul uzual folosit în codul oarecare. În Figura 3.71-f este structurată un numărător în cod Gray pe baza unui numărător modulo 256, în cod binar natural, plus o memorie ROM care conține tabelul de conversie binar-Gray. Această abordare, în raport cu cea anterioară, are o viteză de numărare mai redusă, dar în schimb, prezintă o mai mare flexibilitate, poate fi implementat un numărător în orice cod numai prin schimbarea tabelului de conversie din ROM.




Figura 3.71 Numărător în cod Gray: a,b,c,d,e) fazele în procesul de sinteză, pornind de la tabelul de tranziție al stărilor până la structura de circuit numărator; f) structurarea pe bază de circuit numărator binar modulo 256 plus convertor binar-Gray înscris în memorie ROM.

3.5 CIRCUITE REGISTRU

La nivel de bit suportul fizic pentru stocare/memorare, sincronizare, cuplare și izolare este circuitul bistabil. La nivel de cuvânt, definit ca o succesiune de n biți, suportul fizic pentru funcțiile de: **stocare/memorare, cuplare, sincronizare și izolare/separare** este un circuit compus din n circuite bistabil referit ca circuit registru sau, uzual, registru. Odată înscrisă informația de un bit într-un bistabil aceasta este disponibilă a fi citită; la fel și la un registru, cuvântul înscris poate fi citit în continuare. Într-o exprimare proprie sistemelor de procesare a informației, unde informația este împachetată sub formă de cuvinte, un registru este referit prin termenul general de **port**. În această exprimare intrările de date, prin care se înscrie o informație/cuvânt într-un registru, constituie un **port de intrare**, iar ieșirile de date din registru constituie un **port de ieșire**.

În funcție de modul cum se realizează conexiunile pentru extensia de la circuitul bistabil la organizarea de circuit registru există: **registru paralel, registru serie** și combinații între acestea **serie-paralel și paralel-serie**. Dar, pentru toate tipurile de registru, există un parametru comun **lungimea registrului**, adică numărul de celule bistabil care îl compun.

Circuitul registru, ca suport fizic pentru funcțiile enumerate mai sus, constituie o componentă fundamentală în arhitectura și implementarea sistemelor digitale. Registrul este un circuit simplu, ca definiție, și cu o dimensiune de ordinul $O(n)$. Dar fiind, în fond, o structurare ordonată de circuite bistabil, în consecință, supus unei regularități de layout, rezultă că implementarea sa nu ridică dificultăți. În secțiunile următoare se vor prezenta tipurile de circuite registru evidențiind logica structurării acestora, precum și unele aplicații care au un grad ridicat de generalitate.

3.5.1 Registru paralel

Registrul paralel are o structurare simplă obținută doar prin considerarea în paralel a n celule bistabil, uzual de tip D; în afară de semnalul de ceas comun pentru toate celulele poate să nu existe nici o altă conexiune între celulele bistabil, Figura 3.72-a. Cuvântul pentru înscriere/(încărcare) se aplică pe intrările de date $D_{n-1}, D_{n-2}, \dots, D_1, D_0$ — portul pe intrare — și odată încărcat, prin aplicarea semnalului de ceas, cuvântul este accesibil permanent pe ieșiri $Q_{n-1}, Q_{n-2}, \dots, Q_1, Q_0$ — portul de ieșire — dacă aceste ieșiri nu sunt de tip TSL. În general, registrul poate genera atât variabile negate, Q_N , cât și cele nenegate, Q . Aceasta explică de ce la implementarea unei funcții FNC sau FND, pe un circuit combinațional, se consideră numai două niveluri logice și nu trei deși sunt utilizate atât variabile negate cât și nenegate. Al treilea nivel pentru negarea unor variabile, situate la intrarea în circuit, nu este necesar deoarece atât variabilele negate cât și cele nenegate sunt obținabile de la registrul în care s-a stocat cuvântul de intrare.

Pentru a spori flexibilitatea în utilizare, a structurării simple prezentate anterior, registrului i se adaugă anumite semnale de control, specificate pe schema bloc de registru reprezentată în Figura 3.72-b. În primul rând, un registru trebuie să prezinte obligatoriu un semnal de încărcare, LOAD (LD), care în general este semnalul de ceas, activ pe front (sau pe palier dacă registrul este realizat cu latch-uri). Uneori, pentru înscriere, în conjuncție cu semnalul LOAD, mai trebuie activat și un semnal de




Figura 3.72 Registrul paralel: a) structură (cu n celule statice); b) reprezentare simbolică; structură de registru cu n celule în care se evidențiază modul de aplicare a semnalelor de control.

validare, ENable.

Pentru facilitarea de ștergere a conținutului registrului, în afară de înscrierea cu zero, poate exista un semnal de ștergere, $CLEAR$, care de fapt este o activare comună a tuturor intrărilor asincrone $CLEAR$ ale celulelor bistabil. De asemenea, pentru a se putea realiza conectarea mai multor registre, la liniile aceleași magistrale, ieșirile acestora sunt de tip TSL, deci trebuie să existe o validare a ieșirii OE (Output Enable). Toate aceste semnale de control, deoarece se aplică la n celule, trebuie bufferate la intrarea în circuitul registru (pentru ca semnalele în exterior sunt fie comandate doar ca o singură unitate de sarcină de încărcare).

În Figura 3.71-c pe structura unui registru paralel de n biți sunt adăugate semnalele de control. Semnalul de încărcare, $LOAD$, este semnalul de ceas, iar semnalul de ștergere este semnalul asincron $CLEAR$. Activarea semnalului validare ieșire, $OE = 0$, va comanda trecerea bufferului de ieșire TSL din starea de înaltă impedanță în starea normală de funcționare, deci ieșirea (la magistrală) este cuvântul înscris în registru $Q_{n-1}, Q_{n-2}, \dots, Q_i, \dots, Q_1, Q_0$.

Când $OE = 1$, bufferul TSL nu este activat, la ieșirea registrului la magistrală

este cuvântul existent pe magistrală $OD_{n-1}OD_{n-2}\dots OD_i\dots OD_1OD_0$. Intrarea de date D a fiecărei celule bistabil D_i , $0 \leq i \leq n-1$, este conectată, printr-un MUX4:1, în funcție de cuvântul de selectare $EN=S_1S_2$ la una din următoarele patru surse de date:

1. pentru $EN = 00$, $D_i = Q_i$, la fiecare impuls de ceas bistabilul se reîncarcă cu valoarea deja înscrisă;
2. pentru $EN = 01$, $D_i = 1D_i$, la fiecare impuls de ceas bistabilul se încarcă cu valoarea $1D_i$ de la sursa 1;
3. pentru $EN = 10$, $D_i = 2D_i$ la fiecare impuls de ceas bistabilul se încarcă cu valoarea $2D_i$ de la sursa 2;
4. pentru $EN = 11$ și $\overline{OE} = 1$ $D_i = 0D_i$, la fiecare impuls de ceas bistabilul se încarcă cu valoarea $0D_i$ existentă la ieșirea pe magistrală. Evident, că prin relația $S_1 \cdot S_2 \cdot \overline{OE} = 0$ bufferul TSL este în starea de înaltă impedanță, deci ieșirea Q a bistabilului nu se aplică la ieșire pe magistrală;

În tehnologie MOS și CMOS, uzual, registrele se realizează cu celule dinamice; astfel se obține consum redus de putere și densitate de integrare mărită. Structuri dinamice de latch D și bistabil D sunt prezentate respectiv în Figurile 3.40-b și 3.45-b.




Figura 3.73 Organizarea unei bănci de 2^k registre cu lungime de cuvânt de n biți, dublu port pe ieșire (cu evidențierea decodificării pe intrare, pentru înscriere, și selectării pe ieșire, pentru citire)

Pentru mărirea capacității de stocare, la mai mult de un cuvânt, un număr 2^k registre sunt grupate formând o **bancă de registre**; fiecare din cele 2^k registre putând fi selectat atât pentru înscriere cât și pentru citire. În Figura 3.73 este structurată o bancă de 2^k registre, fiecare dintre registre având lungimea de n biți, capacitatea totală este $(2^k \cdot n)$.


Cuvântul de n biți de pe magistrala rezultat se va înscrie în acel registru pentru care semnalul de ceas devine activ, semnal format prin conjuncția între semnalul de încărcare LOAD și ieșirea de la $DCDk:2^k$, selectată prin cuvântul Selectare registru. Banca de registre este **dublu port** pentru a putea fi citite simultan două registre, adică pe fiecare din cele două magistrale 1 și 2 se aplică conținutul unui registru. Un grup de $n \times \text{MUX}2^k:1$, prin care este selectat unul din cele 2^k registre ca port de ieșire (conectare la magistrală), are organizarea similară ca în Figura 2.36 (acolo este o notație inversată, un grup de 2^n registre fiecare cu lungimea de k biți). Această detaliere, a modului de operare asupra unei bănci de registre, completează descrierea căii de date prezentată în Figura 2.73.

3.5.2 Circuitul acumulator

Se obține o structură hibridă printr-o joncționare a celulelor bistabil ale unui registru paralel cu lungimea de n biți cu celulele sumator complet $\sum(3, 2)$ ale unui sumator modulo 2^n cu transport succesiv, Figura 3.74-a. Pe celula sumator complet cu ponderea 2^i , $0 \leq i \leq n-1$, a sumatorului se va suma: bitul x_i al cuvântului $X = x_{n-1}x_{n-2} \dots x_i \dots x_1x_0$, aplicat din exterior; bitul Q_i înscris în celula i a registrului și bitul de transport C_{i-1} , de la celula sumator complet anterioară. Această celulă sumator complet, de pondere 2^i , va genera bitul sumă $s_i = C_{i-1} \oplus Q_i \oplus x_i$ și bitul transport următor $C_i = Q_i \cdot x_i + Q_i \cdot C_{i-1} + x_i \cdot C_{i-1}$, care se aplică la celula sumator complet de rang $i+1$, ca bit de transport anterior; iar la aplicarea următorului impuls de ceas ($t+1$) bitul sumă calculat $s_i(t)$ se înscrie în celula i a registrului, deci $Q_i(t+1) = s_i(t)$. Extinzând la lungimea de n biți, la impulsul de ceas ($t+1$) în registru se înscrie suma aritmetică modulo 2 rezultată între: conținutul anterior din registru, $Q(t) = Q_{(n-1)}(t)Q_{n-2}(t) \dots Q_i(t), \dots, Q_1(t)Q_0(t)$; cuvântul aplicat din exterior, $X(t) = x_{n-1}(t)x_{n-2}(t), \dots, x_i(t), \dots, x_1(t)x_0(t)$ și transporturile anterioare $C_{n-2}(t), C_{n-3}(t), \dots, C_{i-1}(t), \dots, C_1(t), C_0(t), C_{-1}(t)$.

În cazul în care valoarea inițială a cuvântului în registru este zero $Q(0) = 0$, transportul anterior $C_{-1} = 0$, iar cuvântul extern X este constant în timp, în registru rezultă o sumare repetată a cuvântului extern, după k impulsuri de tact se obține valoarea kX modulo 2^n . Apare evident faptul că circuitul acumulator este un automat, la care partea combinațională este formată din celule sumator $\sum(3, 2)$, de aceea, uneori, cuvântul de ieșire va fi notat ca un cuvânt de stare cu $z_3z_2z_1z_0$.

Bazat pe această funcționare, de sumare repetată modulo 2^n , circuitul acumulator poate fi utilizat pentru modelarea funcționării numărătorului sincron modulo 2^n direct sau invers în oricare cod. De exemplu, pentru acumulatorul cu trei celule, $n=3$, pornind din starea inițială $Q(0) = Q_2Q_1Q_0 = 000$ și $C_{-1} = 0$, cu un cuvânt aplicat din exterior $X = 001$, se obține o succesiune de numărare în sens direct, coloana a doua din Figura 3.74-c, corespunzătoare numărătorului sincron modulo 8 în cod binar natural. Modificarea funcționării de numărător sincron modulo 8, în sens invers, în cod binar natural, se obține pornind din starea inițială $Q(0) = 0$ cu $X = x_2x_1x_0 = 111$



Nr de impuls de ceas	Starea initiala	Starea initiala	Nr de imp. de ceas	Starea initiala	
	$z_2z_1z_0=000$ $x_2x_1x_0=001$ $C_1=0$	$z_2z_1z_0=000$ $x_2x_1x_0=111$ $C_+=0$		$z_3z_2z_1z_0=0000$ $x_3x_2x_1x_0=0101$ $c_1=0$	
1	$\begin{matrix} 000+ \\ 001 \\ 001 \end{matrix}$	$\begin{matrix} 000+ \\ 111 \\ 111 \end{matrix}$	1	$\begin{matrix} 0000+ \\ 0101 \\ 0101 \end{matrix}$	9 $\begin{matrix} 1000+ \\ 0101 \\ 1101 \end{matrix}$
2	$\begin{matrix} 001+ \\ 001 \\ 010 \end{matrix}$	$\begin{matrix} 111+ \\ 111 \\ 110 \end{matrix}$ $C_0=1 \leftarrow 110$	2	$\begin{matrix} 0101+ \\ 0101 \\ 1010 \end{matrix}$	10 $\begin{matrix} 1101+ \\ 0101 \\ 0010 \end{matrix}$ (3+5+5+5) modulo16=2 $C_0=1 \leftarrow 0010$
3	$\begin{matrix} 010+ \\ 001 \\ 011 \end{matrix}$	$\begin{matrix} 110+ \\ 111 \\ 101 \end{matrix}$ $C_0=1 \leftarrow 101$	3	$\begin{matrix} 1010+ \\ 0101 \\ 1111 \end{matrix}$	11 $\begin{matrix} 0010+ \\ 0101 \\ 0111 \end{matrix}$
4	$\begin{matrix} 011+ \\ 001 \\ 100 \end{matrix}$	$\begin{matrix} 101+ \\ 111 \\ 100 \end{matrix}$ $C_0=1 \leftarrow 100$	4	$\begin{matrix} 1111+ \\ 0101 \\ 0100 \end{matrix}$ (5+5+5+5) modulo16=4 $C_0=1 \leftarrow 0100$	12 $\begin{matrix} 0111+ \\ 0101 \\ 1100 \end{matrix}$
5	$\begin{matrix} 100+ \\ 001 \\ 101 \end{matrix}$	$\begin{matrix} 110+ \\ 111 \\ 011 \end{matrix}$ $C_0=1 \leftarrow 011$	5	$\begin{matrix} 0100+ \\ 0101 \\ 1001 \end{matrix}$	13 $\begin{matrix} 1100+ \\ 0101 \\ 0001 \end{matrix}$ (2+5+5+5) modulo16=1 $C_0=1 \leftarrow 0001$
6	$\begin{matrix} 101+ \\ 001 \\ 110 \end{matrix}$	$\begin{matrix} 011+ \\ 111 \\ 010 \end{matrix}$ $C_0=1 \leftarrow 010$	6	$\begin{matrix} 1001+ \\ 0101 \\ 1110 \end{matrix}$	14 $\begin{matrix} 0001+ \\ 0101 \\ 0110 \end{matrix}$
7	$\begin{matrix} 110+ \\ 001 \\ 111 \end{matrix}$	$\begin{matrix} 010+ \\ 111 \\ 001 \end{matrix}$ $C_0=1 \leftarrow 001$	7	$\begin{matrix} 1110+ \\ 0101 \\ 0011 \end{matrix}$ (4+5+5+5) modulo16=3 $C_0=1 \leftarrow 0011$	15 $\begin{matrix} 0110+ \\ 0101 \\ 1011 \end{matrix}$
8	$\begin{matrix} 111+ \\ 001 \\ C_0=1 \leftarrow 000 \end{matrix}$	$\begin{matrix} 001+ \\ 111 \\ C_0=1 \leftarrow 000 \end{matrix}$	8	$\begin{matrix} 0011+ \\ 0101 \\ 1000 \end{matrix}$	16 $\begin{matrix} 1011+ \\ 0101 \\ C_0=1 \leftarrow 0000 \end{matrix}$ (1+5+5+5) modulo16=0
c)	$f=f_{CLK} \cdot 1/8$ Numarator direct modulo8	$f=f_{CLK} \cdot 7/8$ Numarator invers modulo8	$f=f_{CLK} \cdot 5/16$ Numarator divizor cu coeficient fractionar		

Figura 3.74 Circuitul acumulator: a) structură de acumulator cu patru celule; b) reprezentare simbolică; c) analiza a trei exemple de numărător modelate pe bază de acumulator.

și $C_{-1} = 0$, coloana a treia din figura 3.74-c.

Pentru modelarea unor numărătoare în alte coduri de numărare este necesar, uneori, să se atașeze în exterior un decodificator, realizat cu porți logice, pentru decodificarea unui anumit cuvânt de cod din registru și, eventual, să se modifice valoarea cuvântului X aplicat din exterior (vezi problemele P3.73 și P3.74). Pe un acumulator se poate modela orice proces care poate fi exprimat prin operații de: adunare, scădere, deplasare stânga/dreapta sau încărcare (forțare a unui cuvânt exterior).

De fapt, acumulatorul este un circuit de calcul pentru prefixe sumă modulo 2^n cu o funcție generică $f = (X + X) \text{ modulo } 2^n$; de exemplu pentru $n = 3$ se pot scrie relațiile

$$\begin{aligned} f_0 &= (0 + 0) \text{ modulo } 8 = 0 \\ f_1 &= (f_0 + X) \text{ modulo } 8 = X \text{ modulo } 8 \\ f_2 &= (f_1 + X) \text{ modulo } 8 = 2X \text{ modulo } 8 \\ f_3 &= (f_2 + X) \text{ modulo } 8 = 3X \text{ modulo } 8 \\ &\vdots \\ f_7 &= (f_6 + X) \text{ modulo } 8 = 7X \text{ modulo } 8 \\ f_8 &= (f_7 + X) \text{ modulo } 8 = 8X \text{ modulo } 8 = f_0 = 0 \end{aligned}$$

sau relația generalizată pentru acumulator cu n celule se scrie

$$\left(\sum_1^{2^n} X \right) \text{ modulo } 2^n = 0 \quad (3.44)$$

Relația 3.44 arată că circuitul acumulator funcționează ca un numărător de X -tuple pe un interval/(perioadă) de 2^n impulsuri de ceas. Altfel spus, pornind din starea inițială $Q(0) = 0$ și C_{-1} , pentru cuvântul X aplicat din exterior, acumulatorul va genera (se va umple) semnalul de transport următor C_O de un număr X ori pentru 2^n impulsuri de ceas aplicate. În Figura 3.74-c, coloanele 5 și 7, este realizat cazul unui acumulator cu $n=4$, pentru $X = 5$; se observă că se generează de cinci ori semnalul $C_O = 1$ pe durata a 16 impulsuri de ceas, deci o multiplicare cu $5/16$ a frecvenței de ceas (Aceste impulsuri sunt reprezentate, comparativ cu cele generate de un multiplicator cu coeficient binar, în Figura 3.68-b; se observă că distribuția lor în timp este mai uniformă decât cea obținută de la un multiplicator binar). Cu circuitul acumulator se pot realiza multiplicatoare cu un coeficient fracționar X/C unde numitorul poate fi diferit de puteri ale lui doi $C \neq 2^n$ [Oberman '78]).

Pe baza acumulatorului se pot realiza circuite care calculează, în timp real, valorile unor funcții (ridicarea la o putere, rădăcină pătrată, \log_2 , funcții trigonometrice de numărul de impulsuri N_{CLK}). Aceste valori sunt disponibile imediat ce se primește impulsul de intrare.

Exemplul 3.26 Să se realizeze o structură de circuit pe bază de acumulator care să calculeze pătratul numărului de impulsuri aplicate, N_{CLK}^2 .

Soluție. Notând cu $S_n = N_{CLK}^2$ și $S_{n+1} = (N_{CLK} + 1)^2$ se deduce relația recurentă

$$S_{n+1} = (N_{CLK} + 1)^2 = S_n + 2N_{CLK} + 1$$

Dacă se cunoaște deja valoarea pătratul S_n , prin adunarea la această valoare a dublului număr de impulsuri aplicate, $2N_{CLK}$, plus 1, atunci la aplicarea următorului impuls de ceas

se generează valoarea S_{n+1} . Structurarea pe bază de acumuloare care realizează acest calcul este prezentată în Figura 3.75-a. Acumulatorul $A_{cc}Q_2$ operează ca un sumator de acumulare cu $C_{-1} = 1$ deci un numărator în cod biar natural pentru numărul impulsurilor aplicate, N_{CLK} .




Figura 3.75 Calculul pătratului numărului de impulsuri recepționate N_{CLK}^2 : a) structură de circuit pe bază de acumuloare; b) modificarea conținuturilor acumuloarelor pentru aplicarea succesivă a patru impulsuri de intrare, $N_{CLK} = 4$.

$A_{cc}Q_1$, pe ale cărei intrări se aplică dublul numărului de impulsuri deja recepționate $2N_{CLK}$ (înmulțirea cu 2 se obține prin deplasarea cu un rang spre stânga a celulelor lui $A_{cc}Q_2$ față de $A_{cc}Q_1$) plus 1 (este transportul anterior, $C_{-1} = 1$) la aplicarea următorului impuls prin sumare a $2N_{CLK} + 1$ la S_n (deja existentă în $A_{cc}Q_1$) va genera la ieșire codul binar $z_3 z_2 z_1 z_0$ pentru valoarea lui $(N_{CLK} + 1)^2$. Analiza modificării conținuturilor pentru 4 impulsuri aplicate succesiv în cele două acumuloare este prezentată în Figura 3.75-b; pentru valori care necesită o exprimare pe mai mult de patru biți se extinde numărul de celule pe acumuloare.

3.5.3 Structura pipeline

Structura pipeline (conductă) este un suport hardware pentru a reduce timpul de procesare pe un CLC. Procesarea clasică a unui flux de date pe un CLC presupune o organizare ca cea prezentată în Figura 3.76. Un eșantion de date este înscris, prin activarea semnalului de ceas, în registrul de intrare R_1 și aplicat pe intrările CLC, apoi la următorul semnal de ceas, datele procesate în CLC sunt stocate în registrul de ieșire R_2 . Perioada minimă T_{CLK} trebuie să fie mai mare decât suma timpilor: τ_{pR} -timpul de propagare prin registrul de intrare (care este de fapt τ_{pCQ}), τ_{pCLC} -timpul de propagare prin CLC, τ_{su} -timpul de stabilizare de la intrarea registrului de ieșire.

$$T_{CLK(min)} \geq \tau_{pR} + \tau_{pCLC} + \tau_{su} \quad (3.45)$$

Deoarece timpii de întârziere cauzăți de registre (valori tipice $\tau_{PR} \approx 15 \div 30$ ns, $\tau_{SU} \approx 5 \div 15$ ns) mai pot fi reduși doar de îmbunătățiri tehnologice, apare evident faptul că mărirea ratei de procesare a fluxului de date se poate realiza numai printr-o micșorare a propagării τ_{PCLC} (care depinde de complexitatea rețelei CLC, pentru calcule de tip aritmetic τ_{CLC} poate avea valori în intervalul $150 \div 300$ ns). Uneori, funcția de procesare pe CLC poate fi privită ca fiind compusă dintr-o succesiune de n subfuncții, fiecare subfuncție putând fi implementată respectiv pe câte un circuit independent $CLC_1, CLC_2, \dots, CLC_n$ cu timpii de propagare $\tau_{PCLC1}, \tau_{PCLC2}, \dots, \tau_{PCLCn}$. Conform acestei abordări, se poate structura o înseriere a acestor n circuite CLC_i , interfațate prin câte un registru (registru pipe), pentru a aplica datele de intrare respectiv pentru a stoca datele de ieșire — aceasta fiind structurarea de tip pipeline având n etape de procesare, Figura 3.76-b.




Figura 3.76 Organizarea de tip pipeline: a) structurarea pentru o procesare de tip non-pipe (clasică); b) structura unui pipe cu n etape de procesare; semnale de ceas pentru sincronizarea în pipe (c) cu o singură fază (pe front) și (d) cu două faze Φ_1 și Φ_2 (pe palier)

Înscrind un set de date, $x_{k-1}, x_{k-2}, \dots, x_1, x_0$, în primul registru pipe, R_1 , pe frontul activ al semnalului de ceas, acestea vor fi apoi procesate și stocate succesiv în toate celelalte $(n - 1)$ etape din pipe, iar după $(n - 1)$ tacte se obțin datele de ieșire, $y_{p-1}, y_{p-2}, \dots, y_1, y_0$. Dacă fluxul de date aplicat pe intrare este continuu, după intervalul de timp n tacte de ceas **latentă în pipe (timpul de umplere al conductei)**, la fiecare următor tact se obține un set de date prelucrate la ieșire. Perioada minimă a impulsului de tact se calculează tot cu relația 3.45 dar, de data aceasta, se consideră timpul de propagare maxim (care corespunde subfuncției cu timpul cel mai lung de procesare).

$$\begin{aligned} \tau_{\text{CLK}(\min)} &\geq \tau_{\text{pR}} + \max\{\tau_{\text{pCLC1}}, \tau_{\text{pCLC2}}, \dots, \tau_{\text{pCLCn}}\} + \tau_{\text{SU}} \\ &< \tau_{\text{pR}} + \tau_{\text{pCLC}} + \tau_{\text{SU}} \end{aligned} \quad (3.46)$$

și în ipoteza că toate registrele pipe sunt identice, deci au aceleași valori pentru τ_{SU} și τ_{pR} .

În raport cu procesarea clasică (non-pipe) la procesarea de tip pipeline se obține o creștere de viteză egală cu raportul timpilor calculați după relațiile 3.46 și 3.47, dar această creștere de viteză se obține numai după ce primul set de date a ieșit din ultima etapă iar fluxul de date la intrarea în primă etapă este continuu. Dacă fluxul de date nu este continuu, cu întreruperi frecvente, deci la fiecare reumplere a pipe-ului se consumă un timp egal cu latența în pipe, atunci se poate ajunge la un timp mediu de procesare mai mare decât la procesarea non-pipe!

Relația de timp 3.46, între perioada tactului de ceas și timpii dintr-o etapă a pipe-ului, este explicată grafic în Figura 3.76-c, când semnalul de ceas este activ pe frontul pozitiv. Când registrele pipe sunt realizate din latch-uri D comanda se efectuează pe palier cu două semnale Φ_1 și Φ_2 , defazate și nesuprapuse, Figura 3.76-d; iar datele în pipe curg, alternativ, din etape cu număr impar în etape cu număr par, comandate alternativ de cele două faze Φ_1 și Φ_2 .

O uniformizare a implementării unei implementări de tip pipe se poate obține dacă, în fiecare etapă, pentru CLC-ul este utilizată o aceeași structură programabilă care se programează pentru operația specifică OP_i cerută în etapa i de procesare printr-un cuvânt de control cu m biți. Un astfel de CLC programabil poate fi un MUX $2^m:1$, programat să genereze una din cele 2^{2^m} funcții de m variabile. Într-o etapă din pipe se poate scădea timpul de propagare până la patru niveluri logice, un AND-OR pe CLC și încă două niveluri dacă registrul pipe este un registru latch. Totuși, există o variantă prin care timpul se poate reduce chiar până la două niveluri de propagare, care acoperă atât propagarea cât și memorarea, dacă se utilizează latch-uri Early, Figura 3.41.

Organizarea de tip pipeline este modul comun pentru structurarea căii de date a microprocesoarelor actuale. Execuția unei instrucțiuni (ciclul de execuție) se descompune în n subcicluri, deci calea de date se granulează în n etape succesive de procesare. Dacă se reușește alimentarea continuă cu instrucțiuni în calea de date atunci viteza de procesare a microprocesorului crește (teoretic!) de n ori față de un procesor o cu cale de date non-pipe.

3.5.4 Registrul de deplasare

Registrul de deplasare, la fel ca și registrul paralel, este o structură simplă ce se obține prin inserierea de celule bistabil, uzual de tip D, de unde și denumirea de **registru de deplasare serie** sau, mai frecvent, **registru serial**.

În Figura 3.77-a este prezentată organizarea unui registru, prin inserierea a patru celule bistabil D, precum și funcționarea sa la aplicarea pe intrarea serie a cuvântului $X = 1011$. Considerând inițial conținutul registrului $Q_4Q_3Q_2Q_1 = 0000$ la primul impuls de ceas, pe front pozitiv, bitul cel mai semnificativ, MSB, este introdus în celula Q_1 , deci conținutul registrului serial este $Q_4Q_3Q_2Q_1 = 0001$. La al doilea impuls de ceas, conținutul din prima celulă, $Q_1 = 1$, este transferat în celula a doua, deci $Q_2 = 1$, iar în prima celulă se înscrie valoarea bitului următor după MSB, deci




Figura 3.77 Registrul de deplasare: a) structurarea și funcționarea unui registru de deplasare cu patru celule ($n = 4$); b) registrul de deplasare, $n = 4$, pe bază de inversoare dinamice cu raport; c) simbol pentru registrul de deplasare compus din n celule (ca rețea digitală de întârziere)

$Q_1 = 0$, rezultând conținutul registrului $Q_4Q_3Q_2Q_1 = 0010$. La al patrulea impuls de ceas întreg cuvântul 1011 a fost deja introdus în registru iar conținutul acestuia este $Q_4Q_3Q_2Q_1 = 1011$; valoarea MSB este disponibilă la ieșirea serie. Începând cu al cincilea impuls de ceas, transferul serial celulă după celulă se continuă, bitul din celula Q_4 se pierde, fiind înscris cu bitul care a fost în celula Q_3 , la fel și în celula Q_1 , se înscrie valoarea $Q_1 = 0$, deoarece cuvântul $X = 1011$ aplicat pe intrare a fost deja introdus. Pe tactele de ceas 4, 5, 6, 7 pe ieșirea serie se obține cuvântul Y care este identic cu cuvântul X aplicat pe intrarea serie pe tactele 1, 2, 3, 4, deci după un interval de patru tacte, la al optulea tact conținutul registrului va fi din nou $Q_4Q_3Q_2Q_1 = 0000$. Pe un registru serial de n celule transferul unui bit, aplicat pe intrare și până la iesire, se face pe durata a n perioade de ceas, iar transferul până la o iesire intermediară i , $1 \leq i < n$, necesită i perioade de ceas. Formal, transferul prin registru serial poate fi exprimat în felul următor:

$$\left. \begin{aligned} Q_i(t+T) &= Q_{i-1}(t) \times CLK \\ Q_1(t+T) &= x(t) \cdot CLK \end{aligned} \right\} \Rightarrow Q_i(t+iT) = x(t) \quad (3.47)$$

unde $x(t)$ este valoarea bitului, din cuvântul X , aplicat pe intrarea serie la momentul t .

Fizic, transferul corect prin registru serial, pe durata unui tact, bitul de la celula Q_i la celula Q_{i+1} , poate fi realizat numai dacă timpul de menținere de la celula următoare, Q_{i+1} , este mai mic decât timpul de propagare pe celula anterioară, Q_i , $\tau_{H(Q_{i+1})} < \tau_{PCQ(Q_i)}$. Dacă această condiție nu este îndeplinită înseamnă că semnalul pe intrarea de date al celulei Q_{i+1} , care este semnalul de ieșire de la celula anterioară, se modifică în fereastra de decizie Δ (relația 3.23, Figura 3.46 a și b). La bistabile este îndeplinită relația $\tau_H < \tau_{PCQ}$ deci, dacă registru serial se realizează cu același tip de registre, atunci este realizată condiția anterioară de transfer corect. Dacă celulele registrului serial sunt latch-uri, care sunt transparente pe durata palierului activ de ceas, atunci un bit este transferat continuu înspre ieșire din celulă în celulă cât timp se menține activ palierul semnalului de ceas.

Pentru implementările integrate, mai ales pentru număr de celule de valoare ridicată, sunt recomandate structurile de registre serie pe bază de celule dinamice. Toate astfel de registre dinamice se comandă prin două semnale de ceas Φ_1 , Φ_2 , Figura 3.76-d, nesuprapuse și aplicate alternativ. În Figura 3.77-b este prezentat un registru serie cu patru celule, fiecare celulă fiind un invers dinamic cu tranzistoare nMOS. Pentru micșorarea puterii disipate tranzistoarele de sarcină, T_3 , T_6 , T_9 și T_{12} , sunt în conducție numai pe durata palierului Φ_2 . Pe durata palierului activ Φ_1 , valoarea tensiunii de intrare, corespunzătoare bitului $x(t)$ aplicat pe intrarea serie, este transferată, prin tranzistorul de trecere T_1 , condensatorului C_{in1} , de pe intrarea primei celule 1. Valoarea tensiunii pe C_{in1} , după anularea semnalului Φ_1 , nu trebuie să iasă din intervalul ΔV_H (ori ΔV_L) până la activarea semnalului Φ_2 . La activarea lui Φ_2 , tranzistorul T_3 intră în conducție, condensatorul C_{01} de pe iesirea primului inversor se încarcă la tensiunea corespunzătoare care, prin tranzistorul de trecere T_4 , comandat în conducție tot de Φ_2 , este transferată ca tensiune de încărcare și pe condensatorul C_{in2} de pe intrarea celulei a doua. Când semnalul Φ_1 devine din nou activ tensiunea de pe C_{02} , corespunzătoare tensiunii de pe C_{in2} , este transferată pe condensatorul C_{in3} de la intrarea celulei a treia și de asemenea, tensiunea corespunzătoare următorului bit de pe intrarea $x(t+T)$ este transferată condensatorului C_{in1} , de la intrarea primei

celule. Sunt comandate succesiv: întâi toate celulele cu număr impar cu faza Φ_1 , apoi toate celulele cu număr par cu faza Φ_2 .

Registru serie dinamic prezentat mai este referit și ca **registru serie dinamic cu raport**. Termenul de raport specifică faptul că în layout-ul inversorului trebuie realizată o anumită valoare a raportului între coeficientul W/L al tranzistorului inversor și coeficientul W/L al tranzistorului de sarcină. Numai realizând un anumit raport tensiunea de ieșire V_{OL} a etajului inversor, de pe condensatorul C_0 , care se transferă prin tranzistorul de trecere ca tensiune de intrare la inversorul următor, poate încărca C_{in} la o valoare în intervalul ΔV_L ; tensiunea corespunzătoare pe intrarea inversorului este în intervalul ΔV_H . Se pot realiza celule de inversor dinamic și fără raport. La un **inversor fără raport** un semnal de ceas comandă tranzistorul de sarcină și simultan tranzistorul de trecere care încarcă capacitatea de pe propria intrare, și nu tranzistorul de trecere care încarcă intrarea inversorului următor cum este la structura cu raport; încercați să desenați această structurare. O structură de registru serial CMOS dinamic, se poate obține simplu prin inserierea de celule ca cea prezentată în Figura 1.54-b; trebuie ca cele două porți de transmisie corespunzătoare la două inversoare succesive să fie comandate una cu Φ_1/Φ_2 iar cealaltă cu Φ_2/Φ_1 .

Registru serie, în funcționarea corectă, poate realiza întârzieri controlate, de multiplicității ai perioadei semnalului de ceas, între semnalul aplicat pe intrarea serie și momentul obținerii acestuia la ieșirile diferitelor celule componente, deci poate fi considerat echivalentul, în digital, al liniei de întârziere analogică cu întârzieri multiple. Dacă se exprimă operația de întârziere cu o perioadă de ceas, a unui bit b printr-o celulă a registrului, cu simbolul (operatorul) Db , iar operația de deplasare a bitului b prin i celule ale registrului cu $D^i b$ (o aplicare de i ori a operatorului $D(D(D\dots D(b))\dots) = D^i b$) se poate considera o reprezentare generică pentru un registru serie cea din Figura 3.77-c. Bitul b aplicat pe intrare devine ieșirea Q_i după i operații de întârziere:

$$Q_i = D^i b, 1 \leq i \leq n, D^0 b = Ib = b \quad (3.48)$$

unde I este operatorul unitar (identic).

Pentru un cuvânt X cu lungimea de n biți $X = b_n b_{n-1} \dots b_2 b_1$ introdus bit după bit, începând cu cel mai semnificativ, b_n , prin aplicarea succesivă a unui număr de n tacte, într-un registru de deplasare cu n celule, conform relației 3.47 se poate adopta o exprimare polinomială (după puterile lui D)

$$X = b_n D^n + b_{n-1} D^{n-1} + \dots + b_2 D^2 + b_1 D^1 \quad (3.49)$$

conținutul celulelor bistabil fiind: $Q_n = b_n$, $Q_{n-1} = b_{n-1}$, ..., $Q_2 = b_2$ și $Q_1 = b_1$. Deoarece tactul de ceas se aplică sincron la toate celulele, analiza conținutului registrului, valorile Q_i , se consideră numai pe durata dintre fronturile active de ceas (interval numit uneori “**dit**”).

Registru, intuitiv, poate fi considerat ca o “lupă” sub care intră șirul X în devenire spre șirul Y . În această abordare, registru de deplasare serie poate fi utilizat pentru o implementare alternativă a automatelor de identificare a anumitor secvențe.

Exemplul 3.27 Automatul cu graful de tranziție din Exemplul 3.3 să se implementeze pe bază de registre de deplasare.

Soluție. Când în șirurile de biți de intrare x_1, x_0 , intrate sub “lupa” a două registre de deplasare, se identifică secvența de perechi 00, 00, 11, 10 și se generează ieșirea $y = 1$.




Figura 3.78 Modalitate alternativă, pe bază de registru de deplasare, pentru un automat de identificare de secvențe.

Implementarea corespunzătoare este cea din Figura 3.78; două registre serie de patru celule, unul pentru șirul intrări x_1 , altul pentru șirul intrări x_2 , iar ieșirile lor se compară permanent pe o rețea de porți AND. În raport cu implementarea “clasică” de automat, unde este necesar un registru de stare cu trei celule plus partea de CLC, această implementare necesită mai multă circuistică dar, în schimb, se elimină efortul de sinteză pentru automat, structurarea fiind intuitivă și imediată.

Registru inel. Structura de registru inel se obține dintr-un registru de deplasare la care ieșirea serie se conectează la intrarea serie, deci se închide o buclă de reacție în jurul registrului de deplasare. La un registru inel cuvântul inițial, nu este pierdut prin deplasarea sa ci, este recirculat în interiorul inelului. Exprimarea formală a transferului ciclic se obține, prin adaptarea relațiilor (3.47) la existența reacției, în felul următor:

$$Q_i(t+T) = Q_{i-1}(t) \cdot CLK, \quad Q_1(t+T) = Q_n(t) \cdot CLK. \quad (3.50)$$

O structură de registru inel, compus din patru celule bistabil D, este prezentată în Figura 3.79-a. În general, într-un registru inel se forțează inițial, prin intrările asincrone CLEAR și PRESET ale celulelor, un cuvânt care are numai bitul cel mai puțin semnificativ egal cu 1, restul biților sunt zerouri. Prin deplasarea acestui cuvânt bitul cu valoarea 1 va ocupa toate cele n poziții din registru, iar după n impulsuri de tact bitul cu valoarea 1 ajunge în poziția inițială. Această deplasare liniară poate fi asociată cu funcționarea unui numărator modulo n , după n impulsuri se ajunge la același conținut în inel, de unde și denumirea, uneori, de **numărător în inel**. Pentru registrul inel cu patru celule succesiunea de cuvinte din inel este: 0001, 0010, 0100, 1000, 0001, ... Registrul inel este de fapt un automat Moore, starea următoare se calculează din starea prezentă cu ajutorul relațiilor (3.50) care de fapt sunt funcțiile de excitație (pentru uniformitate, în tratare ca automat, cuvântul de stare este notat și prin $z_4z_3z_2z_1$).




Figura 3.79 Registrul inel: a) structură de registru inel cu patru celule ($n = 4$); b) diagrama semnalelor de faze generate de un registru inel cu $n = 4$; c) structură de numărător Johnson cu $n = 4$ și succesiunea normală a cuvintelor în procesul de numărare (e); d) decodicatorul de faze pentru un numărător Johnson cu $n = 4$ și diagrama corespunzătoare pentru semnalele de fază (f).

Nu se recomandă utilizarea unui numărător în inel în raport cu un numărător clasic în cod binar, deoarece primul necesită n celule bistabil pe când al doilea numai $\log_2 n$ celule bistabil. Totuși, numărătorul inel poate fi utilizat pentru producerea dintr-o secvență de n impulsuri de ceas a unui număr de n semnale defazate și nesuprapuse fiecare cu frecvența $1/n$, adică pentru realizarea unui **generator de faze**. Registrul inel prin modul său de funcționare este un generator de faze, fiecare bit z_i , $1 \leq i \leq n$, al cuvântului de stare este o fază F_i ; în Figura 3.79-b sunt prezentate fazele generate de un registru inel cu $n = 4$. Uneori, în registrul inel este recirculat un compact de m 1-uri în interiorul cuvântului de n biți. Pentru această funcționare se pot genera cele n faze printr-un sistem de porți AND cu două intrări; poarta care generează o fază la un moment dat are o intrare conectată la celula care indică primul bit 1 din compact, iar cealaltă intrare la celula care indică ultimul bit din compact.

Uzual, un generator de n faze se structurează dintr-un numărător modulo n care comandă un decodificator cu $\lceil \log_2 n \rceil$ intrări și n ieșiri; ieșirea i a decodificatorului fiind faza F_i . Dar, deoarece ieșirile numărătorului nu comută simultan, chiar și la un numărător sincron!, iar decodificatorul poate introduce hazard, în ieșirile decodificatorului/(faze) se produc glitch-uri. Pentru eliminarea glitch-urilor ieșirile decodificatorului sunt introduse într-un registru, comandat pe încărcare cu un semnal complementat față de semnalul de ceas care este aplicat numărătorului, deci semnalele de fază de la ieșirea registrului sunt “curate” dar și generate cu întârziere față de numărul corespunzător din numărător. Evident că, în raport cu această structurare de generator de faze, simplitatea generatorului de faze cu registru inel este preferată.

Numărătorul în inel, analizat ca automat, utilizează din cele 2^n stări posibile doar n stări, restul de $(2^n - n)$ stări sunt ilegale pentru funcționarea sa. Dacă automatul ajunge accidental, de exemplu, la aplicarea tensiunii sau datorită zgomotului, într-o stare ilegală poate rămâne un timp indefinit în starea respectivă, sau se realizează un ciclu între stări ilegale pe care le parcurge, la fel, indefinit. De exemplu, pentru un numărător în inel cu patru celule ($n = 4$), modulo 4, care are numai 4 stări normale, la funcționarea normală se parcurge ciclul compus din următoarea succesiune de cuvinte de stare: 0001, 0010, 0100, 1000, 0001, ... Între restul de $(2^4 - 4 = 12)$ stări ilegale, când una din acestea apare accidental în numărătorul în inel, se poate stabili unul din următoarele 5 cicluri (care reprezintă o funcționare anormală):

1. 0000, 0000, 0000, 0000, ...
2. 0101, 1010, 0101, 1010, ...
3. 0011, 0110, 1100, 1001, 0011, 0110, ...
4. 0111, 1110, 1101, 1011, 0111, 1110, ...
5. 1111, 1111, 1111, 1111, ...

Pentru eliminarea funcționării anormale se utilizează, în sinteză, abordarea de risc minim, Figura 3.30-b, adică din oricare stare ilegală se dirijează tranziții, într-un număr finit de tacte, spre o stare legală. Practic, numărătorul în inel cu $n = 4$ se realizează cu un circuit de autocorecție care este o poartă NOR cu trei intrări; la intrările porții NOR se aplică biții z_3, z_2, z_1 ai cuvântului de stare iar ieșirea porții

se introduce, ca semnal de reacție, la prima celulă. Deci reacția nu se mai realizează ca în ecuația (3.50) ci prin ecuația

$$Q_1(t+T) = \overline{(Q_3(t) + Q_2(t) + Q_1(t))} \times CLK \quad (3.51)$$

De exemplu, dacă în numărător apare accidental cuvântul de stare 1011, pe următoarele două tacte, deoarece Q_1 este produs permanent de poarta NOR, stările vor fi 0110, 1100, iar la al treilea tact se înscrie starea normală 1000, deci intră în ciclul de funcționare normală (vezi problema P3.78). În general, un numărător în inel modulo n cu autocorecție utilizează o poartă NOR cu $(n-1)$ intrări, iar corectarea se realizează în maximum $(n-1)$ tacte.

Numărătorul Johnson (sau Moebius). Acest tip de numărător este tot un registru inel cu particularitatea că reacția de la celula Q_n la celula Q_1 se completează, adică se culege de pe Q_N . O structură de numărător Johnson cu patru celule, pe bază de bistabile JK, este prezentată în Figura 3.79-c. Funcțiile de excitație pentru toate celulele rămân același ca și la registrul inel, $wJ_i = Q_{i-1}$, $wK_i = Q_{N(i-1)}$, în afară de prima celulă unde prin reacția inversată se introduce un defazaj de 180° , $wJ_1 = Q_{Nn}$, $wK_1 = Q_n$; de fapt, și la implementarea cu bistabile JK celulele au o funcționare de bistabil D, deoarece intrările fiecărei celule sunt comandate în opoziție (de la Q și Q_N ale celulei anterioare). Spre deosebire de un registru inel cu n celule, care generează în ciclul său n cuvinte de stare, numărătorul Johnson cu n celule poate avea $2n$ stări. Denumirea și de numărător Moebius este datorită asemanării care se face cu bucla Moebius. Această buclă se poate confecționa dintr-o bandă de hârtie care, înainte de a se uni (și lipi) cele două capete, se răsuțește o dată (încercați). Pornind cu un creion, dintr-un punct al buclei Moebius, drumul parcurs până se ajunge în același punct este dublu față de lungimea benzii deoarece se parcurg ambele fețe într-un traseu continuu.

Pentru numărătorul Johnson, cu $n = 4$, din figură prin activarea semnalului $\overline{RESET} = 0$ cuvântul înscris va fi $z_4z_3z_2z_1 = 0000$. La primul impuls de ceas în celula Q_1 se înscrie 1 deoarece, prin reacția inversată, intrările de date au valorile $wJ_1 = Q_{N4} = 1$ și $wK_1 = Q_4 = 0$. Se continuă înscrierea în Q_1 , a valorii 1 și pe următoarele trei impulsuri de ceas, când se ajunge în numărător la starea $z_4z_3z_2z_1 = 1111$, deci Q_4 este înscris în starea 1. La al cincilea impuls de ceas în Q_1 se înscrie valoarea 0, deoarece $wJ_1 = Q_{N4} = 0$ și $wK_1 = Q_4 = 1$, și se continuă înscrierea în 0 în această celulă și pentru impulsurile 6, 7, 8 când se ajunge ca celula Q_4 să comute din nou în 0, conținutul numărătorului este $z_4z_3z_2z_1 = 0000$, deci ciclul în numărător se reia, următoarele patru impulsuri vor înscrie iarăși Q_1 în starea 1; această funcționare este sintetizată în tabelul din Figura 3.79-e. Ciclul de numărare este $2 \times 4 = 8$.

Cel mai simplu numărător Johnson este cel cu $n = 1$, care se obține printr-o reacție inversată în jurul unui element de întârziere, bistabil D, adică bistabilul de tip T, Figura 3.50-b. Impulsurile de ceas aplicate sunt divizate cu doi, deci un ciclu de numărare egal cu 2. Dar se pune întrebarea: nu se pot realiza numărătoare Johnson modulo un număr impar? Răspunsul este afirmativ. Se pot realiza și pentru modulo $(2n-1)$ dacă prin sinteza, ca automat, se elimină una din stări, în general starea la cărui cod este format numai din 1 (vezi problema 3.75).

Aplicatia cea mai eficientă pentru numărătorul Johnson este, ca și a numărătorului în inel, cea de generator de faze. Dar spre deosebire de numărătorul în inel, unde

fazele sunt direct cele n ieșiri din celulele bistabil, la numărătorul Johnson cele $2n$ faze se generează prin n porți AND cu două intrări; în Figura 3.79-d sunt indicate conexiunile la intrarea porților AND2 pentru $n = 4$, iar în figura 3.79-f diagrama de semnale pentru fazele generate.

Ca automat, numărătorul Johnson utilizează în ciclul său normal de funcționare numai $2n$ stări din totalul de 2^n ; deci un număr de $(2^n - 2n)$ stări ilegale/anormale. Abordând din punct de vedere al riscului minim, Figura 3.30-b, trebuie realizat un circuit de autocorectare care va forța, din oricare stare ilegală după un număr de maximum $(n-1)$ tacte, înscrierea stării legale $00 \dots 01$. Stările normale de funcționare sunt numai cele cuprinse în următorul ciclu: $00 \dots 00, 00 \dots 01, 00 \dots 11, \dots, 01 \dots 11, 11 \dots 11, 11 \dots 10, 11 \dots 00, \dots, 10 \dots 00, 00 \dots 00, 00 \dots 01, \dots$. Oricare cuvânt de stare anormală, în care poate ajunge accidental numărătorul, poate fi scris numai sub forma $\times \dots \times 10 \times \dots \times$, care după maximum $(n-2)$ tacte de ceas va fi deplasat în numărător în poziția $10 \times \dots \times$, iar după încă n tacte (prin reacția inversată) în poziția $0 \times \dots \times 0$. În această poziție cuvântul de stare, prin "amprenta" lui, cu două zerouri extreme, pe z_n și z_1 , poate fi detectat printr-o poartă NOR, $(\overline{Q_n + Q_1} = 1)$, iar la următorul tact ieșirea porții NOR, care este 1, forțează în numărătorul Johnson înscrierea cuvântului (normal) $00 \dots 01$ (vezi problema 3.79).

3.5.5 Registrul serie-paralel

Cu n bistabile D se poate realiza un registru serie sau se poate realiza un registru paralel, dar se poate realiza un registru care să aibă funcțiunile amândurora? Răspunsul este afirmativ, chiar mai mult, ca registru serie, deplasarea poate fi bidirecțională, stânga/ dreapta, și nu numai unidirecțională. Pentru a implementa toate aceste funcțiuni într-un singur circuit, referit ca registru serie-paralel, celula bistabil trebuie înzestrată cu un comutator selectabil (multiplexor) pe intrarea de date pentru a se putea programa conexiunile necesare în funcție de programarea funcțiunii dorite. O astfel de celulă din poziția i -a a registrului, cu un MUX4:1 pe intrarea de date, a fost prezentată în Figura 3.72-c, cele patru surse de date fiind: două surse (independente) $2D_i, 1D_i$, de încărcare paralelă; o sursă, $0D_i$, de încărcare de pe magistrala de ieșire și o sursă, Q_i , pentru încărcarea cu propria-i dată a celulei.

În organizarea de registru serie-paralel, cu partu celule, din Figura 3.80-a fiecare celulă este înzestrată cu un MUX4:1. (Notațiile sunt cele corespunzătoare circuitului registru univerasl 74xx194 care va fi utilizat în problemele atașate acestui capitol). Cele patru intrări, selectate cu semnalele $S_1 S_0$, sunt:

- ($S_1 S_0 = 00$) pentru menținerea nemodificată a conținutului registrului, fiecare celulă se reîncarcă la aplicarea impulsului de ceas cu propria dată:

$$w_A w_B w_C w_D = Q_A Q_B Q_C Q_D$$

($w_A w_B w_C w_D$ este notația de la automate corespunzătoare stării următoare);

- ($S_1 S_0 = 01$) pentru deplasare conținutului registrului cu o poziție spre dreapta, fiecare celulă se încarcă, la aplicarea impulsului de ceas, cu conținutul celulei vecine din stânga în felul următor: $w_B = Q_A, w_C = Q_B, w_D = Q_C$, iar $w_A = RIN$. Intrarea RIN este intrarea serie pentru deplasare spre dreapta, la aceasta se aplică câte un bit la fiecare impuls de ceas; această intrare poate fi

conectată la ieșirea serie a unui circuit registru similar, situat în stânga, atunci când se lucrează cu cuvinte multiplu de patru. Ieșirea serie, pentru deplasarea spre dreapta, este Q_D ;

- ($S_1 S_0 = 10$) pentru deplasarea conținutului registrului cu o poziție spre stânga, fiecare celulă se încarcă, la aplicarea impulsului de ceas, cu conținutul celei vecine din dreapta în felul următor: $w_A = Q_B, w_B = Q_C, w_C = Q_D, w_D = LIN$. Intrarea serie pentru deplasarea stânga este LIN iar ieșirea serie este Q_A ;
- ($S_1 S_0 = 11$) pentru încărcarea fiecărei celule cu o dată independentă în felul următor: $w_A = A, w_B = B, w_C = C, w_D = D$, registrul se încarcă (paralel) la aplicarea impulsului de ceas, cu cuvântul de patru biți $ABCD$ de la o sursă independentă.

În tabelul din Figura 3.80-b este sintetizată funcționarea registrului serie-paralel care corespunde circuitului 74xx194 iar simbolul de reprezentare pentru acest circuit este dat în Figura 3.80-c.




Figura 3.80 Regitrul serie-paralel: a) structurarea pentru un circuit cu patru celule; b),c) modul de funcționare și simbolul de reprezentare pentru circuitul 74xx194, registrul universal cu patru celule.

Pentru un registru operația de deplasare (shiftare), stânga/dreapta cu o poziție, a unui cuvânt pe un registru de deplasare necesită un tact, deci pentru n poziții n tacte; dimensiunea circuitului fiind în $O(n)$, iar adâncimea în $O(1)$, cu produsul dimensiune adâncime în $O(n)$. Aceeași operație de deplasare, cu oricare număr i poziții, $1 \leq i \leq n$, se poate realiza pe un circuit combinațional de deplasare (vezi

2.5.4) într-un singur tact; acest circuit combinațional având adâncimea în $O(\log n)$ iar dimensiunea în $O(n \log n)$ rezutând un produs dimensiune-adâncime în $O(n \log^2 n)$. Încă o dată apare, evident, compromisul ce trebuie făcut între adâncime și dimensiune în alegerea unei soluții (relația 2.9). În calea de date a microprocesoarelor, Figura 2.73, unde shiftarea trebuie realizată pe un singur tact, indiferent de numărul de poziții ($\leq n$), se include pe lângă unitatea aritmetico-logică și un circuit de deplasare combinațional, referit prin termenul de barrel shifter.

La un registru serie-paralel cuvântul de intrare, cu lungimea de n biți, poate fi prezentat pentru încărcare fie în format serie, fie în format paralel. Aplicat cuvântul de intrare, câte un bit la fiecare celulă bistabil, pentru încărcarea paralelă este necesar un singur tact de ceas, pe când la încărcarea serie se aplică fie la intrarea RIN (deplasare dreapta) fie la LIN (deplasare stânga) câte un bit al cuvântului pentru fiecare tact de ceas, deci un număr de n tacte. De asemenea, pentru ieșirea paralelă cuvântul, cu lungimea de n biți, conținut în registru poate fi accesat permanent (dacă ieșirea nu este de tip TSL), dar la ieșirea serie se obține câte un bit la fiecare tact de ceas, deci cuvântul se obține într-un număr de n tacte. Combinând cele patru operații (intrare serială, intrare paralelă, ieșire paralelă și ieșire serială) disponibile pe un circuit registru serie-paralel universal apare posibilitatea utilizării registrului ca suport pentru următoarele patru **operații de conversie/transfer: paralel-paralel, serie-serie, paralel-serie, serie-paralel**, Figura 3.81. Prin schimbarea modurilor de selectare, pe durata de funcționare, se pot succeda atât pe intrare cât și pe ieșire prezentarea serie cu cea paralelă și invers. Conversiile serie-paralel și paralel-serie sunt operații fundamentale în implementarea transmisiilor la distanță pe un singur fir; la emisie cuvintele, printr-o conversie paralel-serie, sunt serializate, transmise pe un singur fir, iar la recepție, printr-o conversie serie-paralel, sunt deserializate.




Figura 3.81 Registrul serie-paralel utilizat pentru funcțiunile de: a) transfer paralel-paralel; b) transfer serie-serie; c) conversie paralel-serie; d) conversie serie-paralel.

Se poate realiza un circuit din k registre serie, fiecare cu lungimea de n biți, cu deplasare stânga-dreapta (reversibil), iar deplasările (nr. de poziții, sens) se fac sincron în toate aceste registre. Într-un astfel de circuit pot fi stocate n cuvinte fiecare cu lungimea de k biți, deci poate fi privit ca o memorie de capacitate ($n \times k$) biți. Se pot realiza, pe această structurare, două tipuri (speciale) de memorie:

1. **Memoria FIFO (First-In-First-Out)**. Pe fiecare impuls de tact se înscrie în celulele bistabile de intrare (2^0) un cuvânt cu lungimea de k biți și este deplasat stânga cu o poziție. După n tacte s-au înscris în registre n cuvinte și pe tactele $n+1$, $n+2$, $n+3$, ... se obțin la ieșire (celulele bistabile de pondere 2^{n-1}) cuvintele în ordinea în care au fost înscrise (primul înscris primul citit!)

2. **Memoria LIFO (Last-In-First-Out)**. Pentru înscriere se procedează ca și la memoria FIFO (deplasare stânga) dar de data aceasta citirea nu se mai face pe celulele de ieșire ci pe celulele bistabile de intrare (cu ponderea 2^0), la care de fapt s-a introdus cuvântul. Pentru citirea cuvintelor înscrise în memorie LIFO comanda de citire produce o deplasare dreapta, deci la celulele bistabil de intrare se obține ultimul cuvânt introdus (ultimul înscris primul citit!).

Exemplul 3.28 În sistemele de calcul, în general, procesarea și transferul informației, reprezentată sub formă de cuvânt, se realizează simultan asupra tuturor biților cuvântului respectiv - aceasta este procesarea paralelă. În unele situații, procesarea sau transferul paralel este înlocuit cu variantele seriale, adică succesiv bit după bit pentru cuvântul respectiv. Un caz tipic, în acest sens, este transmisia la distanța pentru care se procedează în modul următor: la partea de emisie, unde informația ce trebuie transmisă este sub forma unui cuvânt, acesta este serializat, prin intermediul unui registru paralel-serie și transmis bit cu bit pe un singur fir, iar la recepție cuvântul este convertit din nou la forma de cuvânt, prin intermediul unui registru serie-paralel. În continuare se va prezenta, ca structurare de principiu, conversia serie-paralel din punctul de recepție, cea paralel-serie dintr-un punct de emisie poate fi privită și realizată ca o “imagine în oglindă”.

Pentru **transferul serial asincron pe o linie** se utilizează următorul protocol, care este standardizat. Cuvintele, sub formă de byte, se transmit pe linie, bit după bit începând cu D_0 , LSB, și terminând cu D_7 , MSB; când nu este transmisie pe linie nivelul de tensiune prezent este H . Transmisia unui cuvânt de un byte începe printr-o tranziție $H \rightarrow L$ a tensiunii de pe linie, Figura 3.82-a. Pentru receptor tranziția $H \rightarrow L$ sesizată constituie informația că începe transmisia unui byte (poate fi și un zgomot), iar dacă nivelul L al liniei se păstrează un timp T (durată de timp în secunde alocată aplicării unui bit al cuvântului) se consideră că acesta a fost bitul de “atenționare” (și nu a fost un zgomot care, în general, are o durată mai scurtă) referit ca **bitul de start**, aplicat obligatoriu la începutul transmisiei fiecărui byte. Apoi, se transmit cei opt biți ai cuvântului, fiecare fiind aplicat pe linie o durată T , începând cu D_0 și terminând cu D_7 . Valoarea fiecărui bit recepționat, pentru a micșora cât mai mult erorile de transmisie, este testată la mijlocul intervalului de timp T , alocat bitului respectiv; în consecință bitul D_0 este testat după un interval $3/2T$ de la sesizarea unei tranziții $H \rightarrow L$ (și dacă nivelul L s-a păstrat un interval T , bitul de start). După cele $(8 + 1)$ intervale T se mai introduc unul sau două intervale T , în care linia este comandată în nivelul H , ce se constituie în unul sau doi biți se stop. **Bitul sau biții de stop** sunt introduși pentru a pregăti o transmisie corectă a următorului cuvânt, care poate porni imediat sau oricând. Deci, pentru transmisia asincronă a unui cuvânt de un byte, se transmit 8 biți de date, un bit de start și unul sau doi biți de stop, de unde referirea ca tip de transmisie 8/10 sau 8/11.

Viteza de transmisie pe linie se măsoară în **baud** (rata în Baud, se citește bauzi) și este definită ca inversul duratei T a celui mai scurt element din codul cuvântului transmis pe linie. Unele din frecvențele (standard) inferioare sunt: 19200, 9600, 4800, 2400, 600, 300, 150, 110,75. De exemplu, pentru cuvinte în format 8/11, la o rată (frecvența) de 110 baud, se transmit 8 cuvinte adică numai 80 biți de informație (și nu 110); iar la o rată de 2400 baud, durata T este de $416\frac{2}{3}\mu s$. Realizarea transmisiei asincrone impune ca rata baud să aibă aceeași valoare la emisie și la recepție. Termenul asincron, din acest protocol, semnifică faptul că transmisia/(apariția) unui cuvânt în linie poate fi în oricare moment de timp.

În Figura 3.82-b este structurat un bloc de recepție asincron conform protocolului expus anterior. La apariția pe linie a unei tranziții $H \rightarrow L$ bistabilul de control este înscris în starea $Q = 1$ care comandă declanșarea astabilului sincronizat, cu o întârziere de $\frac{3}{2}T$. Semnalul generat de astabil, cu frecvența $1/T$, este utilizat ca semnal de ceas, pe frontul pozitiv,




Figura 3.82 Transmisia serială asincronă: a) protocolul tip 8/10 sau 8/11 de transmisie asincronă; b) structurarea unui bloc de recepție asincronă; c) diagrama semnalelor pentru procesul de conversie serie-paralel; d) structurarea, de principiu, a unui circuit UART și (e) utilizarea sa ca interfață într-un sistem pe bază de microprocesor.

pentru încărcarea serială în registrul serie de 8 biți a cuvântului recepționat de pe linie și pentru numărătorul modulo 8. După opt tacte de ceas registrul serie este plin cu byte-ul recepționat iar numărătorul generează semnalul RCO. Prin poarta 1, pe durata $T/2$ al celui de al optulea impuls de ceas, este generat semnalul $(RCO \cdot CLK)$ care comandă:

- 1 - încărcarea conținutului registrului serie $Q_7, Q_6, \dots, Q_1, Q_0$ în registrul paralel de 8 biți, deci la ieșirea acestuia se obține, în paralel, cuvântul $D_7, D_6, \dots, D_1, D_0$ transmis serial pe linie;
- 2 - monostabilul care generează un impuls \overline{CLEAR} ce constituie semnalul de reset pentru bistabilul de control ($Q = 0$ deci astabilul este blocat) și pentru numărătorul modulo 8. Blocul de recepție este pregătit pentru recepția următorului cuvânt pe linie care poate apare oricând după consumarea unuia sau a doi biți de stop. Diagramele semnalelor pentru procesul de recepție și conversie serie-paralel sunt prezentate în Figura 3.82-c.

Circuitul **UART** (**U**niversal **A**synchronous **R**eceiver **T**ransmitter), Figura 3.82-d, obținabil comercial, include atât partea de recepție cât și partea de emisie. Partea de recepție, cu o structură similară cu cea prezentată anterior, recepționează serie, convertește în paralel și printr-un registru buffer depune datele pe o magistrală paralelă. Partea de emisie, printr-un buffer, preia datele de pe o magistrală paralelă și după o conversie paralel-serie transmite serial datele pe linie. Un astfel de circuit totdeauna interfațează, într-un sistem pe bază de microprocesor, conectarea unui periferic ce are intrarea și ieșirea serie, Figura 3.82-e

3.5.6 Circuite liniare cu registre de deplasare

Un sistem, definit ca o aplicație f de pe mulțimea intrărilor X pe mulțimea ieșirilor Y , $Y = f(X)$, este referit ca fiind liniar dacă i se poate aplica principiul superpoziției (1. răspunsul la două sau mai multe intrări este egal cu suma răspunsurilor la fiecare intrare în parte: dacă $y_1 = f(x_1)$, $y_2 = f(x_2)$ atunci $y_1 + y_2 = f(x_1 + x_2)$); 2. păstrează factorul de scalare al intrărilor (pentru $a \cdot x \rightarrow a \cdot f(x)$). Pe mulțimea binară elementele liniare sunt: elementul de întârziere (celula bistabil D) și operatorul XOR (NXOR); nu sunt liniari operatorii OR și AND. Deci **sistemele digitale realizate cu celule D (registre de deplasare) și porți XOR sunt referite ca sisteme liniare**. Pentru sistemele (secvențiale) liniare, utilizând adunarea modulo 2 și nu adunarea logică, când mulțimea de definiție este 0,1, aritmetica cu care se operează este pe câmpul Galois $GF(2)$; se pot concepe astfel de sisteme pe oricare câmp Galois $GF(q)$, vezi secțiunea 1.1.2. Operațiile pe $GF(2)$ sunt identice cu cele din aritmetica numerelor reale cu deosebire de adunare (care este modulo 2). Pe $GF(2)$ oricare element, pentru adunare, este identic cu inversul său $A = -A$, deci scăderea este identică cu adunarea ($A \oplus A = 0$, $A \oplus 0 = A$, $A \oplus 1 = -A$). Amintim relația: dacă $A \oplus B = C$ atunci $A = C \oplus B$ (pentru că $A \oplus B \oplus B = C \oplus B \rightarrow A = C \oplus B$), $B = A \oplus C$ și $A \oplus B \oplus C = 0$.

Pentru analiza funcționării circuitelor realizate cu porți logice XOR și celule de întârziere cu bistabile D se vor utiliza (pentru comparație) patru circuite; Figura 3.83: două compuse numai din din câte o poatră XOR și o celulă D, dar unul din ele cu reacție; două circuite mai complexe realizate din cinci celule bistabil D și patru porți XOR, dar unul, de asemenea, cu reacție. Se consideră că toate celulele bistabil comută sincron pe frontul semnalului de ceas. După aplicarea frontului activ de ceas, pe durata perioadei de ceas T , ieșirea oricărui circuit se calculează ca o sumă modulo




Figura 3.83 Secvențele de răspuns Y_i și Y_t pentru semnalele de intrare impuls unitar X_i și treaptă unitară X_t aplicate la: a),c) circuite secvențiale liniare fără reacție; b),d) circuite secvențiale liniare cu reacție.

2 între valoarea bitului existent pe intrare și cu anumite valori anterioare ale biților din succesiunea X aplicată pe intrare, sau cu valorile anumitor biți din succesiunea Y obținută la ieșire, valori care au fost stocate în celule de memorare D . Rezultă că ieșirea depinde, pe lângă intrarea prezentă, și de “istoria” funcționării circuitului. Apare o similitudine, în funcționare, cu un automat sincron (care la fel depinde de “istoria” sa), de unde pentru denumirea acestor circuite liniare s-a ajuns la sintagma **circuite secvențiale liniare**.

Semnalele utilizate în testarea acestor circuite, prin care se pot evidenția anumite particularități de structurare ale circuitului respectiv, sunt semnalul impuls unitar și semnalul treaptă unitară. Pentru sistemele digitale, **semnalul impuls unitar** este format din 1 precedat și urmat de un șir infinit de zero-uri, $X_i = \dots 0001000 \dots$, iar **semnalul treaptă unitară** este format dintr-un șir infinit de 1 precedat de un șir infinit de zero-uri $X_t = \dots 000111 \dots$.

Pentru circuitul simplu din Figura 3.83-a, compus dintr-o poartă XOR și o celulă D se poate deduce simplu modul de calcul al bitului de ieșire $Y_1 = X \oplus DX$. Rezultă că fiecare bit de ieșire, după aplicarea frontului activ de ceas (tactului) pe durata perioadei de ceas, T_{CLK} , se calculează prin sumă modulo 2 între valoarea bitului prezent pe intrare X și bitul anterior de intrare DX (stocat în celula D), deci $Y = X(I \oplus D)$; I - este operatorul unitar, $D^0 = I$, relația 3.48. Răspunsurile Y_{i1} și Y_{t1} , la aplicarea semnalelor impuls unitar X_i și treaptă unitară Y_t , sunt prezentate în aceeași figură.

Circuitul din Figura 3.83-b, cu aceleași componente ca și cel din Figura 3.83-a, dar pentru elementul de întârziere fluxul de transfer este de la ieșire la intrare, realizează o reacție, deci se memorează ieșirea, DY . Din structura circuitului se deduce $Y = X \oplus DY$, care se transformă în $Y \oplus DY = X$, deci $X = Y(I \oplus D)$. Fiecare bit de ieșire, pe durata unei perioade de ceas, T_{CLK} , se calculează prin sumă modulo 2 între valoarea bitului prezent pe intrare X și a bitului de ieșire DY , care a fost în perioada anterioară a semnalului de ceas (înainte de aplicarea tactului). Răspunsurile Y_{i2} și Y_{t2} , la aplicarea semnalelor impuls unitar X_i și treaptă unitară X_t , sunt prezentate în aceeași figură. Răspunsul la un semnal treaptă Y_{t2} este un semnal cu variație dreptunghiulară cu perioada $2T_{CLK}$ (de fapt acest circuit nu este altceva decât o transformare a bistabilului D în bistabil T , Figura 3.50-b, care divizează cu doi frecvența semnalului de ceas când $T = 1$).

Analizând circuitul din Figura 3.83-c se poate deduce ușor relația pentru semnalul de ieșire, $Y = X \oplus DX \oplus D^2X \oplus D^3X \oplus D^5X = X(I \oplus D \oplus D^2 \oplus D^3 \oplus D^5)$. Bitul de ieșire, pe durata unei perioade de ceas T_{CLK} , se calculează prin sumă modulo 2 între valoarea bitului aplicat pe intrare și valorile biților anteriori (aplicați cu unu, două, trei și cinci tacte înainte) din șirul de intrare, valori memorate sub forma DX , D^2X , D^3X și D^5X . După această regulă sunt calculate răspunsurile la semnal impuls Y_{i3} și la semnal treaptă Y_{t3} , prezentate în aceeași figură.

La circuitul din Figura 3.83-d, din modul de realizare a conexiunilor se deduce expresia pentru calculul semnalului de ieșire $Y = X \oplus DY \oplus D^2Y \oplus D^3Y \oplus D^5Y \rightarrow Y \oplus Y \oplus X = Y \oplus X \oplus X \oplus DY \oplus D^2Y \oplus D^3Y \oplus D^5Y \rightarrow X = Y(I \oplus D \oplus D^2 \oplus D^3 \oplus D^5)$. Pentru fiecare bit din șirul de intrare, valoarea bitului de ieșire se obține prin sumare modulo 2 între valoarea bitului aplicat pe intrare și valorile biților de ieșire anteriori DY , D^2Y , D^3Y și D^5Y . Spre deosebire de circuitul anterior, unde în registru de deplasare sunt introduși biții șirului de intrare, aici în registrul de

deplasare sunt introduși biții șirului de ieșire. Aplicând regula de calcul a circuitului, pe aceeași figură, sunt prezentate șirurile Y_{i4} și Y_{t4} care sunt răspunsurile la semnalul impuls unitar și semnalul treaptă unitară. Ambele răspunsuri sunt șiruri periodice de impulsuri, perioadă ce se întinde pe durata a 31 impulsuri de tact. Pentru Y_{i4} se observă că impulsul unitar de pornire nu se mai aplică (la al 31-lea tact de ceas), deci poate fi considerat ca un circuit cu funcționare autonomă, cu un ciclu de 31 tacte, pentru amorsare este necesar doar un singur impuls. Circuitele cu funcționare autonomă sunt utilizate mai mult pentru succesiunea de cuvinte generate în paralel, la ieșirile bistabilelor care formează registrul de deplasare, decât pentru generarea succesiunii serie de biți la ieșire.

Utilizând principiul superpoziției, succesiunea de biți de la ieșire, pentru oricare succesiune de biți aplicată la intrare, se poate obține pe baza răspunsului la semnalul impuls unitar. Se va exemplifica pentru circuitul din Figura 3.83-c. Deoarece un semnal treaptă unitară, X_t , se poate compune printr-o sumare infinită de semnale impuls unitar, X_i , defazat unul de altul cu T_{CLK} , rezultă răspunsul la semnal treaptă prin sumare modulo 2 a răspunsurilor de semnal impuls în felul următor:

$$\begin{array}{r}
 \dots 00010000 \dots \\
 \dots 00010000 \dots \\
 \dots 00010000 \dots \\
 \dots 00010000 \dots \\
 \dots \dots \dots \dots \\
 \hline
 X_t = \dots 1111 \dots \dots \dots
 \end{array}
 \qquad
 \begin{array}{r}
 \dots 00011110100 \dots \\
 \dots 00011110100 \dots \\
 \dots 00011110100 \dots \\
 \dots 00011110100 \dots \\
 \dots \dots \dots \dots \\
 \hline
 X_{t3} = \dots 101001111 \dots
 \end{array}$$

Invers, deoarece un semnal impuls X_i poate fi compus prin sumă modulo 2 între două semnale X_t defazate cu T_{CLK} , semnalul X_{i3} se obține prin sumarea modulo 2 între două semnale Y_{i3} (încercați!). În Figura 3.83-c este prezentat răspunsul circuitului și pentru următoarea succesiune de intrare compusă din șapte biți $X = \dots 0001010011000 \dots$. Compunând această succesiune din semnale impuls unitar defazate corespunzător se obține:

$$X = \oplus \left\{ \begin{array}{l} \dots 00010000 \dots \\ \dots 0000010000 \dots \\ \dots 0000000010000 \dots \\ \dots 00000000010000 \dots \\ \dots 00010100110000 \dots \end{array} \right. \Rightarrow Y_3 = \oplus \left\{ \begin{array}{l} \dots 0001111010000 \dots \\ \dots 000001111010000 \dots \\ \dots 000000001111010000 \dots \\ \dots 0000000001111010000 \dots \\ \dots 0001100110101110000 \dots \end{array} \right.$$

Această operare, în timp, asupra biților de intrare și asupra biților de intrare/ieșire anteriori, stocați în celulele bistabil, este destul de laborioasă și supusă la erori, mai ales dacă sunt multe celule de memorare. Se poate evita această operare, printr-o algebrizare a calculelor, dacă și șirurile de biți de intrare și cele de ieșire sunt reprezentate ca polinoame după puterile variabilei D . De exemplu, pentru secvența de 7 biți, utilizată anterior, $X = \dots 0001010011000 \dots$ se face reprezentarea $X(D) = I \oplus D^2 \oplus D^5 \oplus D^6$. Bitul b_i din poziția i a secvenței de intrare este reprezentat în polinom prin termenul $b_i D^i$ (pentru $b_i = 0 \rightarrow 0 \cdot D^i = 0$ și pentru $b_i = 1 \rightarrow 1 \cdot D^i = D^i$); primul bit care se aplică circuitului, ce corespunde cu MSB, are poziția zero și are totdeauna valoarea 1, deci $1 \cdot D^0 = I$. Pentru secvențele de impuls unitar X_i și treaptă

unitară X_t se obțin următoarele reprezentări polinomiale:

$$\begin{aligned} X_i(D) &= 1 \cdot D^0 = I \\ X_t(D) &= I \oplus D \oplus D^2 \oplus D^3 \oplus D^4 \oplus D^5 \oplus D^6 \oplus \dots \end{aligned} \quad (3.52)$$

Raportul între polinomul secvenței de ieșire $Y(D)$ și al polinomului secvenței de intrare $X(D)$ definește **funcția de transfer a circuitului**, $H(D)$:

$$H(D) = \frac{Y(D)}{X(D)} \quad (3.53)$$

Funcția de transfer pentru un circuit se deduce din analiza conexiunilor (structurarea) între registrul de deplasare și porțile XOR. De exemplu, pentru circuitele fără reacție din Figura 3.83 se deduc

$$H_1(D) = (I \oplus D) \quad H_3(D) = I \oplus D \oplus D^2 \oplus D^3 \oplus D^5$$

iar pentru circuitele cu reacție

$$H_2(D) = I/I \oplus D \quad H_4(D) = I/(I \oplus D \oplus D^2 \oplus D^3 \oplus D^5)$$

Cunoscând polinomul secvenței de intrare $X(D)$ și funcția de transfer a circuitului $H(D)$ cu relația 3.53 se poate calcula polinomul secvenței de ieșire $Y(D)$, care este o mapare a biților 1 din secvența de ieșire. Prin acest mod de calcul se va exemplifica în continuare determinarea (și în același timp verificarea) secvențelor de ieșire pentru semnalele de intrare prezentate în Figura 3.83-c.

1. Răspunsul la treaptă unitară, $X_t(D)$.

$$\begin{aligned} Y_{t3}(D) &= H_3(D) \cdot X_t(D) = H_3(D) \cdot (I \oplus D \oplus D^2 \oplus D^3 \oplus D^4 \oplus \dots) = \\ &= I \cdot H_3(D) \oplus D \cdot H_3(D) \oplus D^2 \cdot H_3(D) \oplus D^3 \cdot H_3(D) \oplus \dots = \\ &= H_3(D) \oplus D \cdot H_3(D)(I \oplus D \oplus D^2 \oplus D^3 \oplus \dots) = H_3(D) \oplus D \cdot Y_{t3} \end{aligned}$$

$$\begin{aligned} (Y_{t3}(D) \oplus D \cdot Y_{t3}(D)) &= H_3(D) \oplus D \cdot Y_{t3}(D) \oplus D \cdot Y_{t3}(D) = \\ &= H_3(D) \rightarrow Y_{t3}(I \oplus D) = H_3(D) \end{aligned}$$

$$\begin{aligned} Y_{t3}(D) &= H_3(D)/(I \oplus D) = (I \oplus D \oplus D^2 \oplus D^3 \oplus D^5)/(I \oplus D) = \\ &= I \oplus D^2 \oplus D^5 \oplus D^6 \oplus D^7 \oplus \dots \text{ deci } 0001010011\dots \end{aligned}$$

$$\begin{aligned} ((I \oplus D \oplus D^2 \oplus D^3 \oplus D^5) \oplus (D^6 \oplus D^6) \oplus (D^7 \oplus D^7) \oplus (D^8 \oplus D^8)) &= \\ = (I \oplus D) \oplus (I \oplus D)D^2 \oplus (I \oplus D)D^5 \oplus (I \oplus D)D^6 \oplus (I \oplus D)D^7 \oplus \dots \end{aligned}$$

2. Răspunsul la impuls unitar, $X_i(D)$.

$$Y_{i3}(D) = H_3(D) \cdot X_i(D) = H_3(D) = I \oplus D \oplus D^2 \oplus D^3 \oplus D^5 \text{ deci } Y_{i3} = 11110100\dots$$

3. Răspunsul la secvența $X = \dots 0001010011000 \dots$

$$\begin{aligned} Y_3(D) &= H_3(D) \cdot X(D) = (I \oplus D \oplus D^2 \oplus D^3 \oplus D^5) \cdot (I \oplus D^2 \oplus D^5 \oplus D^6) \\ &= I \oplus D \oplus D^4 \oplus D^5 \oplus D^7 \oplus D^9 \oplus D^{10} \oplus D^{11} \end{aligned}$$

deci $Y_3 = 110011010111000 \dots$

Similar, se pot calcula răspunsurile la semnal treaptă și semnal impuls pentru circuitul cu reacție cu funcția de transfer $H_4(D)$. Dificultatea, de data aceasta, constă în faptul că pentru $Y_{i4}(D)$ și $Y_{t4}(D)$ rezultă polinoame a căror puteri ajung la D^{31} . Dar mai simplu, aceste două polinoame pot fi obținute, invers, dacă șirul de biți, în timp, pentru Y_{i4} și Y_{t4} din Figura 3.83-d este mapat direct în forma polinomială (se consideră numai puterile pentru care există impuls în răspunsul în timp, $0D^i = 0, 1D^i = D^i$).

La realizarea unui singur circuit din mai multe circuite componente cu funcțiile de transfer $H_1(D), H_2(D), \dots, H_k(D)$, pentru determinarea funcției de transfer rezultante $H(D)$, se utilizează algebra funcțiilor de transfer. Pentru circuitul obținut, prin înserierea de circuite componente, funcțiile de transfer se înmulțesc $H(D) = H_1(D) \cdot H_2(D) \dots H_k(D)$; prin conectare în paralel de circuite componente funcțiile de transfer se sumează modulo 2 $H(D) = H_1(D) \oplus H_2(D) \oplus \dots \oplus H_k(D)$, iar pentru serie paralel sau paralel serie se combină înmulțirea cu sumarea.

Din analiza circuitelor liniare cu registre de deplasare rezultă că acestea pot fi utilizate ca **filtre binare** - o succesiune de biți aplicată pe intrare este modificată într-o altă succesiune de biți de ieșire în funcție de funcția de transfer a circuitului. Dar, abordarea poate fi și de sinteză, impunându-se transformarea unei anumite secvențe de intrare $X(D)$ într-o anumită secvență de ieșire $Y(D)$ se determină funcția de transfer $H(D)$ - apoi, din funcția de transfer se deduce structura circuitului căutat.

Exemplul 3.29 Pentru circuitul cu funcția de transfer $H(D) = I \oplus D \oplus D^3$ să se determine secvența de intrare nulă.

Soluție. Secvența de intrare nulă $X_0(D)$ este acel șir de biți aplicat pe intrare care produce pe ieșire secvența $Y(D) = \dots 0000 \dots$, deci respectă relația

$$X_0(D) \cdot H(D) = X_0(D) \oplus DX_0(D) \oplus D^3 X_0(D) = 0 \quad \rightarrow \quad X_0(D) = DX_0(D) \oplus D^3 X_0(D)$$

Expresia obținută pentru $X_0(D)$ arată că fiecare bit care trebuie să se aplice pe intrare se calculează ca sumă modulo 2 între biții registrului de deplasare din celulele D și D^3 . Dar pornind din repaus cu acest filtru, adică toate celulele pline cu 0, rezultă că adevărata secvență nulă este un șir de zero-uri (dar care nu va putea scoate filtrul din repaus). Pentru a scoate filtrul din repaus se acceptă ca secvența de intrare nulă să aibă primul bit 1, care generează și în ieșire primul bit 1, ceea ce violează șirul de zero-uri pe ieșire pentru primul bit. Dar procedând în acest mod secvența nulă de ieșire este considerată ca fiind răspunsul unitar $Y(D) = I$, deci relația anterioară se rescrie.

$$I = X_0(D) \cdot H(D) = X_0(D) \oplus D \cdot X_0(D) \oplus D^3 \cdot X_0(D)$$

$$X_0(D) = I / (I \oplus D \oplus D^3) = 1 \oplus D \oplus D^2 \oplus D^4 \oplus D^7 \oplus D^8 \oplus \dots$$

rezultă secvențele:

$$\begin{aligned} X_0 &= \dots 000:1110100:1110100:1110100:\dots \\ Y = X_i &= \dots 000:1000000:0000000:0000000:\dots \end{aligned} \tag{3.54}$$

Aplicații în transmisia codurilor ciclice. Oricare *CLC* cu ieșiri multiple poate fi privit ca un transcodor, Figura 2.33, conversia într-un alt cod efectuându-se în paralel. Pentru codurile ciclice, ai căror biți se transmit serial, codificarea și decodificarea se realizează prin trecerea șirului de biți prin circuite secvențiale liniare. Codurile ciclice, care aparțin unei clase generale a codurilor algebrice detectoare de erori, prezintă distinctiv faptul că: dacă vectorul $(b_{n-1}b_{n-2} \dots b_3b_2b_1b_0)$ reprezintă un cuvânt al codului atunci și combinația $(b_0b_{n-1}b_{n-2} \dots b_3, b_2b_1)$ obținută prin deplasarea ciclică a biților, aparține de asemenea codului.

În principiu, pentru transmisia codurilor ciclice (secvența $X(D)$) acestea sunt aplicate la emisie într-un circuit secvențial cu funcția de transfer $H(D)$ ce generează secvența de ieșire $Y(D)$. Ceea ce de fapt este o înmulțire modulo 2 a polinomului de intrare $X(D)$ (codul de transmis) cu polinomul circuitului (funcția de transfer). Este posibil ca pe canalul de transmisie să fie injectat un zgomot, N , la recepție ajungând secvența $X'(D) = Y'(D) + N$. Recepția se face printr-un circuit cu o funcție de transfer de forma $1/H(D)$ obținându-se la ieșire secvența:

$$Y'(D) = \frac{1}{H(D)}(Y(D) + N) = \frac{1}{H(D)}(X(D)H(D) + N) = X(D) + \frac{1}{H(D)} \cdot N$$

De data aceasta se realizează o împărțire cu același polinom cu care s-a înmulțit la emisie; la o transmisie corectă restul împărțirii trebuie să fie nul.

Dacă cuvântul de cod nu este modificat de zgomot ($N = 0$) atunci $Y'(D) = X(D)$. Dacă $N \neq 0$ atunci analiza termenului $\frac{1}{H(D)} \cdot N$, la recepție, va indica transmisia încărcată cu zgomot a cuvântului $X(D)$; dar chiar mai mult, se poate indica poziția din cuvânt a bitului/biților modificat/modificați precum și corectarea pentru obținerea cuvântului (inițial) corect [Vlăduțiu '89].

Exemplul 3.30 În Figura 3.84, un cuvânt de patru biți, 1110, din cele 16 posibile, este transmis printr-o pereche de filtre liniare cu funcții inverse. La emisie, cuvântul este extins la o lungime de cod de 7 biți, 1110000, adăugând pe ultimele trei poziții trei biți 000, referiți ca biți de control. Se obține la ieșire din filtrul de la emisie, care are funcția de transfer $H(D) = I \oplus D^2 \oplus D^3$, următorul șir 1100010. În linia de transmisie, un zgomot injectează în poziția a patra din dreapta un bit 1, deci la intrarea filtrului de recepție, cu funcția $1/H(D)$, se aplică șirul $X' = 1101010$. Se obține șirul de ieșire $Y' = 1111001$ în care ultimii trei biți de control diferă de 000, ceea ce indică faptul că transmisia s-a realizat cu eroare (pe baza cuvântului de control 001 se poate detecta și corecta eroarea.)

Circuite liniare cu registre de deplasare cu reacție, autonome. Aceste circuite după cum reiese și din această denumire (lungă!) sunt de fapt filtre binare cu reacție, prezentate anterior, dar la care este eliminată intrarea, referite în literatură ca circuite de deplasare cu reacție, **LFSR** (autonomous **L**inear-**F**eedback **S**hift-**R**egister). Neexistând intrare, circuitul după amorsare continuă să genereze un semnal periodic, prin aplicarea impulsurilor de ceas, ceea ce poate fi analogul discret al unui oscilator.

De exemplu, la circuitul cu reacție din Figura 3.83-d răspunsul Y_{i4} la un semnal impuls unitar este o secvență cu o perioadă de 31 de tacte. De asemenea, la circuitul cu funcția de transfer $H(D) = I \oplus D^2 \oplus D^3$ din Exemplul 3.29 aplicând pe intrare secvența nulă se obține pe ieșire secvența care este semnalul impuls unitar X_i ; dar




Figura 3.84 Transmisie cu detectare și corectare de eroare: a) structură de circuit pe bază de filtre secvențiale liniare cu funcții de transfer inverse; b) tabele cu modificarea conținuturilor filtrelor de la emisie și de la recepție.

dacă acest circuit este realizat cu reacție, cu funcția de transfer $1/H(D)$ care are structura circuitului receptor din Figura 3.84-a, atunci aplicându-i pe intrare (pentru amorsare) secvența impuls unitar se obține pe ieșire un semnal periodic care este secvența nulă (invers, în raport cu relația 3.53).


$$X_i = \dots 000:1000000:0000000:\dots$$

$$Y_0 = \dots 000:1110100:1110100:\dots$$

La aceste două circuite cu reacție se constată că fiind în starea zero, toate celulele pline cu 0, dacă se aplică numai o singură dată impulsul unitar, vor genera permanent o secvență periodică, chiar dacă intrarea este zero, deci au autonomie față de intrare.

Structura de principiu pentru un circuit de deplasare cu reacție ca n celule este prezentată în Figura 3.85-a. La sumatoarele modulo 2 intrările sunt ieșirile din celulele registrului de deplasare multiplicat cu coeficienții $a_i, i = 1, 2, \dots, n - 1, a_i \in \{0, 1\}$. (De fapt acești coeficienți indică dacă ieșirea celulei i a registrului este conectată în sumarea modulo 2, $a_i = 1$, sau dacă nu este conectată, $a_i = 0$; ieșirea din ultima celulă totdeauna este conectată, $a_n = 1$). Un astfel de circuit cu reacție este un automat deci, pentru analiza sa, este mai potrivită abordarea din punct de vedere al tranziției stărilor și nu descriind șirul biților de ieșire Y . În Figura 3.83-d, de exemplu, șirul Y_{i4} introdus în registrul de deplasare va realiza următoarele tranziții

ale stărilor ($D^5Y = z_5$, $D^4Y = z_4$, $D^3Y = z_3$, $D^2Y = z_2$, $DY = z_1$):



(cifrele încercuite reprezintă numărul în zecimal al echivalentului binar dat de codul stării $z_5 z_4 z_3 z_2 z_1$).

Particularizând structura de principiu la $n=4$, funcția de transfer a stărilor se exprimă în felul următor:

$$\begin{aligned}
 w_4 &= z_3 \\
 w_3 &= z_2 \\
 w_2 &= z_1 \\
 w_1 &= a_4 z_4 \oplus a_3 z_3 \oplus a_2 z_2 \oplus a_1 z_1 = Y
 \end{aligned} \tag{3.55}$$

Primele trei ecuații descriu deplasările (stânga) din registru iar ultima reacția liniară prin rețeaua de porți sumă modulo 2. Ecuația pentru calculul semnalului de reacție Y , care se aplică la intrarea primului bistabil D al registrului, este:

$$a_4 D^4 Y \oplus a_3 D^3 Y \oplus a_2 D^2 Y \oplus a_1 D Y = Y \rightarrow a_4 D^4 Y \oplus a_3 D^3 Y \oplus a_2 D^2 Y \oplus a_1 D Y \oplus Y = 0$$

$$a_4 D^4 Y \oplus a_3 D^3 Y \oplus a_2 D^2 Y \oplus a_1 D Y \oplus Y = 0 \rightarrow a_4 D^4 \oplus a_3 D^3 \oplus a_2 D^2 \oplus a_1 D \oplus I = 0$$

iar particularizând $a_4 = 1$, $a_3 = 0$, $a_2 = 0$, $a_1 = 1$, și pentru obișnuință și generalitate adoptând notația în $X (= Y)$, se obține **polinomul caracteristic**:

$$I \oplus X \oplus X^4 \tag{3.56}$$

care corespunde circuitului din figura 3.85-b. Ordonarea (directă) a termenilor unui polinom de ordinul n pe cele n celule ale registrului de deplasare se face printr-o mapare directă în sensul de creștere a exponentului puterii și a creșterii numărului de tacte de întârziere pe registru. Termenul polinomului X^k , $1 \leq k < n$ îi corespunde în registru celula care realizează o întârziere a intrării cu k tacte (D^k), iar termenilor X^n și 1 , care sunt totdeauna prezenți în rețeaua de reacție a circuitului, le corespunde în registru respectiv ultima celulă (D^n) și intrarea primei celule ($D^0 = 1$). Pentru polinomul caracteristic din relația 3.56, într-o ordonare directă, în rețeaua sumatoare modulo 2, din exteriorul registrului, sunt conectate ieșirile celulei a patra (X^4) și celulei a întâia (X) și rezultatul aplicat la intrarea primei celule (D^0); structurarea rezultată este referită ca circuit secvențial liniar cu reacție cu sumatoare exterioare. Pentru același polinom caracteristic (3.56) există și structurarea cu sumatoare incluse, prezentată în Figura 3.85-c, în care se conectează celulele bistabil ale registrului la rețeaua de sumatoare modulo 2 după aceeași regulă expusă anterior. Sub desenul corespunzător fiecărei din cele două structurări, cu sumator exterior și sumator inclus, este atașat și tabelul de tranziție al stărilor (cu calculul biților fiecărei stări).




Figura 3.85 Circuitul secvențial liniar cu reacție: a) structurare generală, de principiu, pentru un (circuit bazat pe) registru de deplasare cu n celule; structura de circuit și tabelul de tranziție al stărilor pentru polinomul $I \oplus X \oplus X^4$, în ordonare directă cu sumator extern (b) și cu sumator intern (c); structură de circuit pentru polinomul $I \oplus X \oplus X^4$, în ordonare inversă (sau polinomul inversat $X^4 \oplus X^3 \oplus I$ și ordonare directă), cu sumator extern (d) și cu sumator intern (e) (Liniile desenate întrerupt corespund introducerii în ciclu normal și a stării $z_4 z_3 z_2 z_1 = 0000$).

Din analiza celor două tabele de tranziție ale stărilor rezultă că se generează cicluri succesive ce câte 15 stări, $(2^n - 1)$, starea $z_4 z_3 z_2 z_1 = 0000$ nu este inclusă în ciclu. Succesiunea stărilor în cadrul ciclului are un caracter semi-aleatoriu, prin urmare circuitul poate fi considerat ca un generator de zgomot alb sub forma de secvențe binare pseudo-aleatoare.

Pentru cazul general, de registru cu n celule, secvența binară pseudo-aleatoare generată are un ciclu de $(2^n - 1)$ stări. Ciclu maxim de $(2^n - 1)$ stări se generează numai atunci când polinomul caracteristic al circuitului este primitiv, adică este un polinom ireductibil (prim, nu are divizori și exponentul puterii este de valoare maximă pentru acel circuit). În literatură [Green '85] sunt date polinoamele primitive până la gradul $n = 100$; în continuare sunt date aceste polinoame primitive până la gradul $n = 13$:

$$\begin{array}{lll}
 I \oplus X \oplus X^2 & I \oplus X \oplus X^6 & I \oplus X^3 \oplus X^{10} \\
 I \oplus X \oplus X^3 & I \oplus X \oplus X^7 & I \oplus X^2 \oplus X^{11} \\
 I \oplus X \oplus X^4 & I \oplus X \oplus X^5 \oplus X^6 \oplus X^8 & I \oplus X^3 \oplus X^4 \oplus X^7 \oplus X^{12} \\
 I \oplus X^2 \oplus X^5 & I \oplus X^4 \oplus X^9 & I \oplus X \oplus X^3 \oplus X^4 \oplus X^{13}
 \end{array}$$

Dacă polinomul nu este primitiv (admite divizori) circuitul corespunzător va avea un număr de cicluri egal cu divizorul cel mai mare al lui $(2^n - 1)$, fiecare din aceste cicluri având o secvență cu lungimea maximă $< 2^n - 1$; aceste cicluri fiind independente, odată circuitul intrat într-unul din aceste cicluri nu îl mai părăsește decât numai prin resetare.

Se demonstrează că dacă polinomul caracteristic este primitiv atunci și polinomul inversat este primitiv; dacă în polinomul caracteristic se substituie $X \rightarrow 1/X$ se obține **polinomul inversat**. **Ordonarea (directă)** a polinomului caracteristic pe registru de deplasare se face în felul următor: $I(D^0)$ la intrarea primei celule; X la ieșirea lui (D); X^2 la ieșirea lui (D^2); ...; X^k la (D^k); ...; X^{n-1} la (D^{n-1}); X^n la (D^n). În opoziție, **ordonarea (inversă)** a polinomului inversat pe registrul de deplasare se face în felul următor: X^n la intrarea primei celule (D^0); X^{n-1} la ieșirea lui (D); X^{n-2} la (D^2); X^{n-3} la (D^3); ...; X^k la (D^{n-k}); ...; X la (D^{n-1}); I la ieșirea lui D^n . Corespunzător polinomului caracteristic dat prin relația (3.56), polinomul inversat $X^4 \oplus X^3 \oplus I$, ordonat direct pe un registru de deplasare cu patru celule, produce o structurare de circuit secvențial cu reacție cu sumatoare exterioare ca în Figura 3.85-d și produce și o altă structurare cu sumatoare incluse ca în Figura 3.85-e. Rezultă că pentru un polinom primitiv există patru structurări: două cu sumatoare exterioare, una corespunde polinomului direct, $X^4 \oplus X \oplus I$, Figura 3.85-b, iar cealaltă corespunde polinomului inversat $X^4 \oplus X^3 \oplus I$, Figura 3.85-d; două cu sumatoare incluse, una corespunzătoare polinomului direct, Figura 3.85-c, iar cealaltă polinomului inversat, Figura 3.85-e. Deși toate cele patru structurări provin din același polinom primitiv, fiecare din ele generează propria secvență cu lungimea maximă de 15 tacte (în general $2^n - 1$ tacte). Uzual, nu se mai calculează polinomul inversat iar pentru implementarea sa se utilizează tot polinomul direct dar se consideră ordonarea inversată.

Circuitul secvențial liniar cu reacție cu ciclul de lungimea maximă $(2^n - 1)$ nu cuprinde starea zero, toate celulele pline cu zero, deoarece prin rețeaua sumatoare modulo 2 de reacție s-ar produce tot zero; în registru se injectează zero, deci circuitul rămâne în starea zero, închizându-se un ciclu permanent în jurul stării zero (nu poate fi amorțat). Pentru evitarea blocării, accidentale, în starea zero, la punerea circuitului

sub tensiune trebuie prevăzută setarea automată a unei celule în starea unu. (O astfel de soluție constă într-un circuit de integrare RC a cărei intrare este tensiunea de alimentare a registrului (V_{DD}, V_{CC}) iar ieșirea acestui circuit se conectează la intrarea asincronă PRESET a celulei în care se va înscrie 1 și la intrarea asincronă CLEAR a tuturor celorlalte celule care se vor înscrie în zero.)

Se poate extinde ciclul circuitului secvențial liniar cu reacție la 2^n dacă se introduce ca stare normală și starea zero. Pentru această extensie, intrarea unei porți XOR, din rețeaua de reacție, se obține ca ieșire de la o poartă NOR cu $n-1$ intrări, aceste intrări sunt colectate de la ieșirile tuturor celulelor registrului de deplasare mai puțin ultima (D^n). Dacă circuitul este în starea zero, $z_n z_{n-1} \dots z_1 z_0 = 00 \dots 00$, ieșirea porții NOR generează un 1 prin care rețeaua de reacție cu XOR, la următorul impuls de ceas, va injecta 1 în prima celulă și/sau într-o altă celulă a registrului de deplasare (când sumatoarele sunt incluse). Dacă circuitul este în starea $z_n z_{n-1} \dots z_1 z_0 = 10 \dots 00$ ieșirea 1 a porții NOR, plus $D^n = 1$, prin rețeaua de reacție va injecta 0 în registrul de deplasare, deci următoarea stare este $z_n z_{n-1} \dots z_1 z_0 = 00 \dots 00$. Se obține atât extensia la 2^n stări cât și amorsarea din starea zero. Pentru structurile din Figura 3.85-d și 3.85-e sunt desenate punctat conexiunile pentru aceste circuite de extensie.

Aplicațiile circuitelor secvențiale liniare cu reacție sunt numeroase:

- generator de secvențe binare pseudo-aleatoare pentru generare de stimuli în testarea circuitelor;
- circuite de codificare și decodificare pentru detectarea și corectarea erorilor, tehnica comunicațiilor;
- numărătoare modulo $2^n - 1$ sau 2^n (pot fi considerate numărătoare în cod arbitrar, 3.4.2.2). Consumă cea mai puțină suprafață decât oricare alt numărător cu excepția celui asincron, dar acesta nefiind sincron ridică problema la interfațare. Este mai rapid decât oricare numărător cu excepția numărătorului Johnson, dar acesta este numai modulo $2n$. (Pentru structurarea cu sumatoare incluse perioada de ceas minimă este egală cu propagarea printr-o celulă D plus o poartă XOR.)

3.5.7 Distribuția și aplicarea semnalului de ceas

Într-un sistem digital sincron semnalul de ceas (tactul) este utilizat pentru a introduce o referință de timp față de care se raportează realizarea unei funcții în sistem. Deoarece această referință este vitală, pentru funcționare sistemului sincron, trebuie acordată o deosebită atenție parametrilor semnalului de ceas și a rețelei de distribuție, care este suportul fizic pentru aplicarea semnalului de ceas. Semnalul de ceas, uzual, este considerat ca un semnal de control, dar este un semnal de control cu caracteristici și atribute speciale. Semnalele de ceas, tipic, asigură comanda unor sarcini mari, se propagă pe cele mai lungi trasee, operează la frecvențele cele mai ridicate în raport cu oricare semnal de control sau de date din sistem. Deoarece semnalele de date sunt furnizate pe baza referinței de timp, forma de variație în timp a semnalelor de ceas trebuie să fie “curată”. Ori, păstrarea formei “curate” produsă de generatorul de ceas, până la punctele de aplicare, este puternic influențată și întârziată de către rețeaua de distribuție. Proiectarea rețelei de distribuție a semnalelor de ceas determină în mod esențial performanțele sistemului digital mai ales la sistemele de viteză ridicată.

În concluzie, semnalul de ceas are o contribuție majoră în obținerea performanțelor și funcționării corecte pentru sistemele digitale sincrone.

În oricare sistem digital, cu procesare de tip clasic sau în pipeline, circuitele combinate sunt interfațate pe intrare și pe ieșire cu elemente de memorare (latch-uri, bistabile, registre). Transferul din interfața de intrare, prin partea combinațională, în interfața de ieșire se realizează între două tacte ale semnalului de ceas, a cărui perioadă minimă, T_{CLKmin} , se calculează cu relația 3.45. Structurarea clasică, Figura 3.76-a, pe baza căreia s-a dedus această relație este reluată și în figura 3.86-a. De data aceasta s-au introdus în relația pentru calculul timpului de propagare date, τ_{pD} , între cele două interfețe și timpul de propagare pe interconexiuni τ_{pInt} , obținându-se relația:

$$\begin{aligned} \tau_{pD} &= \tau_{pCQ} + \tau_{pCLC} + \tau_{SU} + \tau_{pInt} \\ T_{CLKmin} &\geq \tau_{pCQ} + \tau_{pCLC} + \tau_{SU} + \tau_{pInt} \end{aligned} \quad (3.57)$$

Evident, τ_{pInt} la circuitele realizate cu componente discrete poate fi neglijat dar pentru sistemele integrate de mare viteză unde prin procesul de scalare, permanent, dimensiunile sunt multiplicare cu $1/s$ ($s > 1$, factorul de scalare, vezi Tabelul 1.11), această componentă a timpului de propagare devine din ce în ce mai puțin de neglijat. Timpii de propagare, dependenți de dispozitiv: τ_{pCQ} , τ_{SU} , τ_{pCLC} , se micșorează prin scalarea dimensiunilor dar nu se micșorează și τ_{pInt} . Micșorarea dimensiunilor traseelor de interconectare duce la micșorarea secțiunilor, la creșterea rezistenței, deci nu la o micșorare a timpului de propagare τ_{pInt} , în plus apar capacități parazite (distribuite) și efectul de electromigrație (vezi secțiunea 1.5.1). Mai ales, pentru traseele din rețeaua de distribuție a semnalului de ceas, scalarea se aplică cu foarte mare prudență, ori se păstrează aceleași dimensiuni (vezi secțiunea 4.5).

În structura din Figura 3.86 se consideră că există sincronizare/(suprapunere) între momentele de aplicare a semnalelor de ceas la cele două registre, $t_{CLKi} = t_{CLKj}$. În practică, cele două momente nu se suprapun $t_{CLKi} \neq t_{CLKj}$; această nesincronizare are două componente: defazajul și fluctuația fronturilor semnalelor de ceas.

Cauzele care duc la un defazaj de ceas (la întârzieri diferite) sunt reprezentate în Figura 3.86-b. De exemplu, cele două momente de aplicare ale semnalelor de ceas la bistabilele consecutive D_i, D_j , din lanțul de bistabile, pot să nu se suprapună, $t_{CLKi} \leq t_{CLKj}$ deoarece din motiv de încărcare cele două semnale se obțin de la două ramuri diferite ale rețelei de distribuție a semnalului de ceas, iar pe cele două ramuri întârzierile nu sunt egale. Dacă se notează cu t timpul la **generatorul de ceas general, GCLK** (un generator PLL, Phase Lock Loop), iar întârzierile de propagare prin rețeaua de distribuție, ale celor două semnale de ceas, până la D_i și D_j respectiv cu τ_i și τ_j rezultă momentele în timp $t_{CLKi} = t + \tau_i$ și $t_{CLKj} = t + \tau_j$.

Definiția 3.11 Defazajul de ceas τ_{af} (clock skew), între două registre/bistabile i, j , consecutive în sensul de propagare a datelor pentru procesare, este diferența în timp între momentul aplicării semnalului activ de ceas la registrul/bistabilul j și momentul aplicării semnalului activ de ceas la registrul/bistabilul i \diamond

$$\tau_{af} = t_{CLKj} - t_{CLKi} = \tau_j - \tau_i \quad (3.58)$$

De notat faptul că defazajul de ceas este relevant numai între două registre/bistabile consecutive, deci între care există un transfer de date.


τ 

Figura 3.86 Nesincronizarea semnalelor de ceas între două registre/bistabile consecutive dintr-o cale de propagare a datelor: a) structură de principiu a unei etape în propagarea datelor cu evidențierea timpilor (componente) de propagare; b) reprezentarea cauzelor, într-o rețea de distribuție a semnalelor de ceas, care pot determina defazaj de ceas și fluctuația fronturilor; c) explicativă pentru apariția efectului de fluctuație al fronturilor (clock jitter).

Cauzele care pot duce ca întârzierile de propagare τ_j și τ_i să nu fie egale sunt:

- Bufferele (amplificatoarele) de semnal (2) din rețeaua de distribuție. Aceste amplificatoare sunt o cauză principală pentru $\tau_{df} \neq 0$. Datorită dispersiei din procesul de fabricație bufferele rezultă cu variații pentru valorile timpilor de propagare (care se păstrează chiar dacă sunt incluse în rețele echilibrate și cu încărcări identice).
- Interconexiunile (3) din rețeaua de distribuție a ceasului. Pentru fiecare interconexiune intervine lungimea și rezistivitatea traseului, constanta și grosimea dielectricilor, rezistențele de contact și ale găurilor de pătrundere (vias) între straturile metalizate, capacitățile parazite.
- Variația valorii tensinii de alimentare (4) (vezi Figura 1.78).
- Cuplajele capacitive (5). Se recomandă ca stratul metalizat pentru rețeaua de distribuție a semnalului de ceas să fie între straturile metalizate pentru V_{DD} și V_{SS} (sursă și masă).
- Sarcini de comandă (6) diferite pentru cele două semnale de ceas.
- Variația temperaturii (7). Defazajul de ceas are o valoare constantă în timp dacă temperatura mediului nu se modifica pronunțat.

A doua componentă care contribuie la nesincronizare este **efectul de fluctuație (în apariție) al fronturilor** semnalelor de ceas (clock jitter). Ca o consecință a acestui efect fronturile consecutive apar când la intervale de timp mai mari decât T_{CLK} , când la intervale mai mici decât T_{CLK} , Figura 3.86-c. Dacă se notează pentru semnalul de ceas cu perioada T_{CLK} abaterile de apariție (fluctuațiile) ale fronturilor semnalelor de ceas, față de momentul corect de apariție al frontului, cu $-\tau_{fi}$ și $+\tau_{fi}$ atunci perioada reală a semnalului de ceas poate avea valori în intervalul $[T_{CLK} - 2\tau_{fi}, T_{CLK} + 2\tau_{fi}]$. Cauzele acestor fluctuații sunt: generatorul de ceas (1); încărcarea capacitivă (6) și cuplajele capacitive (5); variațiile de temperatură (7) și în tensiunea de alimentare (4).

În funcționarea reală a sistemelor semnalul de ceas aplicat la două registre/bistabile consecutive poate fi afectat simultan atât de defazaaj cât și de fluctuația fronturilor. Defazaajul este o variație spațială reflectată în momentele de aplicare a semnalelor de ceas și nu se modifică de la perioadă la perioadă pe când fluctuația fronturilor, se poate modifica de la ciclu la ciclu, este un efect pasager.

Transferul sincron al datelor de la registrul R_i la registrul următor R_j trebuie asigurat atât pentru valoarea maximă a timpului de propagare al datelor τ_{pDmax} cât și pentru timpul de propagare minim τ_{pDmin} în condițiile în care intervin factorii de nesincronizare τ_{df} și τ_{fi} . Valoarea τ_{pDmax} determină T_{CLKmin} , adică frecvența maximă a semnalului de ceas, deci performanța de viteză. Valoarea τ_{pDmin} determină transferul corectat al datelor în registrul R_j , deci funcționarea corectă a sistemului. Dacă timpul de propagare minim, de la registrul R_i la R_j , este mai mic decât timpul de menținere τ_H al registrului R_j , $\tau_{pDmin} < \tau_H$, adică datele înscrise în registrul R_i ajung la registrul

R_j înainte ca datele anterioare aplicării frontului activ de ceas să fi fost înscrise în registrul R_j , în registrul R_j se înscriu datele de la registrul R_i ; deci pe un singur tact datele parcurg două etape în calea de transfer (înscriere în registrul R_i și propagare la registrul R_j precum și înscriere în registrul R_j pentru că timpul de menținere τ_H de la registrul R_j nu s-a consumat). Pentru a evalua modul cum se poate asigura atât performanța cât și funcționarea corectă a sistemului sincron se vor analiza tipurile de defazaj de ceas.

Defazajul de ceas pozitiv, $\tau_{df} > 0$. O valoare pozitivă pentru τ_{df} , conform relației 3.53, apare când frontul activ de ceas la registrul R_j se aplică cu un interval de timp τ_{df} după aplicare aceluiași front activ de ceas la registrul R_i , $t_{CLKi} < t_{CLKj}$.

Practic, o astfel de situație în aplicarea semnalelor de ceas poate apare când sensul de aplicare al semnalelor de ceas coincide cu sensul de deplasare al datelor și între registrele consecutive R_i și R_j , pe traseul de ceas, apare o întârziere τ_{df} , Figura 3.87-a.

În prezența defazajului τ_{df} pozitiv, pentru întârzierea minimă în propagarea datelor τ_{pDmin} , înscrierea corectă în registrul R_j este asigurată numai când se respectă relația $\tau_{df} + \tau_H \leq \tau_{pDmin}$, adică:

$$\tau_H \leq \tau_{pDmin} - \tau_{df} = \tau_{pCQ} + \tau_{pCLC} + \tau_{pInt} - \tau_{df} \quad (3.59)$$

Această relație când defazajul devine semnificativ, prin diferența $\tau_{pDmin} - \tau_{df}$ de valoare mică, poate impune pentru timpul de menținere τ_H să aibă o valoare mai mică decât valoarea minimă prescrisă unui bistabil D pentru o funcționare corectă (evitarea metastabilității, Figura 3.46). Deci creșterea defazajului poate determina ca funcționarea să ajungă la limita critică pentru care valoarea prescrisă pentru τ_H să fie $\tau_H \leq \tau_{pDmin} - \tau_{df}$, deci o înscriere incorectă a bistabilului R_j . Inegalitatea exprimată de relația 3.59 poate ajunge la limita critică pentru circuitele care cascadează bistabile, cum sunt structurile de registre de deplasare sau de numărătoare; la aceste circuite $\tau_{pCLC} = 0$ (în general), $\tau_{pInt} \rightarrow 0$ (prin geometria de proiectare), deci se poate ajunge la $\tau_H \leq \tau_{pCQ} - \tau_{df}$. Un registru sau un numărător care funcționează la limita acestei inegalități poate avea o funcționare corectă la testare dar, în utilizare, datorită variațiilor de mediu (temperatură, tensiune), poate inversa inegalitatea. Pentru o funcționare sigură a acestor tipuri de circuite se recomandă o comandă cu un defazaj de ceas negativ.

În prezența defazajului τ_{df} pozitiv de valoare mult mai mică decât τ_{pD} pericolul înscrierii eronate nu poate apare dar, în schimb, la o valoare mare a timpului de propagare a datelor aceasta trebuie corelată cu perioada minimă impusă pentru semnalul de ceas. Din diagrama de semnale din figură rezultă că durata perioadei de ceas plus timpul de defazaj, $T_{CLK} + \tau_{df}$, nu poate fi mai mică decât timpul de propagare a datelor plus timpul de stabilizare al registrului R_j , $T_{CLK} + \tau_{df} \geq \tau_{pD} + \tau_{SU} = \tau_{pDmax}$. Din această relație rezultă valoarea minimă a perioadei de ceas:

$$T_{CLKmin} \geq \tau_{pDmax} - \tau_{df} = \tau_{pCQ} + \tau_{pCLC} + \tau_{pInt} + \tau_{SU} - \tau_{df} \quad (3.60)$$

De notat faptul că, față de cazul de inexistență a defazajului, $\tau_{df} = 0$, când comanda se face cu o perioadă minimă dată de relația 3.57, în prezența defazajului de ceas pozitiv, prin relația 3.60, comanda se poate realiza cu o perioadă de ceas mai mică, deci o frecvență mai ridicată (un efect benefic al defazajului pozitiv! , vezi Exemplul 3.31).




Figura 3.87 Defazajul de ceas: a) defazajul de ceas pozitiv (poate fi generat de structuri la care coincide sensul fluxului de date cu cel de aplicare al semnalelor de ceas); b) defazajul de ceas negativ (cele două sensuri sunt opuse); c) exemplificare de utilizare a defazajului pozitiv pentru mărirea frecvenței de sincronizare într-o cale de date.

Defazajul de ceas negativ, $\tau_{df} < 0$. Defazajul negativ de ceas apare când frontul activ se aplică întâi la R_j și apoi la R_i , adică $t_{CLKj} < t_{CLKi}$. O astfel de comandă poate apare când sensul de aplicare al semnalelor de ceas este opus sensului de deplasare al datelor și între registrele consecutive R_i și R_j , pe traseul de ceas, apare întârzierea τ_{df} , Figura 3.87-b . Relațiile pentru valoarea critică a timpului de stabilizare τ_H și a perioadei minime de ceas T_{CLKmin} , se deduc prin același raționament ca și pentru $\tau_{df} > 0$, sunt respectiv (3.59) și (3.60) cu diferența că pentru calcul se introduce o valoare negativă pentru defazaj. Se observă că defazajul negativ, în raport cu cel pozitiv, este mai puțin restrictiv pentru timpul de menținere τ_H (poate avea valori mai mari care asigură o înscriere corectă a datelor), dar, în schimb, mărește valoarea pentru T_{CLKmin} (ceea ce poate fi o limitare în sistemele de viteză ridicată).

În concluzie, creșterea defazajului pozitiv are ca efect micșorarea perioadei minime de ceas aplicabile dar poate duce la o degradare a înscrierii corecte (funcționării sigure), pe când creșterea defazajului negativ, în valoare absolută, are ca efect mărirea perioadei minime de ceas aplicabile dar cu o îmbunătățire pentru înscrierea corectă. Dar într-o cale de transfer de date fiecare registru/bistabil R_j , în afară de primul și ultimul, realizează o etapă cu următorul R_k și o altă etapă cu cel anterior R_i ($i < j < k$). Considerând defazaj zero în cele două etape, la mărirea/micșorarea timpului de aplicare a semnalului de ceas t_{CLKj} la registrul R_j se va genera un defazaj negativ/pozitiv în etapa $R_j \rightarrow R_k$ și un defazaj pozitiv/negativ în etapa $R_i \rightarrow R_j$, deci efectele care apar, prin aceasta, asupra perioadei de ceas aplicabile și asupra funcționării sigure vor fi în sensuri opuse în cele două etape. Rezultă că modificarea timpului t_{CLKj} , fără modificarea timpilor t_{CLKi} și t_{CLKk} , poate modifica, în sens contrar, valoarea minimă, T_{CLKmin} , aplicabilă în cele două etape vecine $R_i \rightarrow R_j$ și $R_j \rightarrow R_k$. Această concluzie poate fi utilizată pentru o metodă de optimizare globală a unei căi de date printr-o optimizare/modificare locală (“deskewing data pulses”, “cycle stealing”); metodă aplicabilă când în calea de date există diferențe mari între valorile timpilor de propagare τ_{pD} din două etape consecutive, dar să concretizăm printr-un exemplu.

Exemplul 3.31 În Figura 3.87-c este prezentat un segment dintr-o cale de date, cu cele trei registre R_i, R_j, R_k , cu specificarea timpilor de propagare maximă din fiecare etapă din calea de date, prin ovale orizontale și prin ovale verticale, întârzierile (considerate egale) de pe fiecare traseu de aplicare a semnalelor de ceas. Frecvența maximă de ceas, cu care se poate sincroniza această cale de date (considerând că registrele sunt identice, cu $\tau_{pCQ} = 2ns$), este impusă de etapa cu propagarea maximă, adică etapa $R_j \rightarrow R_k$ unde $\tau_{pDmax} = 7ns + 2ns = 9ns$, deci $f_{max} = 1/9ns = 111.1MHz$.

Dacă numai timpul de aplicare al semnalului de ceas t_{CLKj} , la registrul R_j , este micșorat de la $3ns$ la $1.5ns$, prin ajustarea întârzierii de pe traseul respectiv, apare, conform relației 3.58, un defazaj pozitiv pentru etapa $R_j \rightarrow R_k$, $3ns - 1.5ns = 1.5ns$, și un defazaj negativ pentru etapa $R_i \rightarrow R_j$, $1.5ns - 3ns = -1.5ns$. Aceasta înseamnă, conform relației 3.60, că perioada minimă de ceas aplicabilă în etapa $R_j \rightarrow R_k$ poate fi micșorată, $2ns + 7ns - 1.5ns = 7.5ns$, iar în etapa $R_i \rightarrow R_j$ trebuie să fie mărită, $2ns + 4ns - (-1.5ns) = 7.5ns$, deci se ajunge la o egalitate între perioadele de ceas minime aplicabile în cele două etape vecine; rezultă o frecvență maximă de comandă $f_{max} = 133.3MHz$ (o creștere cu 19.98%). Prin micșorarea timpului t_{CLKj} de la $3ns$ la $1.5ns$ nu se afectează înscrierea corectă a datelor în registrul R_k ; în etapa $R_j \rightarrow R_k$ defazajul este pozitiv dar valoarea acestuia este mult mai mică decât timpul maxim de propagare ($\tau_{df} = 1.5ns < 9ns = \tau_{pDmax}$), deci nu devine critică

valoarea impusă pentru τ_H , vezi relația 3.59.

Această modalitate de modificare locală într-o cale de date, dar cu efect de optimizare globală deoarece crește frecvența maximă pentru GCLK, depinde de posibilitatea de modificare în circuit a întârzierii pentru a obține un τ_{af} ajustabil și evident, de variațiile de mediu (temperatură și tensiune).

Rețeaua de distribuție a semnalelor de ceas. Mulțimea de trasee de la sursa de ceas general, GCLK, până la punctele de aplicare a semnalelor de ceas pentru sincronizare formează rețeaua de distribuție. Performanțele care se urmăresc, pentru o rețea, și care sunt fundamentale pentru funcționarea corectă a circuitului sunt: timpul de propagare (întârzierea introdusă) de la GCLK până la punctele de aplicare, adică sincronizarea; defazaajul de ceas și puterea disipată. Există două modalități, de structurare a unei rețele: de arbore bufferat și de arbore simetric.

Rețeaua de distribuție sub formă de arbore bufferat are, prin analogie o structură de arbore, un traseu principal pornind din sursa de GCLK (rădăcină) care apoi se ramifică pentru fiecare registru, acestea fiind “frunzele”, Figura 3.88-a. Pe acest traseu de la rădăcină la frunze se introduc buffere care au rolul de amplificare și de izolare. Numărul de buffere înseriate depinde de sarcina capacitivă totală (interconexiuni și punctele de sincronizare) ce trebuie comandată. Ieșirea buferului trebuie să genereze un curent suficient de încărcare și descărcare al capacităților într-un timp scurt pentru ca semnalele de ceas să prezinte fronturi abrupte necesare procesului de sincronizare; această cerință impune ca bufferul să aibă o funcționare de generator de curent, rezistența sa de ieșire să fie mult mai mare decât rezistența conexiunilor rețelei comandate (restricție ce poate fi îndeplinită relativ ușor dacă rețeaua de distribuție este realizată în strat metalizat). Dar bufferele sunt și principala sursă de introducere de defazaaj deoarece caracteristicile elementelor active din rețea (buffere) variază mult mai pronunțat în raport cu caracteristicile elementelor pasive (interconexiuni) atât datorită procesului de fabricație cât și datorită mediului.

Uneori pentru a micșora rezistența interconexiunilor, și a uniformiza disipația de putere pe toată suprafața de integrare, rețeaua de distribuție este realizată sub forma unei plase de trasee pe o suprafață cât mai mare, în figură este prezentată, ca medalion, o structurare de principiu pentru o plasă. Pentru reducerea controlată a puterii disipate în rețeaua de distribuție sunt introduse porți care, comandate cu un semnal de condiționare, pot să elimine alimentarea cu un semnal de ceas a anumitor zone locale pentru anumite intervale de timp.

A doua structură de **rețea de distribuție** pentru semnalele de ceas poate fi considerată tot un arbore dar **sub formă de arbore simetric**, echilibrat, având forma de H sau X, Figura 3.88-b; evident fiecare vârf H sau X se poate continua cu un alt H sau X și acesta să se continue cu un alt H sau X ș.a.m.d. Bifurcarea traseelor, din cel anterior, duce și la înjumătățirea lățimii acestor trasee pentru ca în propagarea semnalelor să se evite reflexia în punctele de bifurcație. Această structurare realizează ca atingerea oricărei frunze să se facă prin trasee de aceeași lungime și secțiune, obținându-se întârzieri egale față de GCLK, deci, teoretic, un defazaaj de ceas nul. În raport cu arborele bufferat, arborele simetric H trebuie să comande o capacitate mai mare deoarece traseele necesare sunt mai lungi. În plus, arborele H este mai puțin potrivit pentru VLSI care au un layout mai puțin simetric. Combinația între cele două tipuri de structuri pare a fi compromisul indicat: o rețea H, pentru distribuția




Figura 3.88 Modalități de structurare a rețelei de distribuție pentru semnalul de ceas: a) sub forma unei rețele de arbore bufferat; b) sub forma unei rețele de arbore simetric H.

globală de semnal de ceas, continuată din vârfuri cu rețele bufferate pentru distribuția locală.

În circuitele VLSI actuale rețeaua de distribuție a semnalului de ceas ajunge să comande zeci de mii de registre, deci a unei sarcini capacitive ce se apropie de 100cm ! Într-o rețea de distribuție de ceas fiecare tranziție schimbă starea în fiecare nod capacitiv, spre deosebire de o rețea combinațională unde activitatea de comutație a elementelor este determinată de funcția logică. Combinația de sarcină capacitivă mare, C_L , și frecvența ridicată determină o valoare ridicată pentru componenta dinamică a puterii disipate, $V_{DD}^2 \cdot C_L \cdot f$; la unele procesoare actuale mai mult de 30% din puterea consumată se regăsește în puterea disipată în rețeaua de distribuție a ceasului. Soluțiile pentru reducerea componentei dinamice a puterii disipate sunt: 1 - micșorarea tensiunii de alimentare (implementări la $\frac{1}{2}V_{DD}$ numai pentru alimentarea rețelei de ceas, prin aceasta degradarea performanței de viteză este nesemnificativă); 2 - micșorarea capacității echivalente totale, printr-o proiectare adecvată, (3 - micșorarea frecvenței se exclude deoarece viteza este o cerință a majorității circuitelor VLSI). De asemenea, pentru nealimentarea temporară locală, există porți care comandă condiționat aplicarea semnalului de ceas (vezi medalionul de la Figura 3.88-b).

Pentru circuitele VLSI actuale, care lucrează la frecvențe de peste 1GHz , realizarea distribuției semnalului de ceas și menținerea puterii disipate în limita de siguranță sunt două aspecte ce ridică dificultăți. La valori $f_{CLK} > 1\text{GHz}$, perioada semnalului de ceas T_{CLK} se micșorează până la valori care nu depășesc timpul de propagare, $\tau_{p, \text{poartă}}$, prin 10 porți logice, $T_{CLK} < 10\tau_{p, \text{poartă}}$, iar mărimea defazajului de ceas trebuie menținut sub 30ps ($1\text{ps} = 10^{-12}\text{s}$) [Friedman '01]. Obținerea acestor mărimi reduse de defazaj ridică dificultăți datorită faptului că valorile întârzierilor semnalului de ceas au variații greu de controlat. Aceste variații greu de controlat ale valorilor întârzierilor se datorează: 1 - procesul de fabricație nu poate asigura o dispersie care să ducă la obținerea unor parametri cu abateri foarte strânse; 2 - variațiile de mediu (temperatură, tensiune); 3 - utilizarea în proiectare a unor modele cu o precizie încă nesatisfăcătoare pentru schemele echivalente de circuit. Pentru frecvențe peste $(1 \div 2)\text{GHz}$ și efectul de linie de transmisie trebuie luat în considerare, deci pe lângă caracterul RC al sarcinii apare și componenta de inductivitate L rezultând caracteristici de tip RLC. Caracterul RLC în funcționare modifică puternic întârzierea semnalului și puterea disipată (uneori aceasta poate chiar să descrească).


Pentru frecvențe peste 1GHz structurarea rețelei de distribuție a semnalelor de ceas cuprinde, în succesiune, următoarele trei componente: 1 - global, o rețea pentru distribuția semnalului GCLK, la care se conectează; 2 - regional, o serie de circuite de compensare a defazajului (deskew circuits), fiecare dintre acestea comandă, printr-o rețea arbore echilibrat; 3 - local, o multitudine de buffere ce alimentează punctele de sincronizare de la registre. În plus, în paralel cu rețeaua globală, GCLK, mai există (separat) încă o rețea care distribuie un semnal GCLK etalon, dar încărcarea acestei rețele este mult mai mică decât cea a rețelei globale.

Rețeaua globală, GCLK, structurată ca un arbore H, distribuie semnalul de ceas de la PLL până la circuitele regionale de compensare a defazajului. Pentru a minimiza efectele de cuplare capacitivă și inductivă între liniile adiacente de semnal și traseele rețelei GCLK, acestea, din urmă, sunt complet ecranate prin plasarea între linii de masă și de alimentare V_{DD} . Componenta de compensare a defazajului care se bazează,

în principal pe un sistem de reglare constă din (1) un detector de fază, dintre semnalul GCLK etalon și un semnal de reacție cules local. Semnalul diferență de fază comandă digital o linie de întârziere analogică a cărei ieșire se aplică la (2) un buffer ce produce un semnal de ceas fără întârziere și care se aplică la o (3) - rețea arbore echilibrat ce alimentează bufferele locale. De la un buffer local se distribuie semnale de sincronizare printr-o rețea de porți comandate condiționat (deci se poate reduce puterea disipată prin nealimentare temporară).

Toate sistemele electronice, fundamental, sunt de natură asincrone, totuși printr-o precisă inserare a unei relații de temporizare locală în realizarea funcțiilor și utilizarea elementelor de memorare un sistem asincron poate fi adaptat să aibă o funcționare sincronă. Atâta timp cât relația de temporizare locală este îndeplinită (sincronizarea), modul de abordare sincron poate fi aplicat, implementarea de sisteme, controlabile în funcționare, este posibilă. Oricum, sistemele sincrone vor fi încă mult timp modul comun de implementare până vor ceda locul implementărilor asincrone (care, în principiu, pot obține viteze de procesare mai ridicate).

Exemplul 3.32 Pentru circuitul din Figura 3.89-a, în raport cu sensul de transfer prin poarta C în etapa D_1D_2 , semnalul de ceas se aplică: a - în același sens; b - în sens opus. Pentru aceste două variante de aplicare a semnalului de ceas să se calculeze lungimea maximă a conductorului ($l_{D_1D_2}$ și $l_{D_2D_1}$) care asigură un transfer de date corect între bistabile precum și frecvența maximă a semnalului de ceas. Parametrii de timp pentru circuitele utilizate sunt dați în Figura 3.89-b. Pentru viteza de propagare a semnalului se consideră valoare $v_p = 20\text{cm/ns}$.



Circuit	t_{pHL} [ns]			t_{pHL} [ns]		
	Min	Tipic	Max	Min	Tipic	Max
7400	-	11	22	-	7	15
74LS02	-	10	20	-	10	20
7474*	10	14	25	10	20	40

* $\tau_{SU}=20$ [ns], $\tau_H=5$ [ns]

Figura 3.89 Explicativă pentru exemplul 3.32

Soluție. Valorile maxime și minime ale timpilor de propagare pentru transferul $D_1 \rightarrow D_2$ prin poarta C sunt:

$$\tau_{pD_1D_2(LH)\max} = \tau_{pCQ(LH)\max} + \tau_{pC(HL)\max} = 25\text{ns} + 15\text{ns} = 35\text{ns}$$

$$\tau_{pD_1D_2(LH)\min} = \tau_{pCQ(LH)\min} + \tau_{pC(HL)\min} = 10\text{ns} + 7\text{ns} = 17\text{ns}$$

$$\tau_{pD_1D_2(HL)\max} = \tau_{pCQ(HL)\max} + \tau_{pC(LH)\max} = 40\text{ns} + 22\text{ns} = 62\text{ns}$$

$$\tau_{pD_1D_2(HL)\min} = \tau_{pCQ(HL)\min} + \tau_{pC(LH)\min} = 10\text{ns} + 11\text{ns} = 21\text{ns}$$

de asemenea pentru transferul $D_2 \rightarrow D_1$ prin porțile A și B se calculează:

$$\tau_{pD_2D_1(LH)\max} = \tau_{pCQ(LH)\max} + \tau_{pA(HL)\max} + \tau_{pB(LH)\max} = 25\text{ns} + 15\text{ns} + 20\text{ns} = 60\text{ns}$$

$$\tau_{pD_2D_1(LH)\min} = \tau_{pCQ(LH)\min} + \tau_{pA(HL)\min} + \tau_{pB(LH)\min} = 10\text{ns} + 7\text{ns} + 10\text{ns} = 27\text{ns}$$

$$\tau_{pD_2D_1(HL)max} = \tau_{pCQ(HL)max} + \tau_{pA(LH)max} + \tau_{pB(HL)max} = 40ns + 22ns + 20ns = 82ns$$

$$\tau_{pD_2D_1(HL)min} = \tau_{pCQ(HL)min} + \tau_{pA(LH)min} + \tau_{pB(HL)min} = 10ns + 11ns + 10ns = 31ns$$

Pentru cele două variante a și b aplicând relațiile (3.59) și (3.60) se obțin respectiv valorile lungimilor maxime și frecvenței maxime.

$$\text{a) } t_{CLKD_1} < t_{CLKD_2} > \tau_{dfD_1D_2} > 0, \tau_{dfD_2D_1} < 0, |\tau_{dfD_2D_1}| = \tau_{dfD_1D_2}$$

$$\tau_{dfD_1D_2max} \leq \tau_{pD_1D_2(LH)min} - \tau_H = 17ns - 5ns = 12ns; l_{D_1D_2max} \leq 12ns \times 20cm/ns = 2.4m$$

Defazajul negativ $\tau_{dfD_2D_1} = -12ns$ pentru transferul $D_2 \rightarrow D_1$ nu periclitează înscrierea corectă a datelor în D_1 , dimpotrivă ajută!

$$T_{CLKD_1D_2min} \leq \tau_{pD_1D_2(HL)max} + \tau_{SU} - \tau_{dfD_1D_2} = 62ns + 20ns - 12ns = 90ns$$

Iar pentru transferul $D_2 \rightarrow D_1$ prin porțile A și B se calculează

$$T_{CLKD_2D_1min} \leq \tau_{pD_2D_1(HL)max} + \tau_{SU} - \tau_{dfD_2D_1} = 82ns + 20ns - (-12ns) = 114ns$$

deci frecvența maximă $f_{max} \leq 1/114ns = 87.71MHz$ este limitată de acest transfer.

$$\text{b) } t_{CLKD_2} < t_{CLKD_1} \rightarrow \tau_{dfD_2D_1} > 0, \tau_{dfD_1D_2} < 0, |\tau_{dfD_1D_2}| = \tau_{dfD_2D_1}$$

$$\tau_{dfD_2D_1} \leq \tau_{pD_2D_1(LH)min} - \tau_H = 27ns - 5ns = 22ns; l_{D_2D_1max} \leq 22ns \times 20cm/ns = 4.4m$$

Defazajul negativ $\tau_{dfD_1D_2} = -22ns$, pentru transferul $D_1 \rightarrow D_2$ ajută la înscrierea corectă a datelor în bistabilul D_2 .

$$T_{CLKD_2D_1min} \geq \tau_{pD_2D_1(HL)max} + \tau_{SU} - \tau_{dfD_2D_1} = 82ns + 20ns - 22ns = 80ns$$

Iar pentru transferul $D_1 \rightarrow D_2$ prin poarta C se calculează

$$T_{CLKD_1D_2min} \geq \tau_{pD_2D_1(HL)max} + \tau_{SU} - \tau_{dfD_1D_2} = 62ns + 20ns - (-22ns) = 104ns$$

deci frecvența maximă $f_{max} \leq 1/104ns = 96.153MHz$ este limitată de acest transfer.

Frecvența maximă, pentru cazul când bistabilele D_1 și D_2 se comandă sincron, este fixată de transferul cel mai lung $T_{CLKmin} \leq \tau_{pD_2D_1(HL)max} + \tau_{SU} = 82ns + 20ns = 102ns$, $f_{max} \leq 98.039MHz$.

3.6 MEMORIA CU ACCES ALEATORIU

Circuitul **RAM** (**R**andom-**A**ccess-**M**emory), ca și circuitul ROM (2.4.6), este un suport pentru stocarea informației sub formă de cuvinte binare. Spre deosebire de ROM, la RAM, pe lângă posibilitatea de citire a informației, există și facilitatea de modificare a informației, adică de înscriere. Referirea acestor circuite cu termenul de memorie reflectă o similitudine cu memoria naturală. Totuși, procesul de extragere/regăsire a informației în aceste circuite electronice, în comparație cu memoria naturală, este destul de diferit. La memoria naturală se regăsește o informație pe baza unei mai mici informații (“un fir”) care are o “conexiune” cu informația căutată, deci un proces de asociere. În aceeași abordare, putem spune că și circuitele ROM sau RAM sunt o memorie pentru că regăsirea unei informații se face tot printr-o asociere, acest “fir” fiind o adresă, a locației unde a fost stocată informația. Dar există și circuite electronice la care regăsirea informației se face prin asociere la aceasta a unei informații parțiale, similar memoriei naturale, acestea sunt memoriile de tip asociativ [Stefan '00].

Termenul de memorie RAM exprimă faptul că accesul la oricare locație (random) se poate face fără nici o restricție de timp indiferent care este adresa locației accesate; posibilitate care este evidentă și la circuitul ROM. Justificarea termenului de random (aleator) este de nuanță istorică. Primele memorii cu citire și înscriere aveau accesul serial, adică accesul la o locație nu putea fi realizat decât numai după parcurgerea

tuturor adreselor locațiilor anterioare; un exemplu curent de memorie serială este caseta magnetică unde accesul la o anumită informație (date, sunet sau imagine) se face prin derularea benzii până la poziția respectivă. Un alt exemplu de memorie serială este registrul inel la care înscrierea sau citirea unui bit se face prin recicularea cuvântului în inel până când poziția din cuvântul respectiv ajunge să fie transferată din ultima celulă în prima celulă. La apariția memoriei cu acces aleator, această caracteristică de accesare la oricare locație fiind un salt deosebit din punct de vedere al vitezei de acces, în raport cu memoriile cu acces serial, s-a imprimat în denumire (abreviația) RAM, care a devenit un termen utilizat în exclusivitate. Denumirea corectă ar fi de memorie RWM (Read/Write Memory).

Spre deosebire de circuitul ROM memoria RAM este de tip volatil, adică la pierderea tensiunii de alimentare informația stocată "se volatilizează". Această volatilitate se datorează faptului că stocarea unui bit are ca suport fizic o stare a unui circuit, stare ce dispare la nealimentarea circuitului, și nu prezența sau absența unui element fizic (fuzibil, diodă, tranzistor) este suportul fizic, cum apare la circuitul ROM.

Structurarea de principiu pentru memoria RAM poate fi realizată printr-o extensie a celei pentru memoria ROM, Figura 2.49-a. La fel ca și la ROM se adoptă, pe suprafața de Si, pentru memoria RAM, o formă pătratică sau o formă dreptunghiulară apropiată de un pătrat. De exemplu, pentru o memorie RAM de capacitate $2^n \times m$ biți (n biți de adrese și un cuvânt de date de m biți pe I/O), din cuvântul de adresare, $A_{n-1}A_{n-2} \dots A_1A_0$, subcuvântul de n_2 biți, $A_{n-1}A_{n-2} \dots A_{n_1+1}A_{n_1}$, se aplică decodificatorului $DCD_{n_2} : 2^{n_2}$ pentru activarea **liniilor de cuvânt**, iar subcuvântul de n_1 biți, $A_{n_1-1}A_{n_1-2} \dots A_1A_0$, se aplică pentru selectarea coloanelor, $n_1 + n_2 = n$, Figura 3.90-a. Valorile care duc la o formă pătratică se calculează cu relațiile $n_2 = (n + k)/2$, $n_1 + k = (n + k)/2$; lungimea cuvântului de date, m , este în general o putere a lui doi, $m = 2^k$.

Pe fiecare linie de cuvânt activată prin una din cele 2^{n_2} ieșiri de la $DCD_{n_2} : 2^{n_2}$ există $m \cdot 2^{n_1}$ celule, adică **linii (coloane) de bit**, care formează 2^{n_1} cuvinte, fiecare cuvânt cu lungimea de m biți. La aplicarea subcuvântului de n_1 biți se selectează simultan, din linia activată de DCD , m linii de bit, selectare care se poate realiza cu un grup de $m \times MUX_{2^{n_1}} : 1$. Deoarece cele m linii de bit (celule) trebuie să fie atât înscrise cât și citite impune pentru cuvântul de date, $D_{m-1}D_{m-2} \dots D_1D_0$, să poată fi aplicat la terminalele de I/O în ambele sensuri. Acest dublu sens de transfer al datelor pe I/O impune pentru citire selectarea liniilor de bit să se realizeze cu un grup de $m \times MUX_{2^{n_1}} : 1$; iar pentru înscriere selectarea să se realizeze cu un grup de $m \times DMUX_1 : 2^{n_1}$; în practică selectările pentru cele două sensuri sunt incluse într-un grup de $m \times (MUX/DMUX)$. Realizarea acestei duble selectări se bazează pe elemente care pot conduce în ambele sensuri: tranzistoare de trecere sau porți de transmisie.

Transferul în ambele sensuri, ale grupului $m \times (MUX/DMUX)$, poate fi realizat de $m \times MUX_{2^{n_1}} : 1$ cu o structură arborescentă cu tranzistoare de trecere, Figura 2.35-b. Numărul tranzistoarelor de trecere pe oricare ramură, în sensul de la I/O la o linie de bit, sau în sens invers, este egal cu n_1 . Această structură arborescentă de MUX , când n_1 are valoare ridicată, poate duce la valori mari pentru timpul de transfer al datelor la memorie, deoarece timpul de transfer pe o ramură între linia de bit și I/O este proporțional cu rezistența echivalentă a tranzistoarelor pe acea




Figura 3.90 Memoria RAM: a) structurare de principiu cu o adresare bidimensională (prin linii de cuvânt și linii (coloane) de bit); b) simbol de reprezentare pentru un circuit RAM; c),d) structurare de principiu respectiv pentru o celulă statică și pentru o celulă dinamică.

ramură. O altă variantă care realizează valori mai reduse pentru timpul de transfer al datelor utilizează doar câte un singur tranzistor de trecere pe fiecare traseu care duce la cele $m \cdot 2^{n_1}$ linii de bit, iar comanda acestor tranzistoare se obține în urma aplicării subcuvântului $A_{n_1-1}A_{n_1-2} \dots A_1A_0$ la un $DCD_{n_1} : 2^{n_1}$. Fiecare din cele 2^{n_1} ieșiri ale DCD va comanda m tranzistoare de trecere, ceea ce poate constitui o încărcare ridicată. De asemenea, numărul de tranzistoare necesar pentru selectarea coloanelor de bit este $(m + n_1)2^{n_1}$; $m2^{n_1}$ tranzistoare de trecere și $n_12^{n_1}$ tranzistoare pentru circuitul decodificator. Se pot concepe și variante hibride între aceste variante cum ar fi: arbori parțiali cu un număr p de tranzistoare, $p \ll n_1$, apoi fiecare arbore parțial înseriat cu un tranzistor de trecere comandat de la ieșirea unui $DCD(n_1 - p) : 2^{(n_1 - p)}$ poate duce la valori rezonabile pentru timpii de acces și numărul de tranzistoare [Kang '96]. Dimensiunea memoriei RAM structurată cu o adresare bidimensională, când $n_1 \simeq n_2 \simeq n/2$, deoarece k are valori mici ≤ 4 , $m = 1, 4, 8, 16$ se poate calcula cu relația 2.16, rezultă în $O(2^n)$.

Semnalele de control pentru memoria RAM sunt: selectare circuit CS_L (Chip Select), validarea ieșirii OE_L (Output Enable), care sunt prevăzute și la memoria ROM, plus semnalul de validare a înscrierii WE_L (Write Enable). Structurarea anterioară a memoriei RAM, plecând de la memoria ROM, se reflectă și în semnalele de control; o memorie RAM (statică) poate fi privită ca o memorie ROM înzestrată cu facilitatea de înscriere.

Semnalul de înscriere WR_L într-o celulă a matricei RAM se obține, în interiorul circuitului, pe baza conjuncției a două semnale exterioare: cel de validare a înscrierii și cel de selectare a circuitului $\overline{WR}_L = \overline{WE}_L \cdot \overline{CS}_L$. Pentru o înscriere corectă a unui cuvânt de date, $D_{m-1}D_{m-2} \dots D_1D_0$, într-o locație determinată de cuvântul de adresă, $A_{n-1}A_{n-2} \dots A_1A_0$, trebuie respectată cu strictețe o secvențialitate în aplicarea semnalelor de control; întâi se aplică cuvântul de adresă, apoi cuvântul de date și ambele trebuie să fie stabile în momentul apicării frontului activ al semnalului intern de înscriere WR_L . Deoarece semnalul WR_L se obține din conjuncția celor două semnale externe CS_L și WE_L trebuie luate în considerare și durata intervalor de activare ale acestora în raport cu valorile satbile al cuvântului de date și ale cuvântului de adresă, aceste restricții vor fi explicate în secțiunea următoare.

Citirea unui cuvânt de date din matricea RAM, la fel ca și la ROM, este mai puțin exigentă față de stabilitatea adresei în momentul activării semnalului intern de validare a ieșirii I/OE_L (I/O Enable); schimbarea adresei când $I/OE_L = 0$ (activ) nu va produce o modificare greșită în matricea RAM ci doar, eventual, citirea altei locații. Semnalul intern I/OE_L pentru validarea bufferelor de ieșire TSL se obține prin următoarea conjuncție $\overline{I/OE}_L = \overline{CS}_L \cdot \overline{WE}_L \cdot \overline{OE}_L$. Pentru citire se aplică cuvântul de adresă, se activează semnalele de control selectare circuit, CS_L , de validare ieșire OE_L , iar cuvântul citit se obține la ieșire prin bufferele TSL. Activarea semnalului de înscriere $WE_L=0$, va trece bufferele de ieșire în starea HZ (deci se exclude probabilitatea citirii unei locații); bufferele de intrare nu trebuie comandate deoarece un cuvânt de date nu poate fi înscris decât atunci când se comandă operația de înscriere prin semnalul de înscriere, $WE_L=0$.

Celula de memorie RAM poate fi cu o funcționare statică sau dinamică. Celula RAM statică este de fapt o celulă bistabilă care prin cele două stări ale sale poate stoca bitul 0 sau 1. Ca celulă bistabilă poate fi un latch sau un bistabil. Se preferă totuși celula pe bază de latch, Figura 3.90-c, pentru că necesită mai puține compo-

nente decât un bistabil deci se pot realiza memorii de capacitate mai ridicată. Dar utilizarea unui latch în loc de bistabil, de exemplu de tip D, prezintă dezavantajele de transparentă și de funcționare asincronă; **memoria RAM având în consecință funcționare asincronă**. (Asincronismul trebuie privit prin faptul că aplicarea semnalelor de control nu sunt raportate la apariția semnalului semnalului de ceas). Accesul la un latch dintr-un nod se realizează prin două tranzistoare de trecere T_3 , T_4 comandate de potențialul liniei de cuvânt care trece prin acel nod. Cele două tranzistoare conectează latch-ul, pentru realizarea operațiilor de citire și înscriere, la două linii de bit notate cu C_1 și C_2 , deci pentru fiecare nod există nu una ci două linii de bit. Există variante cu o singură linie de bit dar implementările uzuale sunt cu două linii de bit deoarece operațiile de înscriere și citire sunt mult mai sigure. Latch-ul dintr-un nod comandat prin tranzistoarele de trecere T_3 și T_4 poate fi comparat cu latch-ul cu ceas, Figura 3.40-a; semnalul de pe linia de cuvânt la o celulă de memorie ar fi echivalentul semnalului de ceas al latch-ului cu ceas care validează porțile 3 și 4 pentru aplicarea intrărilor de date R și S (la celula de memorie se acceptă două inversoare în loc de porți pentru creșterea numărului de biți integrați pe suprafața de Si).

Celula RAM dinamică, Figura 3.90-d, are ca suport pentru memorarea bitului 1 sau 0 prezența sau absența unei sarcini pe un condensator C realizat în fiecare nod al matricei. Condensatorul este conectat la linia de bit printr-un tranzistor de trecere T care este comandat pe poartă de către potențialul aplicat pe linia de cuvânt. Deoarece sarcina cu care este încărcat condensatorul C , corespunzătoare memorării bitului 1, se micșorează în timp prin curentul rezidual al tranzistorului T se impune refacerea (reîmprospătarea) acestei sarcini prin reîncărcarea condensatorului; în general timpul după care se impune reîncărcarea este de ordinul ms . Denumirea de celulă dinamică s-a acceptat prin similitudinea funcționării cu cea a circuitelor dinamice, dar de data acesta nu se utilizează o capacitate parazită a circuitului ci această capacitate C este implementată în fiecare nod împreună cu tranzistorul T .

Parametrii care se analizează pentru compararea circuitelor de memorie sunt: 1 - costul/bit, care este direct legat de densitatea de integrare (numărul de biți pe unitatea de suprafață de Si); 2 - timpul de acces, care determină viteza de lucru a circuitului; 3 - puterea disipată. Comparativ, memoriile RAM statice realizează viteze mult mai bune de ordinul ns (pot ajunge până la 2ns timp de acces) față de cele dinamice care se situează în domeniul zeci de ns, în schimb memoriile RAM dinamice au performanțe superioare în ceea ce privește puterea disipată și densitatea de integrare.

3.6.1 Memoria RAM statică

Memoria cu acces aleatoriu statică, **SRAM**, utilizează ca celulă de memorie un latch; inversoarele latch-ului pot fi cu sarcină rezistivă (realizată în polisiliciu) sau cu sarcină activă (tranzistoare cu canal inițial, Figura 1.54-a, sau cu tranzistor complementar, Figura 1.33-a). În funcție de existența sau neexistența unui tranzistor de sarcină, în structura inversorului, celula statică de memorare dintr-un nod al matricei poate fi formată respectiv din 6 sau 4 tranzistoare (sunt incluse și cele două tranzistoare de trecere prin care se conectează la linia de bit); de unde denumirea de celulă 6T-SRAM sau 4T-SRAM. Practic, actual, majoritatea implementărilor VLSI

de memorii SRAM se bazează pe o celulă 6T-CMOS; această impunere a memoriilor CMOS-SRAM în raport cu alte implementări SRAM se datorează următoarelor avantaje: 1 - putere redusă (puterea disipată în regim staționar este practic nulă, determinată doar de curentul rezidual prin inversoarele CMOS); 2 - imunitate ridicată la zgomot, relația 1.19, deoarece admite margine de zgomot de valoare ridicată, relația 1.18; 3 - posibilitatea de funcționare într-o largă plajă de tensiuni de alimentare (mai ales la tensiuni reduse). Dezavantajele memoriei CMOS-SRAM sunt: 1 - consum mai ridicat de suprafață pe aria de Si; 2 - proces tehnologic mai complex; 3 - tendința de apariție a fenomenului de "zăvorăre" (vezi secțiunea 1.6). Prin tehnologiile actuale cu multiple straturi de polisiliciu și multiple straturi de metal (pentru realizarea conexiunilor) se reduce dezavantajul consumului mai ridicat de suprafață. Implementările de putere și tensiune redusă utilizează o celulă 6T-CMOS, în consecință în continuare se va analiza structurarea și funcționarea memoriei cu o astfel de celulă. O astfel de structurare este prezentată în Figura 3.91-a cu o celulă 6T desenată la intersecția liniei de cuvânt j (activată de ieșirea j a decodificatorului de linii, $DCDn_2 : 2^{n_2}$, Figura 3.90-a) cu coloana de bit i (compusă din cele două coloane de bit C_1, C_2) care este selectată prin cuvântul $A_{n_1-1}A_{n_1-2} \dots A_1A_0$ aplicat grupului de MUX/DMUX.

Operația de citire a celulei. Se consideră că celula este înscrisă în starea logică 0 care, prin convenție, corespunde valorilor de tensiune: în nodul (1), $V_1 = 0V$, deci T_1 conduce, T_5 blocat; iar în nodul (2), $V_2 = V_{DD}$, T_2 blocat, T_6 conduce. La activarea liniei de cuvânt j , cu o tensiune V_{DD} , tranzistoarele de acces T_3 și T_4 intră în conducție conectând liniile de bit C_1 și C_2 , care au potențialele $V_{C_1} = V_{C_2} = V_{DD}$, la ieșirile latch-ului. Datorită diferenței de potențial între linia C_1 și nodul (1), prin tranzistorul T_3 și T_1 , condensatorul C_{e1} , (capacitatea echivalentă a liniei C_1) se descarcă producând o mică scădere (maxim de ordinul sutelor de mV, deoarece capacitatea C_{e1} este destul de mare) a potențialului V_{C_1} , rezultând o diferență de potențial între cele două linii $\Delta V = V_{C_1} - V_{C_2} < 0$. În timp ce V_{C_1} scade puțin, tensiunea în nodul (1) crește, tensiunea V_1 nu trebuie să devină mai mare decât tensiunea de prag V_{pT_2} (când T_2 ar intra în conducție), $V_{1max} \leq V_{pT_2}$. Din această relație, în proiectarea latch-ului, rezultă valorile pentru raporturile dimensiunilor $(W/L)T_3$ și $(W/L)T_1$, pentru care se poate realiza citirea fără comutarea latch-ului în starea opusă.

Amplificarea în prima etapă a diferenței ΔV se realizează cu un amplificator de sens, care, de fapt, este un latch ale cărei ieșiri sunt conectate la liniile de bit C_1 și C_2 deci potențialele pe porțile celor două tranzistoare T_9 și T_{10} sunt egale cu $V_{C_1} = V_{C_2} = V_{DD}$. În momentul când potențialul V_{C_1} al liniei C_1 începe să descrească, și tranzistorul T_{11} este comandat în conducție (prin selectarea coloanei), tranzistorul T_{10} este comandat înspre blocare, care prin reacție comandă pe T_9 înspre conducție realizându-se astfel bascularea acestui latch-amplificator. Pe traseul T_9, T_{11} , înspre masă condensatorul C_{e1} se descarcă rezultând o mărire a diferenței $V_{C_1} - V_{C_2}$. Această diferență pronunțată de tensiune, dintre cele două linii C_1 și C_2 , rezultată în urma procesului de citire a celulei de memorie, se aplică prin intermediul tranzistoarelor de trecere T_{14} și T_{15} pe intrările amplificatorului de sens.

Amplificatorul de sens (diferențial) va genera (prin driverul de ieșire TSL) un semnal 0 logic pentru $\Delta V < 0$ și un semnal 1 logic pentru $\Delta V > 0$. Tranzistorul T_{20} este realizat cu o lungime de canal mărită pentru a avea o funcționare de generator




Figura 3.91 Memoria CMOS-RAM statică: a) structurarea unei coloane dintr-o matrice RAM. Pe lângă structura unei celule sunt prezentate circuitele necesare operațiilor de înscriere și citire; b) tabelul de adevăr pentru generarea semnalelor, de comandă a liniilor de bit WC_1 și WC_2 , în efectuarea operației de înscriere.

de curent. Terminalele de substrat ale tranzistoarelor T_{16} și T_{17} sunt conectate la nodul de sursă comună, și nu la masă, pentru a se evita variația tensiunilor de prag ale acestor tranzistoare datorită polarizării de substrat. Pentru aceste variații mici ΔV amplificatorul de sens diferențial realizează un semnal de răspuns cu un timp de creștere de valoarea $\tau_r \simeq 1ns$ (vezi Figura 1.15-a).

La citirea stării logice 1, înscrisă în celulă (în nodul ①), $V_1 = V_{DD}$, deci T_5 conduce, T_1 blocat; iar în nodul ②, $V_2 = 0V$, deci T_2 conduce, T_6 blocat) analizând, similar, ca în cazul anterior se generează $\Delta V = V_{C_1} - V_{C_2} > 0$, iar la ieșirea driverului TSL se obține semnalul 1 logic.

În utilizarea memoriei SRAM poate apare cazul când se citește o celulă de pe o coloană, înscrisă în 0 deci $\Delta V < 0$, iar citirea următoare este de la o celulă tot de pe aceeași coloană, dar înscrisă în 1 deci $\Delta V > 0$. Pentru aceste cazuri, pentru a citi corect și rapid, trebuie încărcate, în intervalul dintre cele două citiri, cele două capacități echivalente C_{e1} și C_{e2} cu aceeași sarcină deci liniile C_1 și C_2 aduse la același potențial. În acest scop este introdusă posibilitatea de egalizare (/preîncărcare), PC, de aducere la același potențial a liniilor de bit.

Operația de înscriere în celulă. Să considerăm, ca și anterior, că valorile la ieșirea latch-ului $V_1 = 0$, $V_2 = V_{DD}$ reprezintă 0 logic, iar $V_1 = V_{DD}$ și $V_2 = 0$ reprezintă 1 logic. Pentru înscrierea celulei de memorie în starea 1 se aplică pe linia de bit C_1 potențialul $V_{C_1} = V_{DD}$ și pe linia C_2 potențialul $V_{C_2} = 0V$, iar celula inițial este în starea zero. La activarea liniei de cuvânt j tranzistoarele T_3 și T_4 intră în conducție, în nodul ① și pe poarta tranzistoarelor T_2, T_6 se aplică $V_{C_1} = V_{DD}$, iar în nodul ② și pe poarta tranzistoarelor T_1, T_5 se aplică $V_{C_2} = 0V$; prin conexiunile care realizează o reacție pozitivă starea inversorului din dreapta, cu T_2 blocat T_6 în conducție, va trece în starea cu T_2 în conducție și T_6 blocat, iar inversorul din stânga va trece din starea cu T_1 în conducție și T_5 blocat în starea cu T_1 blocat și T_6 în conducție ceea ce reprezintă înscrierea stării 1 în celulă. Dacă celula era în starea 1, aplicarea pe liniile de bit $V_{C_1} = V_{DD}$, $V_{C_2} = 0$ nu produce bascularea latch-ului. În mod similar, dacă pe liniile de bit C_1, C_2 se aplică respectiv $V_{C_1} = 0V$ și $V_{C_2} = V_{DD}$, iar celula era în stare logică 1 se va produce bascularea celulei în starea logică 0, iar dacă era în starea logică 0 nu se produce nici o modificare.

Aplicarea celor două tensiuni de niveluri logice diferite pe cele două linii de bit se realizează cu circuitele desenate în partea de jos a figurii. Practic, pentru înscrierea în 1, coloana C_2 este conectată la masă prin tranzistoarele T_{13} și T_{21} , iar pentru înscrierea în 0 coloana C_1 este conectată la masă prin tranzistoarele T_{12} și T_{21} ; T_{21} intră în conducție când coloana de bit j este selectată prin semnalul de adresă $A_{n_1-1}A_{n_1-2} \dots A_1A_0$. Semnalele complementare WC_1 și WC_2 , care comandă respectiv tranzistoarele T_{12} și T_{13} , se obțin din valoarea bitului D_i , a cuvântului de date, aplicat pe intrare pentru a fi înscris și din semnalul de înscriere în celulă WR_L , prin intermediul a două porți NOR, conform tabelului de adevăr din Figura 3.91-b. Tranzistoarele T_{12} , T_{13} și T_{21} trebuie să fie dimensionate cu valori ridicate pentru raportul (W/L) pentru ca să forțeze aproape la zero potențialele coloanelor în operația de înscriere. Semnalele WC_1 și WC_2 pot fi utilizate pentru comanda și a altor coloane, în cazul nostru de 2^{n-1} coloane (dar atenție la fan-out care crește mult!).

Parametrii de timp pentru operațiile de citire și înscriere în memorie. Pentru efectuarea corectă a operațiilor de citire și înscriere semnalele care concură

(cuvântul de adresă $A_{n-1} \div A_0$, cuvântul de date $D_{m-1} \div D_0$ pe I/O și semnalele de control: validare înscriere \overline{WE}_L ; selectare circuit \overline{CS}_L ; validare ieșire \overline{OE}_L , Figura 3.90-b) trebuie să aibă o anumită succesiune în timp și sunt restricționate de anumite valori limită de timp. Aceste restricții sunt impuse de înscrierea latch-ului care are o funcționare transparentă. Semnalul intern \overline{WR}_L care înscrie datele în latch, și care determină durata de transparență a latch-ului, se obține ca o conjuncție între semnalele de intrare, $\overline{WR}_L = \overline{WE}_L \cdot \overline{CS}_L$, deci acest semnal este activ în L pe o durată τ_{WP} egală cu intervalul în care ambele semnale de intrare sunt active. Latch-ul devine transparent la începutul duratei τ_{WP} , pe frontul H-L, și rămâne în stare de transparență până la frontul L-H. Pe durata de transparență, τ_{WP} , nu se impune pentru cuvintele de date și de adresă aplicate să fie stabile, dar este necesar ca acestea să fie stabile față de frontul L-H, pe un interval τ_{SU} înainte și τ_H după; această restricție se va reflecta în definirea parametrilor de timp următori [Wakerly '00].

Operația de citire în memorie, Figura 3.92-a (semnalul de înscriere se consideră reactivat, $\overline{WE}_L=H$)




Figura 3.92 Definirea parametrilor de timp pentru o memorie SRAM: a) pentru operația de citire (\overline{WE}_L , inactiv); b) pentru operația de înscriere

- τ_{AA} , timpul de acces (față de aplicarea adresei). Este intervalul de timp din momentul aplicării la intrare a cuvântului de adresă până în momentul când cuvântul de date citit este valid la pinii I/O (se presupune că semnalul intern I/O a fost deja activat). În exprimarea profesională când se referă la o memorie, de exemplu de 60ns se înțelege τ_{AA} .

- τ_{ACS} , timpul de acces de la selectarea circuitului. Este intervalul de timp din momentul aplicării semnalului CS până în momentul când cuvântul de date citit este valid la pini I/O (se presupune deja cuvântul de adresă și semnalul OE că au fost aplicate și sunt stabile). În general $\tau_{AA} = \tau_{ACS}$ dar nu și în cazul circuitelor la care neactivarea semnalului CS introduce circuitul în regimul de așteptare (**standby**), Figura 2.49-a.
- τ_{OE} , timpul de validare a ieșirii. Este intervalul din momentul în care ambele semnale OE și CS sunt activate (care generează semnalul intern I/OE) până când driverele de ieșire TSL trec în starea de funcționare normală; $\tau_{OE} < \tau_{ACS}$.
- τ_{OZ} , timpul de devalidare a ieșirii. Acest parametru caracterizează trecerea în regim de HZ a driverelor TSL; este intervalul de timp din momentul dezactivării semnalelor OE și CS până când driverele TSL ajung în HZ.
- τ_{OH} , timpul de menținere a datelor. Specifică intervalul de timp în care cuvântul citit mai poate rămâne valid la I/O după ce cuvântul de adresă, al locației de unde s-a citit, a fost anulat.

Operația de înscriere în memorie, Figura 3.92-b

- τ_{AS} , timpul de stabilizare a adresei. Specifică cu cât timp înainte de aplicarea semnalului de înscriere (generat prin conjuncția CS·WE) cuvântul de adresă trebuie să fie stabil.
- τ_{AH} , timpul de menținere a adresei. Specifică cât timp după aplicarea semnalului de înscriere cuvântul de adresă mai trebuie să nu se modifice. τ_{AS} și τ_{AH} determină, pentru înscriere, intervalul interzis Δ , centrat pe frontul de înscriere în care biții cuvântului de adresă nu trebuie să se modifice.
- τ_{DS} , timpul de stabilizare a datelor. Specifică cu cât timp înainte de frontul activ al semnalului de înscriere, WR_L, datele aplicate pe terminalele I/O trebuie să fie stabile.
- τ_{DH} , timpul de menținere a datelor (nemodificate după frontul de înscriere). τ_{DS} și τ_{DH} , la fel ca și τ_{AS} și τ_{AH} pentru adrese, determină pentru date intervalul interzis Δ , centrat pe frontul de înscriere în care biții cuvântului de date nu trebuie să se modifice.
- τ_{CSW} , timpul de stabilizare pentru CS. Specifică cu cât timp înainte de frontul de înscriere semnalul CS trebuie să fie stabil.
- τ_{WP} , lățimea palierului semnalului de înscriere. Specifică cu cât timp înainte de frontul de înscriere trebuie să se aplice semnalul WE. De fapt transparenta latch-ului, după cum s-a spus, este determinată de durata palierului semnalului WR (generat prin conjuncția CS_L · WE_L). Considerând că aceste două semnale sunt dezactivate simultan atunci se pot distinge două cicluri de înscriere: controlat prin WE sau controlat prin CS, după cum WE_L este activat ultimul sau CS_L este activat ultimul.

Din analiza funcționării memorie SRAM și din prezentarea parametrilor se observă că operațiile de înscrisere și de citire sunt asincrone (aparitia lor nu este determinată de un semnal de ceas). De această observație trebuie ținut cont când o memorie SRAM este introdusă într-un sistem în care există alte componente (registre, numărătoare, ASM) care au o funcționare sincronă.

3.6.2 Memoria RAM dinamică

Principala caracteristică ce a impus pentru capacități de stocare mari, chiar Gb ($1G = 10^9$), **memoria dinamică, DRAM**, este densitatea ridicată de integrare ce se poate obține cu acest tip de memorie deși prezintă circuistică suplimentară față de SRAM. Există variante de DRAM care se bazează pe celule de memorie compuse dintr-o capacitate de stocare și 1,3 sau 4 tranzistoare, dar, evident, s-a generalizat structura de DRAM care prezintă în fiecare nod al matricei celulă doar un singur tranzistor, notată prin 1-T DRAM; numai structura bazată pe această celulă se va prezenta. Întâi se va prezenta modalitatea de realizare a proceselor de înscrisere și de citire/regenerare la nivelul unei celule dintr-o matrice de memorie iar, apoi, modul de comandă, al operațiilor de înscrisere și citire/regenerare la nivelul de circuit DRAM, prin aplicarea la pinii circuitului a semnalelor: de control, adresă și date.




Figura 3.93 Memoria DRAM:a) structura de principiu a unei matrice de dimensiune 256 linii \times 256 coloane; b) structura unei celule de tipul 1-T și layout-ul corespunzător

Se consideră o matrice de 256 linii de cuvânt ($LW_{255}, \dots, LW_1, LW_0$) și 256 coloane/ linii de bit (C_{255}, \dots, C_1, C_0), Figura 3.93-a. În fiecare nod al matricei

(256×256), celula constă dintr-un tranzistor nMOS și un condensator C, Figura 3.93-b. Condensatorul de stocare C se realizează între zona difuzată n^+ din substrat, ca sursă a tranzistorului, și o placă din polisiliciu realizată deasupra stratului de SiO_2 , conectată la masă (V_{SS}). Într-un nod ji al matricei, conectarea condensatorului C la coloana de bit C_i prin intermediul tranzistorului nMOS, se realizează prin activarea (V_{DD}) a liniei de cuvânt LW_j . Prin această conectare sunt puse în paralel două capacități de valori sensibil diferite: capacitatea C de stocare din nod (valori 30-10fF, $1\text{fF}=10^{-15}\text{F}$) și capacitatea echivalentă $C_e (\geq 300\text{fF})$ a coloanei. Prin transferul de sarcină între cele două condensatoare, când sunt puse în paralel, deci prin valoarea tensiunii rezultate pe coloana de bit, se pot realiza operațiile de înscriere, citire/regenerare.

Înscrierea celulei din nodul ji cu bitul D_{in} aplicat pe intrare se realizează simplu. Întâi, se activează prin semicuvântul superior de adresă aplicat la intrarea decodificatorului de linii, linia de cuvânt LW_j , apoi, prin semicuvântul inferior de adresă, aplicat decodificatorului de coloană, se selectează coloana de bit C_i , iar pe această coloană se aplică valoarea bitului de intrare, D_{in} , deci prin tranzistorul în conducție T din nodul ji se încarcă condensatorul cu sarcină zero (pentru $D_{in}=0$) sau la potențialul V_{DD} (pentru $D_{in}=1$).

Există o particularitate în structurarea acestei matrice, fiecare coloană de bit este secționată în două lungimi egale: semicoloana superioară, care cuprinde nodurile de intersecții cu liniile de cuvânt $LW_{255}, \dots, LW_{129}, LW_{128}$ și semicoloana inferioară care cuprinde nodurile de intersecție cu liniile de cuvânt $LW_{127}, \dots, LW_1, LW_0$. (Această secționare explică de ce în Figura 3.93-a numărul liniilor de cuvânt LW_j sunt alternate în numărare corespunzător celor două intervale: de la $LW_0 \div LW_{127}$ cu $LW_{128} \div LW_{255}$.) Această secționare a coloanelor apare și pe aria de Si prin realizare a două subarii iar în spațiul dintre acestea este implementat, corespunzător fiecărei coloane de bit, câte un amplificator latch și un amplificator de sens diferențial, Figura 3.94-a. (În această figură este desenat doar amplificatorul latch, circuitul complet amplificator latch și amplificator de sens diferențial sunt similare cu cele prezentate în Figura 3.91-a.) Fiecare din cele două semicoloane (S – superioară, I – inferioară) este caracterizată de o capacitate electrică echivalentă, C_{eI}, C_{eS} ($C_{eI} = C_{eS}$). În figură sunt prezentate pentru fiecare semicoloană tranzistoarele și condensatoarele din nodurile corespunzătoare, care sunt comandate de semnale de la liniile de cuvânt LW_j ; în plus, sunt, pentru fiecare semicoloană, introduse câte o celulă martor. Cele două celule martor de pe o coloană sunt, ca structură, identice cu cea a unei celule din oricare nod dar au un condensator de stocare de valoare $C/2$, prezintă pentru comandă pe porțile tranzistoarelor semnalele CM_I și CM_S , care nu sunt obținute de la linia de cuvânt, iar potențialele în punctele X și Y pot fi puse la masă prin intermediul a două tranzistoare comandate prin semnalul de preîncărcare, PC.

Citirea/regenerarea celulei. Această operație este realizată, într-o succesiune temporală compusă din trei faze, Figura 3.94-b.

Faza 1 - preîncărcare. Prin activarea semnalului de preîncărcare, PC, capacitățile echivalente C_{eI} și C_{eS} ale semicoloanei superioare și inferioare de bit se încarcă la tensiuni (de nivel H) egale, iar potențialele în punctele X și Y sunt fixate la masă, Figura 3.94-c. Este necesară această egalizare a potențialelor pentru cele două semicoloane deoarece după o citire, pentru refacerea datei citite, semicoloanele vor fi forțate, în urma comutației amplificatorului latch, una în nivel H iar cealaltă în nivel L (vezi




Figura 3.94 Realizarea ciclului citire/regenerare pe o memorie 1-T DRAM prin succesiunea a trei faze: a) structurarea unei coloane de bit a matricei cu 256 de noduri în două semicoloane egale separate printr-un amplificator latch și două celule martor; b) succesiunea semnalelor de comandă pentru cele trei faze; c) Faza 1, preîncărcarea coloanei de bit și descărcarea celulelor martor; d) Faza 2, activarea liniei de cuvânt, LW_{127} ($= V_{DD}$), și a celulei martor din semicoloana opusă; e) Faza 3, selectarea coloanei de bit, SC_i ($= V_{DD}$), citirea celulei și regenerarea celulei din nodul (127, i). (Partea de circuit care nu participă în faza respectivă este desenată cu linie punctată)

după Faza 3). (Elementele din figură care nu sunt implicate în realizarea acestei faze sunt desenate cu linie punctată).

Faza 2 - activarea liniei de cuvânt și comanda celulei martor, Figura 3.94-d. Se presupune că prin aplicarea semicuvântului superior de adresă la decodificatorul de linii se activează linia de cuvânt LW_{127} ($= V_{DD}$) din semicoloana inferioară și semnalul CM_S ($= V_{DD}$) din semicoloana superioară. Dacă în celula de la intersecția coloanei i cu linia de cuvânt LW_{127} era înscris 1 logic, atunci potențialul semicoloanei inferioare va crește puțin, iar potențialul semicoloanei superioare va scădea puțin, pentru că condensatorul $C/2$ al celulei martor se va încălca; deci apare o diferență de potențial ΔV (maximum câteva sute de mV) între cele două semicoloane, care se aplică între ieșirile amplificatorului latch. Iar dacă în celulă era înscris 0 logic potențialul semicoloanei inferioare va scădea mai mult decât al semicoloanei superioare, deoarece capacitatea celulei 127 este dublă față de capacitatea celulei martor. Evident, prin conectarea celulei la coloana de bit valoarea potențialului pe condensatorul C din nodul accesat se modifică, deci o distrugere a nivelului de bit care era înscris.

Faza 3 - selectarea coloanei de bit, Figura 3.94-e. Prin aplicarea semicuvântului inferior de adresă la decodificatorul de coloane, semnalul pentru selectarea coloanei i devine activ, SC ($= V_{DD}$), amplificatorul latch basculează forțând pentru semicoloana inferioară potențialul V_{DD} , deci condensatorul nodului $(127, i)$ se reîncarcă cu 1 logic, iar potențialul semicoloanei superioare de bit este forțat la masă. În consecință data stocată în nodul $(127, i)$, deteriorată ca nivel în urma citirii, este regenerată, rezultă că operația realizată de citire este urmată automat de regenerare. Totodată, este comandat amplificatorul de sens diferențial care va genera pe pinii de ieșire bitul citit în celula nodului $(127, i)$. În continuare poate urma un nou ciclu de citire/regenerare, cu trei faze succesive, pentru alt nod.

În Faza 2, a ciclului de citire/regenerare, sarcina pe condensatorul de stocare dintr-o celulă este modificată dar este refăcută în Faza 3. Dar sarcina stocată pentru valoare logică 1 pe condensatorul C , dintr-o celulă care nu este supusă la un ciclu citire/regenerare, se micșorează (datorită curentului rezidual prin tranzistorul nMOS) încât după un anumit interval de timp nu mai reprezintă nivelul de 1 logic. Deci, dacă nu se efectuează un ciclu de citire/regenerare se impune ca fiecare celulă a matricei să fie supusă unei operații de **regenerare pentru refacere (refreshment)** după un anumit interval de timp (de ordinul câtorva ms). Ceea ce este, totuși, avantajos, în acest proces de refreshment, care complică structura și lucrul cu o memorie DRAM, constă în faptul că regenerarea nu se face pentru fiecare celulă în parte ci simultan pentru toate celulele din nodurile de pe o linie de cuvânt LW . Pentru matricea anterioară de 256 linii \times 256 coloane, nivelul pentru bitul 1 nu este deteriorat, dacă celula este regenerată la un interval de 4ms, ceea ce implică pentru fiecare linie de cuvânt să fie activată, $LW = V_{DD}$, la un interval $4ms : 256 = 15625ns$. Dacă timpul de ciclu, pentru operația de citire/regenerare a unei linii, este de 100ns, rezultă că timpul consumat de o regenerare în bloc a tuturor celulelor matricei, prin activarea succesivă a celor 256 linii de cuvânt, este de $256 \times 100 = 2.56 \times 10^4 ns$ adică 0.64% din 4ms; deci 99.36% din timp memoria poate fi folosită efectiv pentru operațiile utile de scriere sau citire. La unele circuite DRAM trebuie aplicate din exterior comenzile pentru regenerare, la altele, având în interior circuistica necesară, își autogenerază procesul de regenerare; circuistica necesară constă dintr-un numărator care, după consumarea unui anumit interval de timp prestabilit, în cazul anterior 4ms, generează

prin numărarea în sens direct/invers toate adresele liniilor de cuvânt.

Modalitatea de realizare a operațiilor de înscriere, citire/regenerare, sau regenerare separată, la nivel de circuit DRAM, prin aplicarea semnalelor din exterior depinde de structurarea circuitului respectiv. O structurare de principiu pentru un circuit DRAM de 64Kbit este prezentată în Figura 3.95-a.

O particularitate în funcționarea unei memorii DRAM, care influențează structurarea sa, rezultă din timpul necesar pentru accesarea unei linii de cuvânt care este mult mai lung decât timpul necesar pentru accesarea unei coloane de bit. În consecință, se poate accesa o celulă a matricei aplicând întâi semicuvântul de adresare superior la decodificatorul pentru liniile de cuvânt și numai după aceea se aplică semicuvântul inferior pentru generarea selecției de coloană, deci o adresare în doi pași: întâi linia (care necesită un timp de acces mai lung) și apoi coloana. Neaplicarea simultană a celor două semicuvinte a determinat ca lățimea magistralei de adrese pentru o memorie de capacitate 2^n biți să nu fie de n biți ci de $n/2$ biți. Aceasta explică de ce capacitățile memoriilor DRAM sunt multiplu de patru; la creșterea (semi)cuvântului de adresă cu un bit atât numărul liniilor de cuvânt cât și numărul coloanelor de bit se dublează. Pentru memoria de 256×256 biți se aplică întâi 8 biți la pinii de adresă, care reprezintă semicuvântul superior de adresă, acest cuvânt este înscris într-un registru latch pentru adresa de linie, iar prin intermediul decodificatorului de linii se activează una din cele 256 linii. Înscrierea semicuvântului în registru pentru adresa de linie se face pe frontul negativ al **semnalului de strob linii, RAS_L (Row Address Strob)**. Apoi, se aplică la pinii de adresă alți 8 biți care reprezintă semicuvântul inferior de adresă iar acest cuvânt este înscris într-un registru pentru adresa de coloană; prin intermediul decodificatorului se activează o cale din grupul de MUX/DMUX pentru selectarea unei coloane în matricea de celule. Înscrierea în registru pentru adresa de coloană se face pe frontul negativ al **semnalului de strob coloane, CAS_L (Collumn Address Strob)**. Pe durata CAS_L=0 bufferul de ieșire TSL este trecut din HZ în starea de funcționare normală. Mai există încă două semnale de control: unul necesar numai pentru validarea operației de înscriere WE_L iar celălalt (nefigurat în această structură) pentru selectarea circuitului CS_L.

Citirea memoriei, Figura 3.95-a. Semicuvântul superior de adresă, aplicat cu valori stabile pe pinii circuitului, este strobat/înscris în registrul pentru adresa de linie pe frontul negativ al semnalului RAS_L; se selectează linia corespunzătoare din matrice iar conținutul acestei linii este înscris într-un registru latch de linie. Apoi, după ce semicuvântul inferior de adresă aplicat pe pinii circuitului devine stabil acesta este înscris în registrul pentru adresa de coloană pe frontul negativ al semnalului de strob CAS_L. Pe baza acestei adrese de coloană prin intermediul multiplexoarelor este selectat bitul corespunzător, din cuvântul înscris temporar în registrul latch de linie, și aplicat pe pinul de ieșire D_O (bufferul de ieșire TSL este în stare normală de funcționare atât timp cât CAS_L este activat). La dezactivarea semnalului RAS_L, conținutul din registrul latch de linie este reînscris (/regenerare) înapoi în linia de cuvânt care a fost selectată, deci la sfârșitul operației de citire a unei locații se realizează regenerarea întregii linii în care se află locația respectivă citită.

Operația numai de regenerare a informației din întreaga matrice este similară cu cea de la citire cu diferența că nu se mai comandă selectarea coloanei (CAS_L nu se activează, se încarcă linia selectată în registrul latch de linie și apoi se înscrie




Figura 3.95 Circuitul de memorie DRAM: a) structurare de principiu pentru o memorie de 64Mb ($4096 \times 4096 \times 4$); succesiunea aplicării cuvântului de adresă, a datelor de ieșire/intrare și a semnalelor de control în efectuarea operațiilor de citire/re-generare (b) și de înscris (c).

înapoi linia cu același conținut). Se aplică succesiv toate adresele liniilor de cuvânt, pe frontul negativ al semnalului RAS_L conținutul unei linii se înscrie în registrul latch de linie iar la dezactivarea acestui semnal conținutul din registrul latch de linie este înscris înapoi în linia respectivă; intervalul de timp după care o linie trebuie reîmprospătată este de ordinul ms. În principiu, partea de reîmprospătare trebuie să aibă un circuit timer care să producă intervale de timp după care trebuie pornită operația de reîmprospătare (Timer - un circuit numărător prestabil, comandat cu o frecvență stabilă) și un numărător ce generează succesiv toate adresele de linie.

Înscrierea memoriei. Succesiunea de selectare a locației din matricea de memorie este similară ca la operația de citire, dar semnalul WE_L trebuie activat înaintea semnalului CAS_L ; pe durata $RAS_L=0$ bufferul de ieșire TSL va rămâne în starea HZ chiar dacă CAS_L devine activ. După ce conținutul liniei selectate a fost înscris în registrul latch de linie (la fel ca la citire), poziția din acest registru, determinată de selectare coloană, este înscrisă cu bitul de intrare DI la activarea semnalului de înscriere WE_L . La dezactivarea semnalului RAS_L se va înscrie în linia de cuvânt conținutul din registrul latch de linie dar cu valoarea bitului DI în poziția selectată.

Un procedeu prin care se simplifică procesul de reîmprospătare a memoriei este cel referit prin CAS înainte de RAS (CAS before RAS). Aplicarea acestui procedeu necesită existența unui numărător în interiorul circuitului de memorie care să genereze succesiv adresele de linii de cuvânt (se elimină astfel aplicarea din exterior a adreselor de linie). După cum și denumirea procedurii indică, se aplică semnalul CAS înaintea semnalului RAS, este reîmprospătată linia de cuvânt selectată de numărător și, apoi, se incrementează numărătorul.

La DRAM, ca și la SRAM, funcționarea nu este dirijată de ceas, funcționarea este de tip asincron și este fixată prin fronturile H-L și L-H ale semnalelor de control RAS_L și CAS_L .

Sintetic funcționarea memoriei dinamice se compune din (parametrii de timp din paranteze corespund unei memorii actuate de 4MB):

Adresarea liniei de cuvânt ($\sim 50ns$)

- se aplică adresa de linie și se activează semnalul de strobare RAS_L
- întregul conținut al liniei selectate/citite este înscris în registrul latch de linie
- conținutul liniei citite este deteriorat

Adresarea coloanei ($\sim 10ns$)

- se aplică adresa de coloană și se activează semnalul de strobare CAS_L
- pentru coloana selectată bitul:
 - la citire este transferat din registrul latch de linie la ieșire, D_O
 - la înscriere este înscris cu valoare DI

Reîmprospătare ($\sim 30ns$)

- se înscrie înapoi în linie întreg conținutul din registrul latch de linie

Pentru o memorie dinamică principalii parametri din catalog sunt (valorile din paranteze corespund pentru o memorie de 4MB):

- τ_{RAC} , este intervalul de timp minim de la frontul de activare a semnalului RAS_L până în momentul când datele sunt valide la ieșirea bufferului TSL (60 ns). Viteza unui cip de memorie este specificată prin această valoare (de acces).
- τ_{RC} , este intervalul de timp minim din momentul (pornirii) accesării unei linii de cuvânt până în momentul accesării liniei de cuvânt următoare, adică distanța mini-mă, în timp, între două activări ale semnalului RAS_L; este un timp de ciclu (110 ns).
- τ_{CAC} , este intervalul de timp minim din momentul activării semnalului se strob CAS_L până la obținerea datelor valide la ieșirea bufferului TSL (15 ns).
- τ_{PC} , este intervalul de timp minim din momentul (pornirii) accesării unei coloane până în momentul accesării coloanei următoare; este un timp de ciclu (35 ns)

Următoarele valori reflectă dinamica memoriilor de tip DRAM: creștere de capacitate +60%/an; cost -30%/an; densitatea de integrare $2.5 \times$ celule/suprafață; creșterea suprafeței waferului de 1.5 ori în 3 ani.

Memoria este o componentă foarte importantă în sistemele de calcul, unde, din ce în ce mai mult, i se impune un volum mare de schimb de date în unitatea de timp. Pentru creșterea volumului schimbului de date se acționează: fie prin mărirea lungimii cuvântului cu care se lucrează, fie prin micșorarea latenței memoriei (valorile date anterior arătau că timpul minim de acces consecutiv la liniile de cuvânt este $\tau_{RC} = 110ns$) sau fie, simultan, prin ambele modalități. Există diferite modalități prin care se obține o latență micșorată pentru memorie, amintim doar două: accesarea tip pagină și accesarea tip cu ieșirea de date extinsă EDO (Extended Data Out). Acestea de fapt, realizează cât mai multe operații pe o aceeași accesare a unei linii de cuvânt, astfel încât operațiile să nu mai fie o repetare de tipul CAS, RAS, CAS, RAS . . .

Modul de accesare de tip pagină, prin adresa de linie, activează o întreagă pagină/linie de cuvânt (poate fi până la 8096 biți) și apoi prin schimbarea numai a adresei de coloană, conjugată cu activarea semnalului CAS, poate accesa oricare celulă cuprinsă în acea linie; trecerea la o altă pagină impune aplicarea noii adrese de linie și reactivarea semnalului RAS. Succesiunea semnalor de strobare în aplicarea adreselor pentru o operație în modalitatea de acces tip pagină este: RAS, CAS, CAS, . . . , CAS; RAS, CAS, CAS, . . .

Modul de accesare tip EDO este de fapt tot o adresare de tip pagină numai că, după cum și denumirea sugerează, se extinde timpul cât datele sunt valide pe ieșire. De data aceasta se exclude activarea succesivă a semnalului CAS pentru fiecare citire, iar starea normală a bufferului de ieșire TSL este comandată de un semnal de validare a ieșirii, OE_L. Deci datele, din registrul latch de linie, sunt valide la ieșire cât timp OE_L = 0, pe durata dintre începutul marcat de activarea semnalului CAS_L până la activarea următoare a acestui semnal. Pe această durată sunt generate succesiv adresele de coloană ale biților stocați în registrul latch de linie.

Din prezentările anterioare, atât la memoria statică cât și la cea dinamică, rezultă că funcționarea acestor circuite este de tip asincron. Pentru integrarea lor într-un sistem sincron este necesară “aducerii funcționării în același timp”/(sincronizarea) cu ceasul sistemului. În modul sincron funcționarea internă a circuitului de memorie rămâne aceeași dar semnalele cu exteriorul (cuvântul de adresă, semnalele de control, datele de intrare) sunt citite/(eșantionate) pe frontul pozitiv al semnalului de ceas și

înscrise în registre interne ale circuitului de memorie (aceste circuite registru interne sunt componente ale interfeței de sincronizare); de asemenea datele de ieșire sunt generate sincron (pe durata dintre două fronturi pozitive consecutive ale semnalului de ceas). Circuitele de memorie SRAM, DRAM înzestrate cu aceste interfețe de Sincronizare sunt referite respectiv prin abreviațiile SSRAM și SDRAM.

3.6.2.1 Memoria DRAM sincronă, SDRAM

Integrarea unei memorii DRAM, a cărei funcționare de tip asincron este fixată prin fronturile H-L și L-H ale semnalelor de control RAS_L și CAS_L, într-un sistem sincron, comandat de ceas, necesită o anumită circuistică de interfațare. Dar în ultimii ani, această circuistică de interfațare a fost integrată pe același cip cu memoria DRAM, iar pentru exterior (pentru utilizator) apare ca un circuit cu funcționare sincronă, pe baza unui semnal de ceas, circuitul fiind referit ca memorie dinamică Sincronă, SDRAM. Pentru prezentarea organizării, funcționării și comenzilor exterioare ale unei memorii dinamice sincrone s-a ales circuitul SDRAM 128Mb ($\times 32$) (Micron Technology), care, cu anumite simplificări, poate fi utilizat ca un circuit generic.

Organizarea circuitului de capacitate 128Mb este prezentată în Figura 3.96-a. Pentru circuitele DRAM de capacitate mare, datorită dificultăților de realizare a unei matrice pătratică de dimensiune ridicată, matricea este segmentată în mai multe submatrice, referite prin termenul de bancă sau de plan; aceste bănci funcționează în paralel dar independent una de alta. Organizarea din această figură, de capacitatea 128Mb ($2^{27} = 134\,217\,728$ biți), este compusă din patru bănci acoperind un spațiu de adresare de 4M adrese; numărul de 33 554 432 (2^{25}) biți dintr-o bancă are ca suport o matrică cu 4096 linii ($A_{11} \div A_0$) și 256 coloane ($A_7 \div A_0$), la fiecare locație de la intersecția unei linii cu o coloană fiind un cuvânt de 32 biți. Selectarea uneia din cele patru bănci se realizează cu biții BA1 și BA0.

La nivelul de celulă de stocare într-o bancă operațiile de citire, scriere, reîmpros-pătare se fac prin succesiunea semnalelor CAS, RAS și biților de intrare și ieșire, la fel ca la memoria dinamică prezentată în secțiunea anterioară, diferența apare în modul cum aceste semnale interne se obțin, prin circuistica de interfațare, din semnalele externe aplicate la pinii circuitului de memorie sincronă, deoarece acest circuit are o funcționare programată care este sub controlul semnalului de ceas, CLK. Pe lângă semnalul de ceas mai există un semnal de validare a semnalului de ceas, CKE, deci efectul de sincronizare se realizează numai când acest semnal este activ, $CKE = H$. Pe fiecare front pozitiv al semnalului CLK, de frecvență maximă 166MHz, semnalele externe de control CS_L, WE_L, RAS_L și CAS_L sunt înregistrate în blocul de decodificare comenzi, cuvântul de adresă $A_{11} \div A_{10}$ și biții de adresare a băncilor BA1, BA0 sunt înscrși în registrele de adrese, iar cuvântul de date $DQ_{31} \div DQ_0$ este înscris în registrul de date de intrare DQI (pentru înscriere) sau este generat la ieșirea registrului de date de ieșire DQO (pentru citire) și, de asemenea, cuvântul mască $DQM_3 \div DQM_0$, pentru datele de intrare/ieșire este înregistrat. Pentru fiecare byte din cuvântul de date intrare/ieșire corespunde un bit în cuvântul de mascare în felul următor: DQM_0 pentru $DQ_7 \div DQ_0$; DQM_1 pentru $DQ_{15} \div DQ_8$; DQM_2 pentru $DQ_{23} \div DQ_{16}$ și DQM_3 pentru $DQ_{31} \div DQ_{24}$. Valoarea H a bitului de mascare DQM_i , constituie pentru byte-ul i corespunzător din cuvântul de date de intrare/ieșire o mască, adică bufferele de ieșire sunt în starea HZ deci nu se obțin date




Figura 3.96 Memoria sincronă DRAM: a) organizare de principiu pentru un SDRAM de capacitate 4M × 32 compusă din patru bănci fiecare de dimensiune 4096 × 256 × 32; b),c) modalitatea de programare, prin cuvântul înscris în registrul de mod, a tipurilor de rafale pentru operațiile de înscriere și de citire.

de ieșire iar datele aplicate pentru înscriere nu vor fi stocate în memorie; datele de intrare/ieșire vor fi valide pentru înscriere/citire numai când valoarea testată a bitului respectiv de mască, DQM_i , este în L. Când cei patru biți de mascare sunt considerați toți în aceeași stare (H sau L), adică aceeași comandă pentru toți cei patru bytes ai cuvântului de date, sunt referiți în comun prin notația DQM.

Pentru realizarea unei operații de preîncărcare, citire, înscriere sau reîmprospătare comenzile necesare se obțin din valorile semnalelor aplicate din exterior pe pini circuitului, eșantionate pe frontul pozitiv de ceas, dar aceste valori nu sunt interpretate individual ci interpretate împreună sub forma unui cuvânt de control; deci pentru SDRAM există un cuvânt de control, extern, format din biții CS_L, WE_L, CAS_L, RAS_L, un cuvânt de adresare format din biții $A_{11} \div A_0$ și BA1, BA0 și un cuvânt de mascare format din biții $DQM_3 \div DQM_0$. (Toate semnalele aplicate pe pini sunt compatibile LVTTL, $V_{DD} = 3.3V$, vezi Figura 1.48-c.)

Operațiile de citire și înscriere sunt pipelinizate, adică pe fiecare front al impulsului de ceas se generează sau se înscrie câte un cuvânt de 32 biți. Această pipelinizare este realizată atât la o **accesare aleatorie** a locațiilor cât și la o **accesare de tip rafală (burst)** - accesarea pornește de la o locație selectată continuând apoi, fără întrerupere (rafală), cu un număr prescris de locații într-o succesiune programată. Programarea succesiunii, conținută în cuvântul de mod $M_{10} \div M_0$, pentru modul de accesare de tip rafală se realizează în exterior și se înscrie, prin intermediul cuvântului de adresă $A_{10} \div A_0$, în registrul de mod, Figura 3.96-b; această programare se păstrează până la o nouă încărcare cu un cuvânt de mod sau până la anularea tensiunii de alimentare. Pipelinizarea cuvintelor de date pentru înscriere sau pentru citire este asigurată și de existența a patru bănci, selectate cu biții AB1, AB0, care operează independent și în paralel; de exemplu în timp ce într-o bancă se realizează o operație de înscriere în alta se inițiază o operație de citire.

Pentru o succesiune de tip rafală a accesărilor, programarea prin cuvântul, $M_{10} - M_0$, înscris în registrul de mod, prescrie următoarele caracteristici: lungimea rafalei, tipul de rafală, latența CAS, modul de operare și modul de înscriere. Rafala este efectuată după ce o linie de cuvânt dintr-o bancă a fost activată și deci se realizează numai prin activarea într-o anumită succesiune a coloanelor (în cadrul unei linii de cuvânt).

- Lungimea rafalei determină, prin subcuvântul $M_2 \div M_0$, numărul maxim de locații (de coloane) care sunt selectate pentru a fi accesate la o comandă de înscriere sau de citire. Pentru o lungime de 2 (locații) a rafalei, $M_2M_1M_0 = 001$, este selectat, de pe linia activată, blocul de coloane cu lungimea 2, fixat prin cuvântul de adresă $A_7 \div A_1$, iar în interiorul acestui bloc citirea sau înscrierea pornește de la coloana cu numărul 0 sau 1, fixat prin valoarea lui A_0 ; pentru o lungime a rafalei de opt locații, $M_2M_1M_0 = 011$, este selectat un bloc cu lungimea de opt coloane fixat prin cuvântul de adresă $A_7 \div A_3$ iar în interiorul blocului citirea sau înscrierea pornește de la coloana specificată de subcuvântul $A_2A_1A_0$. Pentru o lungime de o pagină se pornește de la coloana de adresă fixată de cuvântul $A_7 \div A_0$, Figura 3.96-c. Dacă în cadrul blocului sau paginii respective se ajunge la adresa superioară de coloană se sare la prima adresă de coloană dacă nu s-au parcurs toate adresele (fixate prin lungimea programată a rafalei) din blocul sau pagina respectivă. Ordinea de parcurgere a adreselor, programată prin tipul de rafală, M_3 , poate fi în mod succesiv sau în mod întretesut (ordinea întretesută nu este permisă la tipul de rafală pagină).

- Latența CAS, programată prin $M_6M_5M_4$, fixează întârzierea, în număr de tacturi de ceas, din momentul înregistrării comenzii (frontul pozitiv al semnalului de ceas) aplicată la pini circuitului SDRAM până în momentul când cuvântul citit din memorie este disponibil ca dată validă de ieșire, $DQ_{32} \div DQ_0$; latența poate avea valorile 1, 2 sau 3 tacturi de ceas.

- Modul de operare standard, atât pentru citire cât și pentru înscriere. este fixat prin subcuvântul $M_8M_7 = 00$, alte valori pentru acest subcuvânt fixează moduri de operare pentru testare.

- Modul de rafală pentru înscriere. Când $M_9 = 0$ atât pentru înscriere cât și pentru citire se efectuează rafală de lungime programată. Pentru $M_9 = 1$ se aplică rafală de lungime programată numai pentru citire, înscrierea nu se face în mod rafală (se înscrie o singură locație).

Pentru circuitul SDRAM se obține cu flux continuu (pipeline) de date de intrare (înscriere) sau de ieșire (citire), câte un cuvânt de date, $DQ_{31} \div DQ_0$, pe fiecare tact de ceas, indiferent dacă accesarea coloanelor se face în modul rafală sau aleatoriu; această operare este programată prin aplicarea din exterior a cuvintelor: de comandă, de adresă și de mască la pini circuitului. Pe durata unui tact de ceas circuitul realizează operațiile exprimate prin cuvintele aplicate din exterior la pini circuitului, înregistrate/eșantionate pe frontul pozitiv al tactului respectiv de ceas. Conținutul acestor cuvinte și succesiunea lor în timp, pentru realizarea anumitor operații, se efectuează în exterior de către circuitul controller pentru SDRAM. În continuare, se vor prezenta, pentru realizarea operațiilor pe o memorie sincronă DRAM, cuvintele de control.

În tabelul din Figura 3.97-a sunt sintetizate comenzile pentru un SDRAM de capacitate $4M \times 32$ biți.

- Comanda INHIBARE (NOP). Prin această comandă se elimină posibilitatea ca circuitul să mai primească oricare altă comandă, chiar dacă semnalul de ceas CLK este validat ($CKE = H$); dar operațiile în curs pe care le efectuează SDRAM sunt continuate. De fapt prin comanda INHIBARE este deselected circuitul SDRAM, $CS.L = H$.

- Comanda Nici-o-Operație, NOP. Pentru SDRAM, care este deja selectat ($CS.L=0$), comanda NOP face ca circuitul să nu accepte o altă comandă; operațiile în curs sunt continuate (se introduce când se dorește doar consumarea unui timp).

- Comanda ÎNCĂRCARE REGISTRUL DE MOD (Load Mod Register). Conținutul cuvântului de mod $M_{10} \div M_0$, vezi Figura 3.96-b, este încărcat, din exterior, în registrul de mod prin intermediul cuvântului de adresă $A_{10} \div A_0$. Încărcarea registrului de mod se poate realiza numai când toate cele patru bănci nu sunt activate; după încărcare o următoare comandă pentru memorie se poate aplica numai după intervalul de timp τ_{MRD} .

- Comanda ACTIVARE. Pentru a realiza o operație de citire sau înscriere de pe o linie dintr-o bancă aceasta trebuie întâi deschisă (activată acea linie), iar această deschidere se realizează prin comanda ACTIVARE. Prin conținutul cuvintelor $BA1 BA0$ și $A_{11} \div A_0$, din momentul înregistrării/eșantionării comenzii ACTIVARE, este deschisă una din cele patru bănci ($BA1 BA0$) și în acea bancă o linie de cuvânt; apoi pot urma operații de citire și/sau înscriere la locațiile de pe linia deschisă. Se impune un interval τ_{RCDmin} din momentul înregistrării comenzii ACTIVARE până la comanda unei operații de citire sau înscriere. De exemplu, dacă $\tau_{RCDmin} = 20ns$ iar

frecvența la care se comandă memoria este $f_{CLK} = 125MHz$ ($T_{CLK} = 8ns$) rezultă că, raportat la frontul de ceas care a înregistrat comanda ACTIVARE, următoarea operație de citire sau înscriere se poate aplica numai la al treilea front pozitiv de ceas, $\lceil \tau_{RCDmin}/T_{CLK} \rceil = 3$, Figura 3.97-b. Succesiunea cuvintelor de comandă generate de controllerul de memorie este: T_0 - ACTIVARE; T_1 - NOP; T_2 - NOP; T_3 - READ/WRITE ...

Următoarea comandă ACTIVARE, pentru deschiderea unei alte linii de cuvânt din aceeași bancă se poate aplica numai după ce linia deschisă anterior a fost închisă/dezactivată (prin aplicarea unei operații de preîncărcare); se impune un interval minim de timp τ_{RCmin} între două comenzi ACTIVARE consecutive. Dar o următoare comandă ACTIVARE la o altă bancă se poate genera chiar când banca prezentă este deschisă ceea ce duce la o reducere/(ascundere) a timpului total de acces la o linie de cuvânt.

- Comanda READ. Această comandă este utilizată pentru inițierea unei operații de citire de tip rafală într-o linie de cuvânt deja activată. În momentul înregistrării comenzii READ se eșantionează și cuvântul de adresă: biții $BA1, BA0$ fixează banca iar biții $A_7 \div A_0$ selectează coloana de la care se începe citirea; iar bitul A_{10} , din cuvântul de adresă, determină modul de preîncărcare: $A_{10} = H$, preîncărcarea automată este selectată; $A_{10} = L$ preîncărcarea automată este devalidată. Dacă preîncărcarea automată este selectată atunci linia deja activată va fi preîncărcată (dezactivată) la sfârșitul efectuării rafalei de citire, iar dacă preîncărcarea automată este deselectată atunci linia deja activată rămâne în continuare activată și pentru următorul acces.

Odată inițiată comanda READ rafală, pornind de la coloana selectată, se obține pe ieșire, după o latență CAS prescrisă (vezi Figura 3.96-b), un flux continuu de date DQ_{out} , câte un cuvânt pe fiecare front pozitiv de ceas, evident dacă, cuvântul de mască DQM a fost în L. Cuvântul de mască va trece ieșirea memoriei în HZ cu o întârziere de două tacte după ce valoarea acestui cuvânt a fost înregistrată în starea H. După completarea unei citiri în mod rafală, considerând că nu a fost inițiată o altă comandă, ieșirea va trece în HZ; la o pagină citită în mod rafală după citirea ultimei coloane din pagină (255) se continuă cu prima coloană până se ajunge la coloana din fața primei coloane selectate. Datele unei citiri în rafală pot fi continuate cu alte date citite de către o următoare/(nouă) rafală, iar noua rafală poate fi aplicată începând de la terminarea datelor rafalei curente sau chiar de la oricare front pozitiv de ceas din interiorul rafalei curente (trunchiere); dar noua comandă READ rafală trebuie să fie aplicată cu un număr x de tacturi înainte de tactul pe care se vor obține date valide pe ieșire, unde $x = (\text{latența CAS}) - 1$. Deci prin comenzi READ succesive se poate menține un flux de date continuu pe ieșire indiferent dacă aceste comenzi accesează aceeași bancă sau bănci diferite. Se poate obține pe ieșire un flux continuu de date citite care pot alterna cu date înscrise dacă se intercalează și comenzi WRITE rafală (cu condiția să nu apară concurența de date la intrare/ieșire); dar comanda WRITE trebuie să fie aplicată chiar pe frontul pozitiv de ceas pe care se înscriu datele.

Operația de citire sub o rafală de lungime fixă sau de o pagină se poate termina/(trunchia) prin aplicarea la banca respectivă a comenzii PREÎNCĂRCARE (PA), această aplicare trebuie efectuată cu x tacturi înainte de tactul care mai citește date valide. De exemplu, în Figura 3.97-c s-a aplicat comanda READ rafală pe T_0 , aici de lungime nespecificată, din banca 2, începând de la coloana n , cu latența CAS = 3,

Cuvintele de comanda pentru memoria SDRAM, 1Mb x 32 x 4 banci

Denumirea comenzii	comanda					CUVANTUL DE :		Date DQ
	CS.L	RAS.L	CAS.L	WE.L	Masca DQM	ADRESA		
Comanda de INHIBARE	H	—	—	—	—	—	—	—
NICI O OPERATIE (NOP)	L	H	H	H	—	—	—	—
ACTIVARE (selecteaza o banca si activeaza o linie)	L	L	H	H	—	Banca ← BA1,BA0 Linia ← A ₁₁ ÷ A ₀	—	—
READ (Selecteaza o banca si o coloana, porneste operatia READ in rafala)	L	H	L	H	L/H	Banca ← AB1,AB0 Coloana ← A ₇ ÷ A ₀	Date valide	—
WRITE (Selecteaza o banca si o coloana, porneste operatia WRITE in rafala)	L	H	L	L	L/H	A ₁₀ =1 Preincarcare automata A ₁₀ =0 Preincarcare automata devalidata	Date active	—
TERMINARE RAFALA	L	H	H	L	—	—	—	—
PREINCARCARE (Dezactiveaza linia deschisa din banca/banci),PA	L	L	H	L	—	A ₁₀ =H dezact. bancile A ₁₀ =L dezact. banca	—	—
REFRES sau AUTO REFRES	L	L	L	H	—	—	—	—
INCARCARE REGISTRU DE MOD	L	L	L	L	—	A ₁₁ A ₁₀A ₀ - M ₁₀M ₀	—	—




Figura 3.97 Comanda memoriei sincrone SDRAM: a) comenzile aplicabile din exterior pentru controlul funcționării circuitului SDRAM; exemple de diagrame de semnale care ilustrează funcționarea memoriei la aplicarea comenzilor de: ACTIVARE (b), READ (c) și WRITE (d).

iar după citirea a patru date consecutive (de la coloanele n , $n + 1$, $n + 2$, $n + 3$) se termină rafala prin aplicarea comenzii PREÎNCĂRCARE; succesiunea de comenzi generată de controller este: T_0 - READ; T_1 - NOP; T_2 - NOP; T_3 - NOP; T_4 - PREÎNCĂRCARE; T_5 - NOP; T_6 - NOP. De notat că timpul de prescriere x pentru comanda PREÎNCĂRCARE apare ca fiind ascuns deoarece simultan se fac și citirile de date succesive. După comanda PREÎNCĂRCARE o următoare comandă la aceeași bancă nu se poate aplica decât numai după un interval prescris de timp τ_{RP} . De asemenea, trunchierea/terminarea unei rafale de o anumită lungime sau de o pagină se poate realiza și cu o comandă TERMINARE RAFALĂ (cu condiția să nu fi fost prescrisă autopreîncărcarea, $A_{10} = H$), care trebuie aplicată cu x tacturi înainte de ultimul tact care generează date valide.

- Comanda WRITE. Înregistrarea comenzii WRITE inițiază un acces pentru o înscriere rafală la o coloană de adresă $A_7 \div A_0$ într-o bancă fixată prin $BA1$, $BA0$ în care a fost deja activată o linie de cuvânt; dacă $A_{10} = H$ se realizează o preîncărcare automată la terminarea rafalei. Primul cuvânt de date de intrare DQ_{int} se înscrie în coloana de adresă $A_7 \div A_0$ pe primul front pozitiv de ceas, când se înregistrează comanda WRITE, apoi, câte un cuvânt de intrare pe fiecare din fronturile pozitive de ceas următoare până la completarea lungimii rafalei sau paginii (pentru mod pagină); la terminare, dacă nu mai există altă comandă, intrarea DQ va trece în HZ și va ignora oricare dată aplicată. O comandă WRITE poate fi urmată de o altă comandă WRITE pe oricare front pozitiv următor, în consecință se poate înscrie un flux continuu de date în aceeași bancă sau în bănci diferite.

Fluxul de date pentru o comandă WRITE poate fi trunchiat/(terminat) printr-o comandă READ sau PREÎNCĂRCARE. De exemplu, în Figura 3.97-d se realizează o înscriere rafală, cu lungimea 2, în banca 1 începând cu coloana n , apoi trei înscrieri consecutive: prima în banca 2, începând de la coloana p , a doua în banca 3, începând cu coloana q iar a treia tot în banca 1, începând cu coloana $n + 2$. În banca 2 nu se înscriu în rafală două coloane deoarece este trunchiată de comandă WRITE pentru banca 3, dar nici în banca 3 nu se înscriu două coloane în rafală deoarece este trunchiată de comanda WRITE pentru banca 1. Dar și în banca 1 se înscrie tot numai o coloană (col $n + 2$) deoarece este trunchiată prin aplicarea comenzii PREÎNCĂRCARE (dată pentru banca 1 sau pentru toate). În aplicarea comenzii PREÎNCĂRCARE trebuie respectat intervalul de timp τ_{WR} începând de la frontul pozitiv al ultimei date care se dorește a fi înscrisă (în acest caz T_4); numărul de tacturi pentru acest interval rezultă în funcție de frecvența de ceas cu care se comandă memoria (în general τ_{WR} se acoperă prin 1-2 tacturi de întârziere până la aplicarea comenzii PREÎNCĂRCARE). Semnalul DQM trebuie pus în H imediat după ultima dată înscrisă până la aplicarea comenzii PREÎNCĂRCARE pentru a masca în continuare intrarea datelor de înscriere. (În cazul când PREÎNCĂRCARE se aplică la terminarea lungimii rafalei, DQM nu se pune în H, dar intervalul τ_{WR} trebuie respectat și în acest caz.) După comanda PREÎNCĂRCARE aplicarea comenzii ACTIVARE nu se poate aplica decât numai după intervalul τ_{RP} .

- Comanda PREÎNCĂRCARE este utilizată pentru dezactivarea unei linii activate într-o bancă sau a liniilor activate în toate băncile. Dacă în momentul înregistrării comenzii PREÎNCĂRCARE bitul A_{10} , din cuvântul de adresă, este H atunci toate băncile sunt preîncărcate, iar dacă A_{10} este în L atunci numai banca al cărui număr este dat prin cuvântul $BA1BA0$ va fi preîncărcată. Odată preîncărcată o bancă/bân-

cile este în continuare în stare inactivă, deci înainte de a aplica o comandă READ sau WRITE banca respectivă trebuie să fie activată (prin comanda ACTIVARE); după comanda PREÎNCĂRCARE următoarea comandă (ACTIVARE) nu poate fi aplicată înainte de τ_{RP} .

Preîncărcarea automată realizează, la fel, o preîncărcare a unei bănci dar nu este inițiată prin aplicarea cuvântului de comandă PREÎNCĂRCARE. Preîncărcarea automată este prescrisă odată cu comenzile WRITE sau READ dacă bitul $A_{10} = H$, iar operația de preîncărcare se efectuează (automat) la terminarea lungimii de rafală, cu excepția lungimii de rafală pagină când preîncărcarea nu se execută la terminarea parcurgerii paginii.

Exemplul 3.33 Să se proiecteze un controller pentru o memorie dinamică sincronă, SDRAM_CNTRL, având următoarele date impuse:


- Memorie SDRAM (Micron Technology), 128Mb ($1Mb \times 32 \times 4$ bănci), MT48LC4M32B2.
- 1 client (μP): apelează scriere și citire, operații sincronizate cu SDRAM_CNTRL ($4M \times 32$ biți).
- Gestiunea automată a reîmprospătării memoriei.
- Frecvența de lucru: 100 MHz ($T_{CLK} = 10ns$).
- Rafală secvențială cu lungimea 4, latentă CAS = 2 tacte.
- Adresă multiplu de 4.

Port	Descriere semnal
CLK	CLK, semnal de ceas comun pentru: client, SDRAM_CNTRL, SDRAM.
RESET	RESET_L, semnal de resetare (repornire)
Interfațarea cu clientul	
RQ	RQ, semnalul de acces (generat de client)
ACK	ACK, semnalul de confirmare (generat de SDRAM_CNTRL)
RW	R/W_L, semnalul pentru operațiile de citire/scriere (generat de client)
ADR_CLIENT[21:0]	$A_{21} \div A_0$, cuvânt de adresă generat de client (bancă+linie+coloană)
$DQO[31:0]$	$DQ_{31} \div DQ_0$, cuvânt de date citite din SDRAM
$DQI[31:0]$	$DQ_{31} \div DQ_0$, cuvânt de date pentru înscrierea în SDRAM
Interfațarea cu SDRAM	
CS	CS_L, semnal selectare SDRAM
CKE	CKE, semnal validare ceas (se consideră permanent în H)
BA[1:0]	BA1BA0, cuvânt selectare bănci
ADR[11:0]	$A_{11} \div A_0$, cuvânt adresă selectare linie; $A_7 \div A_0$, cuvânt adresă selectare coloană
RAS	RAS_L, semnal strobare adresă linie ($A_{11} \div A_0$)
CAS	CAS_L, cuvânt strobare adresă coloană ($A_7 \div A_0$)
WE	WE_L, semnal validare înscriere date
$DQM[3:0]$	$DQM_3 \div DQM_0$, cuvânt pentru mascare date (pe byte)
$DQ[31:0]$	$DQ_{31} \div DQ_0$, cuvânt de date bidirecționale

Soluție. Modul de interfațare, cu specificarea semnalelor (direcție, activare, lungime de cuvânt) între client (μP) și SDRAM prin intermediul controllerului este prezentat sub formă de schemă bloc în Figura 3.98-a. De asemenea, este prezentată interdependența între semnalele cerere acces, RQ (de la client) și confirmare, ACK (de la controller), în realizarea


protocolului pentru operația de citire și de înscriere, Figura 3.98-b. Cuvântul adresă pentru o locație în memorie, generat de client, este segmentat în subcuvintele pentru adresă bancă, linie și coloane, de către controller și transmis în această formă la SDRAM, Figura 3.98-c.

Controllerul va fi implementat sub forma unui automat (ASM). Organigrama ASM, Figura 3.99-a se compune din trei părți: inițializarea memoriei, reîmprospătarea memoriei și operațiile de memorie (activare, citire, înscriere și preîncărcare). La conectarea tensiunii sau activarea, RESET_L = 0, circuitul de memorie trebuie inițializat și aceasta constă din: o comandă de PREÎNCĂRCARE (PA), două comenzi de AUTOREFRESH (AR1, AR2) și o comandă de programare (ÎNCĂRCARE REGISTRU MOD, LMR).




a)

Protocol Client_SDRAM_CNTRL



b)



c)

Figura 3.98 Explicativă pentru exemplul 3.33: a) schema bloc a interfațării CLIENT-SDRAM_CNTRL și SDRAM_CNTRL-SDRAM; b) semnalele de protocol CLIENT-SDRAM_CNTRL pentru operația de citire și înscriere; c) subcâmpurile pentru adresă bancă, linie și coloană în cuvântul de adresă generat de client.

În starea 0 de inițializare, Init_st, automatul va staționa 17 tacte de ceas pe durata cărora, cu anumite determinări de temporizare (prescrise de fabricant), se generează comenzile PA, AR1, AR2 și LMR; pe baza acestor comenzi controllerul va calcula semnalele care se aplică la SDRAM. Automatul rămâne în starea 0 pe durata a 17 tacte de ceas când pe




Figura 3.99 Explicativă pentru exemplul 3.33: a) organigrama ASM pentru funcționarea SDRAM_CNTRL; b) structurarea contrrollerului ca un automat Moore cu întârziere.

baza unui registru de deplasare de inițializare, initShReg , se generează cele patru comenzi. La $\text{RESET}_L = 0$ se înscrie 1 în prima celulă a registrului $\text{ShReg}(0) = 1$. Prin deplasarea valorii 1 din celulă în celulă rezultă: o comandă de PREÎNCĂRCARE, $\text{ShReg}(1) = 1 = PA$; două comenzi de AUTOREFRESH, $\text{ShReg}(3) = 1 = AR1$ și $\text{ShReg}(10) = 1 = AR2$; o comandă pentru încărcarea registrului de mod $\text{ShReg}(17) = 1 = LMR$ (când se trece la stare următoare).

Refresh-ul memoriei trebuie făcut la fiecare 64 ms, ceea ce înseamnă că la o repartizare uniformă a reîmprospătării celor 4096 linii ale matricei, intervalul în timp între reîmprospătarea a două linii este $\tau_{ref} = 64ms/4096 = 16\mu s$, iar raportat acest interval la frecvența de ceas de 100 MHz ($T_{CLK} = 10ns$) rezultă că după un număr de $16\mu s/10ns = 1600$ perioade de ceas trebuie dată o comandă de AUTOREFRESH (se consideră acoperitor 1500 perioade).

Semnalul cerere refresh, rf_rq , este produs de un numărător cu prescriere (rfCounter), cu numărare în sens invers, $\text{CU}/\overline{\text{CD}} = 0$, ca în Figura 3.100-c, al cărui semnal RCO comandă un latch SR (iar numărătorul începe un nou ciclu de 1500 de tacte). Ieșirea Q a latch-ului SR este semnalul rf_rq de cerere pentru aplicarea comenzii AUTOREFRESH; când $\text{rf_rq}=1$ se trece în starea (2) a automatului. La generarea comenzii AUTOREFRESH, în starea (2), arf_st , latchul SR este resetat și, în același timp, se înscrie valoarea 1 în poziția $\text{rdr}(0)$ a registrului durată reîmprospătare, rdr , cu lungimea de 7 biți. Se intră în bucla de așteptare din starea (3), Idle_arf_st , pe durata procesului de reîmprospătare, până la activarea semnalului arf_term ; durata procesului de reîmprospătare pentru o linie de cuvânt, fixată la șapte tacturi de ceas, este realizată prin parcurgerea registrului de deplasare stânga, rdr (registru durată refresh), până la celula a șaptea când $\text{rdr}(6)=1=\text{arf_term}$, Figura 3.100-d.

În partea de operații a diagramei ASM se intră când nu există o cerere de reîmprospătare, $\text{rf_rq} = 0$, și este activată cererea de acces de la client, $\text{RQ} = 1$. Prima operație, care trebuie efectuată după o reîmprospătare sau după o preîncărcare, este cea de activare, ceea ce se realizează în starea (4), act_st , prin comanda ACTIVARE. La linia de cuvânt activată o următoare comandă READ/WRITE, generată în starea (6), oper_st , poate fi aplicată numai după intervalul de timp τ_{RCD} ; starea (5), Idle_act_st , care generează comanda NOP este introdusă tocmai pentru acoperirea întârzierii τ_{RCD} . Pe tacturile corespunzătoare stărilor (6), (7), (8), (9) se realizează rafala cu lungimea de patru tacturi pentru operația de înscriere sau citire aplicată în starea (6).

O rafală cu lungime fixă, pentru citire sau înscriere, poate fi urmată, sau trunchiată/întreruptă printr-o comandă PREÎNCĂRCARE (starea (11), pr_st), la aceeași bancă (dacă nu a fost prescrisă AUTO-PREÎNCĂRCARE, $A_{10} = 1$). Dar, dacă se efectuează o rafală de înscriere atunci comanda PREÎNCĂRCARE nu se poate genera decât numai după consumarea intervalului de timp τ_{WR} , vezi Figura 3.97-d, de la aplicarea pe intrarea de date a memoriei a ultimului cuvânt de date care se dorește a fi înscris. În consecință, la terminarea rafalei de patru date se testează dacă operația curentă a fost de înscriere, $\text{rwCrt} = 0$, și în caz afirmativ se intră în starea (10), Idle_wr_st care asigură acoperirea intervalului τ_{WR} .

După aplicarea operației de preîncărcare, starea (11), aplicarea unei noi comenzii ACTIVARE, pentru selectarea unei alte linii de cuvânt, se poate aplica numai după consumarea intervalului de timp τ_{RP} (vezi Figura 3.97-c) ceea ce se realizează prin comanda NOP din starea (1), nop_st . Variabila de testat rwCrt se generează ca ieșirea unui latch SR comandat prin conjuncția $\text{RQ} \cdot \text{R} \cdot \text{W}_L$.

Tabelul de tranziție al stărilor și al ieșirilor (comenzilor), corespunzător organigramei ASM, este prezentat în Figura 3.100-a; rezultă că automatul este de tip Moore (comenzile




Figura 3.100 Explicativă pentru Exemplul 3.33: a) tabelul de tranziție al stărilor și tabelul ieșirilor (comenzilor) pentru SDRAM_CNTRL; b) generarea comenzilor în starea de inițializare pe baza unui registru de deplasare, ShReg; c) structura generatorului pentru intervalele de timp de reîmprospătare la o linie de cuvânt; d) structura circuitului pentru generarea duratei procesului de reîmprospătare la o linie de cuvânt.




Figura 3.101 Explicativă pentru Exemplitul 3.33. Circuistica controllerului pentru generarea semnalelor externe (nu s-a figurat pentru semnalele CS_L, RAS_L, CAS_L și WE_L).

depind numai de stări), care se implementează cu întârziere (pe un registru de sincronizare) pentru ca să se obțină semnale sincronizate pentru SDRAM, Figura 3.99-b. Codificarea stărilor automatului se alege de tipul “one-hot” pentru a obține o structură simplă de automat (11 bistabile D); cuvintele de cod pentru fiecare stare notate în tabel și pe organigramă în hexazecimal. Din tabelul de tranziție al stărilor, pe baza celor cinci semnale de intrare (unul generat de client, RQ, iar celelalte generate de controller), a stărilor prezente, $z_{10}z_{10} \dots z_1z_0$, și a stărilor următoare, $w_{11}w_{10} \dots w_1w_0$, se poate realiza sinteza circuitului combinațional al semiautomatului pentru calculul stării următoare.

În tabelul ieșirilor pentru fiecare comandă, realizată într-o stare a automatului, pe baza informațiilor de catalog din Figura 3.97-a, s-au completat valorile corespunzătoare ale semnalelor generate de automat: CS_L, RAS_L, CAS_L, WE_L, ACK, DQ_L. Sinteza expresiilor logice pentru aceste semnale în funcție de cuvintele de stare nu ridică probleme, în starea (6) trebuie făcută sinteza și în funcție de wr_eft (pentru a distinge între comenzile WRITE și READ) iar în starea (0) pentru cele trei tipuri de comenzi: PA, AR și LMR; aceste semnale de condiționare sunt introduse în blocul combinațional de după registrul de stare, Figura 3.99-b.

Generarea semnalului de confirmare acceptare (ACK = 1) cerere client (RQ = 1) corespunde situației când cererea respectivă pentru R,W_L este executată, adică automatul este în una din stările (6), (7), (8) sau (9) ceea ce se realizează printr-o poartă OR4, Figura 3.101. Dar, semnalul ACK pentru cazul când operația cerută a fost READ trebuie întârziat cu patru tacturi, patru bistabile înseriate (2 tacturi pentru compensarea latenței CAS, 1 tact pentru latența bistabilului D de pe ieșirea DQ0 și un tact pentru compensarea latenței semnalului RQ introdus printr-un bistabil D). Alegerea între ACK pentru READ sau WRITE se face cu un MUX2:1 a cărui selectare se obține prin semnalul compus $RQ \cdot R, W_L = 1$ (R, W_L se aplică pe intrarea de Enable)..

Cuvântul de 12 biți, transmis pe portul ADR[11:0] al memoriei, vezi Figura 3.96-a, este calculat de controller în patru variante

1. ca un cuvânt de adresă linie, în starea act_st , și este identic cu biți ADR_CLIENT[19:8], vezi Figura 3.98-c;
2. ca un cuvânt de adresă coloană, în starea $oper_st$, și este identic cu biții ADR_CLIENT[7:0] la care se completează cei patru biți superiori cu cuvântul cablat 0000;
3. ca un cuvânt de programare pentru registrul de mod, în starea $Init_st$, LMR=1, și se obține ca un cuvânt cablat, 0_0_00_010_0_010, vezi Figura 3.96-b;
4. ca un cuvânt pentru comanda PREÎNCĂRCARE, în starea pr_st sau $Init_st$, și se obține ca un cuvânt cablat, 0100_0000_0000, $A_{11} = 1$ preîncărcarea tuturor băncilor.

Datele de la client $DQI[31 : 0]$, separate de datele înspre client $DQO[31 : 0]$, sunt multiplexate pentru o singură magistrală bidirecțională între controller și memorie. Multiplexarea se face în controller prin intermediul unui buffer TSL comandat în stare normală de funcționare (înscrierea DQI în memorie) prin semnalul DQ_e dacă operația curentă este de înscriere (Modelul VERILOG al acestui controller este prezentat în capitolul 5 din volumul II al acestei lucrări).

3.6.3 Circuite actuale pentru memoriile de date

Memoria RAM de capacitate mare este utilizată în primul rând în scopul de a stoca date pentru procesare (funcție aritmetică) și nu atât pentru a implementa funcții

logice. Dar la aplicații cu cantități mari de date se impune, implicit, și o modalitate de citire și scriere a unei cantități mari de date (/cuvinte) în unitatea de timp; o primă astfel de modalitate a fost citirea și înscrierea sub formă de rafală. Există multe modalități de creștere a debitului de date pentru lucrul cu memoria, câteva din acestea, care sunt de bază, se vor prezenta în continuare.

Accesarea dublă pe perioada de ceas, DDR (Double Data Rate). La memoria SDRAM accesarea, fie pentru READ, fie pentru WRITE, se realizează (eșantionează/ înregistrează) la un singur cuvânt de date pe o perioadă de ceas (pe frontul pozitiv); dar la memoriile de tip DDR SDRAM pe durata unei perioade de ceas sunt accesate două cuvinte (pe magistrală) care pot fi trimise (înscrise în memorie) sau primite (citite din memorie), adică un cuvânt pe frontul pozitiv și un cuvânt pe frontul negativ al semnalului de ceas. De fapt, se transmit circuitului DDR SDRAM două semnale de ceas CLK și negatul acestuia $\overline{\text{CLK}}$ (în opoziție cu 180°), Figura 3.102; în exteriorul memoriei, pe magistrală, un cuvânt apare pentru CLK iar următorul pentru $\overline{\text{CLK}}$, deci dacă se comandă cu frecvențe de ceas 100, 133, 166, 290 MHz rata de date este de 200, 266, 333, 400 ... Mcuvinte/s. Frontul pozitiv pentru DDR SDRAM se consideră când pentru CLK există tranziția L-H, indicat în figură printr-o săgeată, iar pentru $\overline{\text{CLK}}$ când există tranziția H-L.




Figura 3.102 Semnalele specifice pentru memoria cu rata dublă de accesare DDR SDRAM. Sincronizarea datelor (strobarea) pentru înscriere sau citire se face cu semnalul DQS.

Pentru a se trece de la o structurare de memorie SDRAM, Figura 3.96, la o structurare de memorie DDR SDRAM se modifică doar partea de interfațare I/O date (încadrată printr-o linie punctată în figură) cealaltă parte (nucleul memoriei) rămâne nemodificată.

La organizarea de tip DDR SDRAM, pentru o comandă READ/WRITE, pe o perioadă de ceas se accesează un cuvânt de $2n$ biți la nucleul memoriei, dar înspre/de la pinii I/O sunt două cuvinte de n biți (câte unul pe fiecare semiperioadă de ceas). Pentru un transfer sigur al datelor de la sursă la recepție, la o rată dublă pe linia magistrală, la DDR SDRAM sunt introduse semnale (de strob) de sincronizare a datelor, DQS. Un semnal DQS este generat de controller (propagat către memorii) pentru a se realiza înscrierea corectă în memorie a datelor, DQ_{in} , iar un altul DQ_{out} (propagat către controller) este generat de către memorie pentru a asigura recepția corectă (în timp) la controller a datelor citite din memorie. Strobarea datelor citite (la controller) se face pe frontul semnalului DQS, iar la înscriere (în memorie) se face pe mijlocul palierului semnalului DQS (când nu există transfer pe magistrală,

linia pentru semnalul DQS este în starea HZ, reprezentată la nivelul median între H și L). Circuitele DDR în raport cu cele SDRAM, deoarece au mai multe funcțiuni care trebuie programate, prezintă un al doilea registru de mod, EMR (Extended Mode Register) care se programează într-o modalitate similară cu primul registru de mod.

DDR2 SDRAM este o variantă îmbunătățită a DDR în tendința de creștere a ratei de transfer pe magistrală la valori de 400, 533 cu posibilitate până la 667 sau chiar 800 M cuvinte/s. Această creștere a ratei fluxului de date se poate obține doar printr-o adaptare a liniei de conexiune între controller și cipul DDR2 SDRAM, în scopul îmbunătățirii semnalelor de date, DQ, de strobare, DQS, de mascare, DQM atât pentru înscriere cât și pentru citire. Adaptarea la intrarea pe circuitul DDR2, Figura 3.103-a, se face printr-un divizor $2Z_0$ la V_{DD} și $2Z_0$ la V_{SS} (terminator Thevenin, vezi Figura 1.75-b), a cărui rezistență echivalentă este egală cu impedanța caracteristică a liniei Z_0 . Printr-un pin suplimentar ODT (On-Die Termination) pe cipul DDR2 se aplică un semnal de la controller care, pe baza (și a programării) registrului de mod extins, EMR, poate realiza comanda, prin comutatoarele SW_1 și SW_2 , de conectarea sau deconectarea terminatorului Thevenin (sunt două divizoare cu două valori de rezistențe, $2Z_{01}$, $2Z_{02}$ pentru a realiza adaptarea la două valori de impedanțe caracteristice Z_{01} și Z_{02}).

Pentru operația de citire când datele se transmit de la memorie la controller, Figura 3.103-b, este prezentată adaptarea în controller atât pentru cazul când există un singur modul de memorie activ (din care se citește) cât și pentru cazul când sunt două module de memorie conectate. Când sunt două module de memorie conectate, adaptarea se realizează și la al doilea modul de memorie (din care nu se citește, este în așteptare). Adaptarea pe ieșirea driverului pentru datele DQ_{out} de pe modulul de memorie (activ), constă în egalizarea impedanței de ieșire în starea H cu cea din starea L la valoarea de $18 \pm 1.5\Omega$. În acest scop în interiorul controllerului, pe o rezistență etalon, se măsoară căderea de tensiune atât pentru ieșirea în starea H cât și pentru ieșirea în starea L a driverului de ieșire din memorie. Pe baza acestor două tensiunii măsurate controllerul generează o succesiune de comenzi WRITE prin care se ajustează, pentru egalizare, la driverul de ieșire de la memorie, rețeaua de rezistențe de ieșire din starea H cu rețeaua de rezistențe de ieșire în starea L.

În Figura 3.103-c este prezentată adaptarea pentru înscrierea în memorie atât pentru un singur modul cât și pentru două module de memorie conectate. Responsabilitatea generării succesiunii de comenzi pe pinul ODT de la DDR2 SDRAM revine controllerului.

QDR SRAM. Modalitatea QDR aplicabilă la memoriile statice RAM este o extensie a modalității DDR în sensul că, pe lângă accesarea cu o rată dublă pe perioada de ceas, de data aceasta memoria este accesată DDR la două porturi (memorie dublu port); deci în raport cu o memorie SRAM pe magistrală se obține un flux de date cu o rată quadruplă, de unde și denumirea **QDR (Quad Data Rate)**. Memoria QDR SRAM, a cărei structurare de principiu este prezentată în Figura 3.104-a, prezintă două porturi cu funcționare independentă, unul de intrare (înscriere) și unul de ieșire (citire), fiecare din acestea fiind accesate de două ori pe perioada de ceas (CLK , \overline{CLK}). Porturile fiind accesate simultan, cuvintele ADRESĂ pentru înscriere sau citire sunt multiplexate pe magistrala de adresare, memoria apare ca realizând un flux de date în același sens.

Memoria QDR SRAM a fost realizată pentru aplicațiile unde succesiunea între




Figura 3.103 Memoria cu rată dublă de accesare DDR2 SDRAM: a) structura (doar a) circuitului pentru adaptarea intrărilor pe cipul de memorie; exemplificare de adaptare între controller și memorie pentru operația de citire (b) și pentru operația de înscriere (c)

operațiile de citire, RD, și cele de înscriere, WR, este foarte strânsă în timp, de exemplu alternanțele RD-WR-RD-WR-..., RD-RD-WR-RD-RD-WR-..., RD-WR-WR-RD-WR-WR-...; adică acele aplicații la care raportul mediu între numerele acestor două operații efectuate nu depășește valoarea doi sau trei. Aplicațiile unde valoarea acestui raport mediu este mai mare de trei, deci un șir continuu de date de înscriere sau de citire, sunt bine acoperite de către o memorie DDR. Memoria QDR SRAM, Figura 3.104-b, permite două tipuri de implementare: cu lungime de rafală 2 și cu lungime de rafală 4, iar pentru fiecare din acestea, în funcționare trebuie considerate două aspecte, accesarea adresei pe magistrala de adrese și plasarea (captarea) datelor pentru înscriere.

Memoria QDR SRAM cu **lungimea de rafală 2** poate susține indefinit o succesiune de comenzi externe READ (2 cuvinte DQ_{in}), WRITE (2 cuvinte DQ_{out}) în fiecare ciclu de ceas; intern, prima jumătate a perioadei de ceas realizează funcția READ iar în a doua jumătate funcția WRITE. Evident, pe magistrala de adrese se aplică succesiv adresa pentru citire urmată de cea da înscriere; frontul pozitiv al semnalului CLK înregistrează adresa de citire în portul de ieșire (PC) iar frontul pozitiv al semnalului \overline{CLK} înregistrează adresa de înscriere în portul de intrare (PI).

Memoria QDR SRAM cu **lungimea de rafală 4** poate susține indefinit numai pentru o alternanță de comenzi externe READ (4 cuvinte DQ_{out}), WRITE (4 cuvinte DQ_{in}) pe durata de câte două cicluri de ceas, la fel ca și memoria cu lungimea de rafală 2, dar intern utilizează ciclurile diferit față de organizarea cu lungime de rafală 2. Memoria SRAM utilizează un ciclu de ceas pentru realizarea internă a comenzii READ apoi pe următoarele două cicluri de ceas rezultă la ieșirea portului de citire patru cuvinte DQ_{out} . Pe următorul ciclu de ceas, după cel ocupat de realizarea comenzii READ, o comandă WRITE poate fi inițiată care determină înscrierea în portul de intrare a patru cuvinte date, DQ_{in} . Rezultă că succesiunea celor două comenzi implică numai aplicarea unei adrese pe ciclu; frontul pozitiv al semnalului CLK înregistrează adresa de citire iar următorul front pozitiv, al semnalului CLK, este disponibil pentru înregistrarea adresei de înscriere. Dacă nu este aplicată o comandă WRITE pe următorul front pozitiv al semnalului de cesa CLK atunci pe acest front nu poate fi inițiat nici un alt ciclu RD-WR; rafala cu lungimea 4 nu poate fi stopată mai devreme, aceasta trebuie să se termine.

Pentru sistemele care permit lucrul cu rafale de lungime 4 (și nu numai lucrul cu rafale cu lungime 2) se recomandă primul tip de organizare de QDR (lungime 4) pentru că: 1 - adresele pentru comenzile de READ și WRITE sunt prezentate de către controller doar câte una pe un ciclu de ceas; 2 - la aceeași viteză realizabilă pe siliciu se poate comanda cu o frecvență de ceas mai ridicată.

Referitor la plasarea datei de înscriere, DQ_{in} , există o mică diferență în funcționarea memoriei QDR cu rafală de lungime 2 și rafală de lungime 4, ceea ce se poate observa din diagrama de semnale din figură. Pentru rafala de lungime 2 captarea datelor de înscriere DQ_{in1} se realizează imediat ce semnalul de înscriere devine activ, $WR_L=0$, și pe frontul pozitiv al semnalului CLK, iar pe următorul front pozitiv al semnalului \overline{CLK} este captat cuvântul DQ_{in2} și interior este executată operația de înscriere. Pentru rafala de lungime 4 captarea datelor de înscriere DQ_{in1} se realizează cu un ciclu de ceas întâziere după activarea semnalului de înscriere, $WR_L=0$; deci la următorul front pozitiv CLK este captat DQ_{in1} , la următorul front pozitiv \overline{CLK} este captat DQ_{in2} , urmează apoi captarea pentru DQ_{in3} , DQ_{in4} , respectiv pe fronturile




Figura 3.104 Memoria de tip QDR SRAM: a) structurarea de principiu a memoriei (prin caracteristica de dublu port se realizeaza un singur sens pentru fluxul de date); b) diagramele de semnale pentru comenzile READ și WRITE pentru QDR cu lungimea de rafală 2 și 4; c) organizarea aplicarii semnalelor de la/înspre controller pentru sincronizare când memoria este realizata din mai multe module.

pozitive ale semnalelor CLK și \overline{CLK} .

Semnalele de ceas pentru memoriile QDS SRAM trebuie să asigure restricțiile de temporizare. Pentru înscriere controllerul, Figura 3.104-c, trebuie să genereze memoriei semnalele de ADRESĂ, WR_L, DQ_{in} cu cel puțin τ_{SU} înainte de aplicarea frontului pozitiv al semnalului CLK și evident menținerea validă a acestora pe un interval τ_H după acest front. De asemenea, pentru citire cu aceleași restricții de temporizare trebuie eșantionate datele DQ_{out} , ADRESĂ și RD_L în portul de ieșire, mai mult aceste date DQ_{out} trebuie înscrise corect în controller după ce au fost transferate pe distanța dintre memorie și controller. Pentru memoriile QDS SRAM care sunt comandate la frecvențe sub 133 MHz semnalele CLK și \overline{CLK} pot fi generate încât să realizeze restricțiile de temporizare, dar la memoriile QDR care lucrează la frecvențe ridicate, peste 133 MHz, timpii de acces devin sensibil egali cu timpii de propagare a semnalelor pe distanța de la controller la primul modul de memorie.

Pentru înscrierea datelor, când sunt mai multe module QDR, semnalele CLK, \overline{CLK} se generează la controller cu o mică întârziere față de generarea semnalelor ADRESĂ, WR_L, DQ_{in} încât să se asigure τ_{SU} ; iar τ_{SU} este asigurat la fiecare modul deoarece se presupune că pentru fiecare modul toate aceste semnale generate de controller parcurg împreună aceeași distanță (deci aceeași întârziere de propagare). Dar la citire pentru că datele DQ_{out} parcurg de la module până la controller distanțe diferite (de exemplu, în figură pentru cele două module întârzierile de propagare până la controller sunt τ_1 și τ_2 , $\tau_1 < \tau_2$) pentru ca să fie captate în controller cu același front de ceas aceste date trebuie să fi fost înregistrate în porturile de ieșire de la memorie anterior cu intervale de timp τ_1 și τ_2 . Rezultă că, pe lângă semnalele CLK și \overline{CLK} pentru înscriere, este necesară încă o pereche de semnale de ceas CLK și \overline{CLK} pentru citire. Aceste semnale CLK și \overline{CLK} , defazate față de CLK și \overline{CLK} se obțin printr-o buclă a traseului semnalelor de ceas, acest traseu pornește de la controller și se întoarce tot la controller. Semnalele CLK și \overline{CLK} generate de controller sunt aplicate succesiv la fiecare modul QDR și sunt folosite pentru sincronizarea comenzii WRITE, apoi la reîntoarcere, cu defazajele corespunzătoare distanțelor parcurse, sunt aplicate succesiv dar în ordine inversă la fiecare modul ca semnale CLK și \overline{CLK} pentru înscrierea datelor DQ_{out} în porturile de citire; iar când ajung în controller vor sincroniza înscrierea datelor recepționate. Deoarece prin această buclă semnalele de ceas pot avea o încărcare mare, mai nou, memoriile QDR generează ele însele o pereche de semnale ecou, CQ și \overline{CQ} , care sunt utilizate pentru sincronizarea în controller a datelor citite DQ_{out} ; aceste semnale de ceas ecou sunt produse din semnalele de ceas primite de memorie, CLK și \overline{CLK} , prin introducerea unor defazaaje. (În structura de principiu a memoriei QDR din Figura 3.104-a, semnalul ZQ are o funcție similară cu a semnalului aplicat pe pinul ODT la o memorie DDR2, adică ajustarea impedanței de ieșire a driverelor de ieșire pentru a se adapta la impedanțele de pe circuitul imprimat. BW_1 , BW_0 sunt semnale prin care se poate selecta pentru înscriere un anume byte din cuvântul DQ_{in} .)

Pentru circuitele de memorie, utilizate în sistemele de calcul, tendința este ca acestea să devină din ce în ce mai mult circuite programate (prin unul sau mai multe Load Mod Register) și, în viitor, memoria să dobândească o anumită inteligență astfel încât (integrând și controllerul) să poată realiza independent anumite funcții.

3.6.4 Memoria adresabilă prin conținut, CAM

La toate tipurile de memorie prezentate până acum procesul de obținere/restabilire a unei informații (cuvânt) se realizează în felul următor: prin cunoașterea unei adrese (deci se impune memorarea, într-un fel, a adresei) care se aplică memoriei se extrage din locația, de la această adresă, informația căutată. Dar, se poate realiza acest proces și în sens invers, adică se cunoaște informația (cuvântul de date) și se determină adresa (locației) unde este stocat (acest cuvânt) în memorie. Practic, acest proces invers se realizează în felul următor: cuvântul data cunoscut, $D_{n-1}D_{n-2} \dots D_1D_0$, se compară, în paralel, cu cuvintele data din toate locațiile memoriei și se generează un semnal de găsim M (match) dacă există stocat acest cuvânt și totodată se obține și adresa (sau adresele), $AM_{m-1}, \dots, AM_k, \dots, AM_0$, locației care conțin acest cuvânt, Figura 3.105-a. Deoarece la acest tip de memorie explorarea se realizează prin conținut, și nu prin adresă, referirea sa se face prin sintagma memorie adresabilă prin conținut, **CAM (Content Addressable Memory)**.

Pentru structurarea de principiu a unei memorii CMOS CAM, Figura 3.105-b, se poate porni de la circuitul pentru generarea identității a două cuvinte, realizat cu tranzistoare de trecere, Figura 1.53-d. Câte un astfel de circuit de generare a identității este realizat pentru toate celulele, Figura 3.91-a, unei locații (adresă) a memoriei. Poarta XOR pentru celula i este realizată cu tranzistoarele de trecere T_1 și T_2 (și realizează $x_i\overline{D}_i + \overline{x}_iD_i$). Cele două valori x_i și \overline{x}_i se găsesc înscrise în celula i , ca ieșiri ale celor două inversoare CMOS (în celulă este înscris bitul x_i al cuvântului $X = x_{n-1} \dots x_i \dots x_1x_0$), iar cele două valori D_i și \overline{D}_i , ale bitului de rang i din cuvântul de comparat, $D = D_{n-1} \dots D_i \dots D_1D_0$, se aplică din exteriorul memoriei respectiv pe coloanele de bit C_1 și C_2 la celulele i de pe toate liniile de cuvânt (adrese). (Celula de memorie CMOS se consideră în starea 0 ($x_i = 0, \overline{x}_i = 1$) când ieșirea inversorului din dreapta este H și ieșirea inversorului din stânga este L iar în starea 1 când cel din stânga este în H și cel din dreapta este în L.) Circuitul NOR al generatorului de identitate, între cuvântul D și cuvântul X de pe o linie de cuvânt, este constituit (distribuit) din toate tranzistoarele T_3 , câte unul pentru fiecare celulă de memorie, și care sunt comandate de către ieșirile porților XOR. Această poartă NOR distribuită poate fi realizată dinamic (cu preîncărcarea la timpul potrivit, de exemplu când M=1) sau ca o pseudo poartă CMOS (ca în structura prezentată, τ_s este tranzistorul de sarcină) dacă nu este critică cerința de viteză.

Memoria CMOS CAM cu structurarea prezentată poate fi utilizată în modul normal pentru înscriere și citire; operația de înscriere este necesară pentru a stoca cuvintele data X la oricare adresă, iar citirea numai pentru utilități de testare; în Figura 3.105-c este prezentată o astfel de memorie cu patru adrese pentru cuvinte cu lungimea de patru biți. Pentru funcționare ca memorie CAM cuvântul căutat D se aplică pe pinii de intrare, ca dată de intrare, astfel că pe coloanele de bit C_1 și C_2 vor fi respectiv valorile D_i și \overline{D}_i , dar nu se aplică memoriei nici un cuvânt de adresă. Dacă bitul D_i este identic cu bitul x_i din celula i atunci poarta XOR corespunzătoare va aplica 0 pe poarta tranzistorului T_3 (blocându-l) din poarta NOR a generatorului de identitate; toate tranzistoarele T_3 de pe o linie de cuvânt (de la o poartă NOR) vor fi blocate numai când $X \equiv D$, indicând la ieșire, prin acționarea $AM_k = 1$, adresa (liniei) la care s-a găsit cuvântul căutat. Dacă cel puțin un bit din cele două cuvinte sunt diferite, tranzistorul T_3 corespunzător aceluși bit va conduce, poarta NOR de pe linia respectivă produce 0 pe ieșire, $AM_k = 0$, indicând neidentitatea cuvintelor.




Figura 3.105 Memoria adresabilă prin conținut, CAM: a) schemă bloc pentru o memorie CAM; b) structurarea unei celule de memorie CAM pe baza unei celule RAM-CMOS prin adăugarea componente de generare a funcției de identitate (poarta XOR); c) organizarea unei memorii CAM de patru locații pentru cuvinte de patru biți; d) structura logică a unei celule CAM pentru căutarea cuvintelor incomplet definite; e) structurarea de principiu, pe bază de memorie CAM, a unui circuit pentru translatarea adreselor virtuale în adrese reale (TLB).

telor, $X \neq D$. În acest mod de structurare al memoriei CAM adresa la care s-a găsit cuvântul căutat corespunde cu numărul poziției în cuvântul $AM_{m-1} \dots AM_k \dots AM_0$, pentru care bitul are valoarea 1. În cazul în care există mai multe adrese la care s-a găsit cuvântul căutat se poate alege doar una din aceste adrese prin aplicarea cuvântului $AM_m \dots AM_k \dots AM_0$ la intrarea unui codificator prioritar $m : \lceil \log_2 m \rceil$ (alegerea uneia din adresele găsite depinde de modul de alocare a priorităților, vezi 2.4.2). Pe lângă aflarea adresei locației, unde există identitate, $AM_k = 1$, structura de memorie CAM trebuie înzestrată și cu generarea unui semnal de găsim, $M = 1$, ceea ce se poate realiza cu o poartă NOR, ale cărei tranzistoare în paralel din rețeaua nMOS sunt comandate de ieșirile AM_k , $0 \leq k \leq m - 1$; ieșirea negată din această poartă generează $M = 1$ când cuvântul căutat a fost găsit la cel puțin o adresă.

Uneori, este necesar a se căuta în memorie un cuvânt D_k care este incomplet cunoscut, adică valorile anumitor biți ai săi nu se cunosc. La accesarea printr-un cuvânt incomplet definit structura celulei (pentru un bit) a generatorului de identitate este prezentată în Figura 3.105-d. Structura acestei celule rezultă din structura celulei anterioare la care se adaugă poarta 1 care este comandată de bitul de mască m_i ; dacă D_i este definit atunci m_i trebuie să fie 1 (poarta AND2 este deschisă), iar dacă D_i nu se cunoaște atunci bitul de mască trebuie să producă un rezultat ca și când biții D_i și x_i au valori identice, deci $m_i = 0$ (poarta AND2 este închisă). Cu această regulă rezultă configurația cuvântului mască, m , care are aceeași lungime ca și a cuvântului căutat, cu maparea: pentru biții D_i cunoscuți $\rightarrow m_i = 1$, iar pentru biții D_i nedefiniți $\rightarrow m_i = 0$. Memoriei CAM i se aplică din exterior simultan două cuvinte, cuvântul dată căutat, D_k , și cuvântul mască m . În exemplul următor, pentru un cuvânt incomplet definit D_k , se realizează cuvântul mască m și se prezintă căutarea la două adrese din care la una cu succes (a) iar la cealaltă (b) fără succes.

$D_k =$	-	1	0	-	1	-	1	0	(Data căutată)
$X =$	0	1	0	0	1	1	1	0	(Data existentă în CAM)
$m =$	0	1	1	0	1	0	1	1	(cuvântul mască)

Rezultat 0 0 0 0 0 0 0 0 0 $\rightarrow AM_k = 1$
a)

$D_k =$	-	1	0	-	1	-	1	0	(Data căutată)
$X =$	1	0	0	1	1	0	1	0	(Data existentă în CAM)
$m =$	0	1	1	0	1	0	1	1	(cuvântul mască)

Rezultat 0 1 0 0 0 0 0 0 0 $\rightarrow AM_k = 0$
b)

O utilizare foarte frecventă a memoriei CAM este în cadrul sistemelor pe bază de microprocesor, pentru translatarea adresei virtuale în adresă reală prin așa-numitul circuit TLB (Translation Lookaside Buffer). Într-un sistem de calcul spațiul de adresare virtual, V, cu care lucrează programele este mult mai mare decât spațiul de adresare real (/fizic), R, cu care lucrează procesorul, adică numărul de adrese (fizice) din modulele de memorie ale sistemului. (De exemplu, să considerăm că spațiul virtual ar fi

de 2^{32} adrese (4G), adresare cu un cuvânt de 32 biți, iar spațiul real de 2^{20} adrese (1M), adresare cu un cuvânt de 20 biți). Translatarea unei adrese virtuale într-o adresă reală, $V \rightarrow R$, se realizează cu un tabel, TBL, implementat cu o memorie CAM, Figura 3.105-e.


Memoria CAM cu un număr de q locații are pe fiecare linie stocate două cuvinte; în prima jumătate a liniei cu structură CAM este un cuvânt care reprezintă o adresă virtuală iar în a doua jumătate a liniei (cu structură de memorie RAM) este un cuvânt care reprezintă o adresă reală (lungimea cuvântului de adresă virtuală este mai mare decât a celui de adresă reală). În tabel se înscriu în prima jumătate, în funcție de numărul de locații q , doar acele adrese virtuale care se preconizează că vor fi referite prin rularea programului, iar pe fiecare linie din a doua jumătate se înscrie adresa (reală) locației din memoria RAM a sistemului unde se află data referită de adresa virtuală (înscrisă în prima jumătate a aceleiași linii). La aplicarea unui cuvânt de adresă virtuală la jumătatea de tip CAM a tabelului, acest cuvânt este comparat cu toate adresele virtuale înscrise și în cazul unei identități se generează pentru acea linie semnalul $AM_k = 1$. Semnalul AM_k activat va produce citirea adresei reale de pe a doua jumătate a liniei respective, iar această adresă reală este aplicată la memoria RAM a sistemului de unde se citește/înscrie data referită de adresa virtuală.

PROBLEME

P3.1 Să se deducă structura automatului asincron care are următorul tabel de evoluție al stărilor (Figura a):

Starea prezenta	Starea urmatoare, iesire			
	intrari= X_1, X_0			
	00	01	11	10
a	(a),0	(a),0	(a),0	b, 0
b	a, 0	a, 0	(b),0	(b),0

a)



P3.2 Să se studieze condiția de instabilitate pentru circuitul a cărui structură este prezentată mai sus (Figura b din textul problemei P3.1)

P3.3 Să se determine stările totale stabile ale circuitului asincron obținut prin conectarea ieșirilor \overline{F}_1 și \overline{F}_2 ale unei porți DAR-NEGAT respectiv la intrările \overline{A}_2 și \overline{A}_1 . Structura porții DAR este dată în problema P2.22.

P3.4 Un automat detectează dacă într-un șir de biți aplicat pe intrarea x există consecutiv trei sau mai mulți biți cu valoarea 1, dacă da se generează ieșirea $y = 1$. Să se deseneze graful de tranziție al stărilor/ieșirii precum și tabelul de tranziție al stărilor/ieșirii.

P3.5 Un automat detectează dacă într-un șir de biți aplicat pe intrarea x există în ultimi trei biți aplicați exact doi biți cu valoarea 1, dacă da se generează ieșirea

$y = 1$. De exemplu pentru secvența de intrare 011011100 se generează pe ieșire secvența 001111010. Să se deseneze graful de tranziție al stărilor/ieșirilor precum și tabelul de tranziție al stărilor/ieșirii.

P3.6 Un automat calculează funcția majoritar de trei variabile $F = \sum_0^7(3, 5, 6, 7)$ dar tripletul valorilor celor trei variabile este aplicat serial pe intrarea x a automatului. Automatul generează $y = 0$ până când a treia valoare din triplet este aplicată pe intrare iar atunci va genera $y = 0$ sau 1 dacă numărul de biți 0 respectiv de 1 a fost majoritar în triplet; de exemplu pentru șirul aplicat pe intrare 011100101 va genera la ieșire 001000001. Să se deseneze graful de tranziție al stărilor/ieșirii precum și tabelul de tranziție al stărilor/ieșirii.

P3.7 Un automat, de tip Mealy, identifică dintr-un șir de biți, aplicat la intrarea x , secvența 10110 și generează, când această secvență este identificată, unu logic pe ieșirea y . În șirul aplicat peste secvența corectă se poate suprapune, parțial, și o alta următoare, secvența corectă. Să se deseneze graful de tranziție al stărilor/ieșirii precum și tabelul de tranziție al stărilor/ieșirii.

P3.8 Să se realizeze graful de tranziție al stărilor/ieșirii pentru un automat Mealy care are funcțiunea de detector de secvențe: dintr-un șir oarecare de biți aplicat la intrarea x se detectează secvența 010110 și se generează, când această secvența este identificată, unu logic pe ieșirea y ; peste secvența corectă se poate suprapune, parțial, și o altă următoare secvența corectă.


P3.9 Un detector de secvențe, de tip automat Mealy, când detectează secvența 01101 dintr-un șir de biți aplicat pe intrarea x generează 1 pe ieșirea y_1 , iar când detectează secvența 01111 generează 1 pe ieșirea y_0 . Unei secvențe din șir i se poate suprapune o altă secvență de același tip sau din celălalt tip. (cuvântul de ieșire este ordonat y_1y_0).

P3.10 Un automat de tip Moore detectează dacă secvențe de câte patru biți aplicate pe intrarea x constituie un cod corect pentru o cifră exprimată în codul BCD (8-4-2-1). Dacă secvența este un cod BCD corect se generează $y = 1$, dacă nu se generează $y = 0$. Să se realizeze graful de tranziție al stărilor.

P3.11 Un automat Mealy care detectează, într-un șir de biți aplicat pe intrarea x , secvența 01010 are următoarea funcționare. Când secvența 01010 este detectată în șir se generează ieșirea $y_0 = 0$. Dacă în șirul de intrare se detectează subsecvența 011 atunci se generează $y_1 = 1$ și se inițializează, din nou, căutarea secvenței 01010. Peste o secvență 01010 se poate suprapune începerea unei următoare secvențe 01010. Să se realizeze graful de tranziție al stărilor/ieșirilor.


P3.12 Un automat Mealy cu o singură intrare x și două ieșiri y_0 (pentru deschidere) și y_1 (pentru alarmă), utilizat ca cheie electronică, are următoarea funcționare. Pentru deschidere trebuie să se aplice pe intrarea x succesiv patru cuvinte de cod C_1, C_2, C_3 și C_4 (fiecare de câte patru biți), de exemplu $C_1 = 0110 = 6|_{10}$, $C_2 = 1010 = 10|_{10}$, $C_3 = 0100 = 4|_{10}$ și $C_4 = 1000 = 8|_{10}$, după care se comandă deschiderea $y_0 = 1$. Dimpotrivă se comandă alarma, $y_1 = 1$, după patru cuvinte de cod dacă acestea sau printre acestea există coduri greșite. Un cod corect se notează cu C_{iA} iar un cod greșit cu C_{iF} , $i = 1, 2, 3, 4$ iar prin C^* oricare combinație de patru biți care generează o tranziție.

Să se construiască graful de tranziție al stărilor/ieșirilor și tabelul de tranziție al stărilor/ieșirilor.




P3.13 Un automat Mealy primește serial pe intrarea x cuvinte de câte patru biți care reprezintă un număr în cod EXCESS-3 și generează serial pe ieșirea y_1 cuvinte de patru biți care reprezintă codul BCD al numărului aplicat pe intrare, deci o conversie serială EXCESS-3 în BCD. Dacă pentru codul aplicat pe intrare nu există un număr ($0 \div 9$) în BCD automatul generează 1 pe ieșirea y_0 . Să se realizeze grafurile de tranziție al stărilor/ieșiri (primul bit aplicat pe intrare din codul EXCESS-3 este cel mai puțin semnificativ).

P3.14 Să se determine dacă următoarele grafuri de tranziție sunt definite ambiguu



P3.15 Pentru automatul cu diagrama de semnale din figură să se construiască grafurile de tranziție al stărilor/ieșiri.



P3.16 Pentru grafurile de tranziție ale stărilor/ieșirilor din figura de mai jos să se deducă tabelele de tranziție ale stărilor/ieșirilor.




Figura 3.122 Grafurile de tranziție pentru problema P3.16

P3.17 Pe cele două intrări x_1 și x_0 ale unui automat sincron se aplică două șiruri de biți. Automatul va genera o ieșire activă, $y = 1$, când pentru cinci tacte consecutive subșirurile aplicate la cele două intrări sunt identice. Să se realizeze graful de tranziție al stărilor/ieșirilor și apoi tabelul de tranziție al stărilor/ieșirilor.

P3.18 Pentru un anumit experiment este necesar a se detecta dacă o bilă de un diametru D , situată într-un tub, se deplasează în sus sau în jos. Pentru a detecta deplasarea se fixează în lungimea tubului doi senzori S_1 și S_2 la o distanța $< D$. Când bila este în dreptul unui sensor acel sensor va indica valoarea logică 1, altfel va indica valoarea logică 0. Când bila se deplasează în sus o ieșire y_1 va avea valoarea logică 1 iar când bila se deplasează în jos ieșirea y_2 va avea valoarea logică 1. Să se conceapă organigrama ASM și apoi să se construiască tabelul de tranziție al stărilor/ieșirilor.

P3.19 Graful de tranziție al stărilor/ieșirilor de la problema P3.7. Să se convertească

într-o diagrama ASM și apoi să se construiască tabelul de tranziție al stărilor.

P3.20 Graful de tranziție al stărilor/ieșirilor din exemplul 3.3 Figura 3.11. Să se convertească într-o organigramă ASM.

P3.21 Să se conceapă organigrama ASM a unui automat ale cărui succesiuni de cuvinte generate la ieșire, $y_2y_1y_0$, la aplicarea impulsurilor de ceas, este o numărare în cod binar natural 8-4-2-1 sau în cod GRAY. Cu ajutorul intrării $\overline{B}/G = 1$ se comandă numărarea în binar natural, $\overline{B}/G = 0$ sau în cod Gray $\overline{B}/G = 1$.

P3.22 Pentru automatul Mealy cu tabelul de tranziție al stărilor/ieșirilor de mai jos să se reducă stările redundante prin metoda mapei implicanților.

Starea prezenta	Starea urmatoare / iesire	
	x=0	x=1
0	0/00	1/00
1	4/00	2/00
2	7/00	1/00
3	2/01	6/10
4	6/10	5/00
5	5/01	4/11
6	1/01	6/10
7	3/10	8/00
8	8/01	7/11

a)

Starea prezenta	Starea urmatoare/iesire	
	x=0	x=1
A	C/0	B/1
B	D/0	B/1
C	A/1	D/0
D	B/1	C/0

b)

Starea prezenta	Starea urmatoare/iesire	
	x=0	x=1
A	D/0	B/0
B	E/0	A/1
C	G/0	F/1
D	A/1	D/0
E	A/1	D/0
F	C/0	B/0
G	A/1	E/0


c)

P3.23 Pentru cele două automate de tip Mealy cu tabelele de tranziție ale stărilor/ieșirilor de mai sus (b și c) să se deseneze grafurile de tranziție ale stărilor/ieșirilor înainte și după reducerea stărilor redundante.


P3.24 Pentru automatul cu tabelul de tranziție al stărilor/ieșirii din figura următoare să se deducă funcțiile de excitație pentru codificarea stărilor în două modalități: 1 - cod binar natural; 2 - cod Gray.

Starea prezenta	Starea urmatoare / iesire	
	0	x 1
q_0	$q_1/1$	$q_0/1$
q_1	$q_2/0$	$q_3/0$
q_2	$q_2/0$	$q_3/0$
q_3	$q_1/1$	$q_0/0$

P3.25 Următoarele forme de variație de semnale se aplică la un latch SR cu ceas și respectiv la unul D. Să se deseneze variația semnalelor Q și Q_N .



P3.26 Următoarele forme de variație de semnale se aplică respectiv la bistabile D, SR și JK. Să se deseneze variația semnalelor Q și Q_N . Toate bistabilele au comutație pe frontul pozitiv de ceas.



P3.27 Formele de variație de semnale din figura de mai jos se obțin la ieșirea unui bistabil T respectiv D. Să se deseneze variația semnalelor pe intrările T respectiv D. Comutația bistabilelor este pe frontul negativ de ceas.




Figura 3.134 Problema P3.27

P3.28 Să se deseneze variația semnalului generat pe ieșirilor A și B ale circuitelor din figura de mai jos:



Figura 3.136 Problema 3.28

P3.29 Să se deseneze variația semnalului generat pe ieșirile A și B ale circuitelor din figura de mai jos. Inițial bistabilele sunt în starea $Q = 0$.

P3.30 Pentru bistabilele din figura de mai jos se dau următoarele valori: $\tau_{SU} = 20ns$, $\tau_{PLH(CQ)} = \tau_{PHL(CQ)} = 50ns$. Să se determine frecvența maximă a semnalului de ceas și variația semnalelor A, B și C. Inițial bistabilele sunt în starea $Q = 0$.

P3.31 În Figura 3.40-a este realizată o structură de latch D cu ceas pornind de la un latch SR pe bază de porți NOR plus două porți NAND și un inversor. Să se structureze latch-uri D în felul următor:

a) latch SR pe bază de porți NOR plus porți NOR și inversoare;




Figura 3.138 Problema 3.29




Figura 3.140 Problema 3.30


- b) latch SR pe bază de porți NAND plus porți NAND și inversor;
 c) latch SR pe bază de porți NAND plus numai porți NAND.

P3.32 Un bistabil PN are următoarea funcționare:

- 1) pentru $PN = 00$ înscrie în $Q = 0$, $Q_N = 1$;
- 2) pentru $PN = 01$ fără modificare Q , Q_N ;
- 3) pentru $PN = 10$ complementează \overline{Q} , $\overline{Q_N}$;
- 4) pentru $PN = 11$ înscrie $Q = 1$, $Q_N = 0$.

Să se realizeze: tabelul caracteristic, tabelul de excitație, ecuația de funcționare și structurarea pe un latch SR master slave. Cum poate bistabilul PN să fie transformat într-un bistabil D? De asemenea să se structureze un bistabil JK utilizând un bistabil D în un MUX 2:1.


P3.33 Pentru următoarele circuite să se deseneze variația semnalelor Q_A și Q_B . Se consideră starea inițială a bistabilelor $Q_A = 0$, $Q_B = 0$.



P3.34 Pentru următorul circuit (a) să se deseneze variația semnalelor Q_A , Q_B și X când în circuit există următoarele defecțiuni:

- a) intrarea J_A este în gol;
- b) intrarea K_B este în gol;
- c) ieșirea Q_B este în gol;
- d) intrarea de ceas la bistabilul B este pusă la masă

e) poarta NAND₂ are ieșirea în gol.
Se consideră că circuitul este realizat cu componente TTL.




P3.35 Pentru bistabilul de mai sus (b) să se deseneze variația semnalului de ieșire Q când pe intrare se aplică următoarele șiruri de biți: $J_1 = 1010011$, $J_2 = 0111010$, $J_3 = 1111000$, $K_1 = 0001110$, $K_3 = 1010101$. Pentru fiecare impuls de ceas se aplică, din șirurile date, câte un bit pe fiecare intrare; se începe cu bitul cel mai din dreapta.

P3.36 Să se proiecteze un automat cu bistabile D care pentru intrarea $x = 1$ generează succesiv, și ciclic, codurile Gray de doi biți, iar pentru $x = 0$ rămâne în aceeași stare.

P3.37 Să se proiecteze un automat cu bistabile JK, cu două intrări E(nable) și x care pentru $E = 0$ va rămâne în aceeași stare indiferent de valoarea lui x . Dar când $E = 1$ va genera la ieșire, ciclic, succesiunea $y_1y_0 = 00, 01, 10, 11, 00, 01, \dots$ pentru $x = 1$, respectiv, ciclic, succesiunea $y_1y_0 = 00, 11, 10, 01, 00, 11 \dots$ pentru $x = 0$.

P3.38 Să se proiecteze un automat care pentru un cuvânt binar de n biți, $b_{n-1}, b_{n-2}, \dots, b_1, b_0$, aplicat serial pe intrarea x , începând cu bitul b_0 - câte un bit pe fiecare tact - generează serial pe ieșirea y complementul față de doi al cuvântului aplicat pe intrare; în același tact al aplicării bitului pe intrare se obține și bitul corespunzător pe ieșire. Pentru a indica faptul că secvența aplicată pe intrare s-a terminat și că circuitul se inițializează să primească o altă secvență automatul mai are o intrare I care trebuie să primească valoarea 1 pentru un tact, altfel $I = 0$. Implementarea se va face cu bistabil D.


P3.39 Pornind de la graful de tranziție al stărilor reprezentat în figura următoare (a) să se realizeze automatul întâi cu bistabile D apoi cu bistabile JK.




P3.40 Pornind de la grafurile de tranziție al stărilor reprezentat în figura de mai sus (b) să se implementeze automatul în varianta cu bistabile JK și bistabile T.

P3.41 Pornind de la grafurile de tranziție al stărilor și tabelele de tranziție al stărilor deduse în problemele P 3.4, P 3.5 și P 3.6 să se implementeze automatele pe bază de bistabile de tip D.

P3.42 Pentru automatele din figura a (cu bistabile D) și din figura b (cu bistabile T) de mai jos să se deducă tabelele de tranziție ale stărilor și ieșirilor, apoi grafurile de tranziție ale stărilor.



P3.43 Pentru automatul din figura a de mai jos să se construiască tabelul de tranziție al stărilor/ieșirii și grafurile de tranziție al stărilor/ieșirii. Apoi pentru $x = 1$ să se deseneze diagrama de variație a semnalelor z_1, z_0, y pe un interval de 10 tacte de ceas, pornind din starea $z_1 z_2 = 00$




P3.44 Circuitul secvențial din figura b, desenat la problema P3.43 are două intrări A_i, B_i și o ieșire s_i . Structural, se compune dintr-un sumator complet, $\Sigma(3, 2)$, și un bistabil D. Să se deducă tabelul de tranziție al stărilor/ieșirii și grafurile de tranziție.

P3.45 Un semiautomat are trei bistabile Q_2, Q_1 și Q_0 de tip D și o intrare x . Ecuațiile care descriu funcțiile de excitație sunt:


$$wD_2 = (z_1\bar{z}_0 + \bar{z}_1z_0)x + (z_1z_0 + \bar{z}_1\bar{z}_0)\bar{x}; \quad wD_1 = z_2, \quad wD_0 = z_1$$

- a) Să se construiască tabelul de tranziție al stărilor;
 b) Să se realizeze două grafuri de tranziție ale stărilor unul pentru $x = 0$ și altul pentru $x = 1$.


P3.46 Automatul din figura de mai jos este construit pe baza a două bistabile, Q_1 este un JK iar Q_2 este de tip T. Să se deducă tabelul de tranziție al stărilor/ieșirii și graful de tranziție al stărilor/ieșirii.



P3.47 Pentru automatul din figura de mai jos să se scrie funcțiile de excitație/ieșire și să se deducă tabelul de tranziție al stărilor/ieșirilor iar apoi să se construiască graful de tranziție al stărilor/ieșirilor.



P3.48 Să se analizeze automatul din figura de mai jos.




P3.49 Pentru automatul din figura a) de la problema P 3.42, considerând că se află în starea $z_1 z_0 = 00$, să se determine succesiunea stărilor și succesiunea valorilor ieșirii când pe intrare se aplică șirul de valori: 01011011101110.

P3.50 Pentru circuitul din Figura 3.58-a cu valorile $V_{DD} = 5V$, $V_T = 2,5V$, $R_x = 10k\Omega$ și $C_x = 0,001\mu F$.

- a) Să se calculeze durata τ_w a impulsului generat la ieșire;
 b) Dacă variația tensiunii de prag V_T este $\pm 20\%$ care este variația în durata impulsului generat.

P3.51 Pentru circuitul astabil din figura de mai jos să se deseneze diagrama de variație a semnalelor și să se deducă formula pentru calculul frecvenței.



P3.52 Pentru circuitul 555 să se determine: a) fiind conectat ca monostabil cu $R_x = 22k\Omega$ și $C_x = 0,01\mu F$, care este durata τ_w a impulsului generat; b) fiind conectat ca astabil, să genereze un semnal dreptunghiular de frecvență 1 KHz și factorul de umplere 75%.

P3.53 Cu un circuit 555 să se realizeze un receptor de linie compatibil la ieșire TTL.

P3.54 Utilizând un circuit 555 să se realizeze un releu cu întârziere la închidere.

P3.55 Pentru un numărător asincron modulo 8, realizat cu bistabile T, cu comutație pe frontul negativ, să se determine stările false introduse în secvența de numărare. Cum se poate obține ieșirea $z_2z_1z_0$ fără stări false.

P3.56 Pentru un numărător asincron modulo 8, realizat cu bistabile cu comutație pe frontul pozitiv având timpul de propagare $\tau_{PCQ} = 8ns$ să se determine timpul cel mai lung de propagare și între care stări se obține.

P3.57 Să se modifice, utilizând o buclă de forțare netransparentă, un numărător asincron modulo 16 pentru o funcționare de numărător modulo: 9, 11, 13, 14 și 15.

P3.58 Să se realizeze un generator de faze utilizând un numărător asincron modulo 8 (cu comutație pe frontul negativ al ceasului).

P3.59 Pentru un numărător asincron modulo 2^{10} cu $\tau_{PCQ} = 5ns$: a) când conținutul este unul din numerele 10011000111, 00111111111, 11111111111 și se aplică următorul impuls de ceas câte celule comută? b) care este frecvența maximă de ceas?

P3.60 Utilizând circuitul numărător 74xx163 (Figura 3.66-a) să se realizeze: a) două structuri de numărător modulo 11 în cod oarecare; b) un numărător modulo 11 în cod binar natural; c) un numărător modulo 11 în cod EXCESS3.

P3.61 Utilizând circuitul numărător 74xx161 (Figura 3.66-a) să se structureze numărătoare modulo 13 în cod binar.

P3.62 Pentru structurile din Figura 3.172 (a, b, c), pe baza circuitului numărător 74xx169 (vezi Figura 3.66-a) să se determine succesiunea cuvintelor de ieșire $z_3z_2z_1z_0$ atât pentru cazul când se consideră cuvântul inițial $z_3z_2z_1z_0 = 0000$ cât și pentru cazul când $z_3z_2z_1z_0 = 1111$.

P3.63 Să se structureze numărătoare modulo 2^{16} , în cod binar natural, pe baza circuitului numărător 74xx163.

P3.64 Să se structureze două numărătoare modulo 129 (unul în cod binar natural, altul în cod oarecare) pe baza circuitului 74xx163.

P3.65 Cu celule bistabil D să se realizeze sinteza următoarele numărătoare:




Figura 3.172 Problema 3.62

- a) numărător modulo 16 în cod binar natural;
 b) numărător modulo 6 care realizează următorul ciclu (notat în zecimal) 0-1-3-7-6-4-0-1-3...

P3.66 Cu celule bistabil T să se realizeze sinteza unui numărător modulo 10 în cod BCD.

P3.67 Cu celule bistabil JK să se realizeze sinteza următoarelor numărătoare:

- a) numărător modulo 3 care generează ciclic succesiunea 0-1-2-0...;
 b) numărător modulo 6 care generează ciclic succesiunea 0-1-3-2-4-6-0-1...

P3.68 Să se structureze un circuit care să multiplice frecvența de ceas cu coeficientul 0,375.

P3.69 Să se structureze un ceas care indică pe afișoare cu șapte segmente, timpul până la 12 ore. Pentru obținerea semnalului de ceas se va utiliza frecvența rețelei electrice de 50 Hz.

P3.70 Pentru un spațiu de parcare, cu capacitatea maximă $C_{max} = 100$ locuri, să se indice la intrare, în fiecare moment, printr-un semnal luminos dacă mai există locuri de parcare, iar dacă s-a ajuns la C_{max} să se închidă o barieră pe sensul de intrare.

P3.71 Pentru organigrama ASM din figura a) de mai jos să se implementeze semi-automatul.

P3.72 Pentru organigrama ASM din figura b) de mai sus să se implementeze semiautomatul.

P3.73 Utilizând un limbaj RTL (vezi 3.2.3.5) pentru un grup de patru registre $R3, R2, R1, R0$ cu lungimea de 32 biți, să se specifice într-o diagramă ASM stările pentru efectuarea următoarelor transferuri: $R0 \leftarrow R1$, $R2 \leftarrow R3$; $SWAPR1, R2$ ($R1 \leftrightarrow R2$). Se vor structura două tipuri de conexiuni între registre: 1) fiecare cu fiecare (punct-la-punct); 2) prin intermediul unei singure magistrale.

P3.74 Pe baza unui circuit acumulator de patru biți să se realizeze un numărător în cod BCD.

P3.75 Pe baza unui circuit acumulator de patru biți să se realizeze un numărător modulo 12.

P3.76 La sumatorul din problema P 3.44: a) să se introducă registre de deplasare




Figura 3.182 Problema 3.71

pentru operanzi și suma; b) să se realizeze cu bistabil de tip JK

P3.77 În structura numărătorului Johnson, cu patru celule, să se modifice conexiunile astfel încât să genereze un număr impar (șapte) de stări.

P3.78 Pe baza unui numărător Johnson, cu cinci celule, să se realizeze:

a) un generator de 10 faze: $F_0, F_1, F_2, \dots, F_8, F_9, F_0, F_1, \dots$

b) un generator de 9 faze: $F_0, F_1, F_2, \dots, F_7, F_8, F_0, F_1, \dots$

P3.79 Utilizând circuitul registru universal 74xx194 (Figura P3.80-b și P3.80-c) să se realizeze un circuit registru inel, fără autoamorsare: a) cu deplasare stânga, din starea inițială $z_4z_3z_2z_1 = 0001$; b) cu deplasare dreapta, din starea inițială $z_4z_3z_2z_1 = 1100$.

P3.80 Pe baza registrului 74xx194 să se realizeze un numărător în inel cu deplasare stânga cu autoamorsare și autocorecție cu ciclul $0001 \rightarrow 0010 \rightarrow 0100 \rightarrow 1000 \rightarrow 0001 \rightarrow \dots$

P3.81 Pe baza circuitului 74xx194, Figura P3.80, registru universal cu patru celule, să se realizeze: a) un numărător Johnson de patru celule cu autoamorsare; b) un numărător Johnson cu autoamorsare și autocorecție.


P3.82 Pentru polinomul caracteristic $x^4 \oplus x_3 \oplus I$ să se structureze circuitul secvențial liniar cu reacție cu sumator extern și cu sumator inclus. Pentru fiecare din aceste structuri să se determine succesiunea stărilor generate când se consideră starea inițială $z_4z_3z_2z_1 = 0001$. Apoi, să se introducă circuit de autocorecție (și autoamorsare) și să se deducă succesiunea stărilor.

P3.83 Să se realizeze structura de circuite secvențiale liniare cu reacție, cu sumator extern și inclus, pentru polinomul caracteristic $x^4 \oplus x^3 \oplus x \oplus 1$.

P3.84 Utilizând trei celule ale registrului universal 74xx194 să se realizeze structuri de circuite secvențiale liniare cu reacție care să genereze secvențe pseudo-aleatoare cu


lungimea maximă; apoi să se structureze un numărător modulo 5 în cod arbitrar.

P3.85 Circuitul din figura reprezintă un generator de secvențe pseudo-aleatoare selectabil pentru secvențe de cuvinte de patru biți $z_4z_3z_2z_1$, realizat pe baza circuitului registru universal 74xx194. Selectarea se realizează prin intermediul unui MUX4:1. Pentru cele patru cuvinte de selectare S_1S_0 ale multiplexorului să se determine secvențele de cuvinte $z_4z_3z_2z_1$ precum și șirul de biți aplicat pe intrarea serie deplasare stânga, LIN. Se consideră inițializarea generatorului în starea $z_4z_3z_2z_1 = 0001$ realizată prin acționarea $LOAD/\overline{DEPLASARE} = 1$.



P3.86 Să se arate că numai un registru serie cu un număr n , par/impar, de celule și o rețea de reacție cu paritate respectiv impară/pară, conectate într-o structură de circuit secvențial liniar cu reacție, poate genera o secvență de lungime maximă, $2^n - 1$.

P3.87 Pentru circuitul secvențial liniar fără reacție din figura următoare să se determine răspunsul la o secvență impuls unitar, la o secvență treaptă unitară și să se calculeze secvența de intrare nulă.



P3.88 Două circuite secvențiale liniare fără reacție cu funcțiile de transfer $H_1(D)$ și $H_2(D)$ sunt comandate cu aceeași secvență de intrare $X = \dots 0001011000\dots$, obținându-se secvențele de ieșire: $Y_1 = \dots 00011101101000\dots$, $Y_2 = \dots 0001011011101000\dots$. Să se deducă expresiile algebrice și să se deseneze structurile pentru cele două circuite. Apoi să se înscrie cele două funcții de transfer $H_3(D) = H_1(D) \cdot H_2(D)$ iar pentru circuitul rezultat să se deseneze structura și să se determine răspunsul pentru secvența de intrare $X_3 = \dots 000111000\dots$.

P3.89 Cu trei circuite secvențiale liniare fără reacție cu funcțiile de transfer $H_1(D)$, $H_2(D)$, $H_3(D)$, care pentru secvența $X = \dots 000111000\dots$ aplicată pe intrări generează ieșirile: $Y_1 = \dots 0001011101000\dots$, $Y_2 = \dots 0001011101000\dots$, $Y_3 = \dots 0001101110101000\dots$ să se realizeze circuitele cu funcțiile de transfer: $H_4(D) = H_1(D) \oplus H_2(D) \oplus H_3(D)$; $H_5(D) = H_1(D) \cdot H_2(D) \oplus H_3(D)$;

$$H_6(D) = H_1(D) \cdot H_2(D) \cdot H_3(D).$$

P3.90 Utilizând un circuit RAM de capacitate $1\text{M} \times 4$ biți să se realizeze următoarele module de capacitate: $1\text{M} \times 4$ biți; $2\text{M} \times 4$ biți; $4\text{M} \times 4$ biți și $2\text{M} \times 8$ biți.

Capitolul 4

SUPPORTUL CIRCUISTIC ÎN PROIECTAREA APLICAȚIILOR

4.1 CONEXIUNI PROGRAMABILE

Sucesiunea în desfășurarea procesului de dezvoltare a unui sistem digital se reduce, mai mult sau mai puțin, la următoarele trei etape: DESCRIERE→SINTEZĂ → REALIZARE.

Descrierea funcționalității se referă la acele specificații proprii aplicației realizate de/cu sistemul digital care urmează a fi dezvoltat. Această descriere conduce la elaborarea unei **arhitecturi**, în general, compusă din mai multe blocuri între care există schimb informațional, în timp, sub formă de semnale electrice. Pentru exprimarea funcționării sistemului digital, la nivel de arhitectură, se poate utiliza fie o modalitate grafică (desene), fie o modalitate textuală (limbaje de descriere, HDL, vezi vol.II).

Sinteza constă în convertirea arhitecturii într-o structură logică, adică sinteza rețelei logice a sistemului.

Realizarea constă în detalierea rețelei logice la nivel de componentă (poartă, tranzistor) și implementarea într-o anumită tehnologie.

Evident, această succesiune a etapelor poate fi cu iterații pe fiecare etapă sau chiar cu iterații de la ultima etapă la prima până când specificațiile impuse aplicației sunt realizate. În final, produsul/aplicația se prezintă sub forma unei implementări cu circuite integrate discrete conectate pe o placă de circuit imprimat sau sub forma unui singur circuit integrat, **SOC (System-On-a-Chip)**. Între aceste două modalități extreme de implementare pot exista diferite variante în funcție de cât de multe părți ale implementării de pe placa de circuit imprimat pot fi transferate într-o implementare în siliciu. Aceste variante de implementare pe un circuit integrat sunt determinate de anumite criterii impuse aplicației cum sunt: performanța (în general viteză), consumul de putere, suprafața ocupată pe siliciu, timpul de dezvoltare, flexibilitatea pentru modificare (**reconfigurabilitatea**), siguranța în funcționare și nu în ultimul rând costul.

Produsul în totalitate se constituie dintr-o componentă hardware și o componentă software (compilator, program de încărcare, program de testare și depanare, program de lucru interactiv cu sistemul elaborat, sistem de operare (executiv), etc). Pentru ponderarea între hard și soft se analizează cum contribuie acestea, hard-ul prin performanțele de viteză iar soft-ul prin flexibilitate, la performanțele și costul sistemului.

Costul unui circuit integrat poate fi aproximat pe baza următoarei relații:

$$\text{Cost/unitate} = \frac{\text{Costul dezvoltării}}{\text{Volumul producției}} + \text{Costul de fabricație/unitate} \quad (4.1)$$

Costul de fabricație/unitate, când complexitatea procesului de fabricație este deja stăpânită, în general, este proporțional cu dimensiunea pe siliciu și, uzual, pentru circuitele integrate comercial obținabile se situează în ordinul unități sau zeci de EUR; **acest cost este repetabil** pentru fiecare circuit integrat.

Costul dezvoltării conține cheltuielile pentru munca de proiectare, investiția în instrumentele de proiectare (programe **CAD-Computer Aided Design**, calculatoare etc) plus cheltuielile auxiliare (regia). Costul dezvoltării poate fi foarte mare, în general de la zeci de mii de EUR în sus. Această componentă a costului/unitate poate fi redusă fie printr-o micșorare a costului procesului de proiectare, fie printr-o mărire a volumului producției sau prin ambele simultan; **acest cost nu este repetabil, NRE (Nonrecurring Engineering Cost)**, se distribuie pe întregul lot fabricat deci nu favorizează seriile mici.

Proiectarea unui circuit electronic, ideal, ar trebui efectuată pentru obținerea de performanțe maxime și într-un timp cât mai scurt ceea ce este contradictoriu, în consecință se alege una din aceste două abordări: proiectare pentru performanțe maxime sau proiectarea într-un timp scurt.

Proiectarea pentru performanțe maxime implică un cost al dezvoltării foarte ridicat de ordinul de la sute de mii de EUR în sus și care nu se amortizează dacă volumul producției nu este foarte mare (recomandată o astfel de producție pentru produse de larg consum, industria auto, jucării, etc); în general o astfel de proiectare se realizează cu o echipă de zeci de ingineri \times an. Acest tip de proiectare este referită ca proiectare complet realizată de către utilizator - **full custom design**.

Abordarea dezvoltării printr-o **proiectare în timp scurt**, evident, duce la apariția rapidă a produsului pe piață. În unele cazuri apariția pe piață a unui nou produs cu un an mai devreme decât al competitorului poate duce la un profit dublu față de competitor. Acest avantaj se explică prin faptul că primul în piață captează pe toți clienții și la un preț ridicat pe când la următorii veniți în piață rămân restul de clienți și la un preț scăzut; cu alte cuvinte profitul obținut printr-o proiectare rapidă, foarte frecvent, depășește profitul obținut printr-o proiectare pentru performanță (iar la a doua proiectare, care apare pe piață odată cu cea a competitorului, se realizează pentru produs performanțe foarte ridicate!) Dar, în general, o proiectare rapidă se face pentru o producție în volum redus ceea ce nu ar duce la valori mici pe unitate pentru componenta costului de dezvoltare, relația 4.1. Soluția, în acest caz, este să se utilizeze “prefabricate” adică circuite deja proiectate și fabricate într-un stadiu avansat, cu mult peste 50% din efortul total de realizare, de către fabricantul de circuite integrate (turnătoria de siliciu, în general) și care sunt preluate și continuate în procesul de realizare de către beneficiar/client; ceea ce înseamnă o “personalizare”

a circuitului pentru aplicația sa cu un efort de dezvoltare (timp și cost) destul de redus și acceptabil pentru producție de serie mică spre medie. În general, această “personalizare” se reduce la realizarea (programarea) unor conexiuni pe un suport integrat existent (“prefabricat”) conform unui proiect realizat de către client pentru aplicația sa specifică; o astfel de abordare a dezvoltării unui sistem digital la care participă și clientul este referită prin **semicustom design**, mai nou referită și prin abreviația **ASIC design** (**A**pplication **S**pecific **I**ntegrated **C**ircuit design).

Pentru realizarea personalizării circuitului de către utilizator la aplicația sa circuitul integrat “prefabricat” trebuie să asigure un anumit suport în efectuarea conexiunilor dorite. În acest sens pe circuitul “prefabricat” există posibilitatea de a se realiza anumite trasee noi pentru interconectare sau de a se realiza jonționarea anumitor segmente de trasee deja existente pentru o anumită conectare. În oricare din aceste variante o deosebită atenție trebuie acordată întârzierii introduse, la propagarea semnalului, de aceste trasee de interconectare, întârziere care este proporțională cu rezistența și capacitatea totală a traseului. Traseele noi pentru interconectare pot fi realizate pe suprafața de siliciu a circuitului integrat sau pe straturile metalice situate deasupra suprafeței de siliciu. Realizarea acestor noi trasee necesită continuarea procesării, la turnătoria de siliciu, cu realizarea a 1 ÷ 3 măști pe baza informației elaborate de către utilizator; această modalitate este referită ca **programarea (circuitului) prin mascare**. La circuitele semicustom cu programare prin mascare se obțin cele mai mici întârzieri pe traseele noi de interconectare în raport cu alte variante de realizare a conexiunilor programate.

Pentru realizarea traseelor de interconectare, prin jonționarea anumitor segmente de linii metalizate deja implementate, trebuie să existe între capetele segmentelor respective câte un “comutator” ce poate fi închis sau deschis pentru conectarea sau separarea segmentelor respective. De fapt, acest “comutator” se realizează prin plasarea în punctele de jonționare a unui fuzibil, antifuzibil, tranzistor cu poartă flotantă (de tip EPROM sau EEPROM), tranzistor de trecere sau poartă de transmisie. Realizarea unei conexiuni – o singură dată programabilă, **OTP** – prin intermediul unui fuzibil sau prin intermediul unui antifuzibil au fost prezentate în secțiunea 1.2, Figura 1.12, și în secțiunea 2.4.6.1; ambele modalități pentru realizarea conexiunii prezintă avantajul unui consum redus de suprafață (cu puțin mai mare decât dublul lățimii unei trasee metalizate). Din păcate, deoarece pentru realizarea acestor conexiuni trebuie să se aplice din exterior tensiuni de programare în gama 10 ÷ 20V, este necesară o circuistică auxiliară (tranzistoarele de programare cu dimensiuni mărite, tranzistoarele de izolare care trebuie să protejeze, de tensiunile ridicate în timpul programării, tranzistoarele ce operează la tensiuni reduse) ceea ce diminuează avantajul amintit anterior. Se preferă antifuzibilul, în raport cu fuzibilul, datorită avantajului de a nu prezenta posibilitatea de revenire la starea anterioară programării, în plus se pot obține pe conexiune capacități și rezistențe mai reduse (unele variante de antifuzibil pe bază de siliciu amorf pot realiza rezistențe în gama 50 ÷ 100Ω) în comparație cu modalitățile de realizare a conexiunilor prezentate în continuare.

Conexiunile de tip EPROM și EEPROM, secțiunea 2.4.6.1, bazate pe tranzistorul cu poartă flotantă prezintă avantajul nevolabilității la dispariția tensiunii de alimentare dar are și dezavantajele: rezistență ridicată în conducție a tranzistorului (2 ÷ 4KΩ), consum ridicat de putere (în regim static).

Conexiuni pe bază de celule SRAM. O celulă de memorie statică prin bitul




Figura 4.1 Conexiunea programabilă pe bază de celule SRAM: a) structura unei celule SRAM pentru controlul unei conexiuni; b) conexiune programată prin comanda unui tranzistor de trecere; c) conexiuni programate prin comanda unui multiplexor cu celule SRAM (în acest caz două celule SRAM comandă un MUX $2^n : 1$).

stocat 1 ($Q = 1, Q_N = 0$) sau 0 ($Q = 0, Q_N = 1$) poate comanda în conducție sau în blocare un tranzistor de trecere, tranzistor care realizează joncțiunea între două capete de segmente de trasee de interconectare. Tranzistorul de trecere realizează funcția unui comutator, între cele două capete, care este închis când celula SRAM este înscrisă în 1 și este deschis când celula este înscrisă în 0, Figura 4.1-b; rezistența tranzistorului în conducție, deci a punții între cele două segmente de traseu, este în gama $0,5 \div 2K\Omega$. În mod similar, pe bază de celule SRAM, se poate realiza selectarea dintr-un grup de 2^n trasee doar a unuia și conectarea acestuia la un alt segment de traseu prin intermediul unui MUX $2^n : 1$; biții cuvântului de selectare aplicați multiplexorului sunt înscrisi în n celule SRAM, în Figura 4.1-c este prezentat cazul pentru $n = 2$.

Structura celulei SRAM se compune dintr-un latch cu inversoare plus un tranzistor de trecere T, prin care se comandă operația de înscriere/citire date la celulă, Figura 4.1-a. Celula este înscrisă (tranzistorul T în conducție) în procesul de programare a circuitului și este citită în procesul de depanare; în condiții normale de funcționare tranzistorul de trecere T din celulă este blocat iar ieșirea Q a celulei, prin valoarea sa, controlează conducția sau blocarea unui tranzistor de trecere plasat între două capete de segmente de traseu de interconectare. Într-o astfel de utilizare celula SRAM are o frecvență a operațiilor de citire/înscriere mult mai mică decât a unei celule dintr-o matrice de memorie convențională; în consecință, o astfel de celulă SRAM se dimensionează în primul rând pentru a asigura o stabilitate și densitate ridicată și în al doilea rând pentru viteză. Aceste celule de memorie nu formează o matrice compactă, ele sunt dispersate pe întreaga suprafață a circuitului, sunt plasate în apropierea tranzistoarelor sau multiplexoarelor pe care trebuie să le controleze. Suprafața necesară pentru realizarea unei conexiuni este relativ destul de mare, necesită cel puțin cinci tranzistoare din structura celulei SRAM, plus tranzistorul de trecere comandat. De asemenea, conexiunea programată este volatilă, valoarea logică înscrisă în celulă este anulată la dispariția tensiunii de alimentare; deci programarea conexiunilor trebuie realizată la fiecare punere sub tensiune a circuitului. În consecință, lângă circuitul

programat trebuie să existe un mecanism de memorare a informației de programare (de configurare) a conexiunilor materializat printr-un PROM, EPROM, EEPROM sau date pe un hard(disk). Cu toate acestea, în raport cu celelalte modalități de realizare a conexiunilor programate, cea bazată pe celule SRAM, s-a impus datorită următoarelor avantaje:

- reprogramare rapidă (similar cu comutarea pe calculator la alt program);
- reprogramare dinamică (în circuit);
- proces standard de fabricație pentru comutatoarele programabile.

4.2 PROIECTAREA DE TIP FULL-CUSTOM

Proiectarea de tip full-custom este o proiectare pentru performanță, consumatoare de investiție inițială, și necesită o echipă de proiectanți cu specializare ridicată, de ordinul zeci de ingineri \times an, ceea ce determină un cost de dezvoltare foarte ridicat. În plus, pentru că durata de dezvoltare este lungă, de peste un an, pentru a obține performanțe ridicate produsul trebuie proiectat a fi implementat într-o tehnologie care se experimentează în aceeași perioadă cu proiectarea circuitului. Procesul de dezvoltare are în succesiune etapele de: arhitectură-sinteză-realizare, dar fiecare etapă este realizată minuțios pentru a se obține performanțe maxime. După parcurgerea etapelor în sensul anterior (în jos, **top-down**) se reia, prin iterații, și parcurgerea în sens invers (în sus) pentru a se verifica îndeplinirea specificațiilor, deci se pornește de la nivel de layout.

Proiectarea geometriei tranzistoarelor în siliciu este o operație obligatorie pentru un **circuit full-custom**. Apoi, mai multe tranzistoare sunt integrate în celule care la fel sunt transpuse în layout și testate. Acest proces de proiectare are o ascendență graduală în sensul că prin compunerea acestor celule se generează un layout pentru o celulă mai mare care la rândul său poate intra în geometria altei celule de dimensiune și funcționalitate mai ridicată ș.a.m.d până la circuitul final. Layout-ul fiecărui nivel de celulă este minuțios proiectat, verificat, simulat și testat și nu se trece la nivelul de celulă superioară până când specificațiile nu sunt îndeplinite (o eroare strecurată la un nivel și sesizată mai târziu poate fi remediată cu costuri foarte mari – timp și bani).

Pentru generarea layout-ului nu totdeauna există programe software de proiectare suficient de performante deci, adeseori, se recurge la o proiectare manuală sau se intermixează proiectarea manuală cu cea automată. Obținerea unor performanțe ridicate de viteză impune analiza întârzierilor atât pe liniile de conexiune cât și pe nivelul unei porți logice; restricționarea numărului maxim pentru fan-out și pentru fan-in este foarte importantă (vezi secțiunea 1.5.6). Proiectarea de tip full-custom produce un layout compact, de suprafață redusă și de viteză ridicată; uzual pentru o implementare în aceeași tehnologie un circuit full-custom este, uzual, de $(3 \div 8)$ ori mai rapid decât același circuit realizat semicustom [Chinnery '02]. Să nu uităm, că oricare circuit integrat, la origine, a fost full-custom!

4.3 PROIECTAREA CU ARII DE PORȚI LOGICE

Aria de porți logice este un circuit integrat ce conține o mulțime de porți logice ce sunt plasate sub o formă matriceală dar fără a fi conectate între ele, Figura 4.2-a. O astfel de structură, datorită unei organizări matriceale, este referită adesea și ca **matrice de porți** (necotate). Pe baza acestor porți, prin realizarea conexiunilor între acestea, conform unor relații logice, se obține circuitul logic corespunzător, Figura 4.2-b.

Dar, în prezent, circuitele arie de porți nu se realizează ca o matrice de porți logice ci ca o matrice structurată pe baza unor componente (tranzistoare) necotate care constituie celula elementară a circuitului integrat. Cu o astfel de celulă, prin conectarea elementelor componente, se pot obține mai multe tipuri de porți logice care apoi, printr-o conectare corespunzătoare, pot forma circuitul logic dorit.




Figura 4.2 Circuitul arie de porți logice: a) structură de principiu pentru o matrice cu porți NOR; b) exemplu, posibil, de conectare a porților NOR pentru realizarea a trei funcții logice.

Implementarea unei aplicații pe baza unui circuit arie de porți logice constă în proiectarea interconexiunilor necesare între porți/celule și apoi la turnătoria de siliciu se realizează aceste interconexiuni, care necesită încă un număr de 2-3 măști suplimentare. Costul proiectării măștilor pentru etapele de procesare ale circuitului (costul de tip NRE), până la nivelul de la care poate fi utilizat de către proiectantul aplicației, se distribuie pe toate unitățile produse de turnătoria de siliciu, ca o investiție inițială. Oricum, acest număr de măști suplimentare, cerut de aplicație, este mult mai mic decât numărul de măști necesar aplicației (peste 20) dacă aceasta ar fi realizată ca un produs full-custom. Tradițional, proiectarea interconexiunilor se realizează pe coloanele și rândurile dintre suprafețele ocupate de celule plasate matriceal, denumite **canale de rutare**, operație care se realizează automat cu programe CAD adecvate.

În prezent circuitele arie de porți logice, mai ales cele cu număr mare de porți (zeci și sute de mii), care pot conține și zone de memorie, nu mai prezintă canale de rutare, sunt referite ca **mare-de-porți**. La un circuit arie de porți logice de tip

mare-de-poți interconexiunile sunt realizate pe straturile metalizate (3–4 straturi) situate deasupra ariei/matricii de poți logice. **Selectarea porților** care vor fi utilizate pentru aplicație (**plasarea porților**) și rutarea interconexiunilor se efectuează automat sau, foarte frecvent, în mod interactiv deoarece este necesar a se mări procentajul de poți folosite și de micșorare a interconexiunilor trasate manual (chiar și un procent redus de poți neutilizate și de trasee duse manual reprezintă numere absolute destul de mari deoarece numărul total de poți pe circuit poate fi de ordinul 10^4 sau 10^5); se poate ajunge uneori la un procentaj de poți nefolosite de peste 50% din numărul total de poți conținute în circuit. Datorită procentului ridicat de poți neutilizate, în circuitul final, și a suprafețelor mari consumate de pad-urile de intrare/ieșire suprafața unui circuit arie de poți logice poate fi destul de mare; se pot consuma suprafețe de 4÷5 ori mai mari decât la realizarea aceleași aplicații sub formă de circuit full-custom. O proiectare de calitate se reflectă în circuitul rezultat prin neaparitia efectului de hazard static și aceasta se obține prin: egalizarea întârzierilor pe poți (printr-o uniformizare a sarcinilor pe intrare și a încărcărilor pe ieșire), egalizarea timpilor de propagare pe interconexiuni (printr-o lungime egală a traseelor).

Proiectarea aplicațiilor pe arii de poți se recomandă pentru serii care se realizează în volum de sute sau mii de unități și este caracterizată de:

- timp de dezvoltare redus;
- automatizare ridicată a procesului de dezvoltare;
- performanțe (de viteză, de suprafață) relativ scăzute (în raport cu full-custom).

Exemplul 4.1 În Figura 4.3 este prezentată o structură (posibilă) de celulă pentru un circuit arie/matricie de poți logice. Structura acestei celule se compune din două linii de difuzie, una n și alta p , în care există respectiv câte patru tranzistoare n MOS și p MOS neconectate, cu care se pot realiza patru dispozitive CMOS. Această structură mai conține: patru bare din polisiliciu care sunt porțile comune pentru câte o pereche de tranzistoare complementare, traseele metalizate pentru alimentare V_{DD} , V_{SS} , precum și ferestrele metalizate de acces (câte două) la fiecare tranzistor și ferestrele metalizate din fiecare bară (poartă) de polisiliciu. În Figura 4.3-c sunt prezentate interconexiunile realizate pe celulă pentru implementarea unei porți NOR4, Figura 4.3-b.

4.4 PROIECTAREA CU CELULE STANDARD

Proiectarea cu celule standard poate fi privită ca o extensie a proiectării pe bază de arii de poți logice dar cu celule care nu mai sunt la nivel de tranzistor ci cu celule de nivel mai înalt, care deja realizează funcții logice. Realizarea aplicației pornind de la nivelul de tranzistor este consumatoare de timp de proiectare. Se poate reduce acest timp dacă se pornește de la celule care pot fi poți logice sau circuite care conțin mai multe poți logice (multiplexoare, bistabile, sumatoare, comparatoare, etc). Aceste celule, denumite celule standard sau **polixelule**, existente într-o bibliotecă de celule, sunt selectate de către proiectant în funcție de aplicația de realizat, plasate și interconectate între ele obținându-se layout-ul viitorului circuit integrat. Elaborarea




Figura 4.3 Explicativă pentru Exemplul 4.1: a) structură posibilă de celulă compusă din patru perechi de tranzistoare (*p*MOS și *n*MOS) neconectate; c) conexiunile metalice necesare pe celulă pentru realizarea circuitului (NOR4) din figura b.

unei biblioteci de celule standard pentru o anumită tehnologie este o proiectare de tip full-custom și necesită o activitate de ordinul zeci ingineri \times luni (fiecare turnătorie, pentru o anumită tehnologie, pune la dispoziția utilizatorilor o bibliotecă de celule standard).

În scopul ușurării operației de rutare a conexiunilor se adoptă, în general, pentru fiecare celulă o aceeași înălțime (pentru a putea realiza rânduri de aceeași înălțime), lățimea putând fi oricare în funcție de dimensiunea circuitului celulei, iar intrările și ieșirile se fixează numai pe laturile celulei spre care există acces din canalele de rutare. Canalele de rutare sunt pe suprafețele dintre rânduri; la circuitul din Figura 4.4 celulele sunt plasate pe trei rânduri. Trecherile între canalele de rutare se face prin suprafețele libere dintre celulele de pe aceeași rând; uneori aceste treceri pot fi realizate și prin suprafața celulei (orizontal sau vertical) dacă programul CAD de rutare are această facilitate. Comparativ cu proiectarea de tip full-custom la proiectarea cu celule standard suprafața consumată este de câteva ori mai mare dar este mai mică decât cea necesară pentru proiectarea de tip cu arie de porți.

Spre deosebire de dezvoltarea pe bază de arie de porți, unde sunt necesare doar 2–3 măști pentru definitivarea aplicației, o aplicație pe bază de celule standard necesită toate măștile, ca și pentru full-custom; această asemănare face ca, uneori, acest tip de abordare de dezvoltare să fie referită ca **pseudo full-custom**. Totuși, o reducere a costului inițial se obține față de full-custom, deoarece măștile pentru fiecare celulă standard există deja proiectate la turnătoria de siliciu. Dezvoltarea de tip celule standard se situează între cea cu arii de porți și cea full-custom; este recomandată la un volum de producție de ordinul zeci de mii de unități.

Există și variante de biblioteci de celule în care celulele pot fi de diferite înălțimi și diferite forme; prin utilizarea unor astfel de celule se pot realiza layout-uri mult mai compacte, aproape de cele obținute prin full-custom. Mai mult, cu astfel de celule, fiecare celulă poate fi considerată ca o componentă într-un bloc mai mare iar apoi aceste blocuri sunt tratate ca și componente într-un bloc mai mare. De exemplu, în Figura 4.4-b, celulele A,B,C și D, de dimensiuni diferite, sunt asamblate într-un bloc notat cu R (delimitat printr-un dreptunghi cu linie întreruptă), apoi acest bloc împreună cu blocurile R,S,T și U (de dimensiune și complexitate aproximativ de același nivel) sunt asamblate în blocul W. Rutarea pentru această **abordare ierarhizată**, în realizarea aplicației, necesită un timp mai lung decât cea cu celule standard precum și programe CAD mai performante, dar se poate obține o compactare care nu depășește cu mai mult de 20% suprafața unei proiectări full-custom.

În tehnologia de integrare un număr tot mai mare de etape, bazate pe mascare, sunt necesare pentru procesele de realizare a interconexiunilor în raport cu numărul proceselor de mascare pentru modificările de conductivitate din substrat. Interconexiunile sunt realizate pe baza unor straturi metalizate, ce pot fi mai mult de opt, referite ca metal 1, metal 2, etc., plasate succesiv deasupra substratului. De exemplu, în Figura 4.5 este prezentată o secțiune prin “stiva” de șase straturi metalizate pentru interconexiuni ale unui circuit integrat. Deasupra substratului pe un strat de dielectric se depune prin vaporizare chimică (Chemical Vapor Deposition) sau electrochimic (Electrochemical Deposition) primul strat metalic (Aluminiu, Cupru, Titanium, Tungstem sau diferite aliaje). Pe primul strat, metal 1, pe baza unui proces de mascare, se gravează rețeaua de trasee necesare pentru interconexiuni; peste acest strat metalic gravat se realizează un alt strat dielectric pe care se depune un al




Figura 4.4 Proiectarea aplicației pe bază de celule standard: a) exemplificarea plasării (pe trei rânduri de înălțimi egale) și conectării unor celule standard; b) abordarea proiectării printr-o asamblare ierarhizată pe baza unor celule cu forme și dimensiuni diferite.

doilea strat metalic, metal 2, în care se gravează interconexiunile pe care trebuie să le realizeze, se continuă în acest mod, alternanță strat metalic–strat dielectric, până la ultimul strat metalic.




Figura 4.5 Interconexiunile metalice deasupra substratului unui circuit integrat: a) secțiune verticală prin straturile metalizate în care sunt interconexiunile; b) vedere superioară a interconexiunilor metalice din diferite straturi (după eliminarea, prin gravare, a masei de oxid de izolare dintre straturile metalice și dintre trasee).

Pentru conectarea unor trasee, din două straturi metalice vecine, se realizează în stratul de dielectric dintre acestea, orificii de pătrundere, aceste pătrunderi sunt referite prin termenul de **via**. Via-surile dintr-un strat de dielectric sunt metalizate în același timp cu depunerea stratului metalic de deasupra stratului de dielectric. Peste zona de via, coaxial cu aceasta, trebuie să fie o zonă de interconectare, această pereche, via–zonă metalizată suprapusă este referită prin termenul de damaschină (amintind de procedeul vechi din giuvaergerie ori de inserarea de fire prețioase în țesături). În secțiunea din figură, prin cele șase straturi metalizate, se observă două stive de damaschine care realizează o penetrare de la ultimul strat, metal 6, până la zonele de substrat (tranzistoare). Se observă că secțiunile traselor pentru interconexiuni cresc pe măsură ce sunt realizate într-un strat metalizat mai ridicat. Obișnuit, ultimele 3–4 straturi metalizate sunt utilizate pentru interconexiunile de alimentare (V_{DD} , V_{SS}) și pentru conexiunile de lungime mare (globale, care străbat întreaga suprafață a cipului); straturile metalizate înspre substrat sunt utilizate pentru conexiuni scurte.

Performanțele de viteză, putere consumată și de imunitate la diafonie și la zgomot pentru dispozitivele programabile sunt puternic determinate de interconexiunile realizate. Metrica principală a unei interconexiuni este produsul RC — constanta de timp — unde R și C sunt rezistența și capacitatea interconexiunii respective. Performanța de viteză a circuitului integrat este limitată de întârzierea RC a interconexiunilor; pe când timpii de propagare pe tranzistori se reduc progresiv odată cu scalarea, în timp ce reducerea lățimii traselor de interconectare (R crește) duce la creșterea întârzierii pe conexiuni. La o caracteristică de proces de $100nm$, timpul de propagare (la o comutație) pentru un tranzistor MOS este $5ps$ în timp ce întârzierea pe o interconexiune cu lungimea de $1mm$ este de $30ps$ (raportul întârzierilor este de $30ps/5ps = 6$); iar la o caracteristică de proces de $35nm$ raportul întârzierilor crește la 100. În mod asemănător, raportul dintre energia consumată la comutația interconexiunii supra energia disipată la comutarea tranzistorului MOS este de 5 pentru caracteristica de

proces de $100nm$ și crește la valoarea de 30 pentru caracteristica de proces de $35nm$ [Lerouge '04]. Creșterea performanțelor circuitului pe baza îmbunătățirii interconexiunilor se poate obține prin micșorarea rezistenței și a capacității traseelor.

Reducerea rezistenței interconexiunilor se poate obține prin realizarea straturilor metalizate în cupru, înlocuirea straturilor metalizate din aluminiu cu cele de cupru micșorează rezistivitatea de la $\approx 3,3\mu\Omega \cdot cm$ la $\approx 1,8\mu\Omega \cdot cm$. De asemenea cuprul prezintă o mai bună comportare pentru efectul de electromigrare (a metalului) în raport cu aluminiul. Pentru tehnologiile cu caracteristica de proces începând cu $150nm$ sau $130nm$ se impune realizarea conexiunilor numai din cupru.

Reducerea capacității unei trase, atât valoarea totală cât și valoarea capacității laterale/între liniile adiacente (care influențează fenomenul de diafonie), se poate obține prin micșorarea permitivității electrice, vezi relația 1.2, a dielectricului care izolează straturile metalice și trasele metalice între ele. Permitivitatea electrică a obișnuitului izolator, bioxidul de siliciu fluorat, este $\varepsilon \approx 3,6$ ($\varepsilon_0 = 8,85 \cdot 10^{-14} F/cm$ — permitivitatea electrică a vidului). Multe materiale pot avea o constantă electrică relativă între 1 și 3,6 dar nu prezintă valori acceptabile care se impun pentru unele proprietăți unui astfel de izolator: rezistență mecanică, absorbție de umiditate, interacțiune chimică (spălare/gravare în procesul de fotolitografie, adeziune pentru depunere de metal), conductivitate termică și tensiune electrică de străpungere. Cerințele enumerate pot fi realizate de materiale numite CDO (Carbon Doped Oxide) și care sunt potrivite pentru caracteristici de proces până la $90nm$. Pentru caracteristici de proces sub această valoare se impun materiale cu o permitivitate electrică relativă sub 2,2; o astfel de valoare poate fi realizată numai de materiale izolatoare cu structură poroasă.

4.5 PROIECTAREA CU DISPOZITIVE LOGICE PROGRAMABILE COMPLEXE, CPLD

Dispozitivele logice programabile simple, SPLD, prezentate în secțiunea 2.4.7, sub forma unui circuit PLA, prezintă flexibilitate maximă deoarece pot fi programate pe matricea AND cât și pe matricea OR. Deși acestea posedă o astfel de flexibilitate, în practică, sunt mai frecvente circuitele de tip PAL care au numai nivelul AND programabil iar nivelul OR este restricționat la un număr fix de intrări și fără posibilitatea de a fi programat. În scopul “ameliorării” acestei restricționări fiecare poartă OR a fost inclusă într-un circuit, referit în general prin termenul de **macrocelulă**, Figura 2.59, obținându-se circuitul de tip GAL, care prezintă unele facilități pe intrare/ieșire printre care și faptul că un pin al circuitului poate fi programat fie ca pin de intrare fie ca pin de ieșire. Astfel, au devenit clasice circuitele GAL16V8 și GAL20V8 care sunt încapsulate cu pini pe două rânduri, capsulă **DIP** (Dual Inline Pin) având numai respectiv 20 de pini (posibile 16 intrări și 8 ieșiri) și 24 pini (posibile 20 de intrări și 8 ieșiri).

Pentru implementarea unui sistem de dimensiune mare un circuit PLD de tipul 16V8 ori 20V8, uneori, nu este satisfăcător din punct de vedere al resurselor (intrări, ieșiri, termeni AND, macrocelule), iar rezolvarea ar impune: 1- utilizarea mai multor circuite SPLD, ca și componente discrete, conectate pe o placă de circuit imprimat;

2- realizarea unui circuit PLD integrat care să aibă resursele multiplicat de n ori. Prima soluție poate fi practică cu anumite inconveniente (dimensiune, putere disipată, viteză) pe când a doua nu este o soluție viabilă. De exemplu, circuitul de tip 16V8 multiplicat de $n = 16$ ar fi un circuit 256V128; acesta presupune 128 de intrări și 128 intrări/ieșiri (macrocelule), dar aceasta ar avea următoarele inconveniente [Wakerley '00]. În primul rând timpii de propagare ar crește de cel puțin 8 ori (o poartă AND care are 512 intrări, 256 intrări negate și 256 intrări nenegate, nu poate fi realizată pe un singur nivel de propagare). În al doilea rând, suprafața pe siliciu ar fi de 256 ori (n^2) mai mare în raport cu cea a unui circuit 16V8.

Inconveniente anterioare, prezentate de cele două soluții, pot fi eliminate prin mixarea celor două soluții: realizarea formei de pe placa de circuit imprimat dar sub formă integrată. Această soluție constă în realizarea pe aceeași plachetă de siliciu a n circuite simple PLD, iar pe liniile și coloanele dintre acestea există segmente de trasee care, prin programare, pot fi interconectate pentru realizarea aplicației, Figura 4.6, obținându-se astfel performanțe de viteză, dimensiune și putere mai bune decât la cele două soluții anterioare. Un astfel de circuit logic programabil care prezintă resurse pentru implementarea sistemelor de dimensiune foarte mare este referit prin abreviația **CPLD** (**Complex PLD**); un circuit CPLD poate implementa sisteme care ar necesita un număr de porți de ordinul mii-zeci de mii.

Ideea arhitecturală, prezentată în Figura 4.6, pentru un CPLD este realizată sub diferite abordări de către fiecare firmă de componente, existând în prezent zeci de tipuri de circuite CPLD. Diferența între aceste tipuri constă în modalitățile specifice




Figura 4.6 Organizarea de principiu pentru un circuit logic programabil complex, CPLD

prin care se realizează matricea programabilă AND, macrocelula, interconexiunile programabile, blocul de intrare/ieșire și tensiunile de interfațare cu exteriorul. Pentru exemplificarea organizării și a resurselor disponibile la un CPLD, dar din punctul de vedere al proiectantului de aplicație, în continuare se va prezenta circuitul EPM7512B din seria MAX7000B (Multiple Array matrix) a firmei ALTERA. Seria MAX7000B prin scalare (pe baza acelorași componente, cu celule de programare a interconexiunilor de tip CMOS EEPROM, cu tensiunea de alimentare internă $V_{CCINT} = 2,5V$) realizează cele cinci circuite CPLD din Tabelul 4.1.

Tabelul 4.1 Seria de circuite CPLD, MAX7000B, ale firmei ALTERA

Caracteristica	Tipul de circuit				
	EPM7032B	EPM7064B	EPM7128B	EPM7256B	EPM7512B
Numărul de porți utilizabile	600	1250	2500	5000	10000
Numărul total de macrocelule	32	64	128	256	512
Numărul de blocuri logice	2	4	8	16	32
Numărul de pini I/O	36	68	100	164	212
f_{CNT} [MHz]*	303,0	303,0	243,9	188,7	163,9

*frecvența de ceas internă globală de valoare maximă

Un circuit poate suporta reprogramarea celulelor CMOS EEPROM până la o sută de ori.

Circuitele EPM7xxx au o structurare de principiu prezentată în Figura 4.7-a care este detaliată în Figura 4.7-b. Scalarea fiecărui circuit din serie se bazează pe utilizarea următoarelor cinci elemente componente:

1. Blocul matriceal logic, **LAB** (**L**ogic **A**rray **B**lock);
2. Macrocelula;
3. Expandorul de termeni produs (cu alocare distribuită, cu alocare paralelă);
4. Matricea de interconexiuni programabile, **PIA** (**P**rogrammable **I**nterconnect **A**rray);
5. Blocul de intrare/ieșire (I/O Control Block) la care prin intermediul a patru intrări speciale se poate aplica oricărei macrocelule sau oricărui pin I/O fie patru semnale de intrare de utilitate generală, INT , fie semnale globale pentru control ce pot fi: semnale globale de ceas $GCLK1$, $GCLK2$; semnalul global de ștergere, $GCLR_n$; semnale globale de validare, $OE1$, $OE2$.




Figura 4.7 Seria MAX7000B (ALTERA): a) structurare de principiu a circuitelor CPLD din cadrul seriei cu detalierea pentru un bloc matriceal logic, LAB (în medalion); b) detaliere de structurare doar a primelor patru LAB-uri cu evidențierea semnalelor corespunzătoare.

Blocul matriceal logic, LAB este o matrice de 16 macrocelule (vezi Figura 4.7-a medalion); în seria MAX7000 un circuit poate conține 2, 4, 8, 16 sau 32 de LAB-uri. Fiecărui LAB i se aplică următoarele semnale:

- 36 de semnale de la PIA, care sunt variabilele de intrare în matricea AND;
- 3 semnale globale de control (utilizabile pentru operațiile la registru din componența macrocelulelor);
- 2 până la 6 semnale direct de la pinii I/O (aplicabile direct la registru din componența macrocelulelor pentru cazurile când se elimină intrările prin intermediul PIA).

Macrocelula, Figura 4.8-a, este compusă dintr-o matrice programabilă AND, o matrice pentru selectarea termenilor produs și un registru programabil (bistabil cu facilități extinse); fiecare macrocelulă dintr-un LAB poate fi configurată individual pentru o operație logică combinațională sau secvențială. (Aici noțiunea de macrocelă este mai cuprinzătoare decât cea care a fost introdusă la circuitul GAL, Figura 2.57) Pot fi generați cinci termeni produs, de maximum 32 de variabile, care prin intermediul matricei de selectare sunt alocați la intrarea unei porți OR, pentru a obține o sumă de produse (ori o sumă de produse negată la ieșirea porții XOR) sau cei termeni produs sunt aplicați la registru ca semnale de: PRESET, CLEAR, CE (validare ceas). Funcția logică (sumă de produse) poate fi aplicată la ieșire (prin intermediul blocului I/O), fie după ce a fost stocată într-un registru (sincronizată) sau fie fără stocare în registru (nesincronizată).

Registru macrocelulei suportă programare individuală pentru a realiza următoarele funcționări de bistabil: D, T, JK și SR. De asemenea se poate programa (prin intermediul unui multiplexor) ca semnal de ceas (de sincronizare) al bistabilului să fie unul din următoarele semnale:

- semnalul global de ceas $GCLK1$ sau $GCLK2$ (negate sau nenegate, vezi Figura 4.7-b);
- semnalul global de ceas $GCLK1$ sau $GCLK2$ dar ca semnale de validat (pe intrarea CE , de un termen produs în cadrul macrocelulei);
- de un termen produs în cadrul macrocelulei.

Semnalul de înscriere asincronă, $PRESET$, este unul din cei cinci termeni produs calculați în macrocelulă. La fel, și semnalul de ștergere asincronă $CLEAR$ este unul din cei cinci termeni produs dar, în plus, ștergerea poate fi realizată și prin semnalul general de ștergere $GCLR_n$.

Expandorul de termeni produs. Pentru cazul când cei cinci termeni produs, calculați în macrocelulă, nu sunt suficienți pentru numărul necesar de termeni produs într-o sumă logică, se poate extinde calculul sumei de produse prin “împrumutarea” de termeni produs calculați și în alte macrocelule; această extindere se poate realiza în două modalități. În primul rând, printr-o expandare cu alocare prin distribuție: al cincilea termen calculat pe fiecare macrocelulă este negat și aplicat înapoi ca o coloană în matricea programabilă AND (astfel apar încă 16 termeni produs în matricea AND, câte unul provenit de la fiecare macrocelulă). Termenul aplicat înapoi, când este




Figura 4.8 Seria MAX7000B - Macrocelula: a) structura unei macrocelule; b) modul de expansiune cu alocare paralelă a termenilor produs între două macrocelule vecine.

selectat într-o sumă de produse, va introduce, evident, o întârziere suplimentară în calculul funcției respective. În al doilea rând, printr-o expandare cu alocare paralelă când funcțiile calculate de la maximum trei celule vecine anterioare sunt însumate cu funcția de la macrocelula curentă, Figura 4.8-b; se pot obține astfel sume de maximum 20 de termeni produs. De exemplu, pentru a realiza o sumă de produse de 19 termeni produs pe macrocelula 5 se procedează în felul următor: se colectează pe macrocelula 2 patru termeni produs, aceștia se colectează pe poarta OR din macrocelula 3 cu cinci termeni produs, apoi se colectează pe poarta OR din macrocelula 4 cu încă cinci termeni produs și în final prin colectarea și a celor cinci termeni produs pe poarta OR din macrocelula 5 se obține funcția dorită ($4 + 5 + 5 + 5 = 19$). Evident, prin această alocare se introduce în calculul funcției o întârziere suplimentară egală cu întârzierea de propagare prin 3 porți OR.

Blocul de intrare/ieșire, I/O, Figura 4.9-a. Cu acest bloc se poate configura individual ca fiecare pin I/O să poată fi utilizat ca un pin de intrare, ca un pin de ieșire sau ca un pin cu transfer bidirecțional. Pinul I/O este un terminal de intrare când driverul de ieșire, de tip TSL, este în starea HZ (semnalul de validare ieșire driver este în starea L) și este un terminal de ieșire când driverul are o funcționare normală (semnalul de validare ieșire driver este în starea H). Semnalul de validare ieșire driver poate fi selectat dintre: V_{CC} , masă și un set de 6 sau 10 semnale globale de validare. Setul de semnale globale de validare se obțin (negate sau nenegate) de la PIA și care au fost aplicate ca semnale de intrare pe diferite intrări ale circuitului sau ca semnale de la ieșirile unor alte macrocelule. Alimentarea driverului de ieșire se face la valori ale tensiunii de intrare/ieșire $V_{CCO} = 3,3V; 2,2V; 1,8V$ care sunt tensiuni ale standardului sub ale cărui specificații se face comunicația între pinul I/O al circuitului CPLD și circuitele exterioare plasate pe aceeași placă de circuit imprimat, vezi Exemplul 4.4 (circuitul MAX7000B în interior și bufferul de intrare sunt alimentate la tensiunea $V_{CCINT} = 2,5V$, care poate fi diferită de tensiunea V_{CCO}). Când pinul I/O operează ca pin de intrare există toleranță pentru tensiunile exterioare aplicate pe intrare de $3,3V$, $2,5V$ și $1,8V$. Dar când alimentarea driverului se face la tensiunea de intrare/ieșire de $V_{CCO} = 3,3V$ atunci nivelul H al driverului de ieșire este de $3,3V$, prin urmare există compatibilitate la conectarea în exterior și cu circuite care sunt alimentate la standardul de $5V$.

Driverul de ieșire poate fi programat pentru o funcționare de tipul cu drenul în gol (util pentru legarea pinului într-o conexiune SI cablat (vezi secțiunea 1.4.3)). De asemenea, driverul poate fi programat pentru modificarea valorii pantei fronturilor de creștere și descreștere (slew-rate) ale semnalelor generate la ieșire. O pantă de valoare ridicată a semnalelor de ieșire crește performanțele de viteză dar crește de asemenea puterea disipată și poate introduce zgomote, pe când o pantă redusă duce la o întârziere mai mare în circuit, o putere consumată micșorată și eventual evitarea zgomotelor.

În regim de pin de intrare, semnalul de la ieșirea bufferului de intrare, se poate direcționa spre o macrocelulă, fie prin aplicarea directă la bistabilul macrocelulei (calea notată cu (A)), fie prin intermediul PIA (calea notată cu (B)). Pe calea de aplicare directă la registru se poate selecta introducerea unei întârzieri programabile. Prin această întârziere variabilă se poate ajusta timpul de prestabilire, τ_{SU} , la bistabil; se poate adapta momentul aplicării semnalului pe intrarea D/T a bistabilului în raport cu aplicarea semnalului global de ceas (de sincronizare) care prezintă o anumită

întârziere introdusă de bufferele prin care se propagă.

Pentru posibilitatea de conectare a pinului I/O la magistrale de tip TSL în blocul I/O sunt prevăzute rezistențele R_{pv} și R_{pd} de conectare respectiv la V_{CCO} și masă, conectarea acestora poate fi programată; opțional poate exista o celulă activă de menținere a nivelului (vezi Figura 1.46-e), care poate substitui cele două rezistențe.

Matricea de interconexiuni programabile, PIA. Această matrice de interconexiuni programabile poate fi privită ca o magistrală la care sunt conectate toate intrările dedicate, toți pinii I/O ai circuitului și ieșirile de la macrocelule și prin care se poate realiza, prin programare, conectarea oricărui semnal sursă la oricare destinație. În Figura 4.9-b este prezentat modul de programare pentru rutarea semnalelor din PIA la LAB (Macrocelule).

Dezvoltarea unei aplicații, pe baza unui circuit CPLD, are în succesiune aceleași etape indiferent de producătorul circuitului, diferențele care apar sunt datorate suportului de dezvoltare și performanțele acestui suport. Un sistem de dezvoltare pentru aplicații se realizează în jurul unui PC sau a unei stații de lucru dotate cu un mediu software ce conține module specifice pentru fiecare etapă a elaborării. Se pornește de la o idee (izvorâtă dintr-o cerință sau dictată de piață) care este translatată într-o arhitectură și anumite specificații electrice. Această arhitectură, eventual împărțită în blocuri, este introdusă în calculator fie **schematic** (sub formă de desen), fie **textual** (exprimare într-un limbaj de descriere) și compilată corespunzător. Apoi urmează etapele de sinteză logică, de plasare și rutare (pe circuitul CPLD utilizat) și de verificare (simulare și analiza timpilor obținuți); pe fiecare din aceste etape sau între aceste etape existând iterații și, în final, generarea programului pentru configurarea circuitului CPLD, adică programarea/(înscrierea) celulelor de tip EEPROM. După înscrierea în CPLD a celulelor EEPROM (utilizând un suport hardware de programare—**programator**) cu ajutorul programului de configurare, se va citi starea rezultată a tuturor celulelor EEPROM pentru a se verifica, prin comparație, dacă configurația rezultată este identică cu cea din programul de configurare. Înscrierea/(încărcarea) CPLD-ului se poate face fie când acesta nu este încă inclus în sistem, fie când este deja introdus în sisteme, deci inclus pe placa de circuit imprimat (ultima variantă se utilizează curent pentru modificarea sau actualizarea unui sistem deja în funcțiune). Deoarece un CPLD este un circuit cu sute de pini, iar alocarea funcțiilor pe fiecare pin este flexibilă (adică un pin poate fi alocat pentru un anumit semnal al circuitului MAX7000B), este necesar și un program pentru proiectarea traseelor pe placa de circuit imprimat.

4.6 PROIECTAREA CU MATRICE LOGICE PROGRAMABILE LA UTILIZATOR, FPGA

Matricea logică programabilă de utilizator, **FPGA** (Field Programmable Gate Array) poate fi privită ca o sinteză (de succes) între circuitul arie de porți logice și circuitul CPLD. De la CPLD s-a “împrumutat” blocul logic dar nu de așa mare dimensiune, în schimb, aceste blocuri logice de dimensiuni mai reduse, care constituie un suport programabil pentru implementare de funcții logice, sunt în număr mult mai mare decât cele cuprinse într-un CPLD. Și, similar, ca la circuitul arie de porți,




Figura 4.10 Modalități de structurare pentru circuitele FPGA: a) structură matriceală (cu canale de rutare); b) structură tip mare de CLB-uri; c) structurare cu CLB-uri în linie; d) structurare pe bază de magistrală (pentru interconectări).

blocurile logice ale unui circuit FPGA sunt plasate în diferite topologii pe suprafața cipului, care vor fi interconectate de către proiectantul aplicației. Dar, spre deosebire de aria de porți logice, la FPGA există deja prefabricate, împreună cu blocurile logice, anumite de segmente de trasee dintre care unele vor fi interconectate conform proiectării aplicației. Și ca durata implementării să fie scurtată, eliminând timpul de realizare al măștilor la turnătoria de siliciu impusă de o implementare pe circuitul arie de porți logice, care poate fi de ordinul săptămânilor, pentru realizarea interconexiunilor la FPGA se evită programarea prin mascare. Suportul fizic al programării interconexiunilor poate fi: fuzibil sau antifuzibil (care sunt de tip o singură dată programabil – OTP), (E)EPROM (care are un număr de înscrisuri de maximum $\times 10^3$), SRAM, Figura 4.1 (care necesită înscrisere la fiecare punere sub tensiune a circuitului); se poate obține astfel un timp de realizare a aplicației de ordinul orelor sau zilelor. Evident, pentru conectarea cu exteriorul, circuitul FPGA mai trebuie să curpindă blocuri de intrare/ieșire, pentru fiecare pin I/O, la fel ca la CPLD.

Pentru **blocurile configurabile**, CLB (**C**onfigurabile **L**ogic **B**lock), împreună cu segmentele (liniile) de trasee pentru interconectare, în cadrul circuitelor FPGA se pot identifica, mai frecvent, următoarele patru structurări:

1. Structură matriceală cu canale de rutare, Figura 4.10-a; similar ca la aria de porți logice, Figura 4.2, porțile logice fiind substituie cu CLB (segmentele de interconectare fiind realizate pe liniile și coloanele dintre CLB, iar la intersecția acestora există matrice de interconectare programabile).
2. Structură pe bază de mare-de-celule CLB, Figura 4.10-b, similară ariei cu mare de porți logice neconectate.
3. Structură pe bază de linii/coloane de celule CLB, Figura 4.10-c, similară structurilor cu celule standard, Figura 4.4.
4. Structură pe bază de magistrală, Figura 4.10-c, când CLB-urile sunt conectate între ele prin intermediul unei magistrale, similar ca la unele circuite CPLD, vezi PIA în Figura 4.7-a.

4.6.1 Blocul Logic Configurabil

Un bloc logic configurabil, CLB, poate fi realizat pe bază de tranzistoare, pe bază de porți logice mai simple sau mai complexe, multiplexoare sau tabele de căutare, **LUT** (**L**ook-**U**p-**T**able, vezi secțiunea 2.4.6); s-au impus realizările pe bază de multiplexoare și mai ales cele pe bază de LUT. Un CLB conține două părți un generator de funcții (partea combinațională) și partea secvențială (un registru care poate avea funcțiunile normale ale tipurilor de bistabile plus alte facilități suplimentare).

CLB pe bază de MUX. Un generator de funcții de n variabile se poate realiza cu un circuit MUX $2^n : 1$, secțiunea 2.4.4.1; variabilele funcției se aplică pe cele n intrări de selectare iar coeficienții funcției pe cele 2^n intrări de date, pentru fiecare configurație i a cuvântului format din coeficienții funcției se obține una din cele 2^{2^n} funcții, f_i^n , $0 \leq i \leq 2^{2^n} - 1$. Structuri de generatoare, pe bază de multiplexoare, utilizate de firma ACTEL, sunt prezentate în Figura 4.11. Generatorul de funcții din Figura 4.11-a, care are opt intrări și o ieșire, f , poate realiza, utilizând unele intrări și sub forma negată, următoarele funcții: cele patru funcții logice curente (NAND,




Figura 4.11 CLB pe bază de multiplexoare: a,b,c) generatoare de funcții pe bază de multiplexoare; d) structură de CLB cu generator de funcții pe bază de multiplexor iar partea secvențială realizabilă în jurul a două latch-uri

NOR, AND, OR cu 2, 3 și 4 intrări), XOR, XOR-OR-OR, XOR-OR-AND, OR-XOR, AND-XOR-OR, AND-OR, OR-AND etc. O variantă îmbunătățită a generatorului de funcții este cea din Figura 4.11-b care este echivalentă unui MUX4:1 din Figura 4.11-c pe care se pot implementa un număr de 766 funcții distincte. Expresia logică a funcției f este:

$$f = [D_{00}(\overline{A_0 B_0}) + D_{01}(A_0 B_0)] (\overline{A_1 + B_1}) + [\overline{D_{10}}(\overline{A_0 B_0}) + D_{11}(A_0 B_0)] (A_1 + B_1)$$

Atașând acestui generator de funcții o parte secvențială, compusă din două latch-uri și câteva porți logice, se obține o structură pentru un CBL pe bază de multiplexor, Figura 4.11-d.

Partea secvențială poate fi utilizată ca un bistabil D cu comutație pe frontul pozitiv sau negativ sau ca latch transparent pe palierul H sau pe palierul L dacă la intrările C_1 și C_0 se aplică semnalul de ceas, CLK , "1", "0" în diferite combinații logice. De exemplu, pentru conexiunea $C_0 = "0"$ și $C_1 = CLK$ funcționarea este de bistabil D cu comutație pe frontul pozitiv. Bistabil de tip JK sau SR se poate obține prin utilizarea mai multor CLB și cu conexiuni externe pentru reacție. Partea secvențială prin reconfigurări pe baza unor porți existente în structura CLB, sau

prin utilizarea generatorului de funcții, poate genera facilități care nu sunt comune bistabilelor curențe. CLB-urile bazate pe multiplexoare produc o flexibilitate mare în generarea funcțiilor pentru un număr de tranzistoare relativ redus, în schimb din cauza unui număr mare de intrări apare o mare cerere asupra resurselor de rutare pentru realizarea interconexiunilor.

Exemplul 4.2

Pe baza unui bistabil de tip D se vor prezenta câteva structuri cu facilități neîntâlnite la bistabilul SR sau la bistabilul D. Ecuația de funcționare a bistabilului SR este $Q(t+1) = S + RQ(t)$, Tabelul 3.4, iar a bistabilului D este $Q(t+1) = D(t)$, relația 3.20.

- Figura 4.12-a, **S-dominant**; pentru ambele intrări de date activate, $SR = 11$, bistabilul SR se va înscrie în $Q(t+1) = 1$ (la bistabilul obișnuit această combinație produce nedeterminare).

- Figura 4.12-b, **R-dominant**; pentru ambele intrări de date activate, $SR = 11$, bistabilul SR se va înscrie în $Q(t+1) = 0$.

- Figura 4.12-c, **fără modificări**; pentru ambele intrări de date activate, $SR = 11$, bistabilul SR nu își modifică starea $Q(t+1) = Q(t)$.

- Figura 4.12-d, **basculează**; pentru ambele intrări de date activate, $SR = 11$, bistabilul SR basculează în starea opusă, similar bistabilului JK, adică o funcționare de basculă (bistabil T).

- Figura 4.12-e, **bistabilul D cu MUX 2:1 pe intrare**; ieșirea $Q(t+1)$ va avea valoarea uneia din valorile de intrare, D_0 sau D_1 , în funcție de valoarea 0 sau 1 a variabilei de control C .

- Figura 4.12-f, **bistabilul D cu validare a semnalului de ceas**, Figura 3.72-c, se va înscrie în bistabil intrarea D_{in} , $Q(t+1) = D_{in}(t)$, numai când semnalul de ceas este validat de $CE = 1$, altfel $Q(t+1) = Q(t)$ (vezi Figura 3.45-e).

CLB pe bază de LUT. Blocurile logice configurabile pe bază de LUT utilizează o memorie SRAM pentru stocarea valorilor coeficienților funcției, valori care se înscriu odată cu configurarea aplicației în circuitul FPGA. O memorie SRAM de capacitate 2^n adrese \times 1 bit poate stoca valorile funcției f_j^n , $0 \leq j \leq 2^n - 1$, (vezi secțiunea 1.1.3 și 2.1); în fiecare locație, de adresă determinată de configurația cuvântului format din valorile variabilei funcției $x_{n-1}x_{n-2} \dots x_1x_0$, se află stocat coeficientul d_{jm} al funcției ($d_{jm} \in \{0, 1\}$, $0 \leq m \leq 2^n - 1$). De exemplu, în LUT-ul din Figura 4.13-a, pentru valorile variabilelor de intrare $x_3x_2x_1x_0 = 1010 = 11|_{10}$, la locația de adresă 11 se află valoarea f_0 ; în LUT este înscrisă funcția de patru variabile f_{4636}^4 . În general, pentru FPGA, numărul de variabile pentru funcțiile implementabile este între 4 și 6; toate funcțiile au același timp de propagare care este timpul de citire al memoriei SRAM.

O structură simplificată de CLB, care conține trei celule LUT, este prezentată în Figura 4.13-b (obținută prin simplificarea structurii de CLB din seria XC4000 a firmei Xilinx). Două generatoare de funcții G' și F' , realizate respectiv pe LUT₁ și LUT₂, pot implementa oricare funcție de patru variabile independente $G_1 \div G_4$ sau $F_1 \div F_4$. Al treilea generator H' , realizat pe LUT₃, poate implementa oricare funcție de trei variabile respectiv: F' , G' (fiecare poate fi o funcție de maxim patru variabile) și variabila H_1 care este aplicată din exterior. Semnalele de la ieșirile generatoarelor de funcții pot fi obținute la două ieșiri ale CLB: F' și H' pot fi conectate la ieșirea X prin intermediul MUX₄, iar G' , H' pot fi conectate la ieșirea Y prin intermediul MUX₃. Se pot obține pe ieșirile X și Y : două funcții de cel mult patru variabile independente, o singură funcție de cinci variabile independente sau alte funcții de




Figura 4.12 Posibile configurații pentru un bistabil D dintr-un CLB prin care se pot obține următoarele facilități în funcționare: a) pentru $SR = 11$, S este dominant; b) pentru $SR = 11$, R este dominant; c) pentru $SR = 11$, fără modificări; d) pentru $SR = 11$, basculează (bistabil T); e) bistabil D cu MUX 2:1 pe intrare; f) bistabil D cu validare a semnalului de ceas prin $CE = 1$.




Figura 4.13 CLB pe bază de LUT: a) exemplu de generator de funcție de 4 variabile implementat pe un SRAM de capacitate 2^4 adrese \times 1 bit; b) structură de CLB pe baza a 3 celule LUT și două bistabile, cu două ieșiri directe (X , Y) și două ieșiri sincronizate (XQ , YQ).

până la nouă variabile.

Partea secvențială se realizează în jurul a două bistabile FF_1 și FF_2 care, în general, pot fi programate independent pentru: înscriere sincronă sau asincronă (pe intrări de tip \overline{PRESET} și \overline{CLEAR}); sincronizare prin diferite semnale de ceas; posibilitate de activare a semnalelor de ceas prin semnal de validare, CE . În structura din figură, intrările de date ale bistabilelor pot fi selectate, prin MUX_1 și MUX_2 , dintre funcțiile F' , G' , H' sau D_{in} , un semnal direct de la o intrare (specială) în CLB. Ieșirile YQ și XQ sunt ieșiri sincronizate din CLB.

Exemplul 4.3 Automatul cu tabelul de tranziție al stărilor dat în Figura 4.14-a să se implementeze pe CLB-uri care au o structură ca cea prezentată în Figura 4.14-b.

Soluție: Adoptând codificarea stărilor $A \rightarrow 001$, $B \rightarrow 101$, $C \rightarrow 010$, $D \rightarrow 110$, $E \rightarrow 011$ se obține tabelul stărilor pentru funcțiile de excitație w_2 , w_1 , w_0 și pentru ieșirea Z (de tip Mealy):

$$\begin{aligned}
 w_2 &= \bar{x}_1\bar{x}_0z_1z_0 + \bar{x}_1x_0\bar{z}_1z_0 + x_1x_0z_1\bar{z}_0 \\
 w_1 &= \bar{x}_1\bar{x}_0 + \bar{x}_1x_0\bar{z}_2z_1 + x_1x_0 + x_1\bar{x}_0\bar{z}_2z_1 \\
 w_0 &= \bar{x}_1\bar{x}_0\bar{z}_2z_0 + \bar{x}_1x_0 + x_1\bar{x}_0 \\
 Z &= \bar{z}_2z_1 + x_0
 \end{aligned}$$

Cu aceste expresii se calculează valorile funcțiilor w_2 , w_1 , w_0 și Z (respectiv în tabelele din Figura 4.14-c,d,e,f) care se încarcă în LUT. Sunt necesare trei celule LUT cu patru intrări și una cu trei intrări, deci se utilizează două CLB-uri, Figura 4.14-g. Ieșirea Z se poate obține atât sincronizată (Mealy cu întârziere) cât și nesincronizată (Mealy imediat).

Starea prez.	Starea urmatoare/iesire Intrari x_1x_0					Starea prezenta	Starea urmatoare/iesire Intrari x_1x_0					
	00	01	11	10			z_2	z_1	z_0	00	01	11
A	E/0	B/1	C/1	A/0	→	0	0	1	011/0	101/1	010/1	001/0
B	C/0	B/1	C/1	A/0		1	0	1	010/0	101/1	010/1	001/0
C	C/1	E/1	D/1	E/1		0	1	0	010/1	011/1	110/1	011/1
D	C/0	A/1	D/1	A/0		1	1	0	010/0	001/1	110/1	001/0
E	E/1	E/1	C/1	E/1		0	1	1	011/1	011/1	010/1	011/1

CLB ₁ /LUT ₁					CLB ₁ /LUT ₂					CLB ₂ /LUT ₁					CLB ₂ /LUT ₂			
x_1	x_0	z_1	z_0	w_2	x_1	x_0	z_2	z_1	w_1	x_1	x_0	z_2	z_0	w_0	x_0	z_2	z_1	Z
0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	1	1	0	0	0	1	1	0	0	1	0
0	0	1	0	0	0	0	1	0	1	0	0	1	0	0	0	1	0	1
0	0	1	1	1	0	0	1	1	1	0	0	1	1	0	0	1	1	1
0	1	0	0	0	0	1	0	0	0	0	1	0	0	1	1	0	0	1
0	1	0	1	1	0	1	0	1	1	0	1	0	1	1	1	0	1	1
0	1	1	0	0	0	0	1	1	0	0	0	1	1	0	1	1	1	1
0	1	1	1	0	0	0	1	1	1	0	0	1	1	1	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	1
1	0	0	1	0	1	1	0	0	1	1	0	0	1	1	1	0	1	1
1	0	1	0	0	1	0	1	0	0	1	0	1	0	1	1	0	1	1
1	0	1	1	0	1	0	1	1	0	1	0	1	1	1	1	0	1	1
1	1	0	0	0	1	1	0	0	1	1	1	0	0	0	1	1	0	0
1	1	0	1	0	1	1	0	1	1	1	0	1	1	0	1	1	0	0
1	1	1	0	1	1	1	1	0	1	1	1	1	0	0	1	1	0	0
1	1	1	1	0	1	1	1	1	0	1	1	1	1	0	0	1	1	0
1	1	1	1	0	1	1	1	1	1	1	1	1	1	0	0	1	1	0




Figura 4.14 Explicativă pentru Exemplul 4.3

Blocul de intrare/ieșire, I/O. Blocul I/O constituie o interfață între pinii exteriori și CLB. Aceste blocuri sunt situate în exteriorul suprafeței matricei formate din CLB-uri, Figura 4.15-a. Structura și funcțiile unui bloc I/O al unui circuit FPGA sunt aceleași cu cele ale unui bloc I/O al unui CPLD, care a fost prezentat în secțiunea 4.5, Figura 4.9-a. Mai nou, blocului I/O i se adaugă și următoarele două facilități: 1-controlul digital al impedanței driverilor de ieșire și adaptarea impedanțelor la intrare; 2-controlul fluxului de date pe intrare sau pe ieșire la rata dubla, DDR, secțiunea 3.6.3. Structura și funcționarea unui astfel de driver I/O va fi prezentat în Exemplul 4.4.

4.6.2 Resursele de interconectare

Pentru o organizare de tip matriceal, Figura 4.10-a, a unui circuit FPGA topologia plasării componentelor pe cip este prezentată în Figura 4.15-a. Pe întresuprafețele (orizontale și verticale) dintre CLB-uri sunt plasate segmente de linii metalizate (de diferite lungimi) precum și elemente de conectare programabile. Suprafața matricei de CLB-uri este înconjurată de blocuri I/O, fiecare dintre aceste blocuri putând fi conectat la un pin I/O (la un pad). În jurul blocurilor I/O (înspre paduri) există segmente de linii metalizate care, prin interconectări programabile, permit conectarea unui bloc I/O la oricare pin al circuitului; aceasta permite o proiectare a aplicației fără restricționări impuse de poziția pinilor (deci, un circuit FPGA poate fi programat pentru un cablaj imprimat deja existent).

Resursa de interconectare a unui FPGA este constituită din segmentele de linii metalizate care, prin intermediul punctelor de interconectare programabile, pot fi constituite în trasee de transfer pentru semnale între intrările, ieșirile CLB-urilor și blocurile I/O. Circuitele FPGA din punct de vedere al suportului de interconectare pot fi cu o arhitectură de rutare segmentată sau nesegmentată. Arhitectura nesegmentată oferă lungimi fixe pentru segmentele metalice de rutare, care străbat întreaga lungime a cipului, ceea ce poate constitui o ușurare în realizarea softului de plasare și rutare. În schimb, arhitectura segmentată conține linii metalizate de diferite lungimi putându-se astfel să se realizeze o rutare optimă de la logic la logic; testele au arătat că o arhitectură segmentată oferă posibilitatea de a împacheta mai multă logică și la performanțe mai ridicate decât cea nesegmentată. Performanța unui traseu este determinat de timpul de propagare care este o întârziere de tip RC, întârziere care este puternic influențată de punctele de interconectare programabile (evident, circuitele cu trasee realizate prin mascare au performanță de viteză superioare în raport cu cele cu interconexiuni programabile). Actual, tehnologiile de rutare cu conexiuni programabile se realizează cu așa numitele **interconexiuni active** (bufferate), adică pe segmentele metalizate la fiecare punct de interconectare se introduce un buffer, prin acesta se elimină întârzierea de rutare variabilă, dependentă de factorul de încărcare (fan-out) al semnalului.

Pentru concretizarea resurselor de interconectare se va prezenta în continuare suportul oferit de circuitele din seria XC4000 (Xilinx). În Figura 4.15-a (medalion) sunt prezentate toate segmentele de linii metalizate de interconectare prin care, potențial, un CLB poate fi conectat sau poate să se conecteze la alte CLB-uri sau blocuri I/O, detalierea la nivel de puncte de interconectare programabile este dată în Figura 4.15-b




Figura 4.15 Resursele de interconectare pentru seria XC400 (Xilinx): a) plasamentul componentelor pe cip cu reprezentarea bloc a liniilor de interconectare în jurul unui CLB (în medalion); b) detalierea interconectărilor programabile în jurul unui CLB.

(la intersecția dintre două linii dacă există punct de interconectare acesta s-a figurat cu un mic pătrat).

Există următoarele grupe de linii de interconectare:

1. Linii de interconectare directă. Fiecare CLB, din matrice, are două ieșiri care se conectează direct la celula următoare din dreapta și la celula de dedesubt. De asemenea, celula este conectată direct la grupul de trei linii de deasupra, de dedesubt (verticale) și în partea stânga (orizontale).

2. Linii de o lungime (linii simple). Aceste grupuri de câte 8 linii de o lungime formează o rețea pe orizontală și verticală în jurul unui CLB, și se intersectează între ele printr-o matrice de interconectare, (conturul pătratic trasat cu linie întreruptă din Figura 4.15-b și Figura 4.15-a medalion). Aceste linii simple asigură în primul rând, o conectare flexibilă între CLB-uri adiacente în afara pușinelor linii de conectare directe și, în plus, față de acestea sunt suport pentru un transfer bidirecțional. Structura unei matrice de interconectare este prezentată în Figura 4.16-a. Fiecare punct de interconectare al matricei constă dintr-o rețea de șase tranzistoare de trecere (sau porți de transmisie), Figura 4.16-b, a căror comandă este aplicată de la șase latch-uri care constituie memoria de configurare (neidentificată—ascunsă—în structura pentru un CLB prezentată în Figura 4.13-b și în Figura 4.15-a), simbolizată prin pătratele mici cu litera *M*. Un semnal aplicat pe un traseu care intră prin dreapta în matricea de interconexiuni poate fi rutat la o linie simplă fie în direcția sus, jos sau stânga sau în toate cele trei direcții (în funcție de biții *M* înscrisi în latch-urile memoriei de configurare).




Figura 4.16 Resursele de interconectare pentru seria XC4000 (Xilinx):
 a) structura unei matrice de interconectare (pentru linii simple și linii duble);
 b) structura unui nod nod al matricei (*M* reprezintă latch-urile din memoria de configurare).

3. Linii de două lungimi (linii duble). Aceste grupuri, la fel ca și liniile simple, formează o rețea pe orizontală și pe verticală în jurul unui CLB, dar fiecare linie dintre aceste grupuri intră tot la a doua matrice de interconectare, deci se pot conecta CLB-uri din doi în doi. Pentru trasee mai lungi, liniile duble asigură o întârziere mai

mică decât o configurare cu linii simple. Unele circuite FPGA au și linii de lungime cvadruplă sau sextuplă.

4. Linii lungi. Acest grup de linii (verticale și orizontale) sunt pe toată dimensiunea matricei de CLB-uri și nu trec prin matrice de interconectare. Utilitatea principală a acestora este de a fi folosite pentru semnale de fan-out mare, cu timp de propagare critic (fără defazaaj) sau rețele de distribuție la nivelul întregului circuit; pot fi comandate cu drivere TSL în apropiere de CLB-uri.

5. Linii globale. Sunt utilizate pentru distribuția fără defazaaj a semnalelor de ceas; realizările actuale includ circuite pentru compensarea defazaajului de ceas (clock skew), vezi secțiunea 3.5.7.

Fluxul dezvoltării unei aplicații pe un circuit FPGA este destul de asemănător cu cel pentru un circuit CPLD. Ponind de la o idee se elaborează o arhitectură și anumite specificații electrice, apoi etapele sunt: descrierea proiectului, sinteza, implementarea și configurarea circuitului FPGA.

Descrierea proiectului-sinteză se poate realiza schematic (desene) sau printr-un limbaj de descriere, iar rezultatul rulării etapelor de descriere și sinteză este un fișier într-un format specific circuitului FPGA care va fi suportul pentru aplicație.

Implementarea se compune din următoarele trei faze: partiționarea, plasarea și rutarea. **Partiționarea** constă în împărțirea proiectului pe blocuri care să poată fi mapate în CLB-uri. **Plasarea** constă în alocarea acestor blocuri la anumite elemente fizice ale circuitului FPGA (CLB-uri, blocuri I/O).

Rutarea este faza prin care elementele fizice fixate sunt conectate prin intermediul liniilor de interconectare. Determinarea traseelor optime prin jonționarea de segmente de linii de interconectare este un proces iterativ (mai dificil decât printr-o programare prin mascare). Fazele de partiționare, plasare și rutare sunt realizate automat prin soft, însă utilizatorul poate impune constrângeri specifice. Rezultatul etapei de implementare este un șir de biți, de ordinul 10^5 biți (bitstream).

Configurarea constă în transmiterea (înscierea) șirului de biți obținut în etapa anterioară, în memoria de configurare. Fiecare latch, Figura 4.1-a (simbolizat prin litera M în Figura 4.16-b), al memoriei de configurare, distribuită pe întreaga suprafață a cipului, va fi înscris prin șirul de biți cu 1 sau 0 logic după cum este necesar să comande în starea activă sau inactivă punctul programabil, la care este conectat, din blocurile I/O, din CLB-uri sau din rețeaua de interconectare. În interiorul unui CLB punctele configurabile sunt pentru: biții din LUT-urile generatoarelor de funcții, biții de selectare ai multiplexoarelor. Acest șir poate fi trimis din calculator direct în memoria de configurare a circuitului FPGA, deja montat pe placa de circuit imprimat a aplicației, sau este înscris într-o memorie PROM serială ce se va alătura circuitului FPGA de pe placa de circuit imprimat (FPGA-ul trebuie configurat la fiecare punere sub tensiune!).

Modalitatea de programare la un circuit FPGA este, esențial, aceeași ca la programarea unui calculator prin stocarea programului în memoria principală. Dezvoltarea sau testarea unei noi aplicații poate fi realizată tot atât de ușor și rapid ca și pentru o aplicație software. Deci, se poate spune că FPGA-ul a adus hardul la același nivel de programabilitate ca și softul. Rețelele logice realizate pe FPGA au performanțe de viteză mai reduse de până la două sau trei ordine de mărime în raport cu implementarea de tip full-custom, dar, în schimb, duc la performanțe mai ridicată cu câteva ordine de mărime în raport cu simularea în soft a aceleași rețele logice.

Exemplul 4.4 Acest exemplu are scopul de a completa noțiunile de bază referitoare la circuitul FPGA prezentate anterior cu noile facilități existente la circuitele actuale. Aceste noi facilități vor fi exemplificate la **circuitele FPGA ale familiei VIRTEX-II PRO (Xilinx)** în raport cu circuitul FPGA XC4000. Circuitele VIRTEX-II PRO care corespund tehnologiei elaborate în anul 2000 față de cele XC4000 (care aparțin tehnologiei anilor '90) au fost proiectate astfel încât să fie o platformă pentru realizarea unor sisteme programabile, depășind astfel nivelul numai de logică programabilă. Cu aceste noi circuite **se trece de la nivelul de logică programabilă la nivelul de sistem programabil**. Aplicațiile complexe pot fi eficient repartizate între o implementare de tip logic (hardware) pentru a obține o viteză ridicată și o implementare de tip software pentru a obține o flexibilitate ridicată. Această platformă VIRTEX-II PRO conține în același timp trei componente:

A: **Un nucleu de microprocesor** (PowerPC 405)

B: **transiever** (transmitter-reciever, vezi Figura 3.82-f). Utilizate pentru interconectări între magistrale, la motherboard sau la alte sisteme printr-o conexiune paralel-serie respectiv paralel-serie. Fiecare dintre cele (până) la 24 canale de transmisie permite o rată de transfer a datelor de la 622Mb/s până la 3,125Gb/s

C: **FPGA**, care va fi analizat în continuare

1. CLB.

În VIRTEX-II PRO blocurile logice configurabile, CLB, au o organizare tip matriceal (vezi Figura 4.15-a) și sunt suport pentru proiectările de tip combinațional și/sau secvențial. Fiecare CLB posedă o proprie matrice de comutație prin care poate accesa la căile generale de rutare, Figura 4.16-a. Un CLB, spre deosebire de cele din familia XC4000, este compus din patru secțiuni (slice) identice S_1, S_2, S_3, S_4 conectate la propria matrice de comutație, precum și la o conexiune directă (rapidă) prin care se conectează cu CLB-urile vecine, Figura 4.17-a. Cele patru secțiuni sunt organizate pe două coloane, fiecare coloană având câte un circuit independent pentru propagarea transportului (C_{in}, C_{out}) dar un singur circuit comun (ambelor coloane) pentru deplasare (Shift). Există de asemenea, două buffere TSL care au fiecare pin propriu pentru intrare și pentru controlului regimului TSL, ieșirile acestor buffere, TBUF, comandă resurse de rutare orizontale pentru realizarea de magistrale TSL pe cip. Fiecare dintre cele patru secțiuni ale unui CLB are acces, prin intermediul matricei de comutație, la intrarea și/sau la controlul celor două buffere TSL. În fiecare secțiune S_i , $i = 1, 2, 3, 4$, a CLB-ului sunt incluse două generatoare de funcții de patru variabile, două elemente de stocare, un circuit pentru propagarea transportului, porți pentru funcții aritmetice și o multitudine de multiplexoare. Numărul total de secțiuni pentru membrul cel mai de jos al familiei, XC2VP2, este de 1408, iar pentru membrul cel mai dezvoltat este de 55616. În Figura 4.17-b este prezentată o schemă simplificată pentru structura unei secțiuni (de exemplu, unele simboluri de MUX indică faptul că asupra semnalului se realizează o funcție de selectare fără a specifica toate intrările de date și de selectare).

- **Generatoarele de funcții G și F** sunt de tipul LUT cu patru intrări ($G_4G_3G_2G_1$ și $F_4F_3F_2F_1$). Se poate implementa orice funcție de patru variabile iar utilizând anumite multiplexoare se poate extinde până la funcții de 9 variabile de intrare. Semnele de ieșire din generatoarele de funcții pot fi obținute la ieșirea secțiunii respective (X, Y) sau: pot fi aplicate pentru calcul aritmetic (intrare la poarta XOR); aplicate în lanțul de propagarea transportului; aplicate la intrarea elementelor de stocare.

-**Elementele de stocare** pot fi configurate fie ca două bistabile D cu comutație pe front, fie ca două latch-uri (active pe palier). Pe intrarea D semnalele directe X, Y , de la ieșirea generatoarelor de funcții, via ieșirile DX, DY sau semnalele BX, BY care intră direct în secțiune, ocolind generatorul de funcții. Pentru ambele elemente de stocare ale unei secțiuni sunt comune următoarele semnale de control: CLK - ceasul; CE - validare ceas;




Figura 4.17 FPGA din platforma VIRTEX-II Pro: a) componentele din structura unui bloc logic configurabil, CLB (matrice de comutație, patru secțiuni plasate pe două coloane S₀S₁ și S₂S₃ și două TBUF); b) structura simplificată a unei secțiuni.

SR prescriere în stare 0 sau 1; REV - comanda în starea opusă față de cea comandată prin SR (polaritatea fiecăruia dintre aceste semnale se poate selecta independent prin MUX2:1). Registrele/latch-urile pot fi configurate pentru următoarele tipuri de funcționare: fără set și reset; set asincron; reset asincron; set și reset asincron; set (PRESET) asincron; reset (CLEAR) asincron; set (PRESET) și reset (CLEAR) asincron. Ștergerea (reset, CLEAR) este predominantă față de înscriere (set, PRESET).

-Logica aritmetică. Prin utilizarea celor două generatoare de funcții F și G , a celor două porți AND, MULTAND, a celor două porți XOR și a multiplexoarelor MUXCY se poate implementa pe o secțiune un sumator de două cuvinte de doi biți $G_2F_2 + G_1F_1$, vezi relația 2.25. Se obține:

$$\begin{aligned} s_1 &= F_2 \oplus F_1 \oplus C_{in} && \text{la ieșirea } X \\ C_1 &= (F_2 \oplus F_1) \cdot (F_2 \cdot F_1) + (F_2 \oplus F_1) \cdot C_{in} && \text{la ieșirea primului MUXCY} \\ s_1 &= G_2 \oplus G_1 \oplus C_1 && \text{la ieșirea } Y \\ C_{out} &= (G_2 \oplus G_1) \cdot (G_2 \cdot G_1) + (G_2 \oplus G_1) \cdot C_1 && \text{la ieșirea } C_{out} \end{aligned}$$

Direcția de propagare a transportului este de la LUT-ul F la LUT-ul G; există astfel două căi de propagare ale transportului într-un CLB; una pe secțiunile din prima coloană (S_0 și S_1) și a două cale pe secțiunile din a doua coloană (S_2 și S_3), conform cu notațiile din Figura 4.17-a.

Pentru a implementa operația de înmulțire porțile MULTAND pot genera produsul aritmetic (= produsul logic) a două variabile.

Se poate obține o formă normală disjunctivă, FND, relația 1.12 (sumă de produse, **SOP**) de oricâți termeni produs prin utilizarea porții ORCY care are ca intrări semnalul SOPIN (de la CLB-ul anterior) și ieșirea de la multiplexorul superior MUXCY. Termenii produs generați de un generator de funcții din secțiunea S_i sunt notați cu P_{XS_i} , P_{YS_i} ; intrarea 0 a multiplexoarelor MUXCY, pentru propagarea transportului, se conectează la masă. Prin colectarea termenilor produs de pe prima coloană la ieșirea porții ORCY din secțiunea S_1 se obține:

$$SOUT_{S1} = P_{XS0} + P_{YS0} + P_{XS1} + P_{YS1} + SOPIN$$

iar prin colectarea acestora cu termenii produs generați și în a doua coloană se obține:

$$SOUT_{S3} = P_{XS2} + P_{YS2} + P_{XS3} + P_{YS3} + SOUT_{S1}$$

Această sumă de produse se poate aplica la intrarea SOPIN de la CLB-ul următor ș.a.m.d.

De asemenea, prin configurarea multiplexoarelor interne, se poate realiza un MUX16:1, un MUX32:1 pe două CLB-uri, pentru selectarea funcțiilor generate de LUT-uri. Două secțiuni, folosind LUT-urile și MUXCY, pot implementa un AND cu 16 intrări (încercați!).

- Memoria distribuită. Fiecare LUT dintr-o secțiune, fiind în fond o memorie RAM, poate fi utilizat ca o memorie RAM asincronă, simplu port (pe ieșire), de capacitate 16×1 bit (înscriere sincronă, ieșirea cu citire asincronă). Cu cele două LUT-uri dintr-o secțiune se poate configura și o memorie RAM de capacitate 16×1 bit dar dublu port pe ieșire. Adresarea unui LUT, ca memorie RAM simplu port, dintr-o secțiune se face pe intrările F_4, F_3, F_2, F_1 sau G_4, G_3, G_2, G_1 . Fiecare LUT mai are încă patru intrări de adresare WF_4, WF_3, WF_2, WF_1 sau WG_4, WG_3, WG_2, WG_1 (nedesenate în structura simplificată din Figura 4.17-b). Când o secțiune este configurată ca o memorie RAM dublu port 16×1 bit, atunci cuvântul de adresă de înscriere se aplică simultan la ambele LUT-uri pe intrările $F_4/WF_4, F_3/WF_3, F_2/WF_2, F_1/WF_1$ de la F_1 și pe intrările WG_4, WG_3, WG_2, WG_1 de la G ; pentru citirea (asincronă) a portului F cuvântul de adresă se aplică pe aceleași intrări ca și la la înscriere, în schimb pentru citirea (asincronă) a portului G cuvântul de adresă se

aplică numai pe intrările G_4, G_3, G_2, G_1 . Cu cele opt LUT-uri dintr-un CLB se pot configura următoarele structuri de memorie RAM: ca simplu port 16×8 biți, 32×4 biți, 64×2 biți și 128×1 bit, iar ca dublu port 16×4 biți, 32×2 biți, 64×1 bit. Memoria RAM distribuită când se utilizează toate CLB-urile, în acest scop, este de 45056biți pentru XC2VP2 și de 1779712 pentru XC2VP125.

- **Registru de deplasare.** Fiecare LUT poate fi configurat ca un registru de deplasare cu intrarea date (care poate fi SHIFTIN) pe intrarea DI , celula zero a registrului, și ieșirea de date pe M_{15} , celula a 16-a a registrului. Înscrierea în registru de deplasare se face serial, sincron pe semnalul de ceas CLK în conjuncție cu semnalul de validare ceas CE; citirea este asincronă din oricare celulă prin aplicarea pe intrările LUT-ului a cuvântului de adresă pentru celula care se dorește a fi citită. Una din cele 16 celule ale registrului de deplasare poate fi citită și sincron dacă ieșirea acestei celule se conectează la intrarea bistabilului D . Într-o secțiune, prin inserierea celor două LUT-uri (M_{15} de la G se conectează la DI de la F) se obține un registru serie de 32 biți (ieșirea fiind SHIFTOUT); pe un CLB registrul de deplasare poate fi de 128 biți.

Resursele logice dintr-un CLB sunt următoarele:

Secțiuni	LUT-uri	Bistabile	MULTAND	Circuite pentru propagarea transportului	Circuite SOP	Memorie RAM distribuită	Registru serie	TUBF
4	8	2	2	2	2	128 biți	128 biți	2

- **Blocuri independente de memorie RAM și de multiplicatoare.** Platforma VIRTEX-II PRO are ca resursă pentru memorare, în afara utilizării LUT-urilor ca memorie RAM distribuită, în plus și blocuri independente de memorie RAM, dublu port, de capacitate 18kb. De asemenea, în afară de realizarea de multiplicatoare pe baza CLB-urilor, există și blocuri independente de multiplicare pentru înmulțirea a două cuvinte, fiecare cuvânt de 18 biți, în complement de doi. În general, fiecare bloc multiplicator se atașează la un bloc de memorie dar poate fi utilizat și separat. Combinația bloc independent de memorie + multiplicator + acumulator (realizat în LUT-uri) permite implementarea **funcției de multiplicare-acumulare** din procesoarele de semnal, funcție care este de o utilizare comună în calculul răspunsului la impuls finit, **FIR**, (**F**inite **I**mpulse **R**esponse), a răspunsului la impuls infinit, **IIR**, (**I**nfinite **I**mpulse **R**esponse) pentru filtrele digitale. Pe fiecare membru al familiei VIRTEX-II PRO numărul de blocuri de memorie RAM este egal cu numărul de blocuri de multiplicatoare și variază între 12 (pentru XC2VP2) până la 556 (pentru XC2VP125).

2. Blocul de intrare/ieșire, IOB

Pe măsură ce FPGA-urile cresc în numărul de componente integrate și se lărgesc gama de facilități oferite, cresc și în dimensiune, viteză, performanță și sistemele implementate cu acestea. Într-un astfel de sistem circuitul FPGA comunică cip-la-cip în exterior pe placa de circuit imprimat cu alte componente; această comunicație prin întârzierile introduse are un impact substanțial asupra performanțelor. În general, această comunicație se realizează pe magistrala pentru care s-au elaborat o serie de standarde I/O de tensiuni reduse (în tendința de a reduce puterea disipată). Fiecare standard de I/O are propriul său set de specificații referitoare la tensiune, curent, modul de bufferare (intrare, ieșire), modalitatea de terminare (intrare, ieșire, la capăt). Blocul de intrare/ieșire la un FPGA trebuie să aibă suficiente resurse și o mare configurabilitate pentru bufferele de intrare, (driverile) de ieșire astfel încât să suporte cât mai multe standarde I/O. Un buffer de intrare, IBUF, trebuie să permită o configurare fie ca simplu buffer (cu o intrare pe un singur fir), fie ca un buffer cu intrare diferențială. Un buffer de ieșire, OBUF, trebuie să fie configurat cu o ieșire

push-pull (contratimp) sau cu o ieșire dren în gol (open dren). De asemenea, fiecare tip de buffer trebuie să suporte o varietate de valori de curenți și de tensiuni încât să poată fi utilizat pentru cât mai multe standarde I/O. În continuare se vor enumera standardele I/O suportate de familia VIRTEX-II PRO, specificându-se pentru fiecare doar tensiunea (descrierea completă a acestor standarde poate fi găsită la Electronic Industry Alliance JEDEC: <http://www.jedec.org>)

- **PCI (Peripheral Component Interface)**. Este în variantele de magistrale comandate de o frecvență de ceas de 33MHz și 66MHz. Necesită: $V_{CCO} = 3,3V$, IBUF simplu (ca la LVCMOS), OBUF cu ieșirea în push-pull. Nu necesită V_{REF} (tensiune de referință) și V_{TT} (tensiune pe terminație).
- **GTL (Gunning Tranceiver Logic Terminated)**. Este un standard de mare viteză. Necesită: OBUF de tip dren în gol (deci nu se specifică valoarea pentru V_{CCO}), IBUF de tip diferențial ($V_{REF} = 0,8V$), $V_{TT} = 1,2V$. Există și în varianta **GTL P (Gunning Tranceiver Logic Plus)** cu $V_{REF} = 1,0V$ și $V_{TT} = 1V$.
- **HSTL (High-Speed Tranceiver Logic)**. Necesită: IBUF de tip diferențial și OBUF de tip push-pull, $V_{CCO} = 1,8V$ sau $1,5V$. În funcție de valorile pentru V_{CCO} , V_{REF} și V_{TT} există patru variante ale standardului.
- **SSTL2 (Stub Series Terminated Logic for 2,5V)**. Necesită: IBUF de tip diferențial (deci se specifică V_{REF}), OBUF cu ieșirea push-pull (se specifică V_{CCO}), V_{TT} . SSTL18 este varianta cu $V_{CCO} = 1,8V$.

Blocurile I/O sunt plasate pe cele patru laturi (perimetrul) ale cipului și sunt grupate câte două sau câte patru. Fiecare IOB din aceste grupuri poate fi utilizat independent, pentru o transmisie pe un singur fir, sau poate fi utilizat împreună cu un alt IOB din grup realizând o pereche diferențială. Conectarea unui IOB la căile de rutare ale FPGA-ului se face prin intermediul unei matrice de comutație, Figura 4.18-a; o pereche diferențială trebuie să fie totdeauna compusă din IOB-uri care sunt conectate la aceeași matrice de comutație. Blocurile I/O de pe fiecare latură a cipului sunt împărțite în două părți egale, fiecare parte fiind referită prin termenul de bancă, deci toate IOB-urile de pe cele patru laturi formează opt bănci. Tensiunea internă de alimentare, V_{CCINT} , a nucleului circuitului FPGA este $V_{CCINT} = 1,5V$; în exteriorul circuitului, pentru comunicația cu alte circuite din sistem valoarea tensiunii V_{CCO} depinde de standardul de I/O utilizat. Regula este următoarea: toate IOB-urile dintr-o bancă utilizează aceeași valoare pentru V_{CCO} și aceeași valoare pentru V_{REF} , deci de la piniile bancii respective pot exista comunicații cu elemente exterioare numai pe baza standardelor ale căror tensiuni sunt compatibile cu valorile V_{CCO} și V_{REF} aplicate la banca respectivă.

Resursele logice ale unui IOB sunt prezentate în Figura 4.18-b, care se compun din: o pereche de elemente de stocare plus un buffer de intrare, IBUF, pentru calea de intrare și două perechi de elemente de stocare plus un buffer TSL de ieșire, OBUF, pentru calea de ieșire (o pereche de elemente de stocare pentru intrarea în OBUF și o pereche pentru comanda TSL a OBUF). Organizarea electrică (simplificată) a unui IOB este prezentată în Figura 4.18-c. Un element de stocare, FF, poate fi configurat fie ca bistabil de tip D fie ca latch D activ pe palier. Semnalele de ceas, CLK_1 și CLK_2 , aplicate unei perechi de elemente de stocare, sunt (de regulă) defazate cu 180° , în schimb semnalul de validare ceas, CE, este același pentru o pereche. Este comun pentru toate cele șase elemente de stocare semnalul SR de prescriere a stării, la fel și semnalul REV (REVerse) care prescrie elementul de stocare în starea opusă în raport cu prescrierea cu semnalul SR; polaritatea fiecăruia dintre aceste semnale de control se poate alege independent (prin MUX2:1). Fiecare FF poate fi configurat pentru următoarele tipuri de funcționare: fără set și reset; set asincron; reset asincron; set și reset asincron; set (PRESET) asincron; reset (CLEAR) asincron; set




Figura 4.18 Blocul intrare/ieșire, IOB, pentru familia VIRTEX-II PRO: a) gruparea IOB-urilor la o matrice de comutație; b) resursele logice conținute într-un IOB; c) structurarea (simplificată) pentru cele trei căi (intrare, ieșire și TSL) ale unui IOB.

(PRESET) și reset (CLEAR) asincron. Stergerea (reset, CLEAR) este predominantă față de înscriere (set, PRESET).

Un semnal exterior aplicat la pad este direcționat la IBUF, care poate fi configurat cu o singură intrare sau cu intrare diferențială (V_{REF} se aplică pe una dintre intrări). Semnalul bufferat este rutat la partea logică (CLB-uri) fie direct (I), fie după ce a fost sincronizat în FF_1 (IQ_1) sau FF_2 (IQ_2); pe calea prin FF -uri există introdusă o întârziere programabilă (vezi explicația de la Figura 4.9-a).

Pentru calea de ieșire, la intrarea OBUF se pot selecta de la partea logică (CLB-uri) fie direct semnalele (OD_1 sau OD_2), fie aceleași semnale dar sincronizate (Q_1 sau Q_2) sau fie aceleași semnale dar cu rata dublă (Q_1 și Q_2). La OBUF se poate fixa valoarea maximă a curentului generat la ieșire și de asemenea, se poate controla valoarea pantei fronturilor semnalului la ieșire (pentru performanță de viteză sunt necesare pante de valori ridicate, iar pentru transferuri cu putere consumată mai mică sunt necesare pante de valori mai mici). Semnalul de control TSL (HZ/normal) pentru OBUF se obține de la o pereche de FF -uri în aceeași modalitate ca și obținerea semnalului de intrare în OBUF. Pe ieșire mai sunt prezente următoarele elemente: diodele D_1 și D_2 , rezistențele R_{pu} și R_{pd} și opțional o celulă activă de menținere a nivelului pe magistrală; rolul fiecăruia dintre acestea a fost explicat în Figura 4.9-a (diodele sunt protecție la supratensiuni).

Facilități inovative introduse la IOB sunt: posibilitatea de control digital a impedanței fiecărui pin al unui IOB, transferuri la o rată dublă atât pentru calea de intrare cât și pentru calea de ieșire (aceasta este motivația de ce pentru calea de intrare și pentru calea de ieșire sunt necesare câte o pereche de FF , iar pentru varianta de ieșire TSL sunt necesare două perechi de FF).

Transferul datelor pe intrare la o rată dublă, DDR (Double Data Rate). Mecanismul de obținere a unei rate duble de transfer a datelor, în raport cu frecvența (rata) semnalului de ceas (aplicată deja la DDR SDRAM, vezi secțiunea 3.6.3) se bazează pe utilizarea a două semnale de ceas CLK_1 și CLK_2 de aceeași frecvență dar defazate cu 180° . În figura 4.19-a sunt prezentate structura căii de date pentru modalitatea DDR și diagramele de semnale. Datele de intrare (DATA), aplicate la un pin I/O configurat ca pin de intrare, sosite din exterior la o rată dublă față de frecvența de ceas din IOB, sunt stocate alternativ pe fronturile pozitive ale semnalelor de ceas CLK_1 și CLK_2 (decalate cu 180°) respectiv în FF_1 sau FF_2 . Deci la partea logică (CLB-uri) datele de intrare sincronizate pe fronturile pozitive ale semnalului CLK_2 , IEȘIRE_ Q_2 , se obține de la FF_2 , iar cele sincronizate pe fronturile pozitive ale semnalului CLK_1 , IEȘIRE_ Q_1 , se obține de la FF_1 (semnale de control CE, Set/PRESET și Reset/CLEAR sunt comune pentru ambele bistabile).

Transferul datelor la ieșire la o rată dublă. Structura căii de date de ieșire și diagramele de semnale pentru o generare în exteriorul unui pin I/O, de la un IOB, la o rată dublă a datelor față de frecvența de ceas din interiorul IOB sunt prezentate în Figura 4.19-b. Cele două șiruri de date DATA1 și DATA2, obținute de la partea logică a FPGA-ului, sunt înregistrate în FF_1 respectiv FF_2 pe fronturile pozitive ale semnalelor de ceas CLK_1 și CLK_2 (defazate cu 180°). În multiplexorul de ieșire, DDRMUX, selectarea datelor de la cele două intrări (elemente de stocare FF_1 și FF_2) se realizează alternativ cu semnalele CLK_1 și CLK_2 .

Transferul datelor la ieșire prin buffer TSL la o rată dublă. Pentru un astfel de transfer structurarea căii de date de ieșire și diagramele de semnal sunt prezentate în Figura 4.19-c. Organizarea poate fi considerată ca fiind compusă din două structuri identice cu cea din Figura 4.19-b, din care una comandă intrarea OBUF iar cealaltă generează semnalul de control pentru trecerea OBUF din starea normală de funcționare în starea de înaltă impedanță, HZ, și invers. Selectarea celor două ieșiri, ale fiecărei pereche de elemente de stocare, se realizează cu DDRMUX-ul respectiv utilizând cele două paliere ale semnalului de ceas (semnalele specifice numai pentru perechea de FF -uri care comandă intrarea bufferului




Figura 4.19 Transferul cu rată dublă, DDR, în cadrul familiei VIRTEX-II PRO: a) structurare și diagrame de semnale pentru DDR pe intrare; b) structurare și diagrame de semnal pentru DDR pe ieșire; c) structurare și diagrame de semnal pentru DDR pe ieșire când OBUF este de tip TSL.

de ieșire s-au prefixat cu litera O, iar cele specifice numai pentru perechea de FF -uri care comandă intrarea de control TSL a OBUF s-au prefixat cu litera T). Semnalele de control Set/PRESET, Reset/CLEAR sunt comune pentru ambele perechi de elemente FF , dar semnalele de validare ceas, TCE și DCE , sunt diferite. Semnalul de ceas CLK_2 se aplică la elementul FF_2 din ambele perechi, iar semnalul de ceas defazat cu 180° , CLK_1 se aplică la celălalt element FF_1 din ambele perechi. În cazul în care ambele date obținute de la partea logică, TDATA1 și TDATA2, aplicate la perechea de control TSL, au valoarea H rezultă că ieșirea OBUF este în HZ, iar în cazul când TDATA1 și TDATA2 au ambele valoarea L rezultă la ieșirea OBUF o succesiune de date alternante între ODATA2 și ODATA1, cu o rată dublă față de frecvența de ceas.

Când TDATA2 = H și TDATA1 = L, pe semiperioada $CLK_2 = 1$, $CLK_1 = 0$, semnalul de control de la OBUF este H, deci ieșirea bufferului este comandată în HZ, iar pe celaltă semiperioadă a semnalului de ceas, $CLK_2 = 0$ și $CLK_1 = 1$, semnalul de control este L, ieșirea bufferului este IEȘIRE_O = ODATA1. În opoziție, când TDATA2=L și TDATA1=H pentru semiperioada de ceas $CLK_2 = 0$, $CLK_1 = 1$ ieșirea bufferului este în HZ, iar pentru semiperioada $CLK_2 = 1$, $CLK_1 = 0$ ieșirea bufferului este IEȘIRE_O = ODATA2. Pentru aceste ultime două cazuri rezultă la ieșirea OBUF, fie succesiuni ODATA1A, HZ, ODATA1B, HZ, ODATA1C, HZ,..., fie succesiuni ODATA2A, HZ, ODATA2B, HZ, ODATA2C, HZ la o rată dublă față de frecvența de ceas.

Controlul digital al impedanței pe terminale. Un circuit al familiei VIRTEX-II PRO implantat pe o placă de circuit imprimat este conectat cu celelalte circuite ale sistemului prin sutele de pini I/O. Transferul semnalelor între aceste circuite, fie pe un singur fir, fie diferențial, sub unul din standardele I/O amintite anterior, trebuie realizat cu o integritate cât mai ridicată. O astfel de integritate a semnalului se poate obține numai dacă în punctele de terminație (sursă/emisie, recepție/destinație) se face o adaptare cu impedanța caracteristică, Z_0 , a liniei/trasei de pe placa de circuit imprimat, vezi secțiunea 1.6.2.2. Fizic, o astfel de adaptare se realizează printr-o egalizare a rezistenței echivalente a divizorului de tensiune sau a rezistenței echivalente serie din punctul de terminație (I/O), cu valoarea Z_0 . Prin modul de organizare, **BGA** (Ball Grid Array) al sutelor de pini I/O de la un circuit FPGA ar fi aproape imposibil de a conecta astfel de rezistențe de adaptare. Evitarea acestei multitudini de rezistențe, în cadrul VIRTEX-II PRO, s-a realizat prin conectarea în exteriorul cipului, pentru fiecare dintre cele opt bănci de blocuri I/O, doar a câte două rezistențe de referință, R_{REF} (cu abateri de sub 1%), deci în total pot fi maxim opt perechi de rezistențe de referință. Una din rezistențele de referință ale perechii de la o banca se conectează între pinul I/O notat cu VRP și tensiunea V_{CCO} , iar cealaltă rezistență de referință se conectează între VRP și masă, Figura 4.20-c. Rezistențele de referință se aleg de valoare egală sau valoare dublă a impedanței caracteristice, deci $R_{REF} = Z_0$ sau $R_{REF} = 2Z_0$.

La fiecare bancă există o circuistică pentru controlul digital al impedanței, **DCI** (Digital Controlled Impedance), care poate controla/stabili la fiecare IOB impedanța de terminație la valoarea Z_0 . Controlul constă în modificarea impedanței de ieșire a OBUF sau a unor rezistențe interne existente la fiecare pad I/O, care sunt conectate unele la V_{CCO} altele la masă. Fizic, modificarea valorii rezistenței se realizează prin conectarea a mai multe sau mai puține din aceste rezistențe interne, prin intermediul unor comutatoare (tranzistoare de trecere), până când rezistența echivalentă de terminație devine egală sau jumătate din R_{REF} . Considerând cele două modalități de funcționare (sursă/emisie sau recepție/destinație) ale unui IOB se disting următoarele trei cazuri/modalități de adaptare a terminației, Figura 4.20.

- Terminația pe sursă (pentru emisie). Prin DCI se modifică impedanța internă de ieșire a OBUF, fie la $R = R_{REF} = Z_0$, Figura 4.20-a, fie la $R = R_{REF}/2 = Z_0$, Figura 4.20-b.

- Terminația pe ieșire (IOB este emițător); în acest caz DCI nu modifică impedanța internă a OBUF ci modifică rezistențe interne (din cip). Tensiunea pe terminația de ieșire, V_{TT} , poate fi ajustată fie la tensiunea V_{CCO} (aplicată printr-o rezistență conectată la V_{CCO} ,




Figura 4.20 Controlul digital al impedanței într-un IOB din familia **VIRTEX-II PRO**: a,b) controlul terminației prin impedanța de ieșire a OBUF pentru R_{REF} respectiv $R_{REF}/2$; c,d) controlul terminației de ieșire pentru o tensiune de V_{CC0} respectiv de $V_{CC0}/2$; e,f) controlul terminației de intrare pentru o tensiune de V_{CC0} respectiv de $V_{CC0}/2$.

valoarea rezistenței se modifică până se realizează relația $R = R_{REF} = Z_0$) Figura 4.20-c, fie la tensiunea $V_{CCO}/2$ (aplicată printr-un divizor între V_{CCO} și masă, ale cărui rezistențe se modifică până se realizează relația $R = R_{REF} = 2Z_0$), Figura 4.20-d.

- Terminație pe intrarea unui IBUF; la cealaltă intrare a bufferului se conectează o tensiune de prag V_{REF} a cărei valoare depinde de standardul I/O sub care se realizează comunicația. Și de data aceasta se poate realiza tensiunea V_{TT} pe terminația de intrare pentru V_{CCO} sau $V_{CCO}/2$. Pentru terminație la V_{CCO} valoarea rezistenței se modifică până se realizează relația $R = R_{REF} = Z_0$, Figura 4.20-e, iar pentru terminație la $V_{CCO}/2$, Figura 4.20-f, rezistențele divizorului se modifică încât să se realizeze relația $R = R_{REF} = 2Z_0$ (rezistența Thevenin echivalentă este $R_{Thev} = (2Z_0 \times 2Z_0)/(2Z_0 + 2Z_0) = Z_0$, vezi Figura 1.77-b).

3. Resursele de interconectare.

Resursele de interconectare la VIRTEX-II PRO sunt, în fond, o extensie și o îmbogățire a resurselor de interconectare de la XC4000 (Figura 4.15 și 4.16). Aceste resurse sunt îmbogățite pe lângă liniile de două lungimi și cu 120 de linii verticale și 120 de linii orizontale (pentru întregul cip) de șase lungimi (sixtuplă); iar liniile de conectare directă ale unui CLB sunt îmbogățite cu conectări directe pe orizontală, verticală și diagonală cu CLB-uri vecine.

Extensia resurselor de conectare apare și prin introducerea unor noi trasee (dedicate) în cadrul unui CLB, în modul următor, Figura 4.17:

- 4 linii de magistrală TSL care conectează CLB-urile de pe o linie orizontală;
- 2 linii dedicate pentru propagarea transportului, C_{out} (câte una pentru fiecare coloană formată din câte două secțiuni S_0, S_1 și S_2, S_3);
- 1 linie dedicată pentru propagarea sumei de produse (SOPIN, SOPOUT);
- 1 linie dedicată pentru registrul de deplasare (SHIFTIN, M_{15})

De asemenea, fiecare element CLB sau IOB prezintă o matrice de comutație proprie prin intermediul căreia fiecare dintre aceste elemente este legat la matricele de conexiuni programabile (de tipul celor din Figura 4.15 și 4.16) de pe suprafața cipului.

Dar elementul inovator pentru resursele de interconectare este **interconectarea activă**, adică existența a câte un buffer pentru toate semnalele care trec prin interconectările programabile (interconectări bufferate). Realizarea căilor de rutare prin intermediul interconectării bufferate determină ca întârzierile pe aceste căi de rutare să fie, relativ, neafectate de încărcarea semnalelor (fan-out).

Matrice de porți logice programabile prin vias-uri, VPGA. Pentru circuitul FPGA, acest cameleon al lumii circuitelor integrate, atât de preferat pentru procesul de dezvoltare de sisteme, programabilitatea pe baza unei memorii RAM de configurare constituie “mărirea și căderea”. “Mărirea” constă în faptul că a adus hardul la nivelul de programabilitate egal cu al softului iar “căderea” că întârzierile de propagare sunt cu mult peste cele obținute la programarea prin mascare. Soluția? A apărut o serie de circuite care înlocuiesc parțial sau total programabilitatea celulelor SRAM (atât pentru fixarea conținuturilor din LUT-uri cât și pentru conexiunile programabile cu tranzistoare de trecere) cu o programabilitate pe baza unor matrice de vias-uri realizate în straturile metalizate pentru interconexiuni. Evident, că pentru programarea prin vias-uri proiectantul trebuie să transmită la turnătorii de siliciu, înainte de manufacturarea conexiunilor metalizate (vezi Figura 4.5), care din vias-urile din matricea de pe fiecare strat metalizat – strat izolator se realizează și care se elimină. Odată programate și realizate aceste vias-uri din matrice, circuitul nu mai poate fi modificat în acest sens, doar dacă mai există în circuit și LUT-uri




Figura 4.21 VPGA. Conversia unei celule logice de tip FPGA (a) într-o structură de celulă programabilă prin vias-uri b), c), d), VPGA.

pe bază de celule SRAM și conexiuni programabile pe bază de tranzistoare de trecere care se programează de beneficiar. Aceste circuite hibride care se realizează atât prin programare prin mascare cât și prin programare printr-un bitstream sunt referite prin **VPGA: Via-Patterned Gate Array**, sau **FPGA structurate** sau mai general **ASIC-uri structurate**.

Un exemplu de VPGA, cu particularizare la realizarea unei celule logice (CLB), este prezentat în Figura 4.21. O reprezentare simplificată a unei CLB, care conține un LUT pentru o funcție de trei variabile, f_j^3 , $0 \leq j \leq 255$, este în Figura 4.21-a, iar varianta de realizare a aceleiași funcții dar pe bază de MUX2:1 este dată în Figura 4.21-b; $d_{j_0}, d_{j_1}, \dots, d_{j_7}$ sunt coeficienții funcției f_j^3 (biții înscriși în LUT). Deoarece ieșirile din primul nivel de multiplexoare pot avea valori care aparțin numai mulțimii $\{0, 1, C, \bar{C}\}$, aceste valori pot fi produse prin matricea de conexiuni (vias-uri programate) ca în Figura 4.21-c (nivelul de $4 \times \text{MUX}2:1$ corespunzător variabilei C este realizat prin programarea matricei de vias-uri, deci se elimină acest nivel). La nivel

de tranzistor (porți de transmisie) implementarea celulei logice de tip VPGA este cea din Figura 4.21-d. Celula de tip VPGA obținută este mai rapidă decât celula FPGA pe bază de SRAM deoarece are un nivel logic mai puțin în arborele LUT, iar conectarea la variabilele funcției se face printr-o conexiune metalizată de tip via care este mai rapidă decât conexiunea, cu rezistență destul de ridicată, a unui tranzistor de trecere de la FPGA.

VPGA reprezintă un compromis între tehnologia FPGA și tehnologia cu celule standard, customizând aplicația printr-o programare prin mascare (total sau parțial) a rutării și a implementării funcțiilor logice în locul programării prin bitstream a tranzistoarelor de trecere și a LUT-urilor. În raport cu tehnologia cu celule standard, tehnologia VPGA realizează: un cost mai scăzut, deoarece nu sunt necesare toate etapele de mascare ale procesului (se elimină cele pentru procesarea componentelor diferite deoarece de data aceasta toate componentele sunt identice) și datorită regularității structurii; o suprafață de siliciu și un timp de propagare comparabil. În raport cu tehnologia FPGA: prețul de cost este mult mai scăzut (nu și pentru serii foarte mici!); un timp de propagare mult mai bun, dar în schimb se diminuează mult flexibilitatea (reconfigurabilitatea, vezi Figura 4.26-c) în proiectare. Un tip de celulă, în acest sens, care are atât LUT-uri cât și programabilitate prin vias-uri este cea concepută și produsă de firma eASIC.

4.7 PROIECTAREA PENTRU TESTABILITATE

Testarea/verificare funcționalității unui circuit digital se face prin aplicarea unor semnale (vectori) de intrare și observarea semnalelor de ieșire care se compară cu valorile așteptate de semnale; sau, altfel, pentru a obține anumite valori pe ieșire se comandă intrarea cu un anumit set de vectori de test. De fapt, acest proces se reduce la realizarea unor acțiuni de control a setului de vectori de test și de observare (și analizare) a setului de valori obținute la ieșire. Aceastora le corespund două noțiuni în teoria sistemelor, cea de controlabilitate și cea de observabilitate, noțiuni ce vor fi definite în continuare.

Definiția 4.1 Controlabilitatea stărilor este completă pentru un sistem dacă pentru oricare stare a sa $q(k_0T)$, din momentul k_0T există o succesiune de vectori de intrare $X(kT)$, $k = k_0, k_1, \dots, k_{N-1}$ care realizează tranziția sistemului în oricare stare $q(k_N)$, într-un număr finit de tacte $k_N > k_0$. \diamond

Definiția 4.2 Controlabilitatea ieșirilor este completă pentru un sistem dacă din oricare moment de timp k_0T există o succesiune de vectori de intrare $X(kT)$, $k = k_0, k_1, \dots, k_{N-1}$ după care ieșirea atinge valoarea $Y(k_N)$, într-un număr finit de tacte $k_N \geq k_0$. \diamond

Definiția 4.3 Un sistem este **total controlabil** dacă este complet controlabil pentru stare și ieșire pentru oricare $k_N \geq k_0$. \diamond

Duală noțiunii de controlabilitate este noțiunea de **observabilitate**.

Definiția 4.4 Un sistem este **complet observabil** dacă oricare stare $q(k_0T)$ din momentul de timp k_0T , poate fi determinată prin cunoașterea setului de vectori

de intrare $X(kT)$ și observarea ieșirii $Y(kT)$, $k_0 \leq k < k_N$, într-un număr (k_N) finit de tacte. Și este **total observabil** dacă este complet observabil pentru oricare k_0 și oricare $k_N > k_0$. \diamond

Un circuit combinațional “trece” testul dacă ieșirea sa este corectă pentru toți cei 2^n vectori de test aplicați pe intrare. Un circuit logic secvențial, care are 2^k stări, necesită, teoretic, aplicarea a câte 2^n vectori de test pe intrare pentru fiecare stare, deci în total 2^{n+k} teste (toate elementele produsul cartezian $X \times Q$); ceea ce uneori duce la un consum de timp/calcul inacceptabil. Se poate reduce timpul de testare, prin eliminarea unui număr de teste, dacă se exploatează anumite particularități ale circuitului.

Practic, pentru testare se utilizează punctele de intrare și ieșire din circuit și eventual puncte interne de test, la un sistem realizat pe o placă de circuit imprimat sau la un circuit implementat cu componente discrete. La circuitele integrate punctele de test se reduc în exclusivitate la pini. Pentru circuitele VLSI, cu sute de terminale și aplicare prin **tehnologie de lipire pe suprafață, SMT (Surface Mount Technology)**, cu circuite pe ambele părți ale plăcii de circuit imprimat, accesul la toți pinii necesari pentru procesul de testare devine o problemă. Pentru a elimina această problemă și a ușura controlabilitatea și observabilitatea, pe care se bazează procesul de testare, circuitele VLSI actuale sunt proiectate cu un **suport pentru testabilitate, DFT (Designed for Testability)**. Un circuit cu suport DFT necesită puțini pini speciali, maxim cinci, dar cu tot acest număr redus de pini accesibili se pot accesa o mulțime de puncte din interior care nu au ieșirea directă la un pin I/O. În acest sens, în continuare, se va prezenta în ce constă o proiectare pentru testabilitate și apoi, standardul care descrie DFT pentru circuitele integrate.

Pentru un automat, implementat ca un circuit integrat autonom, există acces doar la pinii săi care sunt intrările principale, IP, și ieșirile principale, OP, biții cuvântului de stare $z_{n-1}, z_{n-2}, \dots, z_1 z_0$ nu sunt accesibili, starea este o mărime internă a automatului. Se pot explora (scana) și biții stării interne dacă se realizează, în acest sens, un **traseu de explorare (scan path)** în interiorul automatului la registrul de stare, Figura 4.23-a. Acest traseu este format din celulele registrului de stare cărora li se modifică puțin structura în scopul obținerii a celor patru facilități ale unui registru general: conversie serie-serie, serie-paralel, paralel-serie, și paralel-paralel, Figura 3.81. Structurarea, de principiu al unui astfel de **registru scan** este prezentată în Figura 4.23-b. O **celulă scan** este, în fond, un bistabil D, similar cu cel din Figura 3.80-a, care în funcție de **semnalul de selectare TMS (Test Mode Selection)** poate multiplexa intrarea D, fie într-o intrare paralelă, fie într-o **intrare serie TDI (Test Data In)** de la celula scan anterioară; pentru regimul normal, $TMS = 0$, celula scan se încarcă paralel, iar pentru regimul de testare, $TMS = 1$, celula se încarcă serie. Un grup de celule scan pot forma fie un registru paralel, cu încărcare pe semnalul de ceas CLK al sistemului, fie un registru serie, cu deplasare pe semnalul de **ceas de testare TCLK**; sunt necesare două semnale de ceas deoarece un registru de deplasare necesită o frecvență mai mică $T_{TCLK} > T_{CLK}$. Această celulă de registru este completată pe ieșire cu un latch, astfel încât în registru să poată fi menținut la ieșire un cuvânt (paralel) în timp ce alt cuvânt, sau chiar cuvântul stocat în latch-urile pentru ieșirea paralelă a registrului, este deplasat în registru, pe semnalul de ceas TCLK, dinspre intrarea TDI spre **ieșirea de date serie, TDO (Test Data Output)**.

Traseul scan, pentru automatul cu un cuvânt de stare de trei biți $z_2 z_1 z_0$, din Figura




Figura 4.22 Metoda traseului scan pentru testare: a) transformarea registrului de stare al unui automat într-un traseu scan; b) structura de principiu a unui traseu scan cu figurarea semnalelor de control; c) exemplificarea unei posibile poziționări a punctelor de test pe un layout; d) detalierea traseului scan pentru circuitul de la figura (c).

4.23-a, este format din trei celule scan, interconectarea de tip serie dintre celule este desenată cu linie îngroșată. În fiecare moment se poate citi starea automatului: se trece în modul test, $TMS = 1$, și prin aplicarea a trei tacturi ale semnalului TCLK se obține serie, pe ieșirea TDO, valoarea cuvântului de stare $z_2z_1z_0$ (observabilitate). De asemenea, în fiecare moment se poate injecta o stare în felul următor: se trece în modul de test $TMS = 1$, cuvântul de stare $z_2z_1z_0$ se aplică la intrarea serială TDI pe durata a trei impulsuri de ceas (controlabilitate).

La o proiectare pentru testabilitate o celulă sau grupuri de celule scan vor fi plasate în interiorul circuitului integrat, în punctele de testare, ca în Figura 4.23-c. Metoda traseului scan se bazează pe faptul că orice circuit digital poate fi privit ca fiind format din blocuri de circuite combinaționale interconectate prin elemente de stocare (latch-uri, bistabile), Figura 3.76-a. Dacă aceste elemente de stocare sunt de tipul celule scan, prin proiectare se poate realiza ca toate să fie celule scan, atunci când circuitul este trecut în regim de test, $TMS = 1$, poate să formeze un registru de deplasare. În această abordare, pentru circuitul cu layoutul de principiu din Figura 4.23-c, în Figura 4.23-d este prezentat traseul scan compus din registrul de deplasare cu opt celule scan. Semnalele din cele opt puncte de test pot fi citite serie la ieșirea TDO, pe durata a opt semnale de ceas TCLK, sau în fiecare punct de test poate fi înscrisă o valoare logică prin aplicarea pe intrarea serie TDI, a cuvântului format din opt valori binare, pe durata a opt semnale de tact.

Proiectarea circuitelor VLSI pentru testabilitate poate utiliza standardul IEEE 1149. (Boundary-Scan Test) elaborat în 1990 și apoi completat cu fiecare variantă lansată. Recent a fost introdus standardul IEEE 1532 pentru dispozitivele care pot fi configurabile/programabile în sistem, standard ce este compatibil cu 1149. Arhitectura suportului standardului IEEE 1149.1 pusă la dispoziția proiectantului pentru DFT este prezentată (simplificat) în Figura 4.23-a. Fiecare pin I/O al circuitului integrat este "inzeștră" în interior cu o celulă scan, acestea sunt unite într-un registru scan (boundary register); acest registru scan controlează și observă activitatea la pinii I/O ai circuitului. Circuitului integrat, pe lângă pinii proprii I/O mai trebuie să i se adauge patru pini pentru semnalele TCLK, TDI, TDO, TMS; optional este și al cincilea pin pentru un **semnal de resetare, TRST L**.

Cuvintele serie introduse pe intrarea TDI pot fi **cuvinte dată** care conțin date ce se încarcă serie în registrul scan sau pot fi **cuvinte instrucțiune** care se încarcă serie în registrul de instrucțiuni (care are o structurare ca și registrul scan). Există un automat (ASM cu 16 stări) care, în funcție de valoarea semnalului TMS aplicat din exterior, generează în fiecare stare semnale pentru procesul de decodificare a instrucțiunii care a fost încărcată în registrul de instrucțiuni. În funcție de cuvântul specific al instrucțiunii și de starea prezentă a automatului, pe durata fiecărui semnal TCLK, se generează semnalele de control ($TMS_0, TMS_1, \dots, TMS_{N-2}, TMS_{N-1}$), care prin aplicare la registrul scan fixează modul de funcționare a fiecărei componente; deci fiecare celulă scan poate să își modifice funcționarea de la tact la tact în funcție de instrucțiunea primită în registrul de instrucțiuni. De fapt, această aducere succesivă a instrucțiunilor în registrul de instrucțiuni, decodificarea și execuția instrucțiunii (generând comenzi la registrul scan) constituie o funcționare de procesor, iar suportul circuistic introdus de standard nu este altceva decât un procesor rudimentar/simplificat. Testarea circuitului integrat, generarea semnalelor TCLK, TMS, TDI, TRST L și colectarea semnalului TDO, se realizează în exterior pe un




Figura 4.23 Suportul pentru DFT oferit prin standardul IEEE 1149 (Boundary scan): a) arhitectura circuisticii suplimentare introdusă ca suport DFT într-un circuit integrat; b) adaptarea celulelor din registrul scan în funcție de modul de utilizare al unui pin.

calculator – echipament de testare (tester).

Programul de testare constă în secvențe de cuvinte instrucțiuni și secvențe de cuvinte dată care se introduc serial, prin pinul TDI, în suportul hardware (registru de instrucțiuni, registrul scan) încus în circuitul integrat. Pentru dezvoltarea programelor de testare, pe echipamentul exterior de testare, există limbaje specializate în acest sens, **BDL** (**B**oundary-**S**can **D**escription **L**anguage).

Un alt element necesar în suportul circuistic implementat pe circuitul integrat este registrul de scurtare (bypass). Acest registru, compus dintr-o singură celulă scan când este selectat, reduce (prin conectarea intrării TDI la ieșirea TDO) la un singur tact numărul de tacturi de deplasare între TDI și TDO.

Monitorizarea unui pin al circuitului printr-o celulă scan se adaptează în funcție de modul de utilizare al pinului I/O, Figura 4.23-b. Pentru un pin utilizat numai pentru intrare semnalul cules de la acesta se aplică la celula scan atașată ca intrare paralelă iar ieșirea paralelă (de la latch) se aplică la circuitele sistemului integrat. Iar pentru un pin utilizat numai pentru ieșire sensul de aplicare al semnalelor se inversează. Pentru un pin de ieșire tip TSL sunt necesare două celule scan, iar pentru un pin cu transfer bidirecțional sunt necesare trei celule (structuri mai complexe pot include aceste funcționări într-o singură celulă scan). La circuitele CPLD, FPGA care prezintă pe perimetru exterior blocuri I/O configurabile, în care există celule de stocare, aceste celule de stocare pot fi proiectate astfel încât să permită și o configurare de celulă scan ce poate fi inclusă într-un (boundary) registru scan.

4.8 COMBINAȚIONAL SAU SECVENȚIAL?

Cu suportul circuistic prezentat, în acest capitol, pot fi implementate atât circuite combinaționale cât și circuite secvențiale. O funcție logică, aritmetică sau de comunicație poate fi implementată pe un circuit combinațional sau pe un circuit secvențial; între cele două modalități se poate realiza o conversie în ambele sensuri, atât de la combinațional la secvențial cât și de la secvențial la combinațional. Dar pentru decizia combinațional/secvențial proiectantul trebuie să aibă un criteriu; în această secțiune se va explica ce ar putea fi considerat un astfel de criteriu. Pentru aceasta, între cei trei parametri ai unui circuit implementabil: dimensiunea, $S(n)$, adâncimea, $D(n)$, și complexitatea $C(n)$, să analizăm, pentru început, care este balansul între primii doi parametri $S(n) \leftrightarrow D(n)$.

Teorema 4.1 (lui Spira [Spira' 71]). Un circuit arbore degenerat, de dimensiune și adâncime constante, $D(n) \in O(n)$ și $S(n) \in O(n)$, poate fi transformat într-un circuit echivalent având adâncimea în $O(\log n)$ și dimensiunea în $O(n^\alpha)$ cu $\alpha \in (1)$.

Pentru demonstrarea teoremei se va considera arborele degenerat prezentat în Figura 4.24-a în care fiecare CLC_i , $i = 1, 2, \dots, n$, este un circuit combinațional cu două intrări, o ieșire și aceeași structură, iar numărul n este o putere a lui 2; această restricționare nu reduce generalitatea teoremei (fiecare circuit CLC_i ar putea fi diferit, prezentând k intrări și m ieșiri, de exemplu). Succesiunea demonstrației reflectă și modalitatea practică de transformare a circuitului.

Arborele degenerat se secționează în doi subarbori primul cu $n/2$ circuite, $CLC_1 \div CLC_{n/2}$, și cel de al doilea tot cu $n/2$ circuite, $CLC_{n/2+1} \div CLC_n$. Ieșirea primului subarbor se aplică pe intrarea de selectare a unui MUX2:1 (MUXE), iar pe intrările de date ale multiplexorului se aplică câte o copie a celui de al doilea subarbor. Una dintre intrările celui de al doilea subarbor (din structura neseționată) este ieșirea $y_{n/2}$ care poate avea, indiferent de valorile aplicate variabilelor de intrare $x_0, x_1, \dots, x_{n/2}$, de la primul subarbor, fie valoarea 0, fie valoarea 1. Pentru ca funcționarea circuitului să nu se modifice, prin această secționare, se aplică la intrările corespunzătoare lui $y_{n/2}$ de la cele două copii ale celui de-al doilea subarbor, la una valoarea 0 iar la cealaltă valoarea 1. Evident că, atunci când primul subarbor generează la ieșirea sa valoarea 0 ($y_{n/2} = 0$) se va selecta la ieșirea multiplexorului copia celui de al doilea subarbor care are pe intrare valoarea 0, respectiv se va




Figura 4.24 Conversia unui circuit de la adâncimea în $O(n)$ într-un circuit cu adâncime în $O(\log n)$ prin aplicarea teoremei lui Spira: a) circuitul inițial cu $D(n) \in O(n)$; b) circuitul obținut, cu adâncime înjumătățită, după prima secționare (procesul de înjumătățire a adâncimii poate continua).

selecta copia celui de al doilea subarbore care are pe intrare valoarea 1 când $y_{n/2} = 1$. Adâncimea circuitului rezultat s-a înjumătățit iar dimensiunea a crescut cu jumătate din cea a arborelui de intrare plus un MUXE.

Celor trei subarbori rezultați după prima secționare ($i = 1$) li se poate aplica fiecare, similar o nouă secționare ($i = 2$) pe la jumătatea circuitelor CLC componente obținându-se din nou aproximativ o înjumătățirea adâncimii circuitului rezultat; numărul de secționări posibile succesive este $i = \log_2 n$, deci o adâncime $D(n) \in O(\log n)$. De fiecare dată când se aplică o secționare numărul de circuite CLC_i se multiplică cu 1,5 și se adugă un număr de 3^i circuite MUXE, în consecință dimensiunea circuitului rămâne în $O(n^2)$.

Pentru cazul când CLC_i sunt cu ieșiri multiple, de exemplu un număr de m ieșiri, multiplexarea se realizează cu $m \times \text{MUX}2^m:1$. După prima secționare cele m ieșiri ale $CLC_{n/2}$ se aplică la cele m intrări de selectare de la fiecare dintre cele m multiplexoare $2^m : 1$. Pentru copia subarborelui al doilea, ale cărui ieșiri sunt aplicate la intrările de date de ordin i , $0 \leq i \leq 2^m - 1$, de la cele m multiplexoare, la intrarea sa se aplică cuvântul care este codul binar natural al numărului i .

Exemplul 4.5 [Stefan '00] Circuitul detector de paritate din Figura 4.25-a să i se aplice teorema lui Spira.




Figura 4.25 Exemplu de aplicare a teoremei lui Spira pentru conversia unui structurii serie de generator de paritate pentru un circuit de patru biți într-o structură paralelă (pe baza de XOR2)

Soluție: Arborele degenerat format din 3 porți XOR este secționat după prima poartă; primul subarbore format din poarta XOR, notată cu 1, se aplică la intrarea de selectare S a multiplexorului 2:1, iar cele două copii ale celui de-al doilea subarbore, format din porțile XOR notate cu 2 și 3, se aplică la intrările de date 0,1 ale multiplexorului, Figura 4.25-b. Copia celui de-al doilea subarbore care are pe intrare valoarea 1 se transformă într-o singură poartă NXOR, notată cu (2,3) pentru că $1 \oplus x_2 \rightarrow \overline{x_2} \oplus x_3 = \overline{x_2} \oplus x_3$, iar copia care are pe intrare valoarea 0 se transformă într-o singură poartă XOR, notată cu (2,3) pentru că: $0 \oplus x_2 \rightarrow x_2 \oplus x_3$, Figura 4.25-c și d. Operatorul de inversare de la NXOR împreună cu structura MUX2:1, Figura 4.25-e, formează o structură de XOR, obținându-se în final, Figura 4.25-f; structură paralelă de detector de paritate pentru cuvinte de patru biți (vezi Figura 2.19-c și d). Sugerăm, ca exercițiu, aplicarea teoremei lui Spira pentru conversia arborilor degenerați formați din: 1 – șapte porți XOR (detector de paritate pentru cuvinte

de un byte, Figura 2.19-b); 2 – înscrierea a șapte porți AND2; 3 – înscrierea a șapte porți OR2.

Teorema lui Spira ne arată că la conversia “serialului” în “paralel” scade timpul (adâncimea) dar crește dimensiunea. Dar cum se manifestă acest “balans” când se trece de la secvențial la combinațional și invers? La un circuit combinațional timpul de procesare $T(n)$ se va considera proporțional cu adâncimea $D(n)$.

Un bloc de stare într-o organigramă ASM în care se comută în aceeași stare de n ori, adică se parcurge repetitiv o buclă de n ori, cum este prezentat în Figura 2.16-a poate fi modelat printr-o înscriere de n celule identice obținându-se un circuit combinațional, Figura 2.16-c.




Figura 4.26 Conversia unui automat Mealy (a) într-un circuit combinațional (b) cu $S(n) \in O(n)$ și $D(n) \in O(n)$. Conversia inversă este posibilă dacă se poate structura CLC_1 și CLC_2 conform rețelei din (b).

Să considerăm cazul general, Figura 4.26-a, al unui automat Mealy care calculează funcția de transfer $f: (X \times Q) \rightarrow Y$ pe circuitul combinațional CLC_2 și funcția de tranziție $g: (X \times Q) \rightarrow Q$ pe circuitul combinațional CLC_1 . Aplicând la intrare, sincron cu ceasul, o succesiune de valori ale semnalului de intrare $x(t_0), x(t_1), \dots, x(t_i), \dots, x(t_n)$ automatul va parcurge o traiectorie compusă respectiv din stările $q(t_0), q(t_1), \dots, q(t_i), \dots, q(t_n)$ generând ieșirile $y(t_0), y(t_1), \dots, y(t_i), \dots, y(t_n)$; cu $x(t_i) \in X$, $q(t_i) \in Q$ și $y(t_i) \in Y$. Acest automat rezolvă problema prelucrării șirului de

intrare $x(t_i)$ într-un timp $O(n)$ pe un circuit CLC_2 de dimensiune $D_{CLC_2} = O(1)$, iar pentru generarea stării următoare (semiautomat) pe circuitul CLC_1 de dimensiune $D_{CLC_1} = O(1)$ tot într-un timp $O(1)$. Dar aceeași prelucrare a șirului de intrare $x(t_i)$, $i = 0, 1, \dots, n$ se poate realiza prin înscrierea de n ori a părții combinaționale a automatului ($CLC_1 + CLC_2$) ca în Figura 4.26-b. La primul circuit combinațional se aplică $x(t_0)$ și starea inițială $q(t_0)$, se generează ieșirea $y(t_0)$ și starea viitoare $q(t_1)$, la al doilea circuit combinațional se aplică $x(t_1)$ și starea $q(t_1)$, se generează ieșirea $y(t_1)$ și starea următoare $q(t_2)$. Astfel, din aproape în aproape la aplicarea valorilor intrării $x(t_i)$ și a stării $q(t_i)$ se calculează ieșirea $y(t_i)$, deci circuitul combinațional pentru șirul de valori de intrare aplicat la succesiv, generează pe ieșiri aceeași succesiune pe care o realizează și circuitul secvențial de la care am pornit. La circuitul combinațional obținut prin “desfășurarea” părții combinaționale a automatului, care se compune prin înscrierea de n ori a circuitului combinațional respectiv, atât adâncimea $D(n)$ cât și dimensiunea $S(n)$ sunt în $O(n)$.

Circuitul combinațional obținut prin “desfășurarea” părții combinaționale a automatului, prin aplicarea teoremei lui Spira, poate fi convertit într-un circuit combinațional cu dimensiunea $D(n) \in O(n^\alpha)$ și adâncimea $D(n) \in O(\log n)$. Prin conversia automatului, cu o adâncime a părții combinaționale în $O(1)$ și un timp de procesare în $O(n)$, deci un produs $S(n) \times T(n) = O(n)$, într-un circuit combinațional, echivalent din punct de vedere al prelucrării, se obține o dimensiune în $O(n^\alpha)$ și o adâncime în $O(\log n)$, deci în cel mai bun caz un produs $S(n) \times T(n) = O(n \cdot \log n)$.

Conversia inversă, de obținere a unui circuit secvențial dintr-un circuit combinațional, este posibilă dacă se poate structura partea combinațională a automatului conform rețelei din Figura 4.26-b.

Pentru proiectant criteriul de decizie în alegerea combinațional sau secvențial poate fi produsul adâncime \times dimensiune, $D(n) \times S(n)$, al circuitului, care este proporțional cu produsul dintre timpul de procesare și dimensiune, $T(n) \times S(n)$. Costul unui circuit, în general, este proporțional cu dimensiunea $S(n)$, (vezi secțiunea 2.3 și 4.1), iar performanța (în general viteza de procesare) este invers proporțională cu $T(n)$, deci produsul $T(n) \times S(n)$ poate fi considerat ca fiind raportul cost/performanță. Produsul $T(n) \times S(n)$ poate fi utilizat ca un criteriu în decizia secvențial/combinațional, varianta de circuit care asigură o valoare mai mică pentru acest produs poate fi selectată deoarece realizează un cost mai mic pentru unitatea de performanță. Balansul dintre $S(n)$ și $D(n)$ este exprimat de relația 2.9 care arată că mărirea performanței (vitezei) de un număr de ori va determina creșterea costului cu un mai mare număr!

În Tabelul 4.2 sunt colectate caracteristicile de circuit $D(n)$, $T(n)$ pentru circuite sumator și circuite multiplicator în variante combinaționale și secvențiale. Circuitul multiplicator secvențial (poziția 5 din tabel) nu a fost prezentat în această carte; acest circuit utilizează algoritmul clasic de înmulțire. Se adună succesiv produsele parțiale obținute prin înmulțirea deînmulțitorului cu câte o cifră a înmulțitorului, dar fiecare produs parțial înainte de adunare se deplasează cu un rang spre stânga. Inspectând tabelul se constată că produsul $S(n) \times T(n)$ (raportul preț/performanță) este mai bun la variantele cu implementare secvențială decât la variantele cu implementare combinațională atât pentru sumatoare cât și pentru multiplicatoare. În concluzie, apare că din punct de vedere al raportului preț/performanță sunt mai avantajoase circuitele mai lente! Un circuit în acest sens care “încetinește” timpul de procesare dar în schimb crește utilizarea componentei combinaționale și care poate fi suport

Tabelul 4.2 Valori ale produsului $S(n) \times T(n)$ pentru variante de circuite implementate combinațional și secvențial

	TIPUL DE CIRCUIT	$S(n)$	$T(n)$	$S(n) \times T(n)$
1	Sumator cu transport progresiv, STP (secțiunea 2.5.2.1)	$O(n)$	$O(n)$	$O(n^2)$
2	Sumator cu transport anticipat, STA (secțiunea 2.5.2.1)	$O(n^3)$	$O(1)$	$O(n^3)$
3	Sumator serial cu transport succesiv (secvențial) (problema P3.44 și P3.76)	$O(1)$	$O(n)$	$O(n)$
4	Multiplicator matriceal (secțiunea 2.5.3.1)	$O(n^2)$	$O(n)$	$O(n^3)$
5	Multiplicator secvențial	$O(1)$	$O(n)$	$O(n)$

de implementare atât pentru combinațional cât și pentru secvențial, este FPGA-ul utilizat cu timp multiplexat.

Circuitul FPGA cu timp multiplexat, TM-FPGA. Modalitățile de organizare ale unui circuit FPGA sunt prezentate în Figura 4.10 și dintre acestea varianta de organizare de tip matriceal este reluată în Figura 4.27-a. În “spatele” fiecărui punct programabil (din CLB-uri sau resurele de interconectare) există câte o celulă memorie (latch), a cărei valoare înscrisă determină programarea punctului respectiv; totalitatea acestor celule de memorie constituie memoria de reconfigurare a circuitului FPGA, această memorie va fi referită ca plan de memorie de reconfigurare sau context.

Un circuit TM-FPGA prezintă distribuit, în fiecare dintre punctele de programare nu o singură celulă de memorie (latch) ci un număr de k celule de memorie de reconfigurare care, toate, la nivelul întregii suprafețe a circuitului, pot fi privite că formează k plane de memorie de configurare (k contexte), Figura 4.27-c. La un moment dat al funcționării circuitului doar conținutul unui singur plan — **contextul curent** — comandă punctele de programabilitate. Schimbarea unui plan de memorie cu un altul, adică modificarea funcției realizată de către FPGA (prin acțiunea unui alt context), se poate realiza într-un interval de timp mai mic de $25ns$. Oricare dintre cele k plane de memorie de configurare poate fi încărcat, din exterior, în timp ce FPGA-ul funcționează sub programarea (sub informația) din unul din planele de memorie (contextul curent).

Organizarea planelor de memorie de reconfigurare este prezentată în Figura 4.27-d. Conținutul unui plan de configurare i , $i \leq k$, se aplică la liniile de bit (sub forma unui cuvânt foarte lung $> 10^5$ biți) și acest conținut se va înscrie în celulele de memorie M ale planului în momentul când se activează semnalul de selectare, W_i . Citirea unui plan de memorie și transformarea acestuia în context curent se face prin activarea liniei de cuvânt respective, W_i ; prin tranzistoarele de trecere, comandate prin activarea liniei W_i , conținutul celulelor de memorie se aplică la liniile de bit, iar pe frontul activ al semnalului de ceas, CLK , se înscrie în latch-urile D care fixează noul context.

O altă modificare a unui circuit FPGA, pentru a fi transformat într-un circuit




Figura 4.27 Circuitul FPGA cu timp multiplexat TM-FPGA: a) organizarea matriceală a unui circuit FPGA și extensia acesteia la un TM-FPGA (b) prin adăugarea pe ieșirea fiecărui CLB a unui microregistru; c) reprezentarea intuitivă a planelor de memorie de reconfigurare (contexte); d) structurarea circuitelor din componența planelor de reconfigurare.

TM-FPGA, este introducerea microregistrelor. La ieșirea fiecărui CLB se atașează un număr de k celule bistabile (microregistru) egal cu numărul de plane de memorie de configurare, Figura 4.27-b. În urma funcționării unui CLB, fiind configurat cu un context, valoarea logică generată se poate obține direct la ieșire, ieșirea notată cu O_2 , sau se înscrie în una dintre celulele bistabile ale microregistrului. Microregistru memorează valorile ieșirilor unui CLB (atât cele combinaționale cât și cele secvențiale) pentru a fi păstrate după ce contextul FPGA-ului a fost schimbat. Înscrierea ieșirilor CLB-ului în microregistre poate fi validată prin același semnal de ceas care se aplică și CLB-urilor.

O valoare de ieșire dintr-un CLB, memorată în microregistru poate fi aplicată (evident printr-o rutare prin interconexiunile programabile) la intrarea aceluiași CLB sau la un altul, pentru contextul următor sau pentru un context ulterior. Rezultă că microregistru este suportul prin care se pot comunica semnale generate de FPGA între două contexte consecutive (**comunicare adiacentă**) sau între două contexte separate de mai multe tacturi de ceas (**comunicare directă**).

Implementarea unui circuit pe FPGA poate fi distribuită pe câteva CLB-uri, pe un întreg circuit FPGA sau chiar pe câteva circuite FPGA, aceasta depinzând de dimensiunea circuitului de implementat. O astfel de utilizare se reduce la o **abordare spațială a FPGA-ului** pentru că nu se consideră aspectul temporal al utilizării resurselor implicate (LUT-uri, matrice de conectare, trasee de interconectare, elemente de memorare). O **abordare temporală a FPGA-ului** consideră o reutilizare în timp ale acestor resurse, adică cu ce frecvență maximă, f_{max} , aceste resurse pot fi reutilizate (în timp), dar asigurând o funcționare corectă a funcției implementată. Frecvența maximă de reutilizare depinde de timpul minim de propagare, τ_{pmin} , prin lanțul de resurse implicate în implementarea funcției, $f_{max} \leq 1/\tau_{pmin}$. Utilizarea unui **FPGA în regim de timp multiplexat** se bazează tocmai pe această reutilizare a resurselor (schimbarea contextului) cu o frecvență de până la f_{max} ; deci TM-FPGA utilizează atât abordarea spațială cât și cea temporală și în acest fel utilizarea resurselor crește până la capacitatea maximă (pentru circuitul implementat scade $D(n)$ dar crește $T(n)$). Dificultatea care se ridică, la utilizarea unui circuit TM-FPGA, este găsirea partajării/distribuirii optime a funcției de implementat, fie în abordarea combinațională fie în cea secvențială, pe resursele utilizabile repetat (prin schimbarea contextelor).

Pentru o implementare ca circuit combinațional funcția de realizat se partajează în subfuncții (subcircuite), fiecare subcircuit trebuie să fie implementat pe resursele existente ale FPGA-ului care sunt comandate de către un context; prin comutarea contextelor, al căror număr este egal cu numărul de subfuncții ce procesează funcția respectivă. De exemplu, în Figura 4.28-a este prezentată o funcție sub forma unui grafic aciclic orientat compus din șase noduri (A, B, C, D, E, F) la care se aplică la intrare variabilele x_3, x_2, x_1, x_0 și generează ieșirea y . Se poate partaja în patru subcircuite (1,2,3,4), nodurile (de procesare) din fiecare subcircuit se repartizează pe resursele circuitului TM-FPGA și sunt controlate printr-un context. Modul cum cele patru contexte, în succesiunea 1,2,3,4, sunt repartizate celor patru subfuncții este reprezentat pe organizarea din Figura 4.28-b; schimbarea contextelor corespunde liniilor verticale trasate întrerupt. Comunicarea adiacentă de semnale se realizează la schimbarea contextelor prin intermediul microregistrului. Pentru comunicarea directă de semnale, între contexte neadiacente, semnalele sunt memorate în celule buffer (care




Figura 4.28 Partajarea grafului unei funcții pentru implementarea pe un TM-FPGA: a) graful aciclic direcționat al funcției și partajarea în subfuncții/subcircuite; maparea subcircuitelor pe contexte cu trei celule buffer (b) pentru comunicarea directă de semnale; cu două celule buffer (c).

sunt celulele microregistrului). De exemplu, pentru comunicarea între nodurile A , E , din contextul 1, cu nodul G din contextul 3 semnalele care se transmit sunt păstrate în cele două celule buffer pe durata contextului 2 (celulele buffer sunt figurate prin dreptunghiuri desenate cu linie întreruptă), iar pentru comunicarea semnalului între nodul F din contextul 2 cu nodul D din contextul 4 este introdusă celula buffer din contextul 3, deci în total 3 celule buffer. Printr-o altă repartizare a subfuncțiilor pe contexte se obține organizarea din Figura 4.28-c, care a redus numărul de celule buffer la doi. Numărul de celule buffer (care sunt celule ale microregistrelor) pe implementare poate constitui un criteriu de optimizare.

Pentru implementarea ca circuit secvențial partajarea este, într-o primă abordare, aproape directă care rezultă din analiza grafului de tranziție al stărilor/ieșirilor sau organigrama ASM. Într-o organigramă ASM pentru fiecare perioadă de ceas corespunde (se activează) doar un bloc de stare, Figura 3.15-d, deci fiecărui bloc de stare îi va corespunde în implementare un context (mapare unu-la-unu între blocuri de stare și contexte); numărul contextelor fiind egal cu numărul stărilor din organigrama ASM (această abordare simplă poate fi utilă doar atunci când numărul stărilor este

mai mic decât numărul contextelor din TM-FPGA). La trecerea dintr-o stare într-o stare următoarea se comută pe contextul stării următoare, mai mult, se poate utiliza chiar codul stării următoare, calculat la sfârșitul stării prezente, pentru selectarea contextului următor. Comunicarea informației între două stări (codul stării următoare care devine stare prezentă) se realizează prin intermediul microregistrelor. Această partajare simplă apare datorită faptului că funcționarea unui automat se bazează pe calculul stării următoare care apoi se aplică la intrare ca stare prezentă, ceea ce corespunde cu operarea în timp multiplexat la FPGA. Există și alte modalități de partajare, a unui circuit secvențial, care nu sunt restricționate de această mapare unu-la-unu [Chang '99].

4.9 COMPARAȚIE ÎNTRE DIFERITELE MODALITĂȚI DE PROGRAMARE

Progresele permanente în tehnologiile circuitelor integrate, evidențiate prin legea lui Moore, a determinat în consențință și obținerea de performanțe la limita tehnologică, evident, aceste performanțe trebuind să justifice costul ridicat al noilor tehnologii (**Legea lui Gordon Moore(1965): “numărul de tranzistoare integrate pe unitatea de suprafață într-un circuit integrat se dublează în fiecare an”**; în ultimii ani această creștere exponențială, după puterile lui doi, s-a diminuat ajungând la dublări la intervale de 1,5 ani sau chiar mai mari). O evoluție a principalelor dimensiuni specifice tehnologiei CMOS este dată în tabelul din Figura 4.29-a.




Figura 4.29 Evoluții: a) a unor dimensiuni specifice tehnologiei de integrare CMOS; b) a capacităților de implementare și proiectare pentru aplicații

De asemenea, evoluția de până acum a circuitelor integrate a arătat că posibilitățile de implementare disponibile într-o nouă tehnologie care acum se dezvoltă vor depăși

cerințele de implementare derminate de abordările prin proiectare (prin tehnicile EDA); această aserțiune referită prin **-diferența productivității de proiectare-** este redată în Figura 4.29-b. În această figură este dată evoluția în timp atât a capacității de implementare asigurată de tehnologie cât și a capacităților de realizare cerute de către proiectare/realizare.

În tehnologia CMOS, odată cu coborârea caracteristicii de proces sub $100nm$, devine din ce în ce mai scumpă și numărul de defecte crește. Creșterea numărului de defecte apare din ce în ce mai pregnant, pe lângă defectele de fabricație/de proces, prin defecte de tip parametric (zgomot, întârziere etc.). Creșterea costului se datorează pe lângă realizarea unui coeficient de recoltă scăzut (procentul de circuite funcționale obținute din totalul de circuite intrate în fabricație) și datorită creșterii costului de proiectare (timp de proiectare, instrumente EDA mai costisitoare). Forțat de aceste considerente în realizarea de circuite suport pentru aplicații a apărut conceputul de structuri regulate. Aceste structuri crează circuite cu o anumită regularitate, pe partea logică și pe partea de interconectare, întâlnită la circuitele standard, dar, în plus, oferă și unele facilități de ASIC, în consecință rezultând un tip de ASIC cu preț scăzut (vezi VPGA).

Circuistica suport în abordarea aplicațiilor este destul de extinsă, de la circuitele logice discrete până la circuitele de tip full-custom. O structurare a acestei circuistici suport este prezentată în Figura 4.30-a. În secțiunea 4.1 s-a specificat că prin ASIC se înțelege un circuit dedicat la a cărui finalizare, pe lângă turnătoria de siliciu, intervine și beneficiarul prin proiectare semicustom. În structurarea din această figură noțiunea de ASIC acoperă toate circuitele (full-custom, semicustom și circuitele PLD (field programmed)) care realizează o aplicație specifică/dedicată; în literatură aria de acoperire a noțiunii de ASIC este destul de largă.

Un criteriu prin care să se decidă care mod de proiectare este optim pentru o




Figura 4.30 Reprezentarea suportului circuistic (tehnologia) pentru abordările de proiectare ale sistemelor logice.

aplicație este dificil de exprimat, în general decizia se ia în funcție de un set de caracteristici asigurate de o anumită proiectare. În acest sens în Tabelul 4.3 se prezintă un set de caracteristici pentru fiecare dintre modurile de proiectare expus în acest capitol (abordarea cu circuite logice discrete a fost prezentată în secțiunea 2.3). De asemenea, aceste caracteristici nu au fost date prin valori absolute ci prin valori relative; este mai importantă, în prima etapă de selectare a tehnologiei de implementare, o cunoaștere a ordonării relative a acestor caracteristici pentru fiecare tehnologie de implementare urmând apoi, după selectare, să se determine dacă valorile absolute satisfac.

Tabelul 4.3 Caracteristici ale diferitelor tipuri de proiectare

Caracteristici	Tehnologia(Tipul de circuit)					
	Componente discrete	Circuit full-custom	Arie de porți	Celule standard	CPLD	FPGA
Dimensiunea celulei	-	variabilă	fixă	fixă (înălțimea)	fixă	fixă
Tipul de celulă	circuite diferite	variabilă	fixă	variabilă	programabilă	programabilă
Plasamentul celulelor	variabil	variabil	fix	pe linii	fix	fix
Interconexiunile	variabile	variabile	variabile	variabile	programabile	programabile
Număr de maști	-	toate măștile	măștile de rutare	toate măștile	0	0
Aria	foarte mare	redușă (compact)	moderat	moderat (redușă)	moderat	mare
Densitate (porți/chip)	medie	ridicată	medie	medie	scăzută	scăzută
Ușurință de (programabilitate)	bună	scăzută	redușă	redușă	bună	foarte bună (reconfigurabil)
Gradul de experiență al proiectantului	scăzut	foarte ridicat	mediu	mediu	scăzut	scăzut
Timpul de proiectare	zile/săptămâni	luni/(an)	săptămâni/luni	săptămâni/luni	ore	ore/zile
Investiția inițială	scăzută/medie	mare	medie	medie	scăzută	scăzută
Performanța (viteza)	medie	foarte bună	bună	bună	scăzută/(medie)	scăzută
Recomandat pentru serii	mici/medii	foarte mari	mari	mari	mici	mici (prototipuri)
Cost/unitate*	mediu	foarte mic	mic/(mediu)	mic	ridicat/(mediu)	ridicat

*Depinde pronunțat de volumul de producție (costul relativ indicat corespunde pentru valori de serie specificate în rândul anterior)

Capitolul 5

Bibliografie

- [**Bryant '92**] Bryant E. Randy: "Symbolic Boolean Manipulation with Ordered Binary-Decision Diagram". *ACM Computing Surveys*, Vol. 24, No. 3, september 1992.
- [**Cocan '01**] Cocan Moise, Pop Bogdana: *Bazele Matematice ale Sistemelor de Calcul*. Editura Albastră, Cluj, 2001.
- [**Cârstea 2000**] Cârstea Horia, *Construcția și tehnologia Echipamentelor Electronice*. Editura Politehnică Timișoara, 2000.
- [**Creangă '73**] Creangă I., Reischer C., Simonovici D.: *Introducere Algebrică în Informatică. Teoria Automatelor*. Editura Junimea, Iași, 1973.
- [**Chang '99**] Douglas Chang, Marek-Sadowska Malgorzata: "Partitioning Sequential Circuit on Dynamically Reconfigurable FPGAs" in *Transactions on Computers*, vol. 48, No. 6, june 1999.
- [**Chen '03**] Chen Eai-Kai (editor), *Logic Design*. CRC Press, 2003.
- [**Chinnery '02**] Chinnery David, Keutzer Kurt: *Closing the Gap Between ASIC & Custom*. Kluwer Academic Publishers, Boston, 2002.
- [**Floyd '90**] Floyd Thomas, *Digital Fundamentals*. Fourth Edition, Merryl Publishing Company, Toronto, 1990.
- [**Friedman '01**] Friedman G., Eby: "Clock Distribution Networks in Synchronous Digital Integrated Circuits", in *Proceedings of the IEEE*, Vol. 89, No. 5, pp. 665-690, May 2001.
- [**Green '85**] Green David: *Modern Logic Design*. Addison-Westley Publishing Company, 1985.
- [**Greenlaw '98**] Greenlaw Raymond, Hoover H. James: *Fundamentals of the Theory of Computation-Principles and Practice*. Morgan Kaufmann Publishers Inc., San Francisco, 1998.

- [**Gonțeanu '96**] Gonțeanu Aurel, Băbăiță Mircea: *Structuri Logice Programabile. Aplicații*. Editura de Vest, Timișoara, 1996.
- [**Hennesy '98**] Hennesy L.I., Petterson, A. D.: *Computer Organisation and Design - The Hardware/Software Interface*. 1998, Morgan Kaufmann Publishers Inc., San Francisco, California.
- [**Kang '96**] Kang S., Leblebici Y., *CMOS Digital Integrated Circuits: Analysis and Design*. The McGraw-Hill Company Inc., 1996.
- [**Lerouge '04**] Lerouge Christoph: "L'International Technology Roadmap for Semiconductors" in *Sciences Physiques-Nanoscience, Microelectronique, Materiaux*, Julet 2004, No. 12.
- [**Lewin '92**] Lewin D., Protheore D.: *Design of Logic Systems*. Champmann&Hall Publishing, London, 1982.
- [**Matei '93**] Matei S., Năslău P.: *Elemente de Logică Matematică și Algebră Boolene*. Universitatea Tehnică Timișoara, 1993.
- [**Mead '80**] Mead C., Conway L., *Introduction to VLSI Systems*. Reading, MA, Addison-Wesley Publishing Company, 1980.
- [**Maican '99**] Maican Sanda: *Circuite Integrate Digitale*. Editura PRIMTECH, București, 1999.
- [**Mano '02**] Mano, Morris: *Digital Design*. Prentice Hall International, London, 2002.
- [**Mureșan '02**] Mureșan T., Gonțean A., Băbăiță M., Demian P.: *Circuite Integrate Numerice - Aplicații și Proiectare*. Editura de Vest, Timișoara, 2002.
- [**Nicula '00**] Nicula Dan: *Proiectarea Sistemelor Digitale Implementate cu Dispozitive Programabile*. Editura Tehnică, București, 2000.
- [**Omandi '94**] Omandi R. Amos: *Computer Arithmetic Systems - Algorithms, Architecture and Implementation*. Prentice Hall International (UK) Publishing, 1994.
- [**Oberman '78**] Oberman R. M.: *Numărătoare Electronice*. Editura Tehnică, București, 1978.
- [**Petterson '96**] Petterson A. D., Hennesy L. I.: *Computer Architecture - A Quantitative Approach*. 1996, Morgan Kaufmann Publishers Inc., San Francisco, California.
- [**Parker '98**] Parker P. Kenneth: *The Boundary - Scan Handbook*. Kluwer Academic Publishers, 1998, London.
- [**Sange '02**] Sandige Richard: *Digital Design Essentials*. Prentice Hall, 2002.
- [**Smith '97**] Smith M. I. S.: *Application Specific Integrated Circuits*. 1997, Addison-Wesley Publishing Company.

- [Spira '71] Spira P. M.: "On Time Hardware Complexity Tradeoff for Boolean Functions", in *Proceedings of Fourth Hawaii International Symposium on System Science*, pp. 525-527, 1971.
- [Sutherland '99] Sutherland I., Sproull B., Harris D.: *Logical Effort*. Morgan Kaufmann Publishers, 1999.
- [Ștefan '91] Ștefan Gheorghe: *Funcții și Structură în Sistemele Digitale*. Editura Academiei Române, București, 1991.
- [Ștefan '93] Ștefan Gheorghe: *Circuite Integrate Digitale*. Editura DENIX, București, 1993.
- [Ștefan '97] Ștefan Gheorghe: *Circuit Complexity, Recursion, Grammars and Information*. Universitatea Transilvania din Brașov, Brașov, 1997.
- [Ștefan '00] Ștefan Gheorghe: *Circuite și Sisteme Digitale*. Editura Tehnică, București, 2000.
- [Ștefan '92] Ștefan Gheorghe, Bistriceanu V.: *Circuite Integrate Digitale. Probleme. Proiectare*. Editura Didactică și Pedagogică, București, 1992.
- [Toacșe '96] Toacșe G., Nicula D.: *Electronică Digitală*. Editura Teora, București, 1996.
- [Vlăduțiu '89] Vlăduțiu Mircea, Crișan Marius: *Tehnica Testării Echipamentelor Automate de Prelucrarea Datelor*. Editura Facla, Timișoara, 1989.
- [Wakerly '01] Wakerly John: *Digital Design - Principle and Practice*. Third Edition, 2001, Prentice Hall.
- [Weste '01] Weste N. H. E., Eshraghian K.: *Principle of CMOS VLSI Design*. Second Edition, 1993, Addison-Westley Publishing Company.
- [Yarbrough '97] Yarbrough, John: *Digital Logic - Application and Design*. West Publishing Company, Minneapolis, 1997.