

1. Noțiuni introductive

Lucrarea de față abordează problematica *mijloacelor și metodelor de generare, transformare, amplificare și memorare a impulsurilor electrice*.

Circuitele de impulsuri sunt formate din *surse, receptoare și conexiunile* dintre ele. Receptoarele sunt constituite din *elemente pasive* de circuit (rezistențe, condensatoare, bobine, transformatoare) și din *elemente active* (diode, tranzistoare și structuri integrate).

Prin *impuls electric* vom înțelege o *tensiune variabilă (sau un curent variabil)*, având intervalul de timp dintre două treceri succesive prin aceeași valoare, mai mic sau comparabil cu durata regimului tranzitoriu al circuitului prin care se transmite. Mărimile electrice aplicată la intrarea unui circuit se numește *semnal de intrare* sau *excitație* iar cea obținută la ieșire se numește *semnal de ieșire* sau *răspuns*.

Un impuls este definit de parametri descriși în figura 1.1. unde

E - amplitudine

t_i - durata impulsului (*puls width*)

t_r - timp de creștere (*rise time*)

t_f - timp de cădere (*fall time*)




Figura 1.1. Impuls electric




Figura 1.2. Semnale electrice elementare

Impulsurile reale care apar în aplicațiile practice pot fi exprimate prin sume algebrice de semnale elementare. Semnalele elementare (figura 1.2) pot fi *semnale treaptă* (caracterizate de amplitudinea E), *semnale liniar variabile* (caracterizate de panta k) sau *semnale exponențiale* (caracterizate de amplitudinea la $t = \infty$, E și constanta de timp τ). Diferite semnale elementare sunt prezentate în figura 1.2.

Orice semnal poate fi așadar descompus într-o sumă de semnale elementare. În figura 1.3. și respectiv 1.4. este prezentată descompunerea unui semnal de tip impuls dreptunghiular, respectiv impuls trapezoidal în semnale elementare.

Exercițiu: Să se descompună în semnale elementare un impuls trapezoidal cu fronturi exponențiale (figura 1.5.a) și un semnal în dinte de ferăstrău cu frontul posterior exponențial (figura 1.5.b).

Fiecare din semnalele elementare pe care le considerăm acționează din momentul aplicării lor până la infinit.

În cazul circuitelor de impulsuri liniare descompunerea în semnale elementare prezintă un interes aparte deoarece în acest fel se poate aplica *principiul superpoziției*, adică răspunsul global al unui circuit este considerat ca fiind alcătuit din suma răspunsurilor la semnalele elementare componente.




Figura 1.3. Descompunerea unui impuls dreptunghiular în semnale elementare




Figura 1.4. Descompunerea unui impuls trapezoidal în semnale elementare




Figura 1.5. Impuls cu fronturi exponențiale (a) și impuls în dinte de ferestru cu frontul posterior exponențial (b)

Pentru analiza și calculul procesului tranzitoriu se utilizează metode matematice clasice dintre care cu aplicații importante în tehnică sunt:

- rezolvarea ecuațiilor integro- diferențiale liniare;
- metode operaționale bazate pe transformări de tip Laplace sau Z;
- metoda spectrală bazată pe transformarea Fourier;
- metoda integralei de convoluție a lui Duhamel.

În cazul utilizării integralei de convoluție a lui Duhamel pentru a determina răspunsul unui circuit linear de impulsuri la un semnal de intrare $x(t)$, în condiții inițiale nule, expresia mărimii de ieșire este dată de relația 1.1.

$$\begin{aligned}
 y(t) &= x(t) \cdot a(0) + \int_0^t a'(\theta) \cdot x(t - \theta) d\theta = \\
 &= x(0) \cdot a(t) + \int_0^t a(t - \theta) \cdot x'(\theta) d\theta
 \end{aligned}
 \tag{1.1}$$

unde $a(t)$ este *funcția indicială* a circuitului, adică răspunsul circuitului la un semnal treaptă unitate.

În studiul multor circuite de impulsuri liniare intervine o ecuație diferențială de ordinul I, pentru a cărei rezolvare se consideră soluțiile ecuației diferențiale de ordinul I cu coeficienți constanți, adică:

$$\tau \frac{dy(t)}{dt} + y(t) = x(t)
 \tag{1.2}$$

τ fiind constanta de timp a circuitului.

În cazul în care semnalul $x(t)$ este o treaptă de tensiune sau curent care acționează în circuit începând de la $t \geq 0$, răspunsul circuitului se determină pornind de la forma generală a răspunsului (1.3).

$$y(t) = A + B \cdot e^{-\frac{t}{\tau}} \quad (1.3)$$

Particularizând relația (1.3) pentru $t = 0$ și $t = \infty$ se obține:

$$\begin{cases} y(0) = A + B \\ y(\infty) = A \end{cases} \quad (1.4)$$

Rezolvând (1.4) în raport cu necunoscutele A și B și înlocuind în (1.3) rezultă:

$$y(t) = y(\infty) + [y(0) - y(\infty)] \cdot e^{-\frac{t}{\tau}} \quad (1.5)$$

unde:

$y(0)$ - valoarea inițială a impulsului

$y(\infty)$ - valoarea răspunsului în regim permanent.

În cele mai multe aplicații practice se preferă utilizarea relației (1.5) deoarece din considerente fizice este ușor de determinat valoarea inițială și valoarea staționară a impulsului.

Putem calcula intervalul $\Delta t = t'' - t'$, interval în care $y(t)$ variază exponențial de la $y(t')$ la $y(t'')$.

Având în vedere relația (1.5), se poate scrie:

$$y(t') = y(\infty) + [y(0) - y(\infty)] \cdot e^{-\frac{t'}{\tau}} \quad (1.6)$$

$$\Rightarrow t' = \tau \cdot \ln \frac{y(\infty) - y(0)}{y(\infty) - y(t')}; \quad t'' = \tau \cdot \ln \frac{y(\infty) - y(0)}{y(\infty) - y(t'')} \quad (1.7)$$

$$\Rightarrow \Delta t = t'' - t' = \delta \cdot \ln \frac{y(\infty) - y(t')}{y(\infty) - y(t'')} \quad (1.8)$$

Pentru o variație între $y(t') = 0,05U$ și $y(t'') = 0,95U$, se obține un timp de creștere t_r determinat mai jos.

$$t_r = \Delta t = \tau \cdot \ln \frac{0,95}{0,05} \approx 3\tau \quad (1.9)$$

2. Circuite elementare de impulsuri

Dintre circuitele de impulsuri cu elemente pasive prezintă un interes aparte cele cu rezistoare și capacități (RC).

Dacă se aplică un semnal sinusoidal unui circuit liniar cu parametrii constanți răspunsul va fi tot un semnal sinusoidal. Spre deosebire de semnalele sinusoidale, semnalele nesinusoidale sunt afectate de deformări (distorsiuni) atunci când se transmit prin circuite liniare.

Acest fenomen se numește *transformare liniară*.

În cazul transformărilor liniare cele mai utilizate circuite sunt:

- circuitul cu elemente pasive *RLC*;
- transformatoare de impulsuri în regim liniar;
- linii de întârziere.

Circuitele de impulsuri pentru transformări neliniare modifică forma semnalelor pe baza caracteristicilor neliniare ale dispozitivelor electronice care compun circuitul. Dintre cele mai utilizate circuite pentru transformări neliniare se amintesc:

- circuite de limitare;
- circuite pentru fixarea nivelului.

2.1. Circuite de impulsuri cu elemente pasive RC

Cel mai simplu circuit *RC* pentru transformări liniare este cel alcătuit dintr-un rezistor și o capacitate serie.




Figura 2.1. Circuit elementar RC

În funcție de modul cum se culege tensiunea de ieșire, având în vedere că trebuie să existe o referință, numită masă, acest circuit poate fi particularizat în două moduri, exemplificate în figura 2.2.a și 2.2.b.

$$V_{in} = V_C + V_R \quad (2.1)$$

Primul circuit de semnal este un *filtru trece-sus* sau *circuit de derivare*, iar al II-lea este un *filtru trece-jos*, *circuit de*

integrare sau circuit de lățire a impulsului.




Figura 2.2. Filtru *trece-sus* (a) și filtru *trece-jos* (b)

2.1.1. Răspunsul circuitului RC la un semnal treaptă

Pentru circuitul din figura 2.2.a se consideră V_{in} ca fiind un semnal treaptă cu amplitudinea E care începe la momentul 0.

Saltul de tensiune E aplicat la intrarea circuitului determină transmiterea acestui salt de tensiune prin capacitatea C , presupusă inițial descărcată, către ieșire. Deoarece tensiunea pe capacitate nu se poate modifica instantaneu, fiind necesar un timp de încărcare a acesteia, rezultă că tensiunea de ieșire este:

$$V_{out}(0) = V_R(0) = E \quad (2.2)$$

După încărcarea condensatorului (care durează $t \cong 3RC = 3\tau$, vezi capitolul 1) curentul devine aproape nul, deci se poate aprecia că:

$$V_{out}(\infty) = V_R(\infty) = 0 \quad (2.3)$$

$$V_{out}(t) = V_R(t) = Ee^{-\frac{t}{\tau}} \quad (2.4)$$

Ținând seama de relația generală care descrie variația tensiunii într-un astfel de circuit (1.5) atunci când se cunosc tensiunea inițială și tensiunea finală la ieșirea circuitului RC , se obține:

$$V_{out}(t) = V_R(t) = E \cdot e^{-\frac{t}{\tau}} \quad (2.5)$$

Răspunsul indicial se obține pentru sistem atunci când $E = 1$, deci:

$$h(t) = e^{-\frac{t}{\tau}} \quad (2.6)$$

Variația tensiunii pe condensator se poate calcula prin diferența dintre tensiunea de intrare și tensiunea pe rezistor.




Figura 2.3. Variația tensiunii pe rezistor, respectiv capacitate, pentru circuitul CR atacat cu semnal treaptă

$$V_C = V_{in} - V_R = E \left(1 - e^{-\frac{t}{\tau}}\right) \quad (2.7)$$

Reprezentarea grafică tensiunilor pe rezistor și pe capacitate sunt ilustrate în figura 2.3.

2.1.2. Răspunsul circuitului RC la un semnal liniar variabil

Semnalul liniar variabil are ecuația: $V_{in}(t) = kt$ cu panta $1/k$, în condiții inițiale nule. Vom utiliza integrala lui Duhamel particularizată pentru situația care urmează:

$$V_{in}(0) = 0, \quad V_{in}'(\theta) = k, \quad h(t) = e^{-t/\tau} \quad (2.8)$$

Se obține:

$$V_R(t) = V_{in}(0) \cdot h(t) + \int_0^t V_{in}'(\theta) \cdot e^{-\frac{-(t-\theta)}{\tau}} d\theta = k\tau \left(1 - e^{-\frac{t}{\tau}}\right) \quad (2.9)$$

Tensiunea pe condensator se obține prin diferență:

$$V_C(t) = kt - k\tau \left(1 - e^{-\frac{t}{\tau}}\right) \quad (2.10)$$

Reprezentare grafică a răspunsurilor $V_R(t)$ și $V_C(t)$ pentru semnal liniar variabil aplicat la intrare este redată în figura 2.4.




Figura 2.4. Răspunsul circuitului CR la un semnal liniar variabil

2.1.3. Răspunsul circuitului RC la un semnal exponențial

Fie un semnal exponențial (de forma celui prezentat în figura 1.2.) aplicat circuitului RC din figura 2.2.a în condiții inițiale nule, unde τ_1 este o caracteristică a semnalului.

$$\text{În acest caz } V_{in}(0) = 0; \quad (2.11)$$

$$V'_{in}(\theta) = \frac{E}{\tau_1} e^{-\frac{\theta}{\tau_1}} \quad (2.12)$$

$$h(t - \theta) = e^{-\frac{t-\theta}{\tau}} \quad (2.13)$$

Conform integralei Duhamel (relația 1.1) rezultă:

$$V_R = \frac{E}{\tau_1} \int_0^t e^{-\frac{\theta}{\tau_1}} \cdot e^{-\frac{t-\theta}{\tau}} d\theta = \frac{E}{\frac{\tau_1}{\tau} - 1} \left(e^{-\frac{t}{\tau_1}} - e^{-\frac{t}{\tau}} \right) \quad (2.14)$$

sau, dacă se notează:

$$\frac{\tau}{\tau_1} = n \quad (2.15)$$

rezultă:

$$V_R(t) = \frac{nE}{n-1} \left(e^{-\frac{t}{\tau}} - e^{-\frac{t}{\tau_1}} \right) \quad (2.16)$$

Ținând seama de relația 1.1. rezultă deci:




Figura 2.5. Răspunsul normalizat V_R/E al circuitului CR pentru semnal de intrare exponențial




Figura 2.6. Răspunsul normalizat U_C/E al circuitului CR pentru semnal de intrare exponențial

$$V_C(t) = V_{in}(t) - V_R(t) = E(1 - e^{-\frac{t}{\tau_1}}) - \frac{nE}{n-1}(e^{-\frac{t}{\tau}} - e^{-\frac{t}{\tau_1}}) \quad (2.17)$$

Reprezentarea grafică a celor două răspunsuri a fost dată în figurile 2.5 și 2.6.

2.1.4. Răspunsul circuitului CR la un semnal monoimpuls

Pentru găsirea răspunsului la semnalul impuls dreptunghiular se deduc răspunsurile circuitului CR la semnalele componente ale pulsului rectangular, V_{i1} și V_{i2} din figura 1.3, și apoi se adună rezultatele. În mod analog se procedează pentru cazul semnalului impuls trapezoidal (figura 1.4), sau semnal impuls trapezoidal cu fronturi exponențiale (figura 1.5.a).

Răspunsurile U_R și U_C la un impuls dreptunghiular (figura 1.3) sunt date în figurile 2.7 și 2.8.

Se observă că în cazul în care $\tau \gg t_i$ răspunsul V_R este foarte asemănător cu semnalul, iar pentru cazul $\tau \ll t_i$ răspunsul V_R este format din două impulsuri ascuțite de polarități alternante.




Figura 2.7. Răspunsul V_R al circuitului CR la semnal de intrare rectangular




Figura 2.8. Răspunsul U_C al circuitului CR la semnal de intrare rectangular

Se observă, de asemenea, că în cazul răspunsului U_C pentru $\tau \gg t_i$ acesta devine *dinte de ferăstrău* (deci semnalul este puternic distorsionat), în timp ce pentru $\tau \ll t_i$ răspunsul U_C este foarte apropiat de semnal.

2.1.5. Răspunsul circuitului RC la un semnal impuls periodic

În această situație se disting două cazuri:

a) Pauza dintre impulsurile periodice este mai mare decât durata procesului tranzitoriu rezultat la aplicarea unui impuls singular circuitului RC, caz în care răspunsurile V_R și V_C sunt identice cu cele din figurile 2.7 și 2.8, repetându-se periodic cu aceeași perioadă ca semnalul. În acest caz procesul tranzitoriu în circuitul RC, provocat de acțiunea unui impuls, reușește practic să se încheie în momentul apariției următorului impuls;

b) Pauza dintre impulsurile periodice este mai mică sau comparabilă cu constanta de timp a circuitului, τ .

În ultimul caz, fie spre exemplu, semnalul periodic reprezentat în figura 2.9 care se aplică circuitului RC reprezentat în figura 2.2.b.

Componenta continuă V_0 a semnalului se calculează evident prin relația:




Figura 2.9. Semnal impuls periodic

$$(E - V_0)t_i = V_0(T - t_i) \quad (2.18)$$

de unde rezultă:

$$V_0 = \frac{t_i}{T} E \quad (2.19)$$

Fie tensiunea $V_C = 0$ la $t < 0$, iar mărimea $\tau = RC$ mult mai mare decât perioada T de repetiție a impulsurilor. În timpul primului impuls, capacitatea C se încarcă, iar în pauza dintre primul și cel de-al doilea impuls capacitatea nu reușește să se descarce complet datorită condiției impuse, $\tau \gg T$.

Creșterea tensiunii pe capacitate în timpul impulsului K , ΔV_{iK} , se deduce cu relația 1.5. Dacă se notează cu $V_{C,K-1}$ tensiunea la bornele capacității la începutul impulsului K rezultă că în relația 1.3:

$$V_C(0) = V_{C,K-1} \quad (2.20)$$

Dacă impulsul K ar avea o durată nelimitată ar rezulta:

$$V_C(\infty) = E. \quad (2.21)$$

Tensiunea la bornele condensatorului la sfârșitul impulsului K este:

$$V_{C,K} = E + (V_{C,K-1} - E)e^{-\frac{t_i}{\tau}} \quad (2.22)$$

Rezultă atunci că:

$$\Delta V_{inc,K} = \Delta V_{C,K} - \Delta V_{C,K-1} \quad (2.23)$$

sau dacă se ține seamă de 2.20.:

$$\Delta V_{inc,K} = (E - V_{C,K-1})(1 - e^{-t_i/\tau}) \quad (2.24)$$

Dacă se impune condiția $\frac{t_i}{\tau} \ll 1$, exponențiala se poate aproxima cu primii doi termeni ai dezvoltării în serie, rezultând:

$$\Delta V_{inc,K} \approx (E - V_{C,K-1})\frac{t_i}{\tau} \quad (2.25)$$

În pauza ($T - t_i$) dintre impulsurile K și $K+1$, condensatorul se descarcă până la valoarea:

$$V'_{C,K} = V_{C,K} e^{-(T-t_i)/\tau} \quad (2.26)$$

Tensiunea cu care se încarcă condensatorul în acest interval este:

$$\Delta V_{desc,K} = V_{C,K} - V'_{C,K} \quad (2.27)$$

Cu relațiile 2.20. și 2.24., relația 2.25. devine:

$$\Delta V_{desc,K} = (V_{C,K-1} + \Delta V_{inc,K})(1 - e^{-(T-t_i)/\tau}) \approx (V_{C,K-1} + \Delta V_{inc,K})e^{-(T-t_i)/\tau} \quad (2.28)$$

Din relațiile 2.23 și 2.26 rezultă că la începutul procesului mărimea tensiunii la bornele capacității $V_{C,K-1}$ este mică și creșterea de tensiune $\Delta V_{inc,K}$ depășește $\Delta V_{desc,K}$. De aceea, de la o perioadă la alta, tensiunea la bornele capacității crește. Cu trecerea timpului însă, pe măsura creșterii tensiunii la bornele capacității $V_{C,K-1}$, diferența $E - V_{C,K-1}$ scade, mărimea $\Delta V_{inc,K}$ scade, iar $\Delta V_{desc,K}$ crește. Ca urmare a acestui fapt, după un anumit timp se stabilește o stare de echilibru dinamic, în care creșterea de tensiune este egală cu descreșterea de tensiune la bornele condensatorului. Valoarea medie a tensiunii la bornele capacității, $V_{C,med}$, într-un asemenea regim staționar, poate fi determinată dacă se egalează membrii din dreapta ai relațiilor 2.25 și 2.28, în care:

$$V_{C,K-1} = V_{C,med} \quad (2.29)$$

adică:

$$(E - V_{C,med})^{t_i/\tau} = (V_{C,med} + \Delta V_{inc,K})^{(T-t_i)/\tau} \quad (2.30)$$

Deoarece $\Delta V_{inc,K} \ll V_{C,med}$, se poate scrie aproximativ că:

$$(E - V_{C,med})^{t_i/\tau} \approx V_{C,med}^{(T-t_i)/\tau} \quad (2.31)$$

sau:

$$V_{C,med} \approx \frac{t_i}{T} E \quad (2.32)$$

Comparând relațiile 2.32 cu 2.19 rezultă că în regim staționar condensatorul se încarcă cu componenta continuă a semnalului.

Răspunsul V_R se poate calcula cu relația $V_{in} = V_R + V_C$, rezultând o succesiune periodică de impulsuri a căror bază se deplasează în procesul de stabilire, de la o perioadă la alta, în jos. În regim staționar răspunsul V_R este deplasat în jos cu mărimea $V_{C,med}$.

Tensiunea V_R nu conține o componentă continuă, suprafețele S_1 și S_2 din figura 2.10 fiind egale.




Figura 2.10. Evoluția tensiunii pe capacitate, respectiv rezistor, pentru circuitul CR cu impulsuri rectangulare periodice aplicate la intrare

2.2. Circuite liniare de formare utilizate ca derivatoare și integroare

În anumite situații practice circuitele liniare pot fi utilizate pentru derivarea sau integrarea impulsurilor. În aceste cazuri se impun anumite restricții determinate de condițiile concrete de lucru. Derivarea și integrarea se face în raport cu variabila timp.

2.2.1. Circuite pasive de derivare

2.2.1.A. Circuit de derivare de tip CR în tensiune

Acest circuit poate fi considerat un derivator în tensiune dacă $R \ll 1/\omega C$ deoarece în acest caz se poate neglija căderea de tensiune pe rezistor. Bilanțul de tensiuni pentru circuitul din figura 2.11 conduce la relația de mai jos.

$$V_1 = V_C + V_R = \frac{q}{C} + R \cdot i \approx \frac{q}{C} \quad (2.33)$$

Dacă exprimăm sarcina electrică din relația de definiție a curentului, $i = dq/dt$, se obține:

$$V_1 = \frac{1}{C} \int i dt \Rightarrow \quad (2.34)$$

$$i = C \frac{dV_1}{dt} \quad \text{deci} \quad (2.35)$$

$$V_2 \approx RC \frac{dV_1}{dt} \quad (2.36)$$




Figura 2.11. Circuit de derivare CR în tensiune

Cel mai sugestiv mod de a pune în evidență funcționarea acestui circuit se obține când avem la intrare un impuls rectangular așa cum se va vede imediat (figura 2.15).

2.2.1.B. Circuit de derivare RL în tensiune

Circuitul de derivare RL este prezentat în schema din figura 2.12.

Neglijând reactanța inductivă ωL față de rezistența R rezultă succesiv:

$$v_2 \approx L \frac{d}{dt} = L \frac{d\left(\frac{v_1}{R}\right)}{dt} \quad (2.37)$$

În final se obține pentru tensiunea de ieșire expresia:

$$u_2 = \frac{L}{R} \frac{du_1}{dt} \quad (2.38)$$

Se observă că mărimea de ieșire este proporțională cu derivata în raport cu timpul a tensiunii de intrare.




Figura 2.12. Circuit de derivare RL în tensiune

2.2.1.C. Circuit de derivare RC în curent

Circuitul este prezentat în figura 2.13. Făcând aproximațiile $R \ll 1/\omega C$, ceea ce este echivalent cu $i_2 \ll i_1$, se obține:

$$\frac{1}{C} \int i_2 dt = R(i_1 - i_2) \approx Ri_1 \quad (2.39)$$

Derivând expresia de mai sus rezultă:

$$i_2 = RC \frac{di_1}{dt} \quad (2.40)$$

adică prin condensator circulă un curent proporțional cu derivata curentului de intrare.

S-a neglijat rezistența circuitului de sarcină.




Figura 2.13. Circuit de derivare RC în curent

2.2.1.D. Circuit de derivare RL tensiune-curent

Schema este prezentată în figura 2.14.

Făcând aproximațiile $R \gg \omega L$, adică $i_3 \ll i_1$, rezultă:

$$v_2 = L \frac{d(i_1 - i_3)}{dt} \approx L \frac{di_1}{dt} \quad (2.41)$$

Tensiunea de ieșire este proporțională cu derivata curentului de intrare.




Figura 2.14. Circuit de derivare RL tensiune-curent

În cazul ideal, când la intrarea unui astfel de circuit se aplică un semnal dreptunghiular, la ieșire se obțin impulsuri scurte, de amplitudine infinită, pozitive, respectiv negative, corespunzător frontului crescător, respectiv descrescător al semnalului de intrare (U_2 în figura 2.15, cu linie continuă). În funcție de condițiile de lucru, circuitele cu acest tip de comportament se mai numesc și *filtre trece-sus* sau *circuite de suprimare a componentei continue*.




Figura 2.15. Impulsuri rectangulare derivate în domeniul timp

Se constată că în realitate în momentul saltului mărimii de intrare (v_1 sau i_1), mărimea de ieșire (v_2 sau i_2) înregistrează de asemenea un salt, urmat de o variație exponențială spre zero, rezultând impulsuri cu coeficient de umplere mai mic decât al celor de intrare. Din acest motiv circuitele de derivare se mai numesc și *circuite de îngustare a impulsului*. Forma impulsurilor depinde de constantele de timp RC sau $\frac{L}{R}$, după caz.

2.2.2. Circuite pasive de integrare

2.2.2.A. Circuit de integrare RC în tensiune

Schema circuitului de integrare RC în tensiune este dată în figura 2.16. Tensiunea de ieșire este proporțională cu integrala în domeniul timp a tensiunii de intrare așa cum rezultă din relațiile de mai jos.

$$V_2 = V_C = \frac{1}{C} \int i_1 dt \quad (2.42)$$

$$\text{daca } R \gg \frac{1}{\omega C} \quad (2.43)$$

$$V_2 = \frac{1}{C} \int \frac{V_1}{R} dt \quad (2.44)$$

$$\text{Deci } V_2 \approx \frac{1}{RC} \int V_1 dt \quad (2.45)$$




Figura 2.16. Circuit de integrare RC în tensiune

Factorul de proporționalitate este inversul constantei de timp a circuitului.

2.2.2.B. Circuit de integrare LR în tensiune

În circuitul din figura 2.17 se admite $R \ll \omega L$ și, scriind bilanțul de tensiuni se obține relația de mai jos




Figura 2.17. Circuit de integrare LR în tensiune

$$v_1 = R \cdot i + L \frac{di}{dt} \approx L \frac{di}{dt} \quad (2.46)$$

După integrare se obține i :

$$i = \frac{1}{L} \int v_1 dt \quad (2.47)$$

Rezultă expresia tensiunii de ieșire:

$$v_2 = R \cdot i \text{ sau } v_2 = \frac{R}{L} \int v_1 dt \quad (2.48)$$

adică tensiunea de ieșire este proporțională cu integrala în domeniul timp a tensiunii de intrare.

2.2.2.C. Circuit de integrare RL în curent

Acest circuit este exemplificat în figura 2.18. Considerând $R \ll \omega L$ și admitând deci $i_2 \ll i_1$, rezultă imediat:




Figura 2.18. Circuit de integrare LR în curent

$$L \frac{di_2}{dt} = R \cdot (i_1 - i_2) \approx R i_1 \quad (2.49)$$

În final se obține, după integrare:

$$i_2 = \frac{R}{L} \int i_1 dt \quad (2.50)$$

Curentul de ieșire este proporțional cu integrala în domeniul timp a curentului de intrare.

2.2.2.D. Circuit de integrare RC tensiune-curent

Circuitul este prezentat în figura 2.19. Admițând $R \gg 1/\omega C$, se deduce $i_3 \ll i_1$.

Rezultă:

$$v_2 = \frac{1}{C} \int (i_1 - i_3) dt \approx \frac{1}{C} \int i_1 dt \quad (2.51)$$

Tensiunea de ieșire este proporțională cu derivata curentului de intrare.

Ca o concluzie generală se constată că, în cazul circuitelor de integrare, semnalul de ieșire (v_2 sau i_2) este proporțional cu integrala mărimii de intrare (u_1 sau i_1).




Figura 2.19. Circuit de integrare RC tensiune-curent




Figura 2.20. Formele de undă la ieșirea unui integrator

Dacă $T_0 \gg T$, mărimea de ieșire variază foarte strâns în jurul valorii medii a tensiunii $v_2 = V_2$ (sau curentului $i_2 = I_2$) iar circuitul se numește *circuit de integrare* sau *filtru de netezire*, *filtru de mediere* sau *filtru trece-jos*.

Figura 2.20 prezintă formele de undă de la ieșirea unui integrator. Ele sugerează și denumirea utilizată uneori de *circuit de lățire a impulsului*. Fronturile corespund încărcării și descărcării condensatorului.

2.3. Divizoare de tensiune

2.3.1. Divizoare de tensiune cu rezistoare

În foarte multe aplicații cuplajele între etaje se realizează cu divizoare rezistive. Un astfel de divizor are configurația generală prezentată în figura 2.21.




Figura 2.21. Divizor rezistiv, caz general

$$\text{Notând } G_k = \frac{1}{R_k}; k = 1..n \quad (2.52)$$

rezultă succesiv:

$$\sum_{k=1}^n (V_k - V_S) G_k = (V_S + E_0) G_0 + I_S \quad (2.53)$$

$$V_S = \frac{\sum_{k=1}^n V_k G_k - E_0 G_0 - I_S}{G_0 + \sum_{k=1}^n G_k} \quad (2.54)$$

Pentru $k=1$:

$$V_S = \frac{V_1 G_1 - E_0 G_0 - I_S}{G_0 + G_1} \quad (2.55)$$

În condițiile în care R_S este foarte mare, I_S poate fi neglijat. În aplicații se cunosc valorile V_1 și E_0 și se urmărește determinarea lui R_0 și R_1 astfel încât la variațiile curentului de sarcină cuprinse în intervalul $I_{Smin} \leq I_S \leq I_{Smax}$, valoarea tensiunii pe sarcină să se încadreze în domeniul $V_{Smin} \leq V_S \leq V_{Smax}$. Deci valorile R_0 și R_1 trebuie alese astfel încât:

$$\left\{ \begin{array}{l} \frac{V_1 G_1 - E_0 G_0 - I_{Smax}}{G_0 + G_1} \geq V_{Smin} \\ \frac{V_1 G_1 - E_0 G_0 - I_{Smin}}{G_0 + G_1} \leq V_{Smax} \end{array} \right. \quad (2.56)$$

$$\left\{ \begin{array}{l} \frac{V_1 G_1 - E_0 G_0 - I_{Smin}}{G_0 + G_1} \leq V_{Smax} \\ \frac{V_1 G_1 - E_0 G_0 - I_{Smax}}{G_0 + G_1} \geq V_{Smin} \end{array} \right. \quad (2.57)$$

Sistemul alcătuit din aceste două inegalități poate fi ușor rezolvat grafic.

2.3.2. Divizoare rezistive cu sarcină capacitivă

În numeroase aplicații apar cuplaje rezistive în regim de impulsuri. Încărcarea lor cu o sarcină se face prin intermediul unei capacități sau sarcina însăși poate fi o capacitate (eventual capacitatea parazită a sarcinii). Un divizor rezistiv simplu cu sarcină capacitivă este prezentat în figura 2.22.

Utilizând transformata Laplace se




Figura 2.22. Divizor rezistiv cu sarcină capacitivă

obține:

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{\frac{R_0 \frac{1}{sC}}{R_0 + \frac{1}{sC}}}{R_1 + \frac{R_0 \frac{1}{sC}}{R_0 + \frac{1}{sC}}} \Rightarrow \quad (2.58)$$

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{R_0}{R_0 R_1 C s + R_1 + R_0} \quad (2.59)$$

Ecuția diferențială care descrie aceste scheme se obține trecând la variabila timp. Deci:

$$\frac{R_0 R_1}{R_0 + R_1} C \frac{dV_{out}(t)}{dt} + V_{out}(t) = \frac{R_0}{R_0 + R_1} V_{in}(t) \quad (2.60)$$

Deoarece în acest caz constanta de timp $\tau = C \cdot (R_0 || R_1)$, rezultă că la aplicarea unui impuls crescător la intrarea circuitului se obține o durată de creștere sau de scădere a frontului

$$t_f = 3 \cdot \tau \cdot C \cdot (R_0 || R_1). \quad (2.61)$$

Amplitudinea impulsului este:

$$V_{out} = \frac{R_0}{R_1 + R_0} V_{in}; \quad (2.62)$$

ceea ce corespunde divizorului în curent continuu.

2.3.3. Divizorul compensat

Există situații când se urmărește transmiterea unui salt de tensiune de la intrare la ieșire, rezistența R_f șuntându-se cu o capacitate C_f (figura 2.23).

Vom presupune că sursa de impulsuri aplicată intrării are rezistența internă nulă. În aceste condiții atât la conectarea cât și la deconectarea unui semnal la intrare se obțin salturi de tensiune finite pe care le notăm cu:

$$v_1(0) = v_1(t_f) \quad (2.63)$$

$$v_2(0) = v_1(t_f) \quad (2.64)$$

unde t_f este durata impulsului.




Figura 2.23. Divizorul compensat

Pentru orice moment de timp cuprins între 0 și t_i scriind bilanțul de tensiuni pe ochiul de intrare rezultă:

$$V_{in}(t) = V_1(t) + V_0(t) = \frac{q_1(t)}{C_1} + \frac{q_0(t)}{C_0} \quad (2.65)$$

Atât la momentul inițial 0 cât și la momentul final t_i saltul de tensiune se transmite prin capacități, ceea ce înseamnă că va apărea un curent variabil prin cele două capacități, însă cu respectarea *conservării sarcinii electrice*: $q_1(0) = q_0(0)$ (sarcina acumulată pe un

condensator la momentul inițial este egală cu sarcina acumulată pe celălalt condensator).

$$V_{in}(0) = V_1(0) + V_0(0) = q(0) \left(\frac{1}{C_1} + \frac{1}{C_0} \right) \quad (2.66)$$

$$\text{unde } q(0) = \frac{C_0 C_1}{C_0 + C_1} E \text{ deci} \quad (2.67)$$

$$V_1(0) = V_1(t_i) = \frac{q(0)}{C_1} = \frac{C_0}{C_1 + C_0} E \quad (2.68)$$

$$V_0(0) = V_0(t_i) = \frac{q(0)}{C_0} = \frac{C_1}{C_1 + C_0} E \quad (2.69)$$

Dacă la intrare se menține un timp nelimitat o tensiune de valoare E , atunci, după stabilirea regimului staționar (după încărcarea capacităților) tensiunile vor fi:

$$V_1(\infty) = \frac{R_1}{R_1 + R_0} E \quad (2.70)$$

$$V_0(\infty) = \frac{R_0}{R_1 + R_0} E \quad (2.71)$$

Circuitul prezentat este descris de o *ecuație diferențială de ordinul 1* datorită faptului că am considerat rezistența sursei de intrare nulă.

Constanta de timp pentru acest circuit este:

$$\tau = (C_1 + C_0) (R_1 || R_0) \quad (2.72)$$

Conform acestei precizări expresiile tensiunilor de intrare în domeniu timp sunt:

$$V_1(t) = \frac{R_1}{R_1 + R_0} E + \left(\frac{C_0}{C_1 + C_0} - \frac{R_1}{R_1 + R_0} \right) E e^{-\frac{t}{\tau}} \quad (2.73)$$

$$V_0(t) = \frac{R_0}{R_1 + R_0} E + \left(\frac{C_1}{C_1 + C_0} - \frac{R_0}{R_1 + R_0} \right) E e^{-\frac{t}{\tau}} \quad (2.74)$$

Plecând de la aceste relații, răspunsul circuitului la un semnal de tip impuls treaptă este cel prezentat în figura 2.24. Forma semnalului de ieșire depinde de raportul în care se află mărimile $\frac{R_2}{R_1 + R_2}$ și $\frac{C_1}{C_1 + C_0}$.




Figura 2.24. Răspunsul divizorului compensat la semnal treaptă

Un astfel de divizor se numește *echilibrat* sau *compensat* dacă tensiunea de ieșire are aceeași valoare la momentul inițial și la momentul final, adică: $U_0(0) = U_0(\infty)$. Acest lucru se reduce la satisfacerea relației: $R_1 C_1 = R_0 C_0$. În acest caz impulsul treaptă aplicat la intrare nu este modificat ca formă de către circuit, fiind regăsit identic la ieșire. Circuitele de acest fel sunt utilizate în cazul osciloscopelor, pentru compensarea sondelor de măsură.

Astfel de circuite intervin de asemenea și în cazul circuitelor basculante monostabile și astabile la care rezistența și capacitatea de intrare într-un tranzistor poate fi asimilată cu grupul $R_0 C_0$ al divizorului compensat.

2.4. Circuite de limitare

Se numește circuit de limitare un *cuadripol* la ieșirea căruia tensiunea rămâne constantă atunci când tensiunea de intrare fie depășește o anumită valoare, funcția numindu-se *cu limitare sus* sau *de maxim*, fie când rămâne sub o anumită valoare funcția numindu-se *cu limitare jos* sau *de minim*, fie atunci când tensiunea de intrare iese dintr-un domeniu prestabilit de valori, limitarea numindu-se *bilaterală*.

Pentru limitarea semnalelor se folosesc comutatoare electronice cu diode sau tranzistoare. Din acest motiv circuitele de limitare sunt asimilate uneori *cu circuitele neliniare de formare*.

Un circuit neliniar este un circuit cu *caracteristică univocă* care realizează o transformare neliniară, descrisă de caracteristica de transfer a circuitului de formare. În funcție de modul cum acționează elementul de limitare, circuitul poate fi *cu limitare serie* sau *cu limitare paralel*.

2.4.1. Circuite de limitare cu diode redresoare

Circuitele de limitare cu diode utilizează caracteristica neliniară a unei diode. Blocarea acesteia în anumite condiții determină limitarea propriu-zisă. Cel mai simplu circuit de limitare conține o singură dioda semiconductoră (figura 2.25)




Figura 2.25. Limitator cu diodă redresoare serie




Figura 2.26. Caracteristica de transfer idealizată a limitatorului din figura 2.25.

Limitarea constă în a permite numai trecerea tensiunii pozitive, care determină dealfel deschiderea diodei. Dacă la intrare se aplică un semnal sinusoidal atunci circuitul funcționează ca un redresor monoalternanță (figura 2.27).

Modificând schema din figura 2.25 se pot obține alte tipuri de circuite de limitare, ca de exemplu cel din figura 2.28. Această schemă realizează o limitare superioară la tensiunea sursei U , limitare care este pusă în evidență de caracteristica sa de transfer (figura 2.29). Un astfel de circuit se numește *limitator paralel de maxim*.




Figura 2.27. Răspunsul limitatorului cu diodă serie la semnal sinusoidal

Dacă la intrare se aplică un semnal sinusoidal cu amplitudine mai mare ca V_D (tensiunea de deschidere a diodei) atunci dioda se deschide, limitând tensiunea de ieșire la valoarea $V + V_D$.




Figura 2.28. Limitator unilateral cu diodă Zener




Figura 2.29. Caracteristica de transfer a redresorului din figura 2.28.

Un limitator *bilateral nesimetric* este prezentat în figura 2.30. Într-un sens limitarea are loc la tensiunea de străpungere Zener (polarizare inversă a joncțiunii), iar în sens opus limitarea se produce prin deschiderea joncțiunii semiconductoare (polarizare directă a joncțiunii).




Figura 2.30. Limitator unilateral cu diodă Zener




Figura 2.31. Caracteristica de transfer a limitatorului din figura 2.30.




Figura 2.32. Semnal sinusoidal limitat bilateral asimetric cu limitatorul din figura 2.30.

Dacă la intrare se aplică un semnal sinusoidal cu amplitudinea mai mare decât tensiunea de străpungere Zener, atunci poate fi ușor pusă în evidență *limitarea bilaterală nesimetrică* urmărind răspunsul circuitului la un semnal sinusoidal aplicat la intrare (figura 2.32).

Pentru tensiuni de intrare $V_1 < 0$ joncțiunea diodei este polarizată direct, iar tensiunea de ieșire este $V_2 = V_D \cong 0$.

Pentru $V_1 > 0$, dar $V_1 < V_z$ dioda este polarizată invers, curentul prin diodă este foarte mic și $V_2 = V_1$.

Dacă $V_1 > 0$, dar $V_1 > V_z$ atunci $V_2 = V_z = \text{constant}$.

Conectând două diode Zener în serie se obține un *limitator derivație bilateral simetric* de tip *paralel* (figura 2.33) având caracteristica de transfer din figura 2.34. Răspunsul la semnal sinusoidal este prezentat în figura 2.35.




Figura 2.33. Limitator unilateral cu diodă Zener




Figura 2.34. Caracteristica de transfer a limitatorului din figura 2.33.

Sintetizând, expresia tensiunii de ieșire, definită pe domenii, se regăsește în relațiile de mai jos (2.75 - 2.77):

$$V_2 = V_1 / \begin{cases} |V_1| < V_{z1} \\ |V_1| < V_{z2} \end{cases} \quad (2.75)$$

$$V_2 = V_{z1} / \begin{cases} V_1 > 0 \\ V_1 \geq V_{z1} \end{cases} \quad (2.76)$$

$$V_2 = V_{z2} / \begin{cases} V_1 < 0 \\ |V_1| \geq V_{z2} \end{cases} \quad (2.77)$$

Exercițiu: Exprimați prin relații de tipul (2.75)-(2.76) funcționarea limitatoarelor descrise până acum.

Răspunsul circuitului la semnal sinusoidal este un semnal sinusoidal cu vârfurile tăiate bilateral la valori aproximativ egale cu tensiunile de străpungere Zener (neglijând tensiunea de deschidere a joncțiunii, figura 2.35).




Figura 2.35. Limitarea bilaterală a unui semnal sinusoidal

Dacă se introduce, în serie cu diodele, un rezistor (figura 2.36) atunci caracteristica de transfer se modifică ca în figura 2.37.

Răspunsul la un semnal sinusoidal aplicat la intrare este un sinus cu extremitățile atenuate (figura 2.38).

Observație: Formele de undă prezentate se pot modifica esențial în sarcină (aici circuitele au fost

considerate în gol). Pentru limitatoarele cu diode, în scopul asigurării unor timpi de comutație reduși, sunt necesare tensiuni mari. Pentru a înlătura acest dezavantaj se utilizează comutatoare cu tranzistoare care, în plus, asigură și amplificarea semnalului.




Figura 2.36. Limitator bilateral progresiv




Figura 2.37. Caracteristica de transfer a limitatorului din figura 2.36.

Exercițiu: Să se deseneze caracteristica de transfer și răspunsurile la un semnal sinusoidal aplicat la intrare pentru următoarele circuitele din figura 2.39. Să se precizeze care este tipul de limitare pentru fiecare circuit.




Figura 2.38. Semnal sinusoidal limitat bilateral progresiv




Figura 2.39. Exemple de limitatoare cu diode redresoare

2.4.2. Limitatoare cu tranzistoare bipolare

Caracteristica de ieșire a unui tranzistor bipolar prezintă neliniarități care pot fi exploatate în scopuri de limitare. Pentru un tranzistor neliniaritățile apar în situațiile următoare:

- trecerea din regiunea activă în regiunea blocată;
- trecerea din regiunea activă în saturație.

Dacă punctul de funcționare al tranzistorului se modifică astfel încât are loc o deplasare a psf -ului între cele două regiuni de neliniaritate atunci limitarea este bilaterală.

Avantajele etajelor de limitare cu tranzistoare sunt: necesită tensiuni de intrare mici, timpii de comutare sunt mai reduși decât în cazul diodelor, influența sarcinii asupra caracteristicii de transfer este redusă.

Utilizarea unui tranzistor ca limitator de tensiune se poate realiza cu o schemă simplă, cu polarizarea bazei cu rezistor serie (figura 2.40). R_B poate fi rezistența internă a unui generator de semnal sau rezistența de ieșire a altui etaj similar.




Figura 2.40. Limitator elementar cu tranzistor bipolar

$$i_b = \frac{V_1}{R_B + R_{int}} \cong \frac{V_1}{R_B}; (R_B \gg R_{int}) \quad (2.78)$$

Dacă se presupune că semnalul are o variație liniară, atunci tranzistorul se deschide când tensiunea bază-emitor atinge valoarea de deschidere a V_{BEd} .




Figura 2.41. Forme de undă specifice etajului limitator cu tranzistor bipolar

Se observă că forma de undă este limitată bilateral asimetric. Dacă se aplică la intrare un semnal sinusoidal, atunci la ieșire se obține sinusul cu vârfurile "tăiate" nesimetric (figura 2.42).




Figura 2.42. Limitarea bilaterală asimetrică a unui semnal sinusoidal de către etajul limitator cu tranzistor bipolar

Se pot utiliza ca limitatoare bilaterale și etajele diferențiale datorită caracteristicilor lor specifice. Caracteristica de transfer a unui etaj diferențial este prezentată în figura 2.42.




Figura 2.43. Caracteristica curent-tensiune a unui etaj diferențial

În figura 2.43 este prezentată caracteristica curent-tensiune a unui etaj diferențial. V_{2d} este tensiunea de ieșire diferențială iar V_{1d} este tensiunea de intrare diferențială (vezi etajul diferențial). Acest tip de caracteristică pune în evidență o *limitare bilaterală simetrică*.

2.5. Circuite de axare. Polarizarea dinamică.

Circuitele pentru fixarea nivelului de tensiune, numite *circuite de axare* sau *circuite pentru restabilirea componentei continue* sunt cuadripoli cu ajutorul cărora nivelul extrem al unor impulsuri sau componenta lor continuă se stabilește la o valoare precizată. Studiarea acestor circuite are două motivații:

- evitarea tensiunii de polarizare dinamică ca fenomen parazit;
- exploatarea polarizării dinamice în circuite de axare (efect util).

Transmiterea semnalelor alternative de la ieșirea unui etaj al unui amplificator, la intrarea altui etaj se realizează adesea prin cuplaj RC conform figurii 2.44.

Acest circuit nu permite trecerea componentei continue, de aceea este numit și *circuit de separare a componentei continue*. Aplicând la intrarea acestui circuit un tren de impulsuri dreptunghiulare răspunsul acestuia pune în evidență dispariția componentei continue și o distorsionare a semnalului de intrare (figura 2.45)

După un anumit număr de perioade din momentul conectării tensiunii la intrare, se stabilește o stare de *echilibru dinamic*. Aceasta înseamnă că, creșterea tensiunii la bornele capacității în timpul încărcării este egală cu scăderea tensiunii în timpul descărcării.

Într-un astfel de regim staționar condensatorul se încarcă la o valoare egală cu componenta continuă a semnalului de intrare (V_0). Tensiunea de ieșire are componenta continuă nulă.




Figura 2.44. Cuplaj CR




Figura 2.45. Distorsionarea semnalului dreptunghiular de intrare de către cuplajul CR

Un circuit de separare ideal trebuie să nu permită trecerea componentei continue dar să permită trecerea nealterată a semnalului de intrare. Pentru aceasta, componenta alternativă a tensiunii la bornele capacității trebuie să fie neglijabilă, ceea ce se realizează practic prin alegerea unei constante de timp a circuitului de separare mult mai mare decât durata încărcării sau descărcării capacității. Neîndeplinirea acestei condiții conduce la apariția unei componente alternative a tensiunii la bornele capacității care se scade din tensiunea de intrare, ceea ce are ca efect distorsionarea semnalului de ieșire.

În cazul cel mai important, al unui tren de impulsuri dreptunghiulare, distorsionarea se manifestă prin denivelări ale impulsurilor de ieșire. Aprecierea gradului de separare a unui circuit de acest tip este corelată cu aprecierea distorsiunilor pe care acesta le produce.

Distorsiunile produse se pot măsura prin *factorul de distorsionare*:

$D = \frac{\Delta v}{V_m}$ unde Δv este variația tensiunii de ieșire. Pentru aprecierea lui vom folosi

în continuare o metodă geometrică. Pentru determinarea denivelării vom ține seama de faptul că segmentul BC (figura 2.45) reprezintă porțiunea de început a unei curbe exponențiale pe care o vom aproxima ca fiind liniară.

$$\text{Din asemănarea } DABF \sim DBDC \Rightarrow \frac{BD}{AB} = \frac{t_i}{\tau} \quad (\tau = RC) \quad (2.79)$$

$\text{Aria} (ABCM) = \text{Aria} (MNPQ)$ deoarece componenta continuă a tensiunii de ieșire este nulă:

$$\frac{AB + MC}{2} \cdot t_i = \frac{MN + PQ}{2} \cdot (T - t_i) \quad (2.80)$$

$$\text{Deoarece supracreșterea } \Delta v \ll V_m \Rightarrow \quad (2.81)$$

$$\frac{AB + MC}{2} \approx AB \quad \text{si} \quad \frac{MN + PQ}{2} \approx V_m - AB \quad (2.82)$$

$$AB \cdot t_i \approx (V_m + AB)(T - t_i) \quad (2.83)$$

$$\Rightarrow AB \approx V_m \left(1 - \frac{t_i}{T}\right) \quad (2.84)$$

Ținând seama că $BD = \Delta U$ se poate determina factorul de distorsiune:

$$D \approx \frac{t_i}{\tau} \left(1 - \frac{t_i}{T}\right) \quad (2.85)$$

La valori mici ale factorului de umplere $\frac{t_i}{T} \Rightarrow$ (2.86)

$$D \approx \frac{t_i}{\tau} \quad (2.87)$$

Dacă semnalul are componenta continuă nulă, valoarea medie pe o perioadă a tensiunii la bornele condensatorului este nulă.

În numeroase situații practice la ieșirea unui astfel de circuit poate exista un element neliniar. Un exemplu elocvent este dioda echivalentă a joncțiunii BE a unui tranzistor.

Elementul neliniar poate determina apariția unei componente continue a semnalului de intrare. Acest fenomen se numește *polarizare dinamică* și determină deplasarea punctului de funcționare a etajului următor, ceea ce poate avea efecte nedorite. Polarizarea se numește *dinamică* deoarece apare numai în prezența semnalului de intrare și i se datorează.

Schema echivalentă în situația în care circuitul are o sarcină neliniară de tipul menționat este prezentată în figura 2.46.

Determinarea valorii tensiunii medii la care se încarcă condensatorul astfel încât la ieșire să rezulte o tensiune continuă nulă este discutată în cele ce urmează. Se consideră că tranzistorul din etajul următor nu este polarizat static cu alte componente, iar rezistența sursei de semnal de intrare este nulă.




Figura 2.46. Schema echivalentă a unui cuplaj CR încărcat cu o intrare de tranzistor bipolar

Presupunem că semnalul are o formă oarecare și că dioda are tensiune de deschidere nulă (figura 2.47).

Pe intervalul (t_1, t_2), dioda D conduce, încărcarea condensatorului C realizându-se prin rezistența echivalentă de încărcare

$$R_{inc} = R || (r + R_D). \quad (2.88)$$




Figura 2.47. Determinarea tensiunii de încărcare a capacității din figura 2.46 (polarizarea dinamică)

Deoarece curentul de încărcare i_{inc} , și de descărcare i_{desc} ai condensatorului nu sunt egali, cele două căi având rezistențe diferite, regimul staționar va avea loc după ce condensatorul se încarcă cu tensiunea V_0 astfel încât creșterea de tensiune la bornele condensatorului în timpul încărcării ΔV_C^+ să fie egală cu scăderea de tensiune ΔV_C^- în timpul descărcării.

Aceste variații de tensiune pot fi exprimate matematic astfel:

$$\Delta V_C^+ = \frac{1}{C} \int_{t_2}^{t_1} i_{inc} dt = \frac{1}{R_{inc} C} \int_{t_2}^{t_1} (V_{in} - V_0) dt = \frac{S_1}{CR_{inc}} \quad (2.89)$$

unde S_1 este aria cuprinsa între tensiunea medie și cea de intrare situată deasupra liniei $V_{in} = V_0$ (figura 2.47).

$$\Delta V_C^- = \frac{1}{C} \int_{t_2}^{t_3} i_{desc} dt = \frac{1}{R_{desc} C} \int_{t_2}^{t_3} (V_{in} - V_0) dt = \frac{S_2}{CR_{desc}} \quad (2.90)$$

unde S_2 este aria cuprinsă între tensiunea medie și cea de intrare situată dedesubtul liniei $V_{in} = V_0$ (figura 2.47).

Condiția care definește regimul permanent, cu ajutorul căreia se determină valoarea tensiunii V_0 (componenta continuă), se scrie:

$$|\Delta V_C^+| = |\Delta V_C^-| \Rightarrow \frac{S_1}{R_i} = \frac{S_2}{R_d} \quad (2.91)$$

sau echivalent

$$\frac{S_2 - S_1}{S_1} = \frac{R}{r} \quad (2.92)$$

Toate determinările s-au făcut în ipoteza că valoarea capacității C a fost aleasă suficient de mare încât forma semnalului să nu fie distorsionată la ieșire (τ mare ceea ce determină D mic).

Pentru micșorarea valorii V_0 trebuie micșorat raportul R/r . Micșorarea exagerată a lui R înseamnă încărcarea suplimentară a ieșirii etajului anterior. Mărirea valorii r determină creșterea distorsiunilor datorită efectului capacităților de intrare în etajul următor.

Polarizarea dinamică poate fi înlăturată dacă rezistența circuitului de încărcare și de descărcare sunt egale. Aceasta se poate realiza prin conectarea unei diode suplimentare D_1 și satisfacerea condiției $R = r$ (figura 2.48).

În unele aplicații circuitele de acest fel sunt folosite pentru fixarea nivelului prin exploatarea fenomenului de polarizare dinamică.




Figura 2.48. Eliminarea polarizării dinamice




Figura 2.49. Circuit pentru fixarea nivelului

Modificând puțin circuitul studiat (cel din figura 2.46) se obține un montaj care permite deplasarea controlată a nivelului semnalului de ieșire (figura 2.49), în sensul aducerii sale sub 0 (figura 2.50). S-au presupus diodele ideale.

Dacă circuitului i se aplică la intrare un tren de impulsuri rectangulare, prin alegerea unei valori pentru rezistența R mult mai mare decât rezistența în conducție a diodei R_d , atunci se poate obține o deplasare de curent continuu.

Dioda D se deschide numai pentru valori pozitive, deci condensatorul C se încarcă la valoarea $V_C = V_1$, ceea ce asigură o deplasare de curent continuu $V_0 = V_1$. Dacă dioda se conectează invers, atunci deplasarea e simetrică în sens contrar.




Figura 2.50. Deplasarea controlată a nivelului




Figura 2.51. Deplasarea nivelului cu o valoare determinată

Exercițiu: Reprezentați forma de undă și evaluați deplasarea de curent continuu la ieșire pentru circuitul din figura 2.51 la care se inversează dioda, sursa sau se folosește o diodă Zener. Imaginați și alte configurații de deplasare a nivelului de curent continuu.

Cap.3. Elemente de circuit în regim de comutație

3.1. Comutatorul ideal și comutatorul real

Comutația este regimul de trecere din starea de conducție în starea de blocare.

Un comutator este caracterizat de o impedanță mare în starea blocată și o impedanță mică în starea de conducție.

3.1.1. Comutatorul ideal

Este caracterizat de rezistență în starea de blocare $R_b \approx \infty$ și rezistență în starea de conducție $R_c \approx 0$.

Dacă comutatorul este blocat, atunci tensiunea la bornele sale este egală cu E . Dacă comutatorul este închis, el se află în stare de conducție iar tensiunea la bornele sale este 0, curentul fiind egal cu E/R . Cele două situații (blocare și conducție) determină două puncte în planul $I-U$, A și B , care definesc dreapta de sarcină (figura 3.2).




Figura 3.1. Comutatorul ideal

Trecerea din A în B se numește *comutație directă*, iar trecerea din B în A *comutație inversă*.

Se observă că între punctele A și B tensiunea și curentul sunt simultan nenule ceea ce înseamnă că există putere disipată în timpul comutației. Acest fenomen are loc numai dacă timpul de comutație este diferit de zero.

Pentru intervale de timp mici se definește, în cazul comutatorului ideal, *puterea comutată* sau *puterea în sarcină*:

$$P_L = \frac{E^2}{R}; \quad (3.1)$$




Figura 3.2. Caracteristica curent-tensiune pentru comutatorul ideal

Puterea disipată pe comutatorul ideal este nulă, adică:

$$P_k = 0 \tag{3.2}$$

3.1.2. Comutatorul real

Comutatorul real este caracterizat de o rezistență finită nenulă atât în conducție cât și în blocare.

Schema sa echivalentă este prezentată în figura 3.3 .




Figura 3.3. Comutatorul real

Considerând comutatorul caracterizat de rezistența sa în stare de conducție r_c și de cea în stare de blocare r_b , se pot evidenția situațiile de mai jos.

a. Starea de conducție

Deoarece în starea de conducție $r_c \ll r_b$, rezultă că

$$V \cong r_c I \tag{3.3}$$

ceea ce reprezintă ecuația unei drepte

care trece prin origine.




Figura 3.4. Caracteristica de comutație directă și inversă pentru comutatorul real

În regim staționar se pot calcula coordonatele punctului de funcționare, care trebuie să se găsească pe dreapta de ecuație (3.3). Acestea rezultă din *legea lui Ohm*, respectiv din *ecuația divizorului rezistiv* și sunt determinate mai jos.

$$I_{Co} = \frac{E}{R + r_c}, \text{ iar} \tag{3.4}$$

$$V_{Co} = \frac{r_c}{r_c + R} E \tag{3.5}$$

Se determină astfel punctul A, de coordonate (V_{Co}, I_{Co}) .

b. Starea de blocare

Starea de blocare este descrisă de ecuația:

$$V \cong r_b I \quad (3.6)$$

Pe dreapta de ecuație (3.6) se găsește și punctul static de funcționare B . Coordonatele acestuia se determină în același mod ca și în cazul conducției și sunt exprimate prin relațiile de mai jos:

$$I_{B0} = \frac{E}{R + r_b} \quad (3.7)$$

$$V_{B0} = \frac{r_b}{r_b + R} E \quad (3.8)$$

Se determină în acest fel punctul B , de coordonate (V_{B0}, I_{B0}) .

Dacă se neglijează capacitatea parazită a comutatorului, C_p , trecerea dintr-o stare în alta se face de-a lungul dreptei definite de punctele A și B , prin salt (timp de comutație nul).

Dacă nu se neglijează efectul capacității C_p , atunci aceasta se comportă ca un element de memorare a tensiunii la bornele comutatorului real, ceea ce determina ca transferul punctului de funcționare între A și B să nu se facă în lungul dreptei AB , ci prin punctele M , respectiv N . Așadar, când intervine procesul de memorare, trecerea din B în A se face pe traseul BMA (comutație directă) sau după traseul ANB (comutație inversă). Încărcarea și descărcarea capacității presupune, implicit, un timp de comutație nenul.

Dacă privim comutatorul real ca un *cuadripol* (figura 3.5) putem aprecia că tensiunea de intrare este cea care comandă deschiderea comutatorului (atunci când are nivel ridicat) și închiderea lui (atunci când are nivel scăzut). Se poate considera că:




Figura 3.5. Cuadripolul echivalent unui comutator real

$$V_{out} = f(V_{in}) \quad (3.9)$$




Figura 3.6. Caracteristica de transfer a comutatorului real

Dacă se reprezintă caracteristica de transfer (3.9) se obține curba din figura 3.6 (pentru timp de comutație nenul).

Pentru calculul duratelor de comutație se va considera teoria descrisă în capitolul 1. Pentru a determina ecuația tensiunii de ieșire trebuie cunoscute valorile inițiale și finale ale tensiunii pe comutator, adică $U(0)$ respectiv $U(\infty)$.

Particularizând aceste valori pentru cazul comutatorului real, se pot pune în evidență două situații.

I. Comutația directă

Ținând seama de schema echivalentă a comutatorului real, se obține succesiv:

$$V(\infty) = \frac{r_c}{R + r_c} E; \quad V(0) = \frac{r_b}{R + r_b} E \quad (3.10)$$

$$\tau_c = R_{echiv\ cond} \cdot C_p = (r_c || R) \cdot C_p = \frac{r_c R}{r_c + R} C_p \quad (3.11)$$

cu τ_c - constanta de timp

asociată comutației directe.

Deoarece:

$$V(t) = V(\infty) - [V(\infty) - V(0)] e^{-\frac{t}{\tau}} \quad (3.12)$$

se obține după prelucrări simple:

$$V(t) = \frac{E}{r_c + R} \left[r_c + \frac{R(r_b - r_c)}{r_b + R} e^{-\frac{t}{\tau_c}} \right] \quad (3.13)$$

Deoarece $R \ll r_b$ și ținând seama că $r_c \ll r_b$ rezultă:

$$V(t) \approx \frac{E}{r_c + R} (r_c + R e^{-\frac{t}{\tau_c}}) \quad (3.14)$$

II. Comutația inversă

Se pun în evidență valorile inițiale și finale ale tensiunii :

$$V(\infty) = \frac{r_b}{r_b + R} E, \quad V(0) = \frac{r_c}{r_c + R} E \quad (3.15)$$

după care rezultă succesiv:

$$V(t) = \frac{E}{r_b + R} \left[r_b - \frac{R(r_b - r_c)}{r_b + R} e^{-\frac{t}{\tau_b}} \right] \quad (3.16)$$

$$\tau_b = R_{chiv\ bi} \cdot C_p = \frac{r_b R}{r_b + R} C_p \cong RC_p \quad (3.17)$$

Dacă $R \ll r_b$, rezultă

$$V(t) = E \cdot \left(1 - \frac{R}{r_b + R} \cdot e^{-\frac{t}{\tau_b}} \right) \quad (3.18)$$

În cazul în care se consideră tensiunea de intrare ca fiind un impuls dreptunghiular, dacă se calculează timpii de creștere, respectiv de cădere între 10% și 90% din V_{max} , se obține răspunsul din figura 3.7, unde:

$$t_{TLH} \cong 2,2\tau_c \tag{3.19}$$

$$t_{THL} \cong 2,2\tau_b \tag{3.20}$$





Figura 3.7. Răspunsul comutatorului real la un impuls de comandă rectangular

Având în vedere faptul că în timpul comutației tensiunea și curentul sunt simultan nenule, se poate determina *puterea disipată* de comutatorul real. Aceasta are patru componente așa cum rezultă din figura 3.8.

Cele patru componente care alcătuiesc puterea disipată sunt:



- puterea disipată în stare blocată
- puterea disipată în stare de conducție
- puterea disipată în timpul comutației directe
- puterea disipată în timpul comutației inverse.

Figura 3.8. Curentul, tensiunea și puterea disipată printr-un comutator real

Componentele enumerate se regăsesc ca termeni componenți ai expresiei care descrie puterea totală disipată (relația 3.21):

$$P = \frac{V_{bo}I_{bo}T_b + V_{co}I_{co}T_c + V_{bo}I_{co}(t_c + t_b)}{T} \tag{3.21}$$

Se observă că puterea disipată este o funcție de frecvență (inversul perioadei). În regim de comutație *puterea crește cu creșterea frecvenței*.

$$P = f\left(\frac{1}{T}\right) \tag{3.22}$$

3.2. Dioda în regim de comutație

3.2.1. Procese fizice în joncțiunea pn în regim de comutație

Pentru a studia comportarea diodei în regim de comutație se consideră circuitul elementar din figura 3.9 la a cărei intrare se aplică un semnal de tip treaptă.

Vom considera inițial o dioda semiconductoră fără a lua în considerare străpungerea inversă.




Figura 3.9. Circuit pentru studiul diodei în comutație (a), semnal de intrare pentru studiul comutației (b), caracteristica curent-tensiune a diodei semiconductoră (c)

În cazul comutării directe se poate exprima valoarea curentului I_D prin expresia (3.23).

$$I_D = \frac{V_1 - V_D}{R} \cong \frac{V_1}{R} \quad (3.23)$$

Pentru situația în care dioda este polarizată invers:

$$I_A = I_R \cong \frac{V_2}{R} \quad (3.24)$$

Dacă se notează cu N_a , N_d concentrațiile impurităților acceptoare din regiunea p și donoare din regiune n , în ipoteza că toate impuritățile sunt ionizate, concentrațiile de goluri și electroni în cele două regiuni ale joncțiunii p_n , p_p și n_n , în absența tensiunii de polarizare, satisfac relațiile:

$$p_p = N_a; p_n = N_d \text{ iar } p_p n_p = p_n n_n = n_i^2 \quad (3.25)$$

unde $p_i = n_i$ reprezintă concentrația electronilor sau golurilor în semiconductorul intrinsec (nedopat).

În teoria semiconductorilor se arată că variațiile concentrațiilor de purtători în lungul unei axe perpendiculare pe planul joncțiunii, sunt descrise de ecuațiile:

$$p(x) = p_n + p_n \left[\exp\left(\frac{qV_A}{KT}\right) - 1 \right] \exp\left(-\frac{x - l_n}{L_p}\right), \text{ pentru } x \geq l_n \quad (3.26)$$

$$n(x) = n_p + n_p \left[\exp\left(\frac{qV_A}{KT}\right) - 1 \right] \exp\left(-\frac{x + l_p}{L_n}\right), \text{ pentru } x \leq l_n \quad (3.27)$$

unde prin L_p și L_n s-au notat lungimea de difuzie a golurilor, respectiv electronilor în exces, iar l_p și l_n reprezintă adâncimea regiunii de tranziție în regiunea p , respectiv n .

În figura 3.10 sunt reprezentate aceste variații pentru cazul unei polarizări directe (a), respectiv inverse (b), în condițiile neglijării adâncimii regiunilor de tranziție.




Figura 3.10. Variația concentrației de purtători pentru o joncțiune pn polarizată direct (a), respectiv invers (b).

Comutația presupune modificarea distribuției de purtători de la situația prezentată în figura 3.10.a la situația din figura 3.10.b sau invers, proces care presupune scurgerea unui anumit timp. Aceste întârzieri se regăsesc de altfel și în formele de undă care reprezintă răspunsul joncțiunii la un semnal treaptă, așa cum se va vedea în continuare.

Răspunsul diodei la un semnal treaptă pozitivă este reprezentat în figura 3.11. Se remarcă că la aplicarea unei trepte de tensiune, curentul prin diodă crește cu o oarecare inerție, de la valoarea reziduală redusă specifică polarizării inverse I_T , la valoarea curentului direct prin dioda deschisă I_D . Ca urmare, tensiunea la extremitățile joncțiunii devine pozitivă cu o întârziere t_d (*timp de întârziere* - "delay time") față de momentul aplicării saltului de tensiune la intrare. Această inerție se datorează timpului necesar transferului de purtători majoritari dintr-o regiune în alta în scopul anihilării barierei de potențial de la nivelul joncțiunii. Urmează apoi injecția de purtători minoritari care difuzează în regiunile

neutre, fenomen caracterizat de asemenea de o anumită întârziere, t_r (*time de creștere* - "rise time").

Timpul de comutare directă va fi deci alcătuit din cele două componente:

$$t_{on} = t_d + t_r \quad (3.28)$$

În cazul în care rezistența regiunilor neutre ale diodei este neglijabilă, forma de undă a tensiunii la bornele joncțiunii prezintă o supracreștere pronunțată, peste valoarea tensiunii de deschidere U_D , în interiorul intervalului de timp t_r (reprezentarea cu linie întreruptă - figura 3.11.a).

Situațiile prezentate sunt descrise în figura 3.11.a.

În cazul comutației inverse, atunci când tensiunea de intrare trece prin salt de la o valoare pozitivă la una negativă, curentul prin joncțiune prezintă la rândul lui un salt datorat faptului că purtătorii minoritari din cele două regiuni nu dispar instantaneu, fiind necesar un timp de recombinare a lor sau de trecere în regiunile din care provin, timp numit *time de stocare*, t_s . Pe măsură ce scade concentrația de purtători minoritari, se reduce și tensiunea pe joncțiune către valoarea 0, urmată de o creștere progresivă către valoarea tensiunii inverse de regim staționar, corespunzător cu reducerea curentului către valoarea reziduală asociată polarizării inverse. Timpul necesar pentru ca tensiunea pe joncțiune să evolueze de la 0 la valoarea tensiunii inverse de polarizare se numește *time de tranziție*, t_t .

Timpul de comutație inversă va fi așadar:

$$t_{off} = t_s + t_t \quad (3.29)$$

Evoluția mărimilor de interes pentru comutația inversă este descrisă în figura 3.11.b.

Trebuie remarcat faptul că timpul de comutație inversă este cu mult mai mare decât timpul de comutație directă, $t_{off} \gg t_{on}$. Pentru a asigura deci o comutație rapidă trebuie redus în primul rând timpul de comutație inversă.

În procesele de comutație se studiază prin urmare, cu precădere, comutația inversă. Pentru reducerea timpului de comutație inversă, care este determinant în bilanțul temporal al comutației, se poate utiliza o capacitate conectată în paralel cu sarcina care să asigure parțial surplusul de sarcini necesar pentru reechilibrarea joncțiunii.




Figura 3.11. Comutația directă (a) și inversă (b) în cazul diodei semiconductoare

3.2.2. Modelul de control prin sarcină a diodei semiconductoare

Pentru controlul diodei în regim de comutație există mai multe metode bazate pe diverse modele matematice (rezolvarea ecuației de continuitate, a ecuației cu derivate parțiale, care prin liniarizare conduce la ecuația de difuzie sau rezolvarea ecuației neliniare cu derivate parțiale).

Mai recent au apărut modele matematice cu control bidimensional și tridimensional care au permis punerea în evidență a unor comportări ascunse.

Vom considerăm o joncțiune *pn* la care curentul este determinat numai de injecția golurilor din regiunea *p* în regiunea *n*. Se pornește de la ecuația de continuitate a concentrației golurilor din regiunea *n*:

$$\frac{\partial p}{\partial t} = -\frac{p - p_n}{\tau_p} - \frac{1}{q} \operatorname{div} \vec{J}_p \quad (3.30)$$

p_n - concentrația golurilor din regiunea *n*
 p - concentrația golurilor la echilibru
 τ_p - timpul de viață al golurilor în exces
 q - sarcina golurilor
 J - densitatea de curent datorată golurilor

Integrând această ecuație pe volumul V al regiunii n se obține:

$$\int_V q \frac{dp}{dt} dv = - \int_V \frac{q(p - p_n)}{\tau_p} dv - \int_V \text{div } \vec{J}_p dv \quad (3.31)$$

deoarece $dV = A dx$, trecând de la integrala de volum la integrala de suprafață (formula lui Ostrogradski), înlocuind în relația 3.31, se obține:

$$\frac{d}{dt} \int_{l_n} q(p - p_n) A dx = - \frac{1}{\tau_p} \int_{l_n} q(p - p_n) A dx - \int_{S_n} \vec{J}_p d\vec{A} \quad (3.32)$$

unde $d\vec{A}$ este elementul de arie, S_n este suprafața care delimitează regiunea n neutră iar l_n este lungimea barierei de potențial (figura 3.12).




Figura 3.12. Definierea mărimilor vectoriale ce caracterizează joncțiunea pn

Vom nota cu Q sarcina de purtători minoritari aflați în exces în regiunea n neutră:

$$Q = \int_{l_n} q(p - p_n) A dx \quad (3.33)$$

Cu excepția planurilor perpendiculare pe axa Ox integrala de suprafață este nulă deoarece $\vec{J}_p d\vec{A} = 0$ (vectori perpendiculari). Rezultă prin urmare:

$$\int_{S_n} \vec{J}_p d\vec{A} = -i_p(l_n) + i_p(\infty) \cong -i_p(l_n) = -i_A \quad (3.34)$$

S-a considerat că toate golurile injectate în regiunea n se recombina înainte de a ajunge la contactul ohmic din regiunea n .

Din relația 3.33 rezultă:

$$\frac{dQ}{dt} = -\frac{Q}{\tau_p} + i_A \quad (3.35)$$

$$i_A = \frac{Q}{\tau_p} + \frac{dQ}{dt} \quad (3.36)$$

Fluxul de goluri injectat în regiunea n este egal cu suma dintre numărul golurilor ce se recombină în unitatea de timp în regiunea n , $(\frac{Q}{q\tau_p})$ și variația numărului de goluri în unitatea de timp $(\frac{1}{q} \frac{dQ}{dt})$.

În regim staționar $\frac{dQ}{dt} = 0$ și relația (3.36) se transformă în:

$$I_A = \frac{Q_0}{\tau_p} \quad (3.37)$$

În polarizare directă Q_0 este pozitivă, iar în polarizare inversă este negativă.

Interpretarea ecuației obținute este următoarea: în regim staționar sarcina purtătorilor minoritari în exces în regiunea n (Q_0) este proporțională cu curentul ce circulă prin joncțiune, I_A , constanta de proporționalitate fiind timpul de viață al purtătorilor minoritari τ_p .

În regim variabil relația 3.37 poate fi completată cu un termen ce ține seama de curentul de încărcare a barierei, astfel încât ea devine:

$$i_A = \frac{Q}{\tau_p} + \frac{dQ}{dt} + C_b \frac{dU_A}{dt} ; \quad (3.38)$$

unde C_b este *capacitatea de barieră*.

Pentru o dopare uniformă de o parte și de alta a barierei, $N_a = N_d$, curentul prin diodă devine:

$$i_A = \frac{Q_p}{\tau_p} + \frac{dQ_p}{dt} + \frac{Q_n}{\tau_n} + \frac{dQ_n}{dt} \quad (3.39)$$

$$I_A = \frac{Q_p}{\tau_p} + \frac{Q_n}{\tau_n} \quad (3.40)$$

Dacă notăm $Q_n + Q_p = Q$ și

$\frac{1}{\tau_p} + \frac{1}{\tau_n} = \frac{1}{\tau_{ef}}$, atunci relațiile anterioare (3.39 și 3.40) se pot scrie în funcție de Q și t_{ef} , regăsindu-se de fapt relațiile 3.36 și 3.37.

3.2.3. Capacități specifice diodelor semiconductoare

După cum s-a observat, întâzierile care apar la nivelul unei joncțiuni semiconductoare sub efectul unui front de tensiune de comandă sunt modelate utilizând capacități: *capacitatea de difuzie* și *capacitatea de barieră*.

A. Capacitatea de difuzie

Originea capacității de difuzie (C_D) poate fi descrisă calitativ ținând seama de fenomenele fizice care au loc la nivelul joncțiunii. Pentru o joncțiune polarizată direct, golurile difuzează din regiunea p în regiunea n . În consecință, în vecinătatea joncțiunii, în regiunea n , avem o mai mare concentrație de goluri decât există în mod normal datorită difuziei. Această densitate de goluri în "exces" poate fi considerată ca o acumulare de sarcini în vecinătatea joncțiunii. Cantitatea de sarcini în exces este determinată de mărimea polarizării directe. Pe măsură ce ne îndepărtăm de joncțiune, excesul concentrației de goluri descrește datorită recombinării cu electronii majoritari. La fel se comportă electronii ce difuzează în regiunea p .

Dacă aplicăm un semnal ce mărește polarizarea directă cu ΔV , creșterea de goluri (electroni) provoacă o schimbare ΔQ în sarcina acumulată în apropierea joncțiunii. Raportul $\Delta Q/\Delta V$ definește capacitatea de difuzie C_D . Pentru o diodă cu joncțiune, unde una din regiuni este mult mai puternic dopată decât cealaltă, C_D se evaluează astfel:

$$C_D = \left. \frac{dQ}{dV} \right|_Q = \frac{I dt}{V_T} = \frac{\tau}{r_d} [F] \quad (3.41)$$

Timpul mediu de viață al sarcinilor, τ în ecuația de mai sus, este o măsură a timpului de recombinare a "excesului" de sarcini minoritare. Cum $\tau = r_d C_D$, timpul de viață al sarcinilor poate fi privit ca o constantă de timp de difuzie.

Capacitatea de difuzie C_D definită în sensul unei acumulări de sarcini minoritare în vecinătatea joncțiunii unei diode polarizate direct poate fi abordată și pe baza modelului de control prin sarcină al diodei descris mai sus.

Putem scrie ecuația

$$C_D \equiv \frac{dQ}{dV} = \tau \frac{dI}{dV} = \tau g_d = \frac{\tau}{r_d} [F] \quad (3.42)$$

unde conductanța diodei este:

$$g_d \equiv \frac{dl}{dV} \quad (3.43)$$

Înlocuind, în relația capacității de difuzie, g_d cu termenul $r_d=1/g_d$ rezultă

$$C_D = \frac{d}{\eta V_T} [F] \quad (3.44)$$

Observăm cum *capacitatea de difuzie este proporțională cu curentul I* . η este un parametru tehnologic care depinde de tipul de semiconductor. În explicația dată mai sus am presupus că curentul I este format numai din goluri. Dacă această presupunere nu este satisfăcută, ecuația

$$C_D \equiv \frac{dQ}{dV} = \tau \frac{dl}{dV} = \tau g_d = \frac{\tau}{r_d} [F] \quad (3.45)$$

definește capacitatea de difuzie C_{Dp} formată în întregime din goluri și poate fi obținută o expresie similară pentru C_{Dn} formată în întregime din electroni. Capacitatea totală de difuzie poate fi obținută din sumarea termenilor C_{Dp} și C_{Dn} .

B. Capacitatea de barieră (de tranziție)

În cazul unei polarizări inverse intervine o capacitate numită *capacitate de barieră* (sau *capacitate de tranziție* sau *capacitate de sarcină spațială*, C_T). Ea reprezintă schimbarea în sarcina acumulată în regiunea sărăcită de purtători în corelație cu modificarea tensiunii pe joncțiune. Creșterea polarizării inverse determină mărirea regiunii sărăcite de purtători de lățime W . Datorită ionilor pozitivi existenți de o parte a joncțiunii și a ionilor negativi de cealaltă parte, C_T este analog cu o capacitate cu armături plan-paralele pentru care

$$C_T = \frac{\varepsilon A}{W} [F] \quad (3.46)$$

unde W este lățimea regiunii sărăcite de purtători, A este aria joncțiunii și ε este permitivitatea semiconductorului. Trebuie să remarcăm că W este funcție de tensiunea de polarizare inversă și deci C_T este dependent de tensiune. În condițiile polarizării directe, valoarea capacității de barieră este atât de mică comparativ cu C_D încât în general ea este neglijată. În mod similar în cazul unei diode polarizate invers există o anumită difuzie a sarcinilor, însă această capacitate este neglijabilă în comparație cu C_T .

3.3. Tranzistorul bipolar în regim de comutație

3.3.1. Procese fizice la comutația tranzistorului bipolar

Funcționarea tranzistorului în regim de comutație constă în trecerea sa dintr-o stare stabilă în alta. În cele ce urmează vom evidenția, sub aspect calitativ, procesele fizice care au loc în timpul acestor tranziții.

Până în momentul t_0 (figura 3.13) presupunem că tranzistorul era blocat ($I_B = 0$; $I_C = 0$). Ca urmare, tensiunea $V_2 < 0$ se regăsește în bază, deci $U_{BE} = V_2 < 0$, iar $V_{BC} = V_{BE} + V_{CE} = V_2 - E_C = -(|V_2| + E_C) < 0$. În momentul t_0 tensiunea la intrare, V_{in} , își schimbă prin salt valoarea de la $V_2 < 0$ la $V_1 > 0$. Curentul în bază va crește brusc la o valoare

$$I_B(t_{0+}) = \frac{V_1 - V_{BE}(0)}{R_B} = \frac{V_1 - V_2}{R_B} = \frac{V_1 + |V_2|}{R_B} \quad (3.47)$$

deoarece capacitățile de barieră ale joncțiunilor nu-și pot schimba brusc tensiunea la borne. Pe măsură ce aceste capacități se încarcă, tensiunea în bază începe să crească, iar curentul de bază să scadă.

La momentul t_1 când $V_{BE} = V_\gamma$ (tensiunea de deschidere a tranzistorului), tranzistorul ajunge la marginea regiunii active. Se definește prin:

$$t_{d1} = t_1 - t_0 \quad (3.48)$$

timpul de întârziere, necesar tranzistorului să ajungă la marginea regiunii active.

În al doilea rând, trebuie un anumit timp pentru ca purtătorii injectați de emitor în bază să ajungă la colector. Pentru a caracteriza acest proces se definește un al doilea timp de întârziere

$$t_{d2} = t_2 - t_1, \quad (3.49)$$

datorat difuziei în bază. Ca urmare, este necesară scurgerea unui timp de întârziere (*delay time*):

$$t_d = t_{d1} + t_{d2} \quad (3.50)$$

până în momentul în care curentul de colector începe să crească.

După ce tranzistorul intră în regiunea activă, curentul prin colector nu crește brusc la valoarea finală I_{CS} . Pentru a ajunge la valoarea finală trebuie încărcate capacitățile de barieră ale joncțiunilor și trebuie formată distribuția de purtători majoritari în bază corespunzătoare regimului de saturație. Aceste procese limitează viteza de creștere a curentului de colector. Se definește timpul de creștere sau ridicare t_r (rise time) ca intervalul în care valoarea curentului de colector crește de la zero până la 0,9 din valoarea finală: $t_r = t_3 - t_2$ (vezi figura 3.13). În acest interval de timp, curentul în bază prezintă o ușoară scădere, datorită creșterii tensiunii V_{BE} de la V_γ la $V_{BE(sat)} > V_\gamma$. Dacă tensiunea V_1 este suficient de mare, tranzistorul va fi comutat în saturație (momentul t_4 corespunde acestei situații, figura 3.13.c).

Timpu de comutație directă t_{on} se definește ca interval de timp scurs de la aplicarea comenzii până la momentul când curentul de colector ajunge la 0,9 din valoarea finală:




Figura 3.13. Semnale specifice tranzistorului bipolar în comutație: a.- impuls de comandă bipolar b.- curent de bază c.- curent de colector

$$t_{on} = t_d + t_r \quad (3.51)$$

În continuare, tranzistorul rămâne în starea saturată (în general, de conducție) atâta timp cât tensiunea la intrare se menține constantă.

Presupunem acum că la momentul t_5 tensiunea la intrare variază brusc la valoarea $V_2 < 0$. Din nou, datorită capacității de barieră, joncțiunea bază-emitor nu-și poate schimba instantaneu tensiunea, deci $V_{BE}(t_{5+}) = V_{BE(sat)}$. Ca urmare, curentul de bază își schimbă brusc sensul, luând valoarea:

$$I_{B2} = \frac{V_2 - V_{BE}}{R_B} = -\frac{|V_2| + V_{BE(sat)}}{R_B} \quad (3.52)$$

situația fiind similară cu cea din cazul comutației inverse a joncțiunii *pn*. Curentul de colector nu simte însă imediat modificarea tensiunii aplicate în circuitul bazei. Aceasta se datorează faptului că în baza tranzistorului saturat se află un exces de sarcină (sarcină stocată), față de valoarea necesară pentru a asigura curentul de colector I_{CS} . Curentul de colector începe să scadă abia după ce este eliminată toată sarcina suplimentară de purtători minoritari din bază (figura 3.13.c). Intervalul de timp $t_s = t_6 - t_5$ scurs de la aplicarea comenzii de comutație inversă până în momentul când curentul de colector începe să scadă este numit *time de stocare* ("storage time").

După ce tranzistorul iese din saturație și punctul reprezentativ se deplasează pe dreapta de sarcină, spre starea de blocare, intervin aceleași probleme ca în perioada de creștere din comutația directă, cu deosebirea că aceste procese decurg în sens contrar. Pentru caracterizarea acestor procese se definește un *time de cădere* $t_f = t_7 - t_6$ ("fall time"), ca interval în care curentul de colector scade de la I_{CS} la $0,1 I_{CS}$. În intervalul $t_6 \div t_7$, valoarea curentului de bază scade puțin datorită scăderii tensiunii V_{BE} de la $V_{BE(sat)}$ la V_γ .

Timepul de comutație inversă t_{off} se definește ca intervalul scurs de la aplicarea comenzii de comutație inversă până la momentul în care curentul de colector scade la $0,1$ din valoarea sa inițială:

$$t_{off} = t_s + t_f \quad (3.53)$$

Deși tranzistorul devine din nou blocat ($I_C = 0$) există încă un *time final de revenire* t_{fr} ("final recovery time"), necesar descărcării capacităților joncțiunilor. În acest interval de timp

$$t_{fr} = t_8 - t_7, \quad (3.54)$$

tensiunea V_{BE} scade de la V_γ la zero.

Definițiile date pentru timpii de comutație corespund interpretărilor fizice ale acestora. Experimental este mai comod să se definească timpii de comutație astfel (figura 3.14):




Figura 3.14. Definirea practică a timpilor de comutație

- t_d - între 0 și $0,1 I_{CS}$
- t_r - între $0,1$ și $0,9 I_{CS}$
- t_s - între I_{CS} și $0,9 I_{CS}$
- t_f - între $0,9$ și $0,1 I_{CS}$

Noile definiții modifică doar t_d și t_r , respectiv t_s și t_f . Timpii totali de comutație t_{on} și t_{off} (deci cei care interesează practic) nu se modifică.

3.3.2. Regimuri de funcționare ale tranzistorului bipolar în comutație

Pentru a pune în evidență regimul de comutație la tranzistorul bipolar vom considera o familie generică de caracteristici de ieșire (figura 3.15).

În funcție de regiunile între care are loc deplasarea punctului de funcționare se evidențiază trei regimuri de funcționare în comutație:

- regimul de saturație, când tranzistorul comută între regiunea de blocare și cea de saturație (AB);
- regimul de curent, când tranzistorul comută între regiunea de blocare și cea activă (CD);
- regimul de avalanșă, când tranzistorul comută între regiunea de blocare și regiunea de avalanșă (EF).




Figura 3.15. Regimurile de funcționare în comutație ale tranzistorului bipolar

3.3.3. Regimul de saturație al tranzistorului bipolar în comutație

Acest tip de comutație este specific nivelelor mari de semnal și este cel mai răspândit. Dependența între curent și tensiune este descrisă de ecuațiile Ebers-Moll, care se referă însă la tranzistorul ideal.

Funcționarea în regim de saturație are loc pentru toate cele trei moduri de conectare ale tranzistorului bipolar (bază comună, emitor comun, colector comun), mai utilizate fiind conexiunea emitor comun (figura 3.16) și cea cu bază comună (figura 3.17).

Indiferent de tipul conexiunii, în acest regim de lucru funcționarea are loc între regiunea de blocare și cea de saturație, cele două stări fiind descrise în continuare (figura 3.16). Dreapta AB este *dreapta statică de sarcină*.




Figura 3.16. Conexiunea emitor comun a tranzistorului (a) și caracteristica de ieșire asociată (b).

Starea de blocare are loc pentru o tensiune $V_{BE} > 0$ la tranzistoarele *pnp*, și $V_{BE} < 0$ la tranzistoarele *npn*. Curenții reziduali prin tranzistor se determină din ecuațiile Ebers-Moll.

Deoarece:

$$I_C = \alpha_E I_{CB0} \quad (3.55)$$

ținând cont că $I_C + I_E + I_B = 0$ și $I_E = 0$, rezultă $I_C = I_{CB0}$ și $I_B = -I_{CB0}$, ceea ce corespunde punctului *A'* din planul caracteristicilor de ieșire. Situația corespunde unui regim de blocare profundă, caracterizat de o tensiune colector-bază mare și o putere disipată redusă.

Dacă $I_B = 0$, rezultă

$$I_C = -I_E = \frac{I_{CO}}{1 - \alpha_F} \equiv I_{CEO} \quad (3.56)$$




Figura 3.17. Conexiunea *bază comună* și caracteristicile de ieșire asociate

Pentru conexiunea emitor comun, regiunea $I_{CB0} < I_C < I_{CEO}$ este considerată regiune de tranziție între starea de blocare și cea de amplificare și corespunde punctului *C* (figura 3.16). Pentru conexiunea bază-comună punctul *C* se află în regiunea activă (de amplificare). Un neajuns al acestui regim îl constituie valoarea mare a curentului de colector și valoarea scăzută a tensiunii V_{CE} admisibile, nefiind recomandată blocarea tranzistorului în acest mod.

Starea de saturație se produce atunci când joncțiunea emitorului și a colectorului sunt polarizate direct. Este necesar ca $V_{BE} > V_D$ (V_D fiind tensiunea de deschidere a joncțiunii bază-emitor). La limita de intrare în saturație există proprietatea:

$$I_C = \beta I_B \quad \text{și} \quad I_C = \alpha I_E \quad (3.57)$$

Punctul de intrare în saturație este *B''* ($0, I_{CS}$).

Valoarea curenților de saturație se obține pentru situații extreme:

$$I_{ES} = I_{CS} \cong \frac{E_C}{R_C} \quad (3.58)$$

Condiția de saturație impusă tensiunilor nu este comodă și de aceea se folosește condiția pentru curenți: $I_E \geq I_{ES}$, $I_B \geq I_{BS}$ sau $I_B > I_C/\beta$.

Se poate defini, în cazul saturației, *gradul de saturație*, măsurabil prin factorul de supracomandă:

$$S_E = \frac{I_E}{I_{ES}} \quad \text{respectiv} \quad S_B = \frac{I_B}{I_{BS}} \quad (3.59)$$

Funcționarea tranzistorului în regim de saturație este exploatată în cazul utilizării acestuia drept comutator.

Circuitul din figura 3.18 este un comutator simplu în *configurație emitor comun*. Forma de undă pentru tensiunea de intrare v_i este utilizată pentru a controla starea comutatorului (între colector și emitor).




Figura 3.18. Tranzistorul bipolar în conexiune emitor-comun ca comutator

Pentru $t < T_1$ și $v_i = -V_2$ dioda *bază-emitor* este polarizată invers.

Dacă neglijăm componentele curențului invers, cum dioda *bază-colector* este de asemenea polarizată invers, tranzistorul bipolar este blocat și nu există nici un curent în circuit. În consecință, $v_0 = V_{CC}$ iar $i_c = 0$, acesta fiind echivalent cu un comutator deschis. Se poate aprecia că $i_c \cong I_{C0}$ și $v_0 = V_{CC} - I_{C0} R_L$. Cu I_{C0} de

ordinul nanoamperilor și R_L de ordinul kilohmilor rezultă că v_o diferă de V_{CC} doar cu câțiva microvolți. Deci, în situații practice, se poate considera că $v_o = V_{CC}$.

Tensiunea de intrare devine V_1 pentru $T_1 < t < T_2$. Valoarea lui V_1 este aleasă astfel încât să asigure intrarea în saturație a tranzistorului bipolar.

Valorile

$$v_{CE} = v_o = V_{CE(sat)} \leq 0,3 \text{ V} \quad (3.60)$$

$$i_c = \frac{(V_{CC} - V_{CE(sat)})}{R_L} \quad (3.61)$$

aproximează un comutator închis.




Figura 3.19 Caracteristica de transfer a comutatorului cu tranzistor bipolar

tranzistorul bipolar nu se deschide și nu se blochează brusc, în vecinătatea deschiderii și a blocării apare o "rotunjire" a caracteristicii.

Caracteristica de transfer liniarizată ilustrează comportarea circuitului. Cele două segmente orizontale indică stările ON și OFF ale comutatorului. De-a lungul fiecăruia din cele două segmente ieșirea nu este afectată de schimbările semnalului de intrare (tranzistorul bipolar este saturat sau blocat). Segmentul ce unește regiunile orizontale ilustrează dependența liniară a ieșirii față de intrare, comportamentul fiind acela a unei surse de tensiune controlate în tensiune, deci un amplificator (tranzistorul este polarizat în regiunea activă normală).

3.3.4. Regimul de curent al tranzistorului bipolar în comutație

Regimul de curent reprezintă comutarea între regiunea de blocare și regiunea activă.

Funcționarea de acest tip este specifică amplificatoarelor diferențiale.

Perechea cu cuplaj prin emitor sau perechea diferențială din figura 3.20 este printre cele mai importante configurații de tranzistor regăsite în circuitele

integrate. În figura 3.20, sursa de curent I_{EE} este realizată cu o oglindă de curent sau alte circuite similare.

Mai departe, presupunem că Q_1 și Q_2 sunt tranzistoare identice și ambele rezistențe de colector au valori egale. Se poate arăta că etajul diferențial poate fi utilizat atât ca amplificator cât și ca comutator. Pentru aceasta vom determina caracteristica de transfer de curent continuu a circuitului. Legea lui Kirchoff pentru buclă ce conține cele două joncțiuni *bază-emitor* este:




Figura 3.20. Etaj diferențial

$$-V_1 + V_{BE1} - V_{BE2} + V_2 = 0 \quad (3.62)$$

Cu tranzistorul polarizat în regiunea activă, curentul invers al joncțiunii *bază-colector* este neglijabil. Curenții de colector I_{C1} și I_{C2} sunt determinați de ecuațiile:

$$I_{C1} = \alpha_F I_{ES} e^{V_{BE1} / V_T} \quad (3.63)$$

$$I_{C2} = \alpha_F I_{ES} e^{V_{BE2} / V_T} \quad (3.64)$$

În ecuațiile 3.63 și 3.64 de mai sus presupunem că:

$$e^{V_{BE} / V_T} \gg 1, \text{ pt. } V_{BE} \gg V_T \quad (3.65)$$

Construim raportul I_{C1} / I_{C2} ca fiind:

$$\frac{I_{C1}}{I_{C2}} = e^{(V_{BE1} - V_{BE2}) / V_T} = e^{V_d / V_T} \quad (3.66)$$

Din ecuația 3.62 se observă că $V_{BE1} - V_{BE2} = V_1 - V_2 = V_d$ unde V_d este diferența (de aici și denumirea de *diferențial*) dintre două tensiuni de intrare.

Ecuația lui Kirchoff pentru curenți în nodul emitorului determină :

$$-(I_{E1} + I_{E2}) = I_{EE} = \frac{I_{C1}}{\alpha_F} + \frac{I_{C2}}{\alpha_F} \quad (3.67)$$

Împărțind ambii membri ai ecuației de mai sus prin I_{C1} / α_F rezultă:

$$\frac{\alpha_F I_{EE}}{I_{C1}} = \frac{I_{C2}}{I_{C1}} + 1 \quad (3.68)$$

Substituind ecuația 3.66 în ecuația 3.68 și rezolvând pentru I_{C1} rezultă

$$I_{C1} = \frac{\alpha_F I_{EE}}{1 + e^{-V_d/V_T}} \quad (3.69)$$

În mod similar se arată că:

$$I_{C2} = \frac{\alpha_F I_{EE}}{1 + e^{+V_d/V_T}} \quad (3.70)$$




Figura 3.21. Caracteristica de ieșire normalată a etajului diferențial

În ecuațiile 3.69 și 3.70 se observă că prin creșterea valorii lui V_d în sens pozitiv peste $4V_T$ se determină ca I_{C1} și I_{C2} să se apropie de valorile $\alpha_F I_{EE}$ și respectiv zero.

Prin analogie, o valoare negativă a lui V_d , cu $|V_d| > 4V_T$ face ca I_{C1} să se apropie de zero și I_{C2} să tindă către $\alpha_F I_{EE}$.

Pe baza ecuațiilor 3.69 și 3.70 putem construi caracteristica de transfer ca în figura 3.22.

Tensiunile V_{01} și V_{02} , pentru $R_{C1} = R_{C2} = R_C$, sunt definite ca

$$V_{01} = V_{CC} - I_{C1} R_{C1} \quad ; \quad V_{02} = V_{CC} - I_{C2} R_{C2} \quad (3.71)$$

și sunt trasate în figura 3.22.

De asemenea, în figură este ilustrată ieșirea diferențială $V_0 = V_{01} - V_{02}$.

Putem interpreta caracteristicile din figurile 3.21 și 3.22 după cum urmează:

Aplicarea unei tensiuni $V_d > 4V_T = 100 \text{ mV}$ face ca $I_{C1} \cong \alpha_F I_{EE}$ și $I_{C2} \cong 0$. În același timp $V_{02} = V_{CC}$ și $V_{01} = \alpha_F I_{EE} R_C$. V_{01} poate fi micșorat corespunzător prin alegerea corectă a lui R_C (V_{01} și V_{02} să corespundă menținerii Q_1 și Q_2 în regiunea activă).




Figura 3.22. Caracteristica de transfer a etajului diferențial

Deci putem aproxima ieșirea lui Q_1 cu un comutator închis și a lui Q_2 cu un comutator deschis. Starea acestor comutatoare se schimbă aplicând $V_d < -4V_T$. Ieșirea diferențială de asemenea evidențiază două nivele de ieșire distincte: unul pozitiv și unul negativ, pentru o schimbare a lui V_d de aproximativ $4V_T$.

O a doua observație foarte importantă este că în intervalul $-2V_T \leq V_d \leq 2V_T$, mărimile I_{C1} , I_{C2} , V_{01} , V_{02} au valori aproximativ liniar variabile relativ la V_d . Pentru această gamă de valori ale intrării, circuitul se comportă ca o sursă controlată. Ambele proprietăți, de comutare, respectiv de amplificare ale perechii cuplate prin emitor sunt exploatate în practică. Proprietatea de amplificator joacă un rol foarte important în circuitele analogice iar caracteristica de comutație este exploatată în circuitele digitale și în mod particular în circuitele logice din familia ECL așa cum se va vedea în cele ce urmează.

Avantajul principal al acestui mod de lucru este acela că permite o viteză de comutație mare datorită faptului că tranzistoarele nu ajung în saturație.

3.3.5. Regimul de avalanșă al tranzistorului bipolar în comutație

La tensiuni de polarizare mari ale joncțiunii bază-colector purtătorii de sarcină ionizează atomii neutri producând o multiplicare în avalanșă și o creștere accelerată a curentului de colector.

Gradul de multiplicare în regiunea de sarcină spațială îl notăm:

$$M = \frac{1}{1 - (V_{BC} / V_{av})^n}; \quad (3.72)$$

CU

- V_{BC} - tensiunea inversă aplicată acestei joncțiuni
- V_{av} - tensiunea de străpungere în avalanșă;
- $n = 1 \dots 7$ constantă tehnologică.

V_{av} este cea mai mare tensiune de străpungere pentru joncțiunea bază-colector cu I_E constant și I_C tinzând la ∞ .

V_{CB2} , V_{CB1} sunt tensiuni de străpungere definite ca în figura 3.23. Ele se mai întâlnesc în cataloage cu denumirea de $V_{BR(CE0)}$ respectiv $V_{BR(CB0)}$, iar între ele există legătura exprimată prin relația de mai jos:

$$V_{CB2} = V_{CB1} \sqrt{1 - h_{21b}} \quad (3.73)$$




Figura 3.23. Definierea tensiunilor de străpungere pentru tranzistorul bipolar polarizat în regiunea activă

Pentru regiunea de blocare se consideră o schemă simplă de polarizare a tranzistorului ca în figura 3.24.

Timpul de comutație al tranzistorului în regim de avalanșă este determinat de timpul de tranzit al purtătorilor prin joncțiunea polarizată invers.

La tranzistoarele de înaltă frecvență, obținute prin difuzie, timpul de comutație are o valoare mai mică de $1ns$ și depinde de gradul de multiplicare M și de frecvența de tăiere.

Funcționarea în regim de avalanșă este utilizată la obținerea de impulsuri scurte și uneori la obținerea de tensiuni liniar variabile sau în trepte.

Acest regim nu se folosește în mod uzual deoarece necesită tensiuni mari și prezintă instabilitate termică.




Figura 3.24. Tranzistor în comutație




Figura 3.25. Definierea tensiunilor de străpungere pentru tranzistorul bipolar polarizat în regiunea de blocare

3.3.6. Timpii de comutație ai tranzistorului bipolar

La joasă frecvență tranzistorul bipolar poate fi considerat element de comutație ideal. La creșterea frecvenței comutația se înrăutățește datorită timpului necesar trecerii purtătorilor din emitor în colector (*inerție de înaltă frecvență*).

Proprietățile de inerție sunt puse în evidență de factorul de curent:

$$h_{21b}(f) = \frac{h_{21b0}}{1 + \frac{f}{f_\alpha}} \quad (3.74)$$

unde $f_\alpha = 1 / 2\tau_\alpha$ este frecvența de tăiere, iar τ_α este constanta de timp pentru conexiunea bază-comună.

Comportarea tranzistorului la înaltă frecvență este influențată de dimensiunile fizice ale tranzistorului prin rezistența intrinsecă a bazei și prin capacitățile joncțiunilor.

Se reamintește că pentru o joncțiune se definesc două capacități (vezi capitolul 3.2.3.):

$$C_d = C_{d0} \exp \frac{qV_A}{kT} \quad (\text{capacitatea de difuzie, dominantă în polarizarea directă}) \quad (3.75)$$


$$C_b = \frac{C_{b0}}{\sqrt{1 - \frac{V_A}{U_0}}} \quad (\text{capacitatea de barieră, dominantă în polarizare inversă}) \quad (3.76)$$

Proprietățile de comutație sunt influențate de asemenea și de acumularea de purtători de sarcină minoritari în regiunea bazei la intrarea în saturație. Timpii de comutație asociați sunt influențați și de natura sarcinii.

Dacă reprezentăm răspunsul unui tranzistor bipolar comandat cu un curent de bază de tip impuls se obține o variație de tipul celei descrise în figura 3.26. Notațiile au următoarele semnificații: t_r - timp de creștere; t_s - timp de ieșire din saturație; t_f - timp de cădere sau de blocare; $t_s + t_f = t_{off}$ - timp de comutație inversă; t_{on} - timp de comutație directă.

Este necesar să fie îndeplinită condiția de saturare a tranzistorului $I_B h_{21E} \gg I_{CSat}$.

Timpii definiți în figura 3.26 au valorile de mai jos.



$$t_r \cong \tau_\alpha \frac{I_{CS}}{I_{B1}} \quad (3.77)$$

$$t_f \cong \tau_\alpha \frac{I_{CS}}{I_{B2}} \quad (3.78)$$

$$t_s \cong \tau_\alpha \ln \frac{(I_{B1} - I_{B2}) h_{21E}}{I_{CS} - h_{21E} I_{B2}} \quad (3.79)$$

Se observă că timpii depind atât de curenții din bază, cât și de constanta de timp de stocare τ_α .

Figura 3.26. Răspunsul tranzistorului bipolar la impuls de curent în bază

Avantajele regimului de saturație în comutație sunt: stabilitate bună (tranzistorul își păstrează starea de saturație sau blocare chiar și în prezența unor perturbații importante), număr redus de componente, proiectare ușoară, disipație termică redusă. Dezavantajul principal este viteza redusă de comutație.

3.3.7. Posibilități de reducere a timpilor de comutație

Există mai multe posibilități pentru reducerea timpilor de comutație:

- reducerea timpilor de comutație prin utilizarea unor tranzistoare cu frecvență de tăiere ridicată;
- utilizarea condensatoarelor de accelerare - asigură o supracomandă în baza tranzistorului. Mărirea curentului de bază în general nu este recomandată deoarece I_B pentru comutația directă, respectiv inversă determină efecte contrare;




Figura 3.27. Reducerea timpilor de comutație prin modificarea formei de undă a curentului de comandă

c) evitarea intrării în saturație a tranzistorului bipolar cu ajutorul reacției negative neliniare.

Prima soluție depinde de tehnologia de fabricație a tranzistorului și nu este la îndemâna utilizatorilor, celelalte două metode fiind însă larg răspândite.

O soluție practică uzuală constă în modificarea formei de undă a tensiunii de comandă cu ajutorul unor elemente pasive, în particular capacități.

Forma de undă ideală pentru comanda în bază este prezentată în figura 3.27 și are ca efect reducerea timpilor de comutație.

Timpul de comutație directă t_{on} poate fi redus prin mărirea curentului de comandă I_B peste valoarea normală de menținere în saturație. Aceasta influențează însă negativ timpul de ieșire din saturație determinat în principal de timpul de stocare a purtătorilor t_s . De aceea, în cazul comutației inverse, se urmărește aplicarea unei supracreșteri similare pentru reducerea timpului de comutație inversă $t_{off} = t_s + t_f$.

O astfel de formă de undă este dificil de obținut în practică motiv pentru care se utilizează un compromis.

Dacă se introduce un circuit de derivare în baza tranzistorului (circuit alcătuit din C și R_{inT}) impulsul de comandă furnizat de sursa $e(t)$ (figura 3.28) va fi deformat, fiind afectat de supracreșteri suprapuse celor două fronturi. Tensiunea de comandă $e(t)$ va determina o variație a curentului ca în figura 3.28.




Figura 3.28. Supracomanda tranzistorului, folosind circuit de derivare în bază, în scopul reducerii timpilor de comutație (a) și forme de undă asociate (b)

Pentru $e(t)=E_1$, tranzistorul fiind inițial blocat, curentul injectat în bază va fi cel determinat cu relația 3.80.

$$I_{B1} = \frac{E_1 - V_C(t_1)}{r_s + R_{in}} \quad (3.80)$$

unde V_C este tensiunea pe condensator la momentul t_1 , iar $R_{in} = r_b$ este rezistența de intrare în baza tranzistorului.

Pe măsură ce condensatorul se încarcă I_B , se micșorează și:

$$I_{BS} = \frac{E_1}{r_s + R_B + R_{in}} \quad (3.81)$$

Pentru ca prin tranzistor să se stabilească curentul de regim staționar, I_{BS} , înainte de terminarea impulsului de comandă (t_2), trebuie satisfăcută relația:

$$\tau_c = C \cdot [R \parallel (r_s + R_{in})] \leq \frac{T_0}{3} \quad (3.82)$$

În momentul blocării tranzistorului:

$$I_{B2} = \frac{E_2 + V_C(t_2)}{r_s + R_{in}} \quad (3.83)$$

Pe măsură ce condensatorul se descarcă, I_B scade către I_{CB0} . Pentru a accelera descărcarea condensatorului după blocarea tranzistorului, s-a introdus

dioda D care protejează joncțiunea BE la supracomanda inversă. Această metodă este utilă cu precădere în cazul tranzistoarelor având parametrul h_{21E} cu dispersie tehnologică redusă.

Observație: Rezistența sursei, r_s , poate să fie diferită pe durata comutării directe, respectiv inverse cum este cazul generării tensiunii $e(t)$ de către un etaj similar cu tranzistoare bipolare.

O altă metodă de reducere a timpilor de comutație se referă la evitarea intrării în saturație prin introducerea unei reacții negative care să împiedice polarizarea directă a joncțiunii bază-colector (figura 3.29). Valoarea rezistenței R trebuie astfel aleasă încât pentru valoarea maximă $h_{21E_{max}}$, căderea de tensiune pe R să fie mai mare decât căderea de tensiune pe D .




Figura 3.29. Reducerea timpilor de comutație prin evitarea intrării în saturație

$$R(I_B + I_1) \geq V_D \quad (3.84)$$

$$I_B \cong \frac{E_c}{R_C h_{21E}} \quad (3.85)$$

$$I_1 \cong \frac{E_B}{R_1} \quad (3.86)$$

În aceste condiții:

$$R > \frac{V_D}{\frac{E_c}{h_{21E} R_C} + \frac{E_B}{R_1}} \quad (3.87)$$

R_1 se calculează din condiția de blocare sigură a tranzistorului.
 R_C se determină din condiția de obținere a curentului comandat necesar.

Cu ajutorul acestei metode *timpul de stocare* care intervine în expresia lui t_{off} este redus la 0 (dispare).

3.4. TEC în comutație

Tranzistoarele cu efect de câmp (TEC) sunt folosite pe scară largă în circuitele digitale unde este exploatată însușirea de comutator a acestui dispozitiv. Cele mai utilizate în regim de comutație sunt tranzistoarele TEC-MOS, a căror comportament se apropie cel mai mult de comutatorul ideal. Funcționarea în comutație este determinată esențial de sarcina pe care lucrează tranzistorul, motiv pentru care în continuare s-au abordat două situații concrete.

3.4.1. TEC cu sarcină rezistivă în comutație

Schema electrică a unui TEC cu sarcină rezistivă în comutație este dată în figura 3.30. Stările stabile se află, una în regiunea de blocare (A) și cealaltă în regiunea liniară (C).




Figura 3.30 TEC cu sarcină rezistivă (a) și caracteristicile asociate (b)

În starea blocată rezistența între drenă și sursă este foarte mare. Din acest punct de vedere TEC se comportă chiar mai bine decât tranzistorul bipolar. Căderea de tensiune pe TEC în starea de conducție este însă mai mare decât $V_{CE\ sat}$ de la tranzistorul bipolar. Aceasta reprezintă un dezavantaj important al comutatoarelor cu TEC față de cele cu tranzistoare bipolare. Să considerăm că la momentul inițial tranzistorul se află în starea blocată și i se aplică un salt de tensiune la intrare, ca în figura 3.31.

Imediat după aplicarea comenzii de comutație, canalul nefiind format, tranzistorul nu conduce. Inițial sursa de semnal încarcă pozitiv grila față de substrat și "împinge" golurile de la suprafață spre interiorul substratului, formând regiunea cu sarcină spațială, sărăcită de goluri. Același curent transportă electroni din regiunea n^+ a sursei spre regiunea p de sub grilă, formând *canalul conductor*.

Procesele care au loc în această etapă corespund încărcării unei capacități neliniare prin rezistența sursei de semnal. Pentru valorile uzuale ale capacităților de grilă (cca. 1 pF) și R_G , durata acestui proces este foarte mică. De cele mai multe ori se poate considera că tranzistorul intră în conducție imediat după aplicarea comenzii de comutație directă. Întotdeauna la ieșirea unui TEC există o anumită capacitate parazită C , formată din capacitatea drenă - sursă, capacitatea conexiunilor și capacitatea de intrare în etajul următor. Datorită acestor capacități, tensiunea la ieșire, la sfârșitul procesului de formare a canalului, practic nu se schimbă, capacitatea "memorând" tensiunea la borne. În planul caracteristicilor de ieșire (figura 3.30.b) se poate considera că punctul de funcționare al tranzistorului trece într-un timp foarte scurt din A în B (figura 3.30.b), la $V_{DS} = V_{DD} = constant$, pe caracteristica $V_{GS} = V_1$.

În continuare, capacitatea C se descarcă prin conductanța drenă - sursă, de la tensiunea inițială V_{DD} (corespunzătoare stării blocate) la valoarea redusă, corespunzătoare stării de conducție (punctele B, respectiv C din figura 3.30.b). Punctul de funcționare al tranzistorului se deplasează pe caracteristica statică $V_{GS} = V_1$ din B spre C. Acest proces determină durata comutației directe a TEC-MOS.

După aplicarea comenzii de comutație inversă, sursa de semnal descarcă capacitatea de grilă. Sarcina pozitivă de pe grilă este eliminată iar golurile majoritare din substrat pătrund în regiunea sărăcită de sarcini de la suprafață. În felul acesta, canalul dispăre. Procesul de închidere a canalului este foarte rapid, durata sa putând fi neglijată în cadrul timpului de comutație inversă. În planul caracteristicilor de ieșire, punctul de funcționare trece din C în D la $V_{DS} = constant$.

În continuare urmează încărcarea capacității parazite C prin rezistența de drenă până la tensiunea V_{DD} corespunzătoare stării blocate. Acest proces determină durata comutației inverse a TEC-MOS.

Din cele de mai sus rezultă că la TEC-MOS, comutația conductanței drenă - sursă precum și a curentului de drenă se face foarte rapid. Tensiunea la ieșire are însă un proces tranzitoriu mai lung, datorită capacității parazite de la ieșire.

Timpii de comutație directă și inversă au aceleași definiții ca la tranzistorul bipolar, cu deosebirea că se referă la regimul tranzitoriu al tensiunii de la ieșire. La TEC-MOS acești timpi sunt de ordinul 20 - 100ns.

În circuitele integrate actuale, tranzistoarele TEC-MOS nu lucrează cu sarcină rezistivă. Rezistoarele folosite în circuitele integrate bipolare obținute prin difuzie sau depuneri metalice în vid ocupă suprafețe mari. De exemplu, un rezistor difuzat de 20k Ω ocupă o suprafață de aproximativ 0,2 mm². În circuitele integrate, ca rezistoare se folosesc tot tranzistoare TEC-MOS a căror suprafață este cu aproximativ un ordin de mărime mai mică decât cea ocupată de rezistorul difuzat. În acest caz, se utilizează rezistența efectivă a canalului unui TEC-MOS în




Figura 3.31. Răspunsul în tensiune al TECMOS cu canal n indus la impuls de comandă rectangular

conducție care funcționează fie în regiunea saturată fie în cea nesaturată a caracteristicii $I_D(V_{DS})$. Cu aceste dispozitive se obțin rezistențe cu o bună reproductibilitate și liniaritate. În plus, posibilitatea de control a valorii rezistenței prin tensiunea de grilă constituie un avantaj deosebit pentru proiectantul de circuite integrate.

3.4.2. TEC cu sarcina activă în regim de comutație

Pentru a pune în evidență posibilitățile de comutație controlată a tranzistorului TEC-MOS se utilizează circuitul din figura 3.32.a în care sarcina tranzistorului driver este un tranzistor de același tip conectat ca rezistență. Forma de undă a tensiunii de intrare este semnalul treaptă din figura 3.32.b.




Figura 3.32. TEC cu sarcină activă

Pentru $t < t_0$, tensiunea de intrare are o valoare scăzută; din caracteristica de transfer din figura 3.34 se observă că $V_o = V_{DD}$. Curentul în circuit, I_{D1} , este zero. Aceasta este o caracteristică tipică pentru un comutator deschis, la care tensiunea la borne este ridicată, în timp ce curentul este zero. Pentru $t > t_0$, tensiunea de intrare este V_{DD} , rezultând o tensiune de ieșire $V_o = 0$ (figura 3.32.b) și un curent semnificativ tipic de aproximativ $100 \mu A$ al $V_{DD} = 5V$. Aceste condiții

aproximează un comutator închis la care există un curent important asociat unei tensiuni joase care traversează comutatorul (între drenă și sursă).

În figura 3.34 este prezentată caracteristica de ieșire a tranzistorului driver și dreapta de sarcina a cărei neliniaritate se datorează utilizării unei sarcini active în drenă.

Cele două stări ale comutatorului pot fi deduse din caracteristica de transfer (figura 3.33). Atâta timp cât $v_i \leq V_T$ tensiunea de ieșire este ridicată și curentul este zero.




Figura 3.33. Caracteristica de transfer pentru TEC cu sarcină activă




Figura 3.33. Caracteristicile de ieșire ale tranzistorului *driver* și caracteristica de sarcină în cazul unei sarcini active în drenă

Tensiunile de intrare mai mari de V_{DD} produc doar schimbări mici ale parametrilor v_o , respectiv I_{D1} (cu excepția situației când are loc străpungerea tranzistoarelor). În consecință, curentul de ieșire este determinat aproape în întregime de caracteristica de încărcare și de curentul de drenă furnizat de sursa de alimentare, V_{DD} .

Modificările tensiunii de ieșire în funcție de tensiunea de intrare sunt reflectate în deformarea caracteristicii de transfer (figura 3.34).

Comportarea particulară a acestei configurații în regim de comutație este abordată de teoria circuitelor logice MOS (capitolul 5.7).

4. Circuite basculante

Exploatarea fenomenului de comutație se face atât în cazul circuitelor cu elemente discrete (cum este cazul circuitelor basculante cu tranzistoare), cât și în cazul structurilor integrate (și în particular în cazul circuitelor logice). Indiferent de modul de realizare, circuitele basculante constituie o categorie importantă de aplicații în electronica numerică.

Un circuit basculant, numit și *trigger*, este un circuit care își poate schimba starea, schimbare numită *basculare*. Schimbarea stării se produce fie datorită unei reacții pozitive, fie datorită unei rezistențe negative prezente în circuit. În afara stărilor de basculare reacția pozitivă este inactivă, iar o eventuală rezistență negativă devine pozitivă. Un circuit basculant este constituit din amplificatoare cuplate, amplificatoare operaționale cu reacții adecvate sau porți logice.

Tranzițiile de ieșire au loc cu viteze mari, dependente de structura internă a circuitului.

Starea în care se poate găsi un circuit basculant la un moment dat poate fi *starea stabilă* sau *starea cvasistabilă*.

Din punct de vedere al succesiunii acestor stări circuitele basculante se pot clasifica în:

- circuite bistabile (două stări stabile);
- circuite monostabile (o stare stabilă și una cvasistabilă);
- circuite astabile (nu au stări stabile, ci două stări cvasistabile).

Funcționarea circuitelor basculante exploatează caracteristicile de transfer de tip neunivoc ale acestor circuite.

4.1. Circuite cu caracteristica de transfer cu histerezis

4.1.1. Comparator cu histerezis fără inversare

Pentru a-și putea schimba starea un astfel de circuit trebuie să memoreze starea în care se afla la un moment dat. Ele utilizează în acest scop caracteristicile neliniare ale elementelor de circuit. Din acest motiv ele se mai

numesc și *circuite neliniare cu memorie*. Un caz particular de circuite cu memorie îl constituie comparatoarele cu histerezis prezentate în cele ce urmează.

Un circuit care prezintă o reacție pozitivă este instabil și va evolua rapid către una din stările stabile în funcție de semnalul de intrare aplicat. În cazul unui amplificator operațional cele două stări sunt starea de *saturație pozitivă* și respectiv cea de *saturație negativă*. În figura 4.1.a este reprezentată o astfel de situație. Tensiunea diferențială de intrare în amplificatorul operațional este determinată de contribuțiile tensiunii de intrare V_1 și a tensiunii de ieșire V_2 fiind calculabilă cu relația (4.1):

$$V_d = V_1 \frac{R_2}{R_1 + R_2} + V_2 \frac{R_2}{R_1 + R_2} \quad (4.1)$$

Datorită limitării bilaterale, tensiunea de ieșire poate avea două stări pe care le notăm cu V_{2min} și V_{2max} .




Figura 4.1. Comparator cu histerezis fără inversare (a) și caracteristica sa de transfer (b)

Funcționarea unui astfel de circuit poate fi exprimată prin următoarele ecuații:

$$V_2 = V_{2min} \begin{cases} V_1 < V_1' \\ V_1 \text{ crește} \end{cases} \quad (4.2)$$

$$V_2 = V_{2max} \begin{cases} V_1 > V_1'' \\ V_1 \text{ scade} \end{cases} \quad (4.3)$$

cu V_1' , V_1'' - tensiuni de prag.


Caracteristica de transfer a circuitului pune în evidență histerezisul acestuia (figura 4.1.b).

4.1.2. Comparator cu histerezis cu inversare

Dacă semnalul de intrare se aplică intrării inversoare, atunci comparatorul devine "cu inversare" (figura 4.2.a) și caracteristica sa se modifică conform figurii 4.2.b.

Bilanțul de tensiuni se exprimă matematic prin expresia 4.4.

$$V_d = V - V_1 = V_2 \frac{R_1}{R_1 + R_2} - V_1 \quad (4.4)$$



Valorile tensiunii de ieșire sunt cele de mai jos:

$$V_2 = V_{2\min} \left| \begin{array}{l} V_1 < V'_1 \\ V_1 \end{array} \right. \quad (4.4)$$

$$V_2 = V_{2\max} \left| \begin{array}{l} V_1 > V''_1 \\ V_1 \end{array} \right. \quad (4.5)$$

Figura 4.2. Comparator cu histerezis cu inversare

Pentru ambele tipuri de comparatoare trecerea dintr-o stare în alta se face brusc prin transferarea punctului de funcționare de la o valoare extremă la altă valoare extremă.

Tensiunea de ieșire se menține la o valoare constantă atât timp cât tensiunea de intrare nu depășește valoarea de prag datorită reacției pozitive aplicate la intrare.

Pragurile depind numai de valorile limită ale tensiunii de ieșire (și nu depind de tipul AO):

$$V'_1 = \frac{R_1}{R_1 + R_2} V_{2\max} \quad (4.6)$$

$$V''_1 = \frac{R_1}{R_1 + R_2} V_{2\min} \quad (4.7)$$

Durata tranzițiilor de ieșire depinde numai de parametrii amplificatorului indiferent de viteza de variație a tensiunii de intrare.

4.2. Circuite basculante bistabile

Circuitele basculante bistabile sunt circuite neliniare de formare cu memorie având două stări stabile.

Trecerea dintr-o stare în alta se face cu ajutorul unei comenzi externe.

CBB cu tranzistoare bipolare este un montaj simetric conținând două etaje de amplificare cuplate rezistiv (figura 4.3).

Simetria este dată de faptul că:

$$R_{C1}=R_{C2}=R_C; C_1=C_2=C; R_1=R_2=R; R_{B1}=R_{B2}=R_B.$$




Figura 4.3. Circuit basculant bistabil simetric

Rezistoarele R și R_B constituie un divizor de tensiune care asigură polarizarea intrării unuia din etaje cu tensiunea de ieșire a celuilalt.

Condensatorul C transmite salturi de tensiune de la ieșirea unui etaj la intrarea celuilalt. Când unul din tranzistoare este blocat celălalt este saturat sau în conducție. Cele două tranzistoare se află în două stări stabile complementare. Dacă unul din curenții de colector este nul atunci celălalt este diferit de

zero. Din îndeplinirea condiției de complementaritate se dimensionează sursa E_B . Atunci când psf -urile tranzistoarelor se găsesc ambele în zona activă, datorită simetriei, ar trebui ca $i_{C1} = i_{C2}$. Datorită reacției pozitive schema este adusă rapid în una din stările stabile, nefiind posibilă egalitatea celor doi curenți. Dacă se aplică un impuls în baza lui T_1 atunci se declanșează următorul proces regenerativ (proces în avalanșă): I_{C1} crește, V_{RC1} crește, V_{C1} scade, V_{RC2} scade, I_{C2} scade, V_{B1} crește, V_{C1} scade, V_{RC1} crește, I_{C1} crește.

Acest proces se finalizează, datorită reacției care are loc, cu blocarea lui T_2 și saturarea lui T_1 . Procesul decurge simetric și atunci când se aplică un impuls în baza lui T_2 .

Bascularea CBB-ului este posibilă prin aplicarea unor impulsuri de polaritate corespunzătoare în baza sau colectorul tranzistorului.

În funcție de modul cum se aplică comanda unui CBB, acestea pot fi de mai multe tipuri: JK , RS , T , D .

Condiția pentru existența celor două stări stabile rezultă din posibilitatea de saturare a celor doi tranzistori, exprimată prin condiția de curenți în cele ce urmează.

Pentru T_1 saturat, T_2 blocat:

$$I_{C1sat} = \frac{E_c}{R_{C1}}, \quad (4.8)$$

$$I_{B_1} = \frac{E_c - U_D}{R_{C_2} + R_2} \quad (4.9)$$

condiția fiind :

$$I_{B_1} > \frac{I_{C_{1sat}}}{\beta_{1min}} \quad (4.10)$$

Pentru T_1 blocat, T_2 saturat:

$$I_{C_{2sat}} = \frac{E_c}{R_{C_2}}, \quad (4.11)$$

$$I_{B_2} = \frac{E_c - V_D}{R_{C_1} + R_1} \quad (4.12)$$

rezultând condiția:

$$I_{B_2} > \frac{I_{C_{2sat}}}{\beta_{2min}} \quad (4.13)$$

Cele două condiții sunt echivalente cu impunerea unei restricții rezistoarelor de polarizare de tipul:

$$R \leq \left(\frac{\beta}{1 + \beta \frac{R_C E_b}{E_c R_B}} - 1 \right) \cdot R_C \quad (4.14)$$

Se poate arăta că dacă este îndeplinită condiția (4.14) factorul de amplificare al buclei de reacție pozitivă este supraunitar. Dacă se consideră semnalul de intrare aplicat bazei unuia din tranzistoare și semnalul de ieșire în colector, pentru un tranzistor cu rezistența de intrare R_{in} , se obține:

$$A_u = \frac{\beta \cdot R_C}{R \left(1 + \frac{R_{in}}{R_B} \right) + R_{in}} \approx \frac{\beta \cdot R_C}{R} \geq 1 \quad (4.15)$$

Exercițiu: Să se demonstreze relația 4.15.

După modul cum se aplică comanda externă la un astfel de circuit pot exista mai multe tipuri de circuite basculante bistabile.

4.2.1. Circuit basculant bistabil JK cu tranzistoare

Circuitul basculant bistabil JK este prezentat în figura 4.4. Grupurile C_d, R_d sunt circuite de derivare iar diodele D_1 și D_2 suprimă impulsurile de comandă pozitive. Semnalul de comandă se aplică în colector.




Figura 4.4. Circuit basculant bistabil de tip JK cu tranzistoare

Dacă se presupune starea inițială caracterizată de T_1 blocat și T_2 saturat ($Q = 0$), dioda D_1 este ușor polarizată invers iar dioda D_2 este puternic polarizată invers (având pe anod $V_{CEsatT2}$ iar pe catod $+E_c$). Prin aplicarea unui semnal de comandă rectangular pe intrarea K rezultă în urma diferențierii un impuls ascuțit ce nu poate trece de dioda D_2 (cu excepția situației când aceasta se străpunge) și deci nu modifică starea circuitului. Dacă se aplică o comandă similară pe intrarea J , atunci impulsul negativ rezultat prin derivare, transmis prin divizorul R_1-R_{B1} determină blocarea lui T_2 pe care l-am presupus saturat, ceea ce atrage imediat saturarea lui T_1 determinând schimbarea stării circuitului. În noua stare are efect doar comanda K , funcționarea fiind similară celei descrise anterior.

Formele de undă corespunzătoare comenzilor sunt reprezentate în figura 4.5. Din punct de vedere logic semnalul de ieșire se poate determina prin metode clasice de sinteză considerând J, K, Q_n ca variabile de intrare și Q_{n+1} ca variabilă de ieșire. Variabila de ieșire este descrisă de ecuația

$$Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$$




Figura 4.5. Impulsul de comandă și derivata sa

(4.16)

Particularitatea acestui circuit basculant bistabil este aceea că pentru $J=K=1$ circuitul basculează în starea complementară celei prezente. Comanda $J=1$ are efect de setare ($Q=1$) iar $K=1$ are efect de resetare ($Q=0$).

Exercițiu: Să se deseneze formele de undă obținute la ieșirea bistabilului JK, în funcție de comanda de intrare.




Figura 4.6. Forme de undă pentru bistabilul T

intrarea T și variabila de ieșire la momentul anterior, Q_n :

$$Q_{n+1} = T\bar{Q}_n + \bar{T}Q_n = T \oplus Q_n \quad (4.17)$$

Deoarece la fiecare impuls $T=1$ circuitul își schimbă starea, înseamnă că de fapt are loc o divizare cu 2 a frecvenței semnalului de intrare T (figura 4.6).

4.2.3. CBB de tip RS (reset-set)

La acest tip de bistabil comanda se realizează în bază (figura 4.7). Impulsul de comandă se aplică printr-un grup de derivare R_d , C_d și prin diodele D care asigură eliminarea impulsului de polaritate pozitivă. Un impuls pozitiv determină o blocare suplimentară a diodei corespunzătoare. Un impuls negativ pe una din intrări deschide dioda asociată intrării respective, ceea ce determină negativarea bazei tranzistorului. Dacă tranzistorul este saturat, el se blochează, iar dacă este blocat se blochează suplimentar. Comanda are deci efect numai asupra tranzistorului saturat, determinând, prin reacția pozitivă $R-C$, complementarea stării celuiilalt tranzistor.




Figura 4.7. Circuit basculant bistabil de tip RS cu tranzistoare

Așadar, un impuls pozitiv aplicat intrării S determină bascularea ieșirii Q în 1 logic (*set-are*) iar un impuls pozitiv aplicat intrării R determină bascularea ieșirii Q în 0 logic (*reset-are*).

Particularitatea bistabilului RS este aceea că nu este permisă comanda simultană pe ambele intrări, $S = R = 1$, starea aceasta fiind interzisă la intrare. O eventuală comandă de acest tip, fiind aplicată ambelor tranzistoare, va determina bascularea într-o stare care nu poate fi precizată, ea depinzând de întârzierile care apar pe lanțul de comandă și de viteza de răspuns a tranzistorului.

Din punct de vedere logic, ieșirea este descrisă de ecuațiile:


$$Q_{n+1} = S + \bar{R}Q_n \quad (4.18)$$

$$(SR)_n = 0 \quad (4.19)$$

4.2.4. CBB tip D (delay)

Bistabilul de tip D (delay) asigură transferul valorii logice de pe intrarea de date D pe ieșirea circuitului numai pe durata cât semnalul de tact T este activ. Se poate considera că bistabilul D provine din bistabilul RS dacă D satisface relația $D = S = \bar{R}$. Acest lucru se realizează prin validarea comenzii aplicate numai atunci când $T=1$. Structura de principiu este prezentată în figura 4.7.a. Porțile AND se pot realiza în tehnologie discretă cu diode (figura 4.7.b), iar inversorul poate fi un etaj cu tranzistor bipolar. Ecuația de funcționare a circuitului este:

$$Q_{n+1} = DT + \bar{T}Q_n \quad (4.20)$$



Exercițiu: să se deseneze structura bistabilului *D* cu elemente discrete.

Figura 4.7. Principiul de realizare a bistabilului *D* (a) și o poartă ȘI cu diode (b)

4.2.5. CBB realizate cu porți logice

Având în vedere structura circuitelor basculante bistabile prezentate și ținând seama de funcția logică realizată rezultă posibilitatea de a obține configurații similare folosind porți logice. Asimilând fiecare din cele două etaje cu un circuit logic se poate construi un *CBB* de tip *RS* folosind porți logice.

Dacă se consideră că circuitul se află în starea Q_n la ieșire și evoluează către starea Q_{n+1} , atunci ecuația de funcționare a circuitului se poate rescrie (teoremele lui DeMorgan) astfel:

$$Q_{n+1} = S + \overline{R}Q_n \tag{4.21}$$

$$(SR)_n = 0 \Rightarrow Q_{n+1} = \overline{\overline{S + \overline{R}Q_n}} = \overline{\overline{S} \cdot \overline{\overline{R}Q_n}} \tag{4.22}$$




Figura 4.8. Bistabil RS cu porți logice




Figura 4.9. Bistabil RS sincron

Ecuația de mai sus se poate implementa folosind porți NAND ca în figura 4.8.

Dacă se condiționează aplicarea comenzilor de către un semnal de tact prin validarea sau invalidarea unui etaj suplimentar de porți, atunci se obține un bistabil sincron (cu intrare de ceas) prezentat în figura 4.9.

Structurile combinaționale descrise mai sus pot fi sintetizate și folosind porți NOR. Toate tipurile de bistabile descrise se pot implementa cu ajutorul porților logice. În general orice tip de bistabil poate fi obținut dintr-unul cunoscut (determinat) prin atașarea unei rețele combinaționale ce urmează a fi sintetizată pentru fiecare caz în parte (figura 4.10).




Figura 4.10. Obținerea unui bistabil de tip Y cu ajutorul unui bistabil de tip X

Exercițiu: să se deducă structurile logice pentru celelalte tipuri de bistabile prezentate, cu porți NAND și cu porți NOR.

Un caz particular îl constituie bistabilele *master-slave*. Acestea au fost introduse cu scopul de a elimina influența timpului de propagare prin porți asupra ieșirii (hazardul). În principal este vorba despre posibilitatea ca ieșirea să oscileze sau să tranziteze necontrolat dacă durata tactului este suficient de mare. Inconvenientul este eliminat prin introducerea a două bistabile *în cascadă* validate succesiv: inițial se introduc datele în primul bistabil, numit *master* iar ulterior, după stabilizarea acestora, se validează încărcarea lor în cel de-al doilea bistabil, numit *slave*. Sincronizarea acestora se face cu semnale de ceas defazate. Principiul este descris în figura 4.11.




Figura 4.11. Principiul bistabilului *master-slave*

4.2.6. Circuitul bistabil de tip Schmitt

Un astfel de circuit este caracterizat cu două stări de echilibru stabil. Structura unui bistabil Schmitt este asimetrică și constă din două etaje de amplificare cuplate direct pe o rezistență comună de emitor (circuit cu cuplaj prin emitor).

Caracteristica de transfer este determinată de R_{C1} .

În funcție de o anumită valoare critică R_{cr} , se pot defini mai multe tipuri de caracteristici de transfer, după cum urmează.




Figura 4.12. Trigger Schmitt cu tranzistoare




Figura 4.13. Caracteristica de transfer a trigger-ului Schmitt pentru $R_{C1} < R_{cr}$

$$1) R_{C1} < R_{cr} \quad (4.23)$$

În acest caz circuitul se comportă ca amplificator.

$$V_1' < V_1'' \Rightarrow V_{2m} = \text{const.} \cong E_c \frac{R_E}{R_E + R_{C2}} \quad (4.24)$$

Pentru $V_1' < V_1 < V_1''$, V_2 crește linear pînă la E_c , interval ce corespunde amplificării.

$$\text{Pentru } V_1 > V_1'', V_2 = \text{const.} = E_c \quad (4.25)$$

$$2) R_{C1} = R_{cr} \quad (4.26)$$

Circuitul se comportă ca un bistabil avînd pragul $V_1' = V_1''$. Saltul tensiunii de ieșire de la U_{2m} la E_c are loc prin următorul proces regenerativ: $I_{C1} \uparrow, V_{C1} \downarrow, V_{CE} \downarrow, V_{B2} \downarrow, I_{C2} \downarrow, V_{C2} \uparrow, V_{E1} \downarrow, V_{C1} \downarrow, I_{C1} \uparrow$.

Tensiunea de ieșire își schimbă valoarea prin salt atunci cînd tensiunea de intrare atinge pragul de basculare.




Figura 4.14. Caracteristica de transfer a trigger-ului Schmitt pentru $R_{C1} = R_{cr}$

$$3) R_{C1} > R_{cr}$$

Porțiunea de caracteristică cu panta negativă este instabilă și nu poate fi obținută practic. Instabilitatea constă în indeterminarea punctului static de funcționare.

Practic, comutarea se realizează conform săgeților (figura 4.15). Caracteristica de transfer este așadar de tipul cu histerezis, tensiunea de histerezis avînd valoarea

$$V_h = V_1' - V_1'' \quad (4.27)$$




Figura 4.15. Caracteristica de transfer a trigger-ului Schmitt pentru $R_{C1} > R_{cr}$

(valabilă pentru $V_1' > V_1''$, situație care se obține prin alegerea corespunzătoare a elementelor de circuit).

În funcție de forma tensiunii V_1 și de tensiunea inițială de polarizare a tranzistorului există mai multe posibilități de utilizare a unui circuit trigger - Schmitt.

4.2.6.A. Determinarea pragurilor de basculare

Determinarea pragurilor de basculare se poate face pornind de la o schemă simplificată, ca în figura 4.16.

Pentru această schemă simplificată putem determina tensiunea de intrare.

Când T_1 este blocat, iar T_2 se află în saturație, dacă la intrare se aplică o tensiune liniar crescătoare, se determină prima tensiune de prag conform relației:

$$V_1' = \frac{R_E}{R_E + R_{C2}} (E_c - V_{CE2sat}) + V_{DT1} \quad (4.28)$$




Figura 4.16. Circuit simplificat pentru trigger-ul Schmitt

Când T_1 este saturat, iar T_2 este blocat și la intrare se aplică o tensiune liniar descrescătoare, rezultă cea de-a doua tensiune de prag:

$$V_1'' = \frac{R_E}{R_E + R_{C1}} (E_c - V_{CE1sat}) + V_{BT1} \quad (4.29)$$

4.2.6.B. Posibilități de utilizare a circuitului trigger - Schmitt

1) formator de impulsuri

Dacă tensiunea de intrare este suprapusă peste o valoare de polarizare prestabilită de divizorul R_1 - R_2 (figura 4.17), atunci depășirea celor două praguri de declanșare va determina un impuls dreptunghiular la ieșire (figura 4.18).




Figura 4.17. Formator de impulsuri

Pentru realizarea acestei funcții este necesar ca tensiunea de intrare să intersecteze pragurile de basculare, iar tranzistorul de intrare să fie prepolarizat astfel încât să fie îndeplinită condiția:

$$V_1'' < V_{B1} < V_1' \quad (4.30)$$




Figura 4.19. Memorarea polarității semnalului de intrare




Figura 4.18. Formarea impulsului de intrare

2) memorator de polaritate

În acest caz circuitul memorează printr-un nivel ridicat (respectiv scăzut) polaritatea ultimului impuls aplicat (figura 4.19). Tensiunea de intrare trebuie axată astfel încât

$$V_1''' < V_{B1} < V_1' \quad (4.31)$$

3) comparator de amplitudine




Figura 4.20. Compararea amplitudinii semnalului de intrare

În acest caz circuitul basculează la creșterea, respectiv descreșterea tensiunii de intrare, atunci când se ating succesiv pragurile (figura 4.20). Semnalul de intrare trebuie să intersecteze pragurile de basculare, apariția impulsului pozitiv de ieșire semnalizând depășirea pragului V'_{B1} iar dispariția sa indicând scăderea tensiunii de intrare sub valoarea de prag V''_{B1} .

4.2.7. Trigger - Schmitt cu amplificatoare operaționale

Prin introducerea unei reacții pozitive adecvate se poate obține un circuit de tip trigger Schmitt, ca în figura 4.21. Pragul de basculare este influențat de tensiunea de ieșire U_o și de tensiunea de referință U_p .

Definirea mărimilor de interes se face plecând de la bilanțul de tensiuni:

$$V'_p = V_p + (V_{out} - V_p) \frac{R_1}{R_1 + R_2} \quad (4.32)$$

Pentru $V_{in} = 0$ tensiunea de ieșire este V_{outH} .




Figura 4.21. Trigger Schmitt cu A.O.

a) Pentru o tensiune crescătoare $V_{in} \uparrow$, atunci când se atinge pragul V_p are loc tranziția $V_{outH} \rightarrow V_{outL}$, ceea ce corespunde unei tensiuni de intrare pentru această basculare:

$$V_{in} = V_1 = V_p + (V_{outH} - V_p) \frac{R_1}{R_1 + R_2} \quad (4.33)$$

b) Pentru o tensiune de intrare descrescătoare, $V_{in} \downarrow$, de la valoarea maximă la 0, la atingerea valorii de prag are loc tranziția $V_{outL} \rightarrow V_{outH}$, ceea ce corespunde unei tensiuni de intrare de prag

$$V_{in} = V_2 = V_p + (V_{outL} - V_p) \frac{R_1}{R_1 + R_2} \quad (4.34)$$

Putem defini tensiunea de histerzis V_H care reprezintă diferența dintre valorile de prag ale tensiunilor de intrare V_1 și V_2 :

$$V_H = V_1 - V_2 = (V_{outH} - V_{outL}) \frac{R_1}{R_1 + R_2} \quad (4.35)$$




Figura 4.22. Răspunsul trigger-ului Schmitt la un semnal cu fronturi lent-variabile

4.3. Circuite basculante monostabile

4.3.1. Circuitul basculant monostabil cu tranzistoare bipolare

Circuitul basculant monostabil este caracterizat de o stare cvasistabilă și o stare stabilă. Durata intervalului de timp în care circuitul se menține în starea cvasistabilă, după declanșarea la intrare a impulsului de comandă, definește durata impulsului generat sau temporizarea.

Configurația de monostabil cu tranzistoare bipolare are două etaje de amplificare având un cuplaj capacitiv care asigură o reacție pozitivă. Circuitul basculant monostabil poate rămâne în starea stabilă (T_1 blocat, T_2 saturat - figura 4.23) un timp nedeterminat până când un impuls negativ în baza lui T_2 va iniția procesul de trecere în starea instabilă caracterizată de T_1 saturat și T_2 blocat.

Aplicarea unui impuls negativ în baza lui T_2 determină următorul proces regenerativ:

$$V_{B2} \downarrow, V_{C2} \uparrow, V_{B1} \uparrow, I_{C1} \uparrow, V_{C1} \downarrow, V_{B2} \downarrow,$$

astfel încât are loc bascularea circuitului în starea instabilă.

Rămânerea la această stare este determinată de condiția de regim tranzitoriu a lui C care se încarcă de la valoarea inițială până la valoarea tensiunii de prag, moment în care se produce bascularea.

Pentru deducerea duratei stării cvasistabile vom folosi circuitul simplificat din figura 4.24. Relația care descrie variația tensiunii pe condensator este cea discutată pentru cazul general:

$$v_C(t) = A + Be^{-\frac{t}{\tau}} \quad (4.36)$$

respectiv

$$v_C(t) = V_C(\infty) - [V_C(\infty) - V_C(0)]e^{-\frac{t}{\tau}} \quad (4.37)$$

$$\text{cu } \tau = CR_{B_2} \quad (4.38)$$

Starea stabilă constă în T_2 saturat, ceea ce implică T_1 blocat. Condensatorul C se încarcă de la $+E_c$ prin R_{C1} și joncțiunea BE a lui T_2 . Înaintea aplicării impulsului de comandă, tensiunea V_C pe condensator în momentul inițial are valoarea:




Figura 4.23. Circuit basculant monostabil cu tranzistoare bipolare

$$V_c(0) = E_c - I_{CB0}R - V_{BEsat} \quad (4.39)$$

Condiția de existență a unei singuri stări stabile rezultă din condiția de saturație a lui T_2 :

$$\frac{E_c}{\beta_{2min}R_{C2}} < \frac{E - V_{BEed}}{R_{B2}} \quad (4.40)$$




Figura 4.24. Circuit simplificat pentru calculul duratei stării cvasistabile

La aplicarea unui impuls pozitiv tranzistorul T_1 se deschide, armătura care se încarcă cu + (cea din stânga) este pusă la masă, aplicându-se astfel o tensiune negativă în baza lui T_2 .

Prin reacția asigurată de R_1 , T_1 este polarizat direct determinând menținerea acestei stări și după dispariția excitației. Condensatorul C se încarcă și se descarcă în sens invers tinzând către E_c prin rezistorul R_{B2} și joncțiunea CE a lui T_1 . Deci tensiunea finală pe condensator este:

$$V_c(\infty) = E_c - V_{CEsat} + I_{CB0_2}R_{B2} \quad (4.41)$$

Condensatorul nu ajunge la $V_c(\infty)$ deoarece la atingerea pragului de deschidere a lui T_2 se produce bascularea, momentul respectiv fiind determinat de situația:

$$V_{CE1sat} + V_c(T) = V_{BE1d} \quad (4.42)$$

ecuație din care rezultă durata stării cvasistabile T .

Prin rezolvarea sistemului de ecuații:

$$\begin{cases} V_c(T) = A + Be^{-\frac{T}{\tau}} \\ V_c(T) = V_{BE1d} - V_{CE1sat} \end{cases} \quad (4.43)$$

$$\Rightarrow T = \tau \ln \frac{V_{BE1d} - V_{CE1sat} - A}{B} \quad (4.44)$$

unde A și B sunt deductibili din relația anterioară (4.43).

Dacă neglijăm V_{CEsat} , I_{CB0} și U_{BE} (sub 0,7 V) rezultă durata stării cvasistaționare:

$$T \cong \tau \ln 2 \frac{E_c}{E_c} \cong \tau \ln 2 \quad (4.45)$$

$$\Rightarrow T = R_{B2}C \ln 2 \quad (4.46)$$




Figura 4.25 Forme de undă pentru monostabilul cu tranzistoare

Acest calcul este valabil pentru orice tip de circuit care are temporizarea dată de încărcarea sau descărcarea unui condensator. Trebuie respectată și condiția de saturare a lui $T1$ în starea stabilă, adică:

$$(I_{B1} =) \frac{E_c - V_{BEs}}{R_{C2} + R_1} > \frac{E_c}{\beta_{\min} R_{C1}} \quad (4.47)$$

Deoarece $R_{C1} \ll R_{B2}$ revenirea în starea stabilă se face mult mai rapid, durata acestei stări fiind neglijabilă comparativ cu durata stării cvasistabile T . Prin urmare, se poate considera că durata stării cvasistabile este determinată de descărcarea condensatorului.

4.3.2. Monostabil cu amplificatoare operaționale

Schema de bază conține o reacție pozitivă de tip capacitiv și elemente de circuit pentru limitarea nivelelor de semnal.

În starea stabilă intrarea inversoare este conectată la masă prin R_1 , iar intrarea neinversoare este conectată prin R_2 la un potențial negativ determinat de sursa $-E$, dar limitat la o valoare a tensiunii de deschidere datorită diodei D_3 .

Tensiunea de ieșire, negativă în starea stabilă, este limitată la o tensiune de deschidere datorită diodei D_2 .

Diodele D_1 și D_2 asigură suprimarea impulsului de comandă pozitiv, punându-l la masă; numai impulsul negativ, generat de grupul derivator de intrare (C_i , D_1), determină o comandă efectivă pe intrarea inversoare a amplificatorului operațional.




Figura 4.26. Monostabil cu amplificator operațional

Condensatorul C , având același potențial pe armături, este descărcat.

La aplicarea unui impuls negativ tensiunea de ieșire devine pozitivă, iar saltul de tensiune la ieșire se transmite prin capacitatea C intrării neînversoare, reacție ce asigură menținerea circuitului basculant în starea cvasistabilă. Condensatorul C se încarcă prin R_2 de la sursa $-E_c$, potențialul intrării neînversoare scade și la atingerea valorii de prag (punctul A , figura 4.27) are loc bascularea către starea stabilă. Condensatorul se descarcă rapid prin R_3 și D_3 . Durata stării cvasistabile este:

$$T = R_2 C \ln\left(1 + \frac{V_z}{E}\right) \quad (4.48)$$




Figura 4.27. Forme de undă pentru monostabilul cu AO

Exercițiu: Să se determine analitic durata stării cvasistabile T .

4.4. Circuite basculante astabile

4.4.1. Circuit basculant astabil cu cuplaj colector-bază

Schema circuitului astabil cu cuplaj colector-bază este prezentată în figura 4.28. Schema are două stări cvasistaționare: T_1 blocat, T_2 saturat, respectiv starea complementară, T_1 saturat și T_2 blocat. Prezența buclei de reacție pozitivă provoacă trecerea, în avalanșă, dintr-o stare în cealaltă.

Se consideră că înainte de momentul $t = 0$, tranzistorul T_1 conduce la saturație, iar T_2 este blocat. Condensatorul C_1 se încarcă prin R_1 și T_2 , iar tensiunea pe el tinde spre valoarea tensiunii de alimentare $+E_c$. În momentul $t = 0$, V_{B1} atinge tensiunea de intrare în conducție V_{Y1} și tranzistorul T_1 începe să conducă, trecând, după basculare, în saturație.

Saltul negativ de tensiune ce apare în colectorul lui T_1 , se transmite pe baza lui T_2 , blocându-l. Tensiunea pe colectorul acestuia crește brusc, iar această creștere se transmite pe baza lui T_1 dând naștere supracreșterii ΔV_{B1} . Circuitul




Fig. 4.28. Circuit astabil cu cuplaj RC colector-bază

echivalent pentru calculul mărimii ΔV_{B1} este prezentat în figura 4.29.

Mărima ΔV_{B1} se determină din relația:

$$\Delta V_{B1} = V_{BE1} - V_Y = I_{B1}' \cdot r_{bb}' + V_{BE2}'' - V_Y \quad (4.49)$$

în care

$$I_{B1} = \frac{E_c - I_{CB0} \cdot R_{C2} - V_{BE1}''}{R_{C2} + R_1} - \frac{E_B + V_{BE1}''}{R_2} \quad (4.50)$$

sau

$$I_{B1} \approx \frac{E_c - V_{BE1}''}{R_{C2} + R_1} - \frac{E_B + V_{BE1}''}{R_2} \quad (4.51)$$




Fig. 4.29 Schema echivalentă pentru determinarea supracreșterilor formelor de undă

Constanta de timp se determină cu relația:

$$\tau_2' = (R_{C2} + r_{bb}') \cdot C_1 \quad (4.52)$$

Tensiunea V_{B2} crește exponențial de la valoarea:

$$V_{B2} = V_{BE2}'' - I_{C1} \cdot R_{C1} \quad (4.53)$$

cu constanta de timp:

$$\tau_2 = R_2 \cdot C_2 \quad (4.54)$$

tinzând spre $+E_c$.

În momentul $t = T_2$, tensiunea V_{B2} atinge potențialul de intrare în conducție V_{Y2} și tranzistorul T_2 intră în starea de conducție; se produce astfel bascularea, în urma căreia T_1 se blochează și T_2 intră în saturație. Saltul ΔV_{B2} care apare se determină în același mod ca în cazul anterior:

$$\Delta V_{B2} = V_{BE2} - V_Y = I_{B2}' \cdot r_{bb}' + V_{BE2}'' - V_Y \quad (4.55)$$

în care

$$I_{B2} = \frac{E_c - I_{CB0} \cdot R_{C1} - V_{BE2}''}{R_{C1} + R_2} - \frac{E_B + V_{BE2}''}{R_1} \quad (4.56)$$

sau

$$I_{B2} \approx \frac{E_c - V_{BE2}''}{R_{C1} + R_2} - \frac{E_B + V_{BE2}''}{R_1} \quad (4.57)$$

După momentul $t = T_2$, tensiunea V_{B1} crește exponențial de la valoarea

$$V_{B1} = V_{BE1}'' - I_{C1} \cdot R_{C1} \quad (4.58)$$

cu constanta de timp:

$$\tau_1 = R_1 \cdot C_1 \quad (4.59)$$

tinzând spre $+E_c$.




Fig. 4.30. Forme de undă pentru circuitul astabil cu tranzistoare bipolare

Formele de undă specificate sunt prezentate în figura 4.30.

Dacă se ține seama și de curentul I_{CB0} , durata celor două stări cvasistaționare se determină prin relațiile:

$$T_1 = \tau_1 \ln \left[1 + \frac{Ec}{Ec + R_1 \cdot I_{CB01}} \right] \quad (4.60)$$

$$T_2 = \tau_2 \ln \left[1 + \frac{Ec}{Ec + R_2 \cdot I_{CB02}} \right] \quad (4.61)$$

Observație: Expresiile 4.60 și 4.61 provin din relația generală care descrie funcționarea unui circuit de tip RC, adică

$$v(t) = A + B \cdot e^{-\frac{t}{\tau}}. \quad (4.62)$$

Observând că $v(0) = A+B$ și $v(\infty) = A$, se poate rescrie expresia $v(t)$ astfel:

$$v(t) = v(\infty) + [v(0) - v(\infty)] \cdot e^{-\frac{t}{\tau}}, \quad (4.63)$$

unde $v(\infty)$ este valoarea finală a tensiunii pe condensator, iar $v(0)$ valoarea inițială. τ reprezintă constanta de timp (produsul dintre capacitatea și rezistența căii de încărcare, respectiv descărcare). Cunoscând expresia tensiunii pe condensator la un moment dat, $v(t)$, se poate determina durata de timp necesară tensiunii pe condensator pentru atingerea respectivei valori, rezolvând ecuația obținută, în necunoscuta t . Se obține (vezi capitolul 1):

$$t = \tau \cdot \ln \frac{[v(\infty) - v(0)]}{[v(t) - v(0)]} \quad (4.64)$$

Pentru circuitul astabil simetric, având $R_{C1} = R_{C2} = R_C$ și $R_1 = R_2 = R$, cu condiția $R \cdot I_{CB0} \ll Ec$, rezultă:

$$T_1 = 0,69 \cdot R_1 \cdot C_1 \quad (4.65)$$

$$T_2 = 0,69 \cdot R_2 \cdot C_2 \quad (4.66)$$

Din cele arătate rezultă că durata impulsului scade prin creșterea temperaturii deoarece crește valoarea curentului I_{CB0} .

Considerând această cauză ca fiind unică, se poate calcula coeficientul de nestabilitate a duratei:

$$K_T = \frac{T_{Amax} - T_{Amin}}{T_{Amin}} \quad (4.67)$$

Aproximând durata impulsului prin relația:

$$T = R \cdot C \cdot \ln(1+x) \quad (4.68)$$

în care

$$x = \frac{Ec}{Ec + R \cdot I_{CB0}} \quad (4.69)$$

se obține

$$K_T = \frac{0,72}{1 + \frac{Ec}{R \cdot I_{CB0max}}} \quad (4.70)$$

Condițiile de oscilație a circuitului, rezultate din condiția de saturație a tranzistoarelor, ca și la monostabil, sunt:

$$R_1 \ll h_{21E1} \cdot R_{C1} \quad (4.71)$$

și

$$R_2 \ll h_{21E2} \cdot R_{C2} \quad (4.72)$$

Aceste inegalități nu trebuie să fie prea puternice. În caz contrar tranzistoarele vor fi suprasaturate și schema, în unele cazuri, poate să nu oscileze deoarece ambele tranzistoare se pot găsi în același timp în stare de saturație.

Timpii de comutație directă (de trecere din blocare în conducție) depind în principal de f_{∞} , iar timpii de comutație inversă (de trecere din conducție în blocare) depind de R_C și C .

Frecvența de oscilație poate fi aleasă de la câțiva *Hz* la câțiva *MHz*. O reglare mai precisă a frecvenței de oscilație se poate realiza prin conectarea rezistoarelor R_1 și R_2 la un potențial variabil, V_p . În acest caz, perioada de oscilație pentru o schemă simetrică se determină din relația:

$$T = 2 \cdot R \cdot C \cdot \ln \left[1 + \frac{E_C}{V_p + R \cdot I_{CB0}} \right] \quad (4.73)$$

Se observă că frecvența de oscilație (perioada) poate fi controlată cu ajutorul unei tensiuni externe de comandă. Un astfel de circuit este un convertor tensiune-frecvență.

4.4.2. Circuit astabil cu cuplaj prin emitor

În figura 4.31 este prezentată schema astabilului cu cuplaj prin emitor iar în figura 4.32 sunt arătate diagramele de timp care definesc funcționarea circuitului.

Se presupune că circuitul funcționează astfel încât tranzistorul T_1 comută între regiunea blocată și regiunea de saturație, iar T_2 între regiunea blocată și regiunea activă.

Ca și în cazul astabilului cu cuplaj colector-bază, calculăm tensiunea inițială și finală pe condensatorul care determină temporizarea în fiecare din cele două stări.

Dacă presupunem că la momentul de timp $t = t_0$, tranzistorul T_1 este saturat și T_2 este blocat, atunci tensiunea de ieșire din colectorul lui T_2 este $V_{C2}(t_0^-) = E_C$.

În același timp, tensiunea din emitorul lui T_1 este

$$V_{E1}(t_0^-) = V_p - V_{BE1sat} \quad (4.74)$$

Condensatorul C se încarcă prin R_{C1} , T_1 și R_{E2} . Când se atinge tensiunea de deschidere a lui T_2 (V_{D2}), acesta intră în conducție și

$$V_{E2}(t_0^-) = V_{B2}(t_0^-) - V_{D2} = V_p - V_{BE1sat} = V_{CE1} - V_{D2} \quad (4.75)$$

Datorită reacției pozitive, tranzistorul T_1 se blochează și T_2 intră în regiunea activă caracterizată de:

$$V_{C2}(t_0^+) = E_C - R_{C2} I_{C2} \quad (4.76)$$




Fig. 4.31 Circuit astabil cu cuplaj prin emitor

$$V_{C1}(t_{0+}) = V_{B2}(t_{0+}) = E_{C1} - R_{C1}I_{B2}$$

$$V_{E2}(t_{0+}) = V_{B2}(t_{0+}) - V_{BE2} = E_{C1} - R_{C1}I_{B2} - V_{BE2}$$

La momentul t_{0+} salturile de tensiune pe cele două emitoare sunt egale, adică

$$\Delta V = V_{E1}(t_{0+}) - V_{E1}(t_{0-}) = V_{E2}(t_{0+}) - V_{E2}(t_{0-}) \quad (4.77)$$




Figura 4.32. Forme de undă pentru astabilul cu cuplaj prin emitor

Dacă se neglijează curenții de bază ai tranzistoarelor, tensiunile de deschidere ale tranzistoarelor și tensiunile colector-emitor de saturație ale tranzistoarelor față de tensiunea de alimentare, atunci:

$$V_{E1}(t_{0+}) = V_{E1}(t_{0-}) = E_C \quad (4.78)$$

Ținând seama de aproximările propuse prin neglijarea unor mărimi și de modul de calcul general al timpului de evoluție a unui semnal între două valori cunoscute prezentat în capitolul 1, se pot calcula duratele celor două stări cvasistabile.

Se obțin în final următoarele expresii pentru valorile temporizărilor:

$$T_1 = R_{E1} \cdot C \cdot \ln\left(\frac{E_C}{V_p}\right) \quad (4.79)$$

$$T_2 = R_{E2} \cdot C \cdot \ln\left(\frac{E_C}{V_p}\right) \quad (4.80)$$

Evident $T_A = T_1 + T_2$ reprezintă valoarea perioadei oscilațiilor obținute.

Exercițiu: Folosind breviarul de calcul din capitolul 1, să se deducă analitic duratele T_1 și T_2 .

4.4.3. Metode de îmbunătățire a fronturilor

Fronturile semnalului de ieșire ale astabilului cu tranzistoare sunt afectate de încărcarea și descărcarea unor capacități, având deci formă exponențială. Modificările necesare pentru eliminarea acestui neajuns constau în reducerea timpilor de creștere prin introducerea unor diode ce asigură separarea circuitului de încărcare de cel de descărcare (figura 4.33).




Figura 4.33. Astabil modificat în scopul îmbunătățirii fronturilor

Diodele D_1 și D_2 separă circuitul de încărcare a capacității de colectorul tranzistorului făcând astfel posibil saltul abrupt al tensiunii de ieșire a tranzistorului, care se blochează de la valoarea unei tensiuni de saturație la valoarea tensiunii de alimenate. C_2 se încarcă pe traseul $+E_c$, R'_{C1} , C_2 , T_2 . În starea T_1 blocat, T_2 saturat, dioda D_2 este polarizată direct, ceea ce permite descărcarea capacității C_1 pe traseul $+E_c$, R_{B1} , C_1 , D_2 deschisă, T_2 .

Observație: R_{C3} poate fi înlocuită cu un etaj repetoar pe emitor ce are avantajul că asigură o cale de rezistență minimă pentru descărcarea condensatorului (vezi detaliul din figura 4.34).




Figura 4.34. Detaliu privind separarea circuitului de încărcare și descărcare a capacității

4.4.4. Astabil cu amplificatoare operaționale

Astabilul cu amplificatoare operaționale utilizează un comparator cu histerezis cu praguri simetrice cu inversare și un circuit pasiv de integrare (figura 4.35). Pragurile tensiunii de intrare la care are loc bascularea circuitului sunt:

$$V_i' = \frac{R_1}{R_1 + R_2} (V_z + V_D) \quad (4.81)$$

$$V_i'' = -\frac{R_1}{R_1 + R_2} (V_z + V_D) \quad (4.82)$$

Cele două praguri sunt simetrice dacă $D_{z1} \equiv D_{z2}$.

Datorită reacției spre intrarea inversoare, tensiunea de ieșire are valoarea maximă V_{OH} limitată de D_{z1} , D_{z2} . C_0 tinde să se încarce prin R_0 către această valoare determinând creșterea potențialului intrării inversoare (figura 4.36). În momentul când această valoare depășește potențialul intrării neinversoare se schimbă polaritatea tensiunii diferențiale de intrare, circuitul basculează și deci se schimbă și semnul lui V_O .




Figura 4.35. Astabil cu amplificator operațional




Figura 4.36. Forme de undă pentru astabilul cu A.O.

Reacția pozitivă asigură menținerea circuitului în noua stare. Urmare a tranziției tensiunii de ieșire către valoarea negativă V_{OL} , condensatorul începe să se încarce către această nouă valoare și potențialul intrării inversoare scade exponențial. Când acest potențial ajunge la valoarea V_i'' se schimbă din nou polaritatea tensiunii de intrare determinând comutarea ieșirii către V_{OH} .

Procesul este repetitiv, perioada impulsurilor obținute fiind:

$$T = R_0 C_0 \ln \frac{1 + \eta}{1 - \eta} \tag{4.83}$$

$$\text{cu } \eta = \frac{R_1}{R_1 + R_2} \tag{4.84}$$

Exercițiu: Deduceți analitic perioada de oscilație T a astabilului cu amplificator operațional din figura 4.35.

4.5.Circuitul 555

4.5.1. Schema logică echivalentă

Circuitul 555 este un circuit integrat care conține pe un sigur chip elementele de circuit necesare realizării unor circuite de temporizare.




Figura 4.37 Schema logică echivalentă a circuitului 555

Pentru a descrie mai comod funcționarea circuitului 555 în figura 4.37 s-a reprezentat o schemă logică echivalentă.

Blocul central, de care depinde în mod esențial funcționarea circuitului 555, este un circuit basculant bistabil, de tip RS, a cărui ieșire \bar{Q} atacă etajul final de ieșire al tranzistorului prin care se realizează descărcarea capacitorului de temporizare, exterior circuitului.

Blocul final, de ieșire, este inversor.

În starea de 0 logic a ieșirii \bar{Q} , la ieșirea circuitului se obține 1 logic, evident la un nivel de putere mult mai ridicat. Tranzistorul de descărcare (Q_{16}) este blocat.

Atunci când \bar{Q} este în starea 1 logic, tensiunea de la ieșire coboară până aproape de potențialul masei, iar tranzistorul de descărcare este pregătit să conducă un curent de colector important.

Starea circuitului basculant se stabilește prin intermediul comenzilor care apar pe cele trei intrări, notate S, R și r ale bistabilului RS (figura 4.37). Tabela de adevăr a acestui circuit basculant este prezentată în figura 4.38. Făcând $R = 1$, se comandă aducerea lui Q în 0 logic, iar cu $S = 1$ se comandă aducerea lui Q în 1 logic. Starea care corespunde lui $S = 0$ simultan cu $R = 0$ este inoperantă; în această situație, circuitul basculant memorează starea avută inițial. Perechea de comenzi $S = 1$ și $R = 1$ este utilizată rar și conduce la poziționarea circuitului basculant în starea $Q = 1$.

În plus starea circuitului basculant depinde și de o a treia intrare, r. Atunci când $r = 0$, starea circuitului basculant rămâne nemodificată; dacă $r = 1$ ieșirea Q se forțează în 0 logic indiferent de comenzile existente pe intrările R și S. Pentru a realiza $r = 0$ este suficient să se lase intrarea ALO (Aducere La Zero) în aer sau să se conecteze la o tensiune mai mare de 1 V. Semnalul r devine "1" atunci când terminalul denumit ALO se conectează la masă (de fapt la o tensiune mai mică de +0,4 V).




Fig. 4.38. Stările S, R, în funcție de tensiunea de intrare

Intrările R și S sunt comandate intern de către comparatoarele notate “sus” și “jos” în figura 4.37. Acestea compară tensiunea aplicată lor din exterior pe una din intrări, cu nivelele de tensiune $0,66V^+$ și respectiv $0,33V^+$, unde V^+ este tensiunea de alimentare a circuitului.

Ținând cont de polaritățile intrărilor comparatoarelor, se poate deduce următoarea funcționare (în logică pozitivă):

$$\begin{cases} V_{\text{prag,sus}} > 0,66V^+ \rightarrow R = 1 \rightarrow Q = 0 \\ V_{\text{prag,sus}} < 0,66V^+ \rightarrow R = 0 \end{cases} \quad (4.85)$$

și respectiv:

$$\begin{cases} V_{\text{prag,jos}} > 0,33V^+ \rightarrow S = 0 \\ V_{\text{prag,jos}} < 0,33V^+ \rightarrow S = 1 \rightarrow Q = 1 \end{cases} \quad (4.86)$$

Relațiile de mai sus se regăsesc în figura 4.38.

4.5.2. Monostabil cu circuitul de temporizare 555

Circuitul 555 a fost astfel proiectat încât să poată fi adaptat ușor unei scheme de monostabil.

O astfel de schemă este prezentată în figura 4.39.

Condensatorul de temporizare C se încarcă de la tensiunea de alimentare prin rezistența R . Descărcarea sa (la masă) se realizează prin tranzistorul de descărcare cu care este prevăzut circuitul 555.

Tensiunea de intrare V_i are rol de declanșare pentru procesul de temporizare.




Fig. 4.39 Monostabil cu circuitul 555

Starea staționară a schemei coincide cu starea 0 a circuitului basculant; tensiunea de la ieșire este coborâtă până aproape de potențialul masei, iar tranzistorul de descărcare, deschis, șuntează condensatorul extern C . Tensiunea pe condensator va fi practic nulă și de aceea comparatorul "SUS" are ieșirea în starea $R=0$. Dacă tensiunea de intrare este mai mare decât $0,33 V^+$ atunci comparatorul "JOS" va comanda $S=0$, circuitul basculant rămânând un timp nedefinit în starea 1.

Atunci când tensiunea de intrare coboară sub nivelul de $0,33 V^+$ (vezi diagrama din figura 4.40) ieșirea comparatorului "JOS" pune intrarea S a circuitului basculant în starea 1, comutându-l în starea 1. Tranzistorul de descărcare se blochează ($Q = 0$), iar condensatorul C începe să se încarce exponențial prin rezistența R . Tensiunea de ieșire crește la o valoare apropiată de tensiune de alimentare. În momentul în care tensiunea de la bornele sale atinge valoarea de prag a comparatorului "SUS" ($0,66 V^+$), el readuce circuitul basculant în 0. Până în acest moment tensiunea de intrare trebuie să revină la o valoare mai mare de $0,33 V^+$ pentru a elimina acțiunea lui S asupra circuitului basculant. Circuitul basculant revenind în starea 0, comandă tensiunea la ieșire la aproximativ 0 volți și se deschide tranzistorul de descărcare. Condensatorul C se descarcă rapid și readuce $R = 0$.

Durata de temporizare T este egală cu timpul necesar condensatorului C să se încarce de la 0 la $0,66$ din tensiunea de alimentare și este:

$$T = 1,1 RC \quad (4.87)$$




Fig.4.40. Diagrama de funcționare a monostabilului

condensatoare au de regulă și valori mari ale curentului de fugă, I_f , de ordinul a 1 mA. Încărcarea unor astfel de condensatoare trebuie realizată cu un curent de cel puțin 10 ori mai mare decât curentul lor de fugă pentru a păstra o precizie rezonabilă a temporizării. Deci, utilizând o alimentare tipică de +15 V, valoarea maximă a rezistenței R devine:

$$R_{\max} = \frac{V^+ - 0,66 \cdot V^+}{10 \cdot I_f} = 500 k\Omega \quad (4.88)$$

Deoarece tensiunea de prag a comparatorului "SUS" este direct proporțională cu tensiunea de alimentare ($0,66 \cdot V^+$), durata de temporizare T nu depinde de tensiunea cu care este alimentat circuitul.

Valoarea maximă a constantei de timp utilizabilă direct este în principal limitată de două efecte:

(1) Mărirea valorii lui C conduce la utilizarea condensatoarelor electrolitice. Aceste

Dacă se dorește mărirea constantei de timp numai prin mărirea rezistenței, fără a se utiliza condensatoare electrolitice, apare limitarea curentului de declanșare al comparatorului "SUS". Valoarea maximă utilizabilă din motive de gabarit pentru un condensator cu poliester este de $2,2 \mu F$. Curentul maxim de declanșare I_{d1} , pentru comparatorul "SUS", la 25 C, este de 250 nA (este curentul de bază necesar tranzistoarelor Q1, Q2 pentru ca circuitul basculant intern să comute). Acest curent curge însă numai atunci când tensiunea pe condensator se află într-un interval de câteva sute de milivolți în jurul tensiunii de prag. Pe restul duratei de temporizare tranzistoarele Q1, Q2 sunt blocate, deci curentul de polarizare este neglijabil. Așadar, se poate considera că încărcarea condensatorului nu este afectată de circuitul 555 și aceasta se poate face cu un curent extrem de mic.

Totuși, în zona basculării, pentru ca circuitul basculant să poată comuta, trebuie să-i fie injectați cei 250 nA. Deci în acest moment curentul care "curge" prin rezistența de temporizare trebuie să fie mai mare. Valoarea maximă admisă a rezistenței este:

$$R_{\max} = \frac{V^+ - 0,66 * V^+}{I_{d1}} = 20 M\Omega \quad (4.89)$$

Se recomandă, pentru a fi siguri de basculare, să nu se depășească valoarea de $10 M\Omega$, în special în cazul în care circuitul funcționează la temperaturi ambiante mai mici de 25 °C.

Pentru un condensator de $2,2 \mu F$ și o rezistență de $10 M\Omega$ valoarea temporizării va fi $T_{\max} = 24 s$.

Frontul de creștere și de descreștere al tensiunii de la ieșire este de aproximativ 100 ns. Adăugând timpii de întârziere la comutare ai comparatoarelor interne, timp ce afectează comportarea la impulsuri scurte, rezultă că nu este indicat să se proiecteze circuite care să realizeze impulsuri mai scurte de 2 ms. Se recomandă, totodată, să nu se folosească rezistențe de temporizare mai mici de $1 k\Omega$, deoarece atunci când tranzistorul de descărcare șuntează condensatorul, din sursa de alimentare se absoarbe un curent suplimentar, V^+/R , care va trece prin acest tranzistor, mărindu-i disipația excesiv.

De asemenea este de dorit ca valoarea condensatorului C să nu scadă sub aproximativ 50 pF, astfel încât capacitatea de intrare în circuitul 555 sau capacitatea parazită a montajului să nu conteze.

Dacă comanda de intrare se prelungește peste temporizarea pentru care este dimensionat circuitul monostabil, ieșirea urmărește semnalul de comandă de la intrare V_i (vezi figura 4.41). Temporizarea rămâne mascată sub lățimea impulsului de comandă.

Pentru a realiza o declanșare corectă și în cazul în care comanda disponibilă este mai lungă decât durata de temporizare, se va folosi o rețea de derivare.




Fig. 4.41. Efectul supracomezii la declanșare

4.5.3. Astabil cu circuitul de temporizare 555

O utilizare devenită clasică pentru circuitul 555 o constituie oscilatorul de relaxare (astabil) a cărui schemă este dată în figura 4.42. Cele două intrări comparatoare (PS și PJ) sunt conectate împreună și urmăresc tensiunea pe condensatorul C .

Condensatorul C se încarcă de la sursa V^+ prin rezistențele R_A și R_B (tranzistorul este blocat). În momentul în care tensiunea pe condensator atinge pragul de sus ($0,66 \cdot V^+$) schema basculează și tranzistorul de descărcare se saturează. Condensatorul C se descarcă prin rezistența R_B la masă. În momentul în care tensiunea pe condensatorul C atinge nivelul pragului de jos ($0,33 \cdot V^+$) schema rebasculează, tranzistorul de descărcare se blochează și, ca urmare, se reia procesul de încărcare.

În consecință, tensiunea pe condensatorul C va evolua între $0,33 \cdot V^+$ și $0,66 \cdot V^+$, după o lege exponențială. În același timp tensiunea de ieșire din circuit, fiind impusă de starea bistabilului intern, va "sări" între două nivele, unul coborât (egal cu V_{CEsat}), iar celălalt ridicat (egal cu $V^+ - 2V_{BE}$). În figura 4.43 se poate urmări variația în timp a tensiunii de la bornele condensatorului, V_C , și corelat cu aceasta, variația în timp a tensiunii de ieșire, V_O , pentru circuitul astabil prezentat în figura 4.42. Se remarcă faptul că tensiunea de ieșire este la nivel ridicat în




Fig. 4.42. Astabil cu circuitul 555

perioada de timp în care tensiunea pe condensator crește.

Calculul perioadei de oscilație pleacă de la relația care descrie încărcarea unui condensator printr-o rezistență, de la o sursă de tensiune:

$$v_C = (V_{Cf} - V_{Ci})(1 - e^{-t/\gamma}) + V_{Ci}, \quad (4.90)$$

relație în care s-au utilizat următoarele notații:

- v_C = tensiunea pe condensator
- V_{Cf} = tensiunea finală la care se încarcă condensatorul C după un timp infinit (tensiunea de alimentare)
- V_{Ci} = tensiunea inițială existentă la bornele condensatorului C ;
- γ = constanta de timp de încărcare

În cazul schemei din figura 4.42, durata de încărcare t_1 rezultă din ecuația:

$$0,66 \cdot V^+ = (V^+ - 0,33 \cdot V^+)(1 - e^{-t_1/[(R_A+R_B) \cdot C]}) + 0,33 \cdot V^+ \quad (4.91)$$

cu soluția:

$$t_1 = (R_A + R_B) \cdot C \cdot \ln(2) \quad (4.92)$$

Descărcarea condensatorului prin rezistența R_B este descrisă de relația:

$$v_C = V_{Ci} \cdot e^{-t/\gamma_2} \quad (4.93)$$

din care rezultă pentru durata de descărcare t_2 ecuația:

$$0,33 \cdot V^+ = 0,66 \cdot V^+ \cdot e^{-t_2/R_B \cdot C} \quad (4.94)$$

cu soluția:

$$t_2 = R_B \cdot C \cdot \ln(2) \quad (4.95)$$

Perioada oscilației T va fi dată de suma celor două durate de încărcare, respectiv de descărcare,

$$T = t_1 + t_2 : \quad (4.96)$$

$$T = (2R_B + R_A) \ln(2) \quad (4.97)$$

$$\ln(2) = 0,693 \quad (4.98)$$

Trebuie observat că nici una din duratele de mai sus nu depinde de tensiunea de alimentare V^+ . Rezultă că frecvența oscilației generate de astabilul din figura 4.42 va avea o bună stabilitate față de variațiile tensiunii de alimentare.

Factorul de umplere al tensiunii dreptunghiulare generate la ieșire este:

$$F = t_1 / T = \frac{1}{1 + \frac{R_B}{R_A + R_B}} = \left(1 + \frac{1}{\frac{R_A}{R_B} + 1} \right)^{-1} \quad (4.99)$$

Valorile care se pot obține pentru factorul de umplere cu schema din figura 4.42 sunt cuprinse teoretic în gama 0,5....1. Forma de undă simetrică




Fig.4.43 Formele de undă la astabilul cu circuitul 555

($F = 0,5$) apare numai în cazul ideal când $R_A = 0$. Se recomandă ca în practică valoarea rezistenței R_A să nu coboare sub valoarea:

$$R_{Amin} = \frac{V^+}{1mA} \quad (4.100)$$

curentul de 1 mA fiind curentul prin tranzistorul de descărcare al condensatorului care circulă prin R_B .

Valorile maxime ale rezistențelor ce pot fi folosite pentru această schemă de astabil sunt limitate de aceleași efecte (curenții de declanșare a comparatoarelor, în principal) care au fost descrise la schema de monostabil.

Exercițiu: Imaginați o configurație de astabil cu circuitul 555 având cele două stări de durate egale, separând cu diode circuitul de încărcare, respectiv de descărcare, a capacității de temporizare.

4.6. Monostabilul / astabilul integrat CMOS 4047

Perfecționarea tehnologiilor a permis realizarea unor circuite integrate cu funcțiuni specifice, inclusiv cu funcțiuni de monostabile sau astabile. Ele sunt mai ușor de utilizat în structura "single chip" decât în varianta cu componente discrete sau cu porți logice și în plus au o serie de facilități legate de posibilitățile de comandă și interfațare cu circuitele logice din aceeași familie.




Figura 4.44. Schema bloc a circuitului 4047

Circuitul descris în continuare, 4047, este realizat în tehnologie CMOS. El se regăsește pe piață sub diverse denumiri: MMC 4047 - "Microelectronica" /

România , CD 4047 - RCA, NS / S.U.A., MHB 4047 / Cehia , UCY 74047 / Polonia etc.

Circuitul integrat MMC 4047 poate funcționa ca:

- a) monostabil neretriggerabil comandat pe frontul pozitiv sau pe frontul negativ;
- b) monostabil triggerabil comandat pe frontul pozitiv;
- c) astabil cu funcționare continuă;
- d) astabil cu comanda *START-STOP* (generare trenuri impulsuri)

Blocul principal al circuitului este astabil (vezi schema bloc, figura 4.44). Semnalul generat de astabil este divizat cu 2 de un bistabil, a cărui ieșiri în antifază sunt disponibile în exterior (Q și \bar{Q}). Forma de undă obținută are factorul de umplere 1/2.

Circuitul este prevăzut cu o logică suplimentară care permite și funcționarea în modul monostabil. Temporizarea este dată de componentele externe R și C , conectate ca în figura 4.44.

Circuitul funcționează în modul astabil dacă intrarea *ASTABLE* este "1" logic și $\bar{ASTABLE}$ este în "0" logic. În caz contrar, *ASTABLE* în "0" și $\bar{ASTABLE}$ în "1", astabilul este inhibat și nu oscilează. Cele două semnale permit comanda *START-STOP* pe nivel "0" sau "1" după necesități.

În modul de lucru monostabil, circuitul poate fi triggerat (declanșat) pe frontul pozitiv al impulsului aplicat pe intrarea *+TRIGGER*, dacă se menține *-TRIGGER* în "0" logic. De asemenea, el poate fi triggerat pe frontul negativ al impulsului aplicat pe intrarea *-TRIGGER*, dacă *+TRIGGER* este menținut pe "1" logic. Monostabilul este comandat pe front și impulsurile de intrare pot avea orice durată relativ la impulsurile de ieșire.

Circuitul poate funcționa ca circuit retriggerabil, dar comandat numai de frontul pozitiv al unui semnal aplicat simultan pe intrările *RETRIGGER* și *+TRIGGER*. În acest fel ieșirea va rămâne în "1" atât timp cât perioada impulsurilor de intrare este mai mică decât perioada determinată de componentele R , C . (vezi diagrama formelor de undă).

Un nivel "1" aplicat pe intrarea *EXTERNAL RESET* aduce ieșirile Q și *OSCILLATOR OUT* în "0" și Q în "1". Pentru a nu permite apariția unui impuls parazit la ieșire, la cuplarea sursei de alimentare se va menține un nivel logic "1" pe intrarea *EXTERNAL RESET* (vezi figura 4.45)




Fig. 4.45. Circuite recomandate pentru inițializarea circuitului la conectarea tensiunii de alimentare

4.7. Generatoare de tensiune liniar variabilă

4.7.1. Principiul generatoarelor de tensiune liniar variabilă

Generatoarele de tensiune liniar variabilă sunt foarte răspândite în electronică, fiind utilizate în tehnica TV, aparate de măsură, circuite de conversie a datelor etc. Ele folosesc un element activ de circuit în regim de comutație care controlează încărcarea și descărcarea unei capacități.

Forma de undă generală a unei tensiuni liniar variabile este reprezentată în figura 4.46. Parametri principali care caracterizează o tensiune liniar variabilă sunt:

- durata cursei utile T_V
- durata cursei de revenire T_R
- perioada de repetiție T_0
- amplitudinea V_m
- tensiunea inițială V_i
- viteza medie de creștere pe porțiunea liniară $v = V_m / T_V$
- coeficient de utilizare a tensiunii sursei de alimentare $\xi = V_m / E$
- coeficient de neliniaritate a cursei utile, ε
- stabilitatea

Evaluarea gradului de neliniaritate se poate face prin mai multe metode, una fiind metoda coincidenței punctelor inițiale și finale a tensiunii $V_c(t)$ cu a unei drepte. În acest caz, coeficientul de neliniaritate se poate determina astfel:

$$\varepsilon = \frac{\Delta V_m}{V_m} \cdot 100 \quad [\%] \quad (4.103)$$

De cele mai multe ori $V_c(t)$ are expresia unei curbe exponențiale:

$$V_c(t) = E \cdot \left(1 - e^{-\frac{t}{\tau}} \right) \quad (4.104)$$

Se poate arăta că:

$$\varepsilon = \left(\frac{1}{B} \right) \cdot \left(\frac{V_m}{E} \right) = \left(\frac{1}{B} \right) \cdot \xi \quad (4.105)$$

Coeficientul de neliniaritate poate atinge valori minime de ordinul 10^{-3} . Durata cursei utile poate varia într-un domeniu destul de larg (μs - min). Limita inferioară a acestei mărimi este determinată de valorile minime a capacităților parazite, de valorile minime ale rezistențelor de încărcare și de limitele puterii disipate în elementele active de circuit. Limita superioară este determinată de valorile maxime ale capacităților, valorile maxime ale rezistențelor de încărcare (și cele de scăpări), de curenții minimi la care elementele active funcționează încă satisfăcător.

Durata cursei de revenire trebuie să fie cât mai mică și poate avea valori cuprinse între câteva procente și câteva zeci de procente din durata cursei utile.

Pentru obținerea tensiunii liniar variabile se exploatează de obicei încărcarea (sau descărcarea) unui condensator printr-un dipol de încărcare (sau descărcare) și readucerea sa apoi la starea inițială printr-un dipol de descărcare (respectiv încărcare), principiu prezentat în figura 4.47. Dipolul de încărcare asigură un curent de încărcare constant pentru condensator, iar cel de descărcare este un comutator comandat care este deschis în timpul cursei utile și închis în intervalul pauzelor.




Fig. 4.46 Parametrii principali care caracterizează o tensiune liniar variabilă

Menținerea unui curent constant de încărcare pe toată durata cursei utile active este justificată de relația:

$$V_C(t) = \frac{1}{C} \int i dt = \frac{I \cdot t}{C} \tag{4.106}$$

Se observă că pentru obținerea unei tensiuni absolut liniare este suficient să se asigure un curent de încărcare constant. În mod practic apar unele probleme. O primă problemă constă în stricarea liniarității la conectarea unei rezistențe de sarcină în paralel cu condensatorul.

Circuitul care urmează va trebui să aibă o impedanță mare de intrare. Liniaritatea este afectată de asemenea și de rezistența finită a dipolului de descărcare. O altă dificultate constă în realizarea unei surse de curent stabile și cu dispersie redusă a parametrilor.




Fig. 4.47 Schema funcțională a unui generator de tensiune liniar variabilă

Există mai multe metode de obținere a tensiunii liniar variabile:
 - cu circuit de încărcare (simplu sau cu generator de curent constant)

- cu circuit de încărcare cu reacție pozitivă de tensiune
- cu circuit de încărcare cu reacție negativă de tensiune.

4.7.2. Generator de tensiune liniar variabilă simplu cu tranzistor bipolar

Cel mai simplu circuit de obținere a tensiunii liniar variabile este cel prezentat în figura 4.48 care conține un tranzistor în regim de comutație și un circuit RC. Înainte de începutul perioadei utile, tranzistorul este saturat și condensatorul este descărcat. La aplicarea unui impuls de polaritate negativă, tranzistorul se blochează și condensatorul C începe să se încarce prin rezistorul R de la sursa de tensiune E_c .

Începutul tensiunii liniar variabile este determinat de momentul în care se aplică pe baza tranzistorului treapta negativă de tensiune. Această întârziere este egală cu suma dintre durata intervalului de timp de resorbție a purtătorilor minoritari din bază și durata determinată de viteza de scădere a curentului de colector, tensiunea la bornele condensatorului crescând după o lege exponențială.

După trecerea tranzistorului în starea blocată condensatorul se încarcă conform schemei echivalente din figura 4.49.a. în care tranzistorul blocat este înlocuit cu un generator de curent I_{CB0} și o rezistență r'_c . Schema poate fi transformată ca în figura 4.49.b.

Dacă se notează cu

$$E'_c = E_c \cdot \frac{R_L}{R_L + R} \quad (4.107)$$




Fig. 4.49 Schema echivalentă a circuitului cu tranzistorului blocat (a) și structura sa echivalentă (b)

$$R' = R \cdot R_L / (R + R_L) \quad (4.108)$$

și dacă se consideră $V_i = V''_{CE} \approx 0$, parametrii circuitului din figura 4.49.b. sunt:

$$E_E = \left[\frac{r'_C}{r'_C + R'} \right] \cdot [E'_C - R' \cdot I_{CB0}] \quad (4.109)$$

$$R_E = R' \cdot r'_C / (R' + r'_C) \quad (4.110)$$

Prin urmare condensatorul C se va încărca după legea:

$$V_C = E_E \cdot \left(1 - e^{\frac{-t}{\tau_E}} \right) \quad (4.111)$$

în care $\tau_E = R_E \cdot C$. Pentru $t = T_U$ avem $V_C = V_m$, deci:

$$V_m = E_E \cdot \left(1 - e^{\frac{-T_U}{\tau_E}} \right) \quad (4.112)$$

coeficientul de neliniaritate se calculează din relația:

$$\varepsilon = \frac{1}{8} \cdot \frac{T_U}{\tau_E} \cdot 100 = \frac{1}{8} \cdot \xi_E \cdot 100 = \frac{1}{8} \cdot \frac{U_m}{E_E} \cdot 100 [\%] \quad (4.113)$$

După încetarea acțiunii impulsului de comandă negativ, are loc procesul de descărcare a condensatorului C prin tranzistor.

În timp ce nivelul tensiunii pe baza tranzistorului este pozitiv, tranzistorul poate să se găsească fie la pragul de saturație ($I_B = I_{BS}$), fie în starea de saturație puternică ($I_B > I_{BS}$). În practică este de preferat al doilea regim deoarece durata de restabilire a schemei este mult mai redusă. Condensatorul se descarcă la un curent egal cu:

$$I_D = h_{21e} \cdot I_B - \frac{E_C}{R'} \quad (4.114)$$

Acceptând curba de revenire ca fiind liniară, durata de restabilire (de descărcare a condensatorului) se determină din relația:

$$T_R \approx \frac{C \cdot V_m}{I_D} \quad (4.115)$$

Pentru schema din figura 4.49, și pentru $E_1 = 4V$, $E_2 = 0V$, $R_L = 10 M\Omega$ și $T = 100 \mu s$ se obține $V_m = 6,8V$; $T_R = 0,5 \mu s$. Pentru $E_1 = 2V$, $E_2 = 0V$ obținem $T_R = 1,5 \mu s$.

Din cele arătate rezultă că pentru scurtarea duratei T_R este de dorit să se lucreze la o saturație cât mai profundă, ceea ce duce însă la creșterea întârzierii începutului intervalului util. O soluție ar fi utilizarea unui condensator de accelerare.

5. Circuite logice

5.1. Circuite logice, generalități, clasificări

O poartă logică este un circuit ce îndeplinește o funcție logică.

Principalii parametri ai unei porți logice sunt:

- timpul de propagare a informației logice de la intrare la ieșire, t_{pd} ;
- puterea medie consumată de poartă, P_d , în mW pe poartă
- factorul de calitate, $P_a = P_d \times t_{pd}$.

Clasificarea circuitelor logice se poate face după tehnologia de fabricație a acestora.

1. Circuite logice bipolare:

- TTL standard: $P_d=10$ mW/p, $f=35$ MHz, $t_{pd}=10$ ns
- HTTL (TTL de viteză): $P_d=22$ mW/p, $f=50$ MHz, $t_{pd}=6$ ns
- LPTTL (TTL de mică putere), $P_d=1$ mW/p, $f=3$ MHz, $t_{pd}=35$ ns
- STTL (Schottky TTL): $P_d=20$ mW/p, $f=120$ MHz, $t_{pd}=3$ ns
- LPSTTL (Schottky de mică putere): $P_d=2$ mW/p, $f=35$ MHz, $t_{pd}=10$ ns
- TSL (logică cu trei stări): $P_d=22$ mW/p, $f=70$ MHz, $t_{pd}=3$ ns
- ECL (logică cu cuplaj prin emitor): $P_d=50$ mW/p, $f=1000$ MHz, $t_{pd}=1$ ns
- HLL (logică cu nivele ridicate): $P_d=50$ mW/p, $f=10$ MHz, $t_{pd}=100$ ns
- IIL (I²L) (logică integrată de injecție): $P_d=0,01$ mW/p, $t_{pd}=10$ ns

2. Circuite logice unipolare:

- pMOS (MOS cu canal p): $P_d=1$ mW/p, $f=2$ MHz
- nMOS (MOS cu canal n): $P_d=1$ mW/p, $f=10$ MHz
- CMOS (MOS complementar): $P_d=0,1$ mW/p, $f=8$ MHz
- CMOS/SOS (CMOS cu substrat de safir): $P_d=0,1$ mW/p, $f=300$ MHz

3. Circuite neconvenționale:

- CCD (dispozitive cuplate prin sarcină): $P_d=5$ μ W/p, $f=10$ MHz
- Memorii cu bule magnetice: $P_d=5$ μ W/element, $f=0,2$ MHz

5.2. Structuri logice elementare

Cea mai simplă poartă logică este etajul cu tranzistoare bipolare (figura 5.1). El realizează funcția logică de inversare: un nivel ridicat al tensiunii de intrare ("1" logic) determină un nivel scăzut al tensiunii de ieșire ("0" logic).




Figura 5.1. Inversor cu tranzistor bipolar




Figura 5.2. Caracteristica de transfer a etajului inversor cu tranzistor

-regiunea I (blocare, "cut off"), $V_{out} = V_{alim}$ pentru tensiuni de intrare până la valoarea V_{BEd} ;
 -regiunea II (saturație)
 - $V_{out} = V_{CEsat}$ dacă V_{in} depășește pragul de saturație V_{BEsat} ;
 -regiunea III (amplificare directă) - orice variație a tensiunii de intrare este regăsită la ieșire amplificată.

În scopul unui astfel de etaj, regăsim la nivelul fi utilizate și diverse Un astfel de Schottky (figura 5.3) reduși datorită prin limitarea directă a joncțiunii




Figura 5.3. Tranzistor Schottky

măririi vitezei de lucru a în afara modificărilor ce se tehnologiei de realizare, pot alte configurații particulare. exemplu este tranzistorul care are timpi de comutație evitării intrării în saturație tensiunii de polarizare bază-colector.

Din punct de vedere istoric prezintă importanță una dintre primele porți logice, poarta DTL (*Diode Tranzistor Logic* - poartă logică cu tranzistoare și diode). Structura porții DTL este prezentată în figura 5.4.a.

Cele trei diode D asigură funcția logică propriu-zisă ȘI (*AND*). În punctul P se obține un nivel scăzut de tensiune dacă cel puțin una din diode are un potențial suficient de scăzut pe catod, astfel încât ea să fie deschisă. Tranzistorul T realizează funcția logică de inversor.

Diodele D_1, D_2 asigură o margine de zgomot satisfăcătoare pentru nivelul logic 0 la intrare. Pentru deschiderea tranzistorului T vom avea nevoie de un potențial minim în punctul P , $V_P = 2,1V$ (și nu $0,7V$ cum s-ar întâmpla în lipsa diodelor). Pentru a asigura $2,1V$ în punctul P , potențialul de pe intrările A, B, C pentru "0" logic trebuie să fie $V_A < V_P - V_d = 1,4V$. O tensiune mai mare decât $1,4V$ la intrare (corespunzătoare lui "1" logic) va permite deschiderea tranzistorului T și deci se va obține un nivel scăzut de tensiune la ieșire, adică "0" logic. Din punct de vedere logic poarta de mai sus realizează funcția ȘI-NU (*NAND*).

5.3. Circuite logice TTL
5.3.1. Poarta elementară TTL

Configurația de bază a familiei logice TTL este reprezentată de poarta ȘI-NU (figura 5.5). Prin modificări simple ale acestei structuri se poate genera întreaga familie logică TTL.

Tranzistorul T_1 asigură funcția logică ȘI între semnalele de intrare. T_2 este tranzistor de comandă în contratimp a etajului de ieșire (*totem pole*); T_3, T_4 reprezintă un etaj de ieșire în contratimp.

Deoarece poarta TTL lucrează cu fronturi scurte sunt posibile oscilații parazite datorate efectului de linie de transmisie și încărcării pe sarcini neadaptate în impedanță. Din acest motiv pe frontul descrescător al unui posibil impuls de intrare pot să apară supracreșteri negative mai mari de 2V ca amplitudine (figura 5.6) și care ar putea distruge tranzistorul de intrare datorită străpungerii joncțiunii bază-emitor.

Diodele D_1 și D_2 limitează supracreșterea negativă la 0,7 V.

Pentru a pune în evidență funcționarea logică a acestei structuri vom considera două aspecte:




Figura 5.5. Structura porții logice elementare TTL




Figura 5.4. Structura porții elementare DTL (a) și simbolul logic echivalent (b)

A)

Presupunem că toate intrările se află la potențialul minim care corespunde valorii logice "1": $V_A = V_B = 2V$

Jonțiunea EB a tranzistorului T_1 este polarizată invers și tranzistorul lucrează în regiunea activă inversă. Tranzistorul T_1 este proiectat să aibă un factor de amplificare inversă $\beta_r < 0,02$. În acest fel curentul de bază al tranzistorului T_2 este furnizat în proporție de 98% de către sursa de alimentare, prin R_1 .

Prin proiectare se conduce în regiunea activă iar căderea de tensiune pe R_3 T_3 până la saturație ceea ce V_{CE3sat} , adică $0,2V$. Saturarea trebuie evitată deoarece logice. Dacă tranzistoarele de saturate simultan atunci o valoare mare, limitată doar intrarea simultană în saturație s-a introdus dioda D (un diodă) ceea ce determină ca nu fie suficient pentru Aceasta rezultă din calculul potențialului punctului M pe calea T_2-T_3 , respectiv T_4-D-T_3 .




Figura 5.6. Oscilație parazită

asigură ca atunci când T_1 inversă T_2 să fie saturat, să asigure conducția lui înseamnă că $U_{out} = V_N =$ simultană a lui T_2 și T_3 deteriorează nivelele ieșire T_3 și T_4 ar fi curentul prin ele ar avea de R_4 . Pentru a evita a tranzistoarelor T_3 și T_4 tranzistor conectat ca potențialul punctului M să deschiderea lui T_4 .

Potențialul punctului M , necesar deschiderii lui T_4 este

$$V_M = V_{CE2sat} + V_{BE3sat} = 0,2V + 0,7V = 0,9V; \quad (5.1)$$

în același timp, pentru asigurarea deschiderii simultane a lui T_3 și T_4 în punctul M ar fi necesar un potențial

$$V_{Mnec} = V_{BE4sat} + V_D + V_{CE3sat} = 0,7V + 0,7V + 0,2V = 1,6V. \quad (5.2)$$

Se observă că $V_M < V_{Mnec}$; s-a considerat $V_{CEsat} = 0,2$, $V_D = 0,7V$ (la Si). În concluzie, potențialul punctului M nu este suficient pentru deschiderea lui T_4 .

Asociind la intrare o tensiune mai mare de $2V$ pentru nivel logic 1 și unei tensiuni de ieșire mai mică de $0,4V$ nivelului logic 0, rezultă că acest circuit asigură la ieșire 0 logic dacă toate intrările sunt pe 1 logic. Curentul absorbit de o intrare pentru starea "high" este I_{inH} (sau I_{IL}):

$$I_{inH} \leq 40\mu A; \text{ corespunzător, } I_{outL} = 16 \text{ mA (determinat de } R_4). \quad (5.3)$$

Tensiunile din schemă, asociate acestei situații sunt:

$$V_{inHmin} = 2V; V_P = 2,1V; V_Q = 1,4V; V_R = 0,7V; V_{outLmax} = 0,4V. \quad (5.4)$$

B)

Considerăm în continuare o situație, la ieșire, complementară celei anterioare. Presupunem că cel puțin una din intrări este pe 0 logic, adică tensiunea de intrare este mai mică de $0,8V$, cealaltă intrare fiind pe 1 logic (la un potențial minim de $2V$). Dacă una din intrări se află pe 0 logic atunci jonțiunea EB

corespunzătoare a lui T_1 este deschisă și potențialul punctului P este $V_P=0,7V$. Acest potențial este insuficient pentru deschiderea lui T_2 și T_3 (ar fi necesar ca V_P să fie $1,4V$) deci T_2 , T_3 sunt blocați, ceea ce înseamnă că potențialele lui Q și R sunt egale cu 0 .

Potențialul lui M este ridicat, T_4 conduce și, deoarece T_3 este blocat, ieșirea se află la un potențial ridicat corespunzător nivelului logic 1 .

Tensiunea de ieșire în acest caz are valoarea:

$$V_{outM} = V_{CC} - V_{BEsatT4} - R_2 I_{B4} - V_D = 3,6V \text{ (pentru } V_{CC} = 5V) \quad (5.5)$$

Curentul de intrare corespunzător acestei situații:

$$I_{inL} = \frac{V_{CC} - V_{BET1} - V_{inL}}{R_1} = \frac{5 - 0,65 - 0,4}{4K} \approx 1mA \leq 1,6mA \quad (5.6)$$

Se poate considera că o intrare aflată în 0 logic extrage din circuit un curent maxim de $1,6mA$ (notat I_{inL} sau I_{IL}) valoare importantă pentru aprecierea numărului de intrări de același tip care pot fi comandate de o ieșire a altui circuit similar.

Se observă că T_3 și T_4 din etajul de ieșire conduc pe rând, funcționarea numindu-se *în contratimp*.

Asociind la intrare o tensiune mai mică de $0,7V$ nivelului logic 0 și o tensiune la ieșire mai mare de $2,4V$ nivelului logic 1 , rezultă că acest circuit asigură la ieșire un 1 logic dacă cel puțin una din intrări se află pe 0 logic.

Reunind concluziile celor două situații prezentate mai sus (cazul A și cazul B), rezultă că acest circuit realizează funcția logică $\text{ȘI} - \text{NU}$.

Structura prezentată stă la baza familiei logice TTL , având codul comercial $74XX$ sau $54XX$ pentru seria militară. Poarta ȘI-NU cu 2 intrări este considerată structura fundamentală a familiei logice TTL , concretizată în circuitul 400 (4 porți ȘI-NU cu câte 2 intrări). Alte circuite uzuale sunt: 404 - 6 inversoare; 408 - 4 porți AND cu câte 2 intrări; 401 , 410 - 3 porți $NAND$ cu câte 3 intrări; 411 - 3 porți AND cu câte 3 intrări; 420 - 2 porți $NAND$ cu câte 4 intrări; 430 - o poartă AND cu 8 intrări; etc.

5.3.2. Parametrii și caracteristicile porții TTL standard

5.3.2.A. Caracteristica de transfer

Fie o poartă cu n intrări din care $n-1$ la 1 logic iar pe intrarea n se aplică un potențial crescător de la $0V$. Caracteristica de transfer (dependența tensiunii de ieșire de tensiunea de intrare) reprezentată în figura 5.7 pune în evidență următoarele situații:




Figura 5.7. Caracteristica de transfer a porții TTL standard

Regiunea AB: corespunde unei tensiuni de intrare mai mică decât o tensiune de deschidere. Ieșirea se află la un potențial ridicat și depinde foarte puțin de sarcină (de încărcare). Starea tranzistoarelor este: T_1 saturat, T_2 blocat, T_3 blocat, T_4 saturat.

Regiunea BC: este caracterizată de o tensiune de intrare cuprinsă între una și două tensiuni de deschidere, T_2 începe să conducă și deci să amplifice, amplificarea etajului cu T_2 fiind

$$a \approx -\frac{R_2}{R_3};$$

(5.7)

T_4 lucrează ca repetor iar T_3 este blocat. Deoarece T_4 este polarizat în regiunea activă normală, el amplifică, mărimea amplificării regăsindu-se în panta caracteristicii pe segmentul BC. Deci avem situația: T_1 saturat, T_2 conduce, T_3 blocat, T_4 conduce.

Regiunea CD: are caracteristic faptul că tensiunea de intrare este mai mare decât două tensiuni de deschidere; T_3 începe să conducă, la ieșire având loc o variație rapidă a tensiunii de ieșire pentru o variație mică a tensiunii de intrare. Scăderea bruscă a tensiunii de ieșire V_o la creșterea tensiunii de intrare are două cauze care se cumulează:

1. intrarea în conducție a lui T_3 determină scăderea potențialului său de colector
2. intrarea în conducție a lui T_3 modifică amplificarea etajului cu T_2 astfel:

$$a' \cong -\frac{R_2}{R_3 \parallel R_{inT_3}}; R_3 \parallel R_{inT_3} < R_3 \Rightarrow |a'| > |a| \quad (5.8)$$

Creșterea amplificării de la a (relația 5.7) la a' (relația 5.8) se observă pe caracteristica de transfer, prin modificarea pantei pe segmentul CD.

Pe această porțiune a caracteristicii T_2 , T_3 și T_4 conduc în regiunea activă normală ceea ce determină apariția unei bucle de reacție pozitivă având următoarea cale: colectorul lui T_2 , baza lui T_4 , dioda din colectorul lui T_3 , emitorul lui T_2 . T_1 se află de asemenea în regiunea activă normală.

Dacă semnalul aplicat la intrare rămâne un timp îndelungat în domeniul corespunzător regiunii CD a caracteristicii pot să apară oscilații de înaltă frecvență. În același timp pentru $V_{in} \approx 1,5V$ crește și consumul de la sursa de alimentare, toate tranzistoarele fiind active.

Regiunea DE: corespunde unor tensiuni de intrare mai mari de 2V. Tranzistorul T_1 conduce invers, T_2 conduce, T_3 saturat, T_4 blocat. Tensiunea de ieșire este constantă și aproximativ egală cu o tensiune CE de saturație V_{CEsatT_3} .

5.3.2.B. Nivele logice

Nivelele logice sunt reprezentate prin diagrama din figura 5.8. O ieșire aparține intervalului de valori ce poate fi recunoscut de intrări. Există o rezervă care se numește *margină de zgomot*. Limitele pentru care o tensiune este validă, fiind recunoscută ca aparținând unei anumite valori logice sunt identificate prin indici care precizează dacă se referă la intrare sau ieșire și nivelul logic pentru care este definită.




Figura 5.8. Nivele de tensiune asociate valorilor logice pentru poarta TTL

5.3.2.C. Caracteristica de intrare

În figura 5.9 este prezentată caracteristica de intrare tipică, curentul de intrare (I_{in}) în funcție de tensiunea de intrare (V_{in}). Punctele A, B, C, D, E de pe această caracteristică corespund celor similare de pe caracteristica de transfer.

Un potențial sub 0,65 V pe intrarea A sau B (regiunea AB) va produce un curent care va curge de la sursa V_{cc} prin rezistorul R_1 , joncțiunea baza emitor a tranzistorului multiemitor și ieșirea sursei de semnal (figura 5.5):

$$-I_{IL} = (E_c - V_{BET1} - V_{inL}) / R_1 \tag{5.9}$$

în care V_{in} este tensiunea la intrarea A sau B.




Figura 5.9. Caracteristica de intrare a unui circuit TTL

Pentru $V_{cc}=5V$, $V_{BE}=0,65V$, $V_{inL}=0,4V$, $R_1=4K$ se obține $I_{IL}=-1mA$. În cele mai nefavorabile condiții de funcționare trebuie să avem : $I_{IL} < 1,6mA$. În această regiune se găsește punctul de funcționare corespunzător lui "0" logic la intrare.

Pentru valori ale tensiunii de intrare cuprinse în regiunea AB, tranzistoarele T_2 , T_4 sunt blocate, iar tranzistorul T_3 este saturat. Tensiunea la ieșire este independentă de cea de la intrare și are valoarea constantă (regiunea AB):

$$V_{OH} = V_{cc} - V_D - V_{BE4} = 3,7 V \quad (5.10)$$

Pentru tensiuni de intrare $0,65V < V_{IN} < 1,3V$ (regiunea BC din caracteristica de intrare), tranzistorul T_2 începe să conducă, T_4 rămâne blocat, iar în baza tranzistorului T_2 se injectează un curent de valoare mică I_1 (figura 5.10), T_2 are o amplificare redusă (R_2 / R_3), iar variația tensiunii la ieșire este lentă (regiunea BC). Curentul de intrare scade către zero.




Figura 5.10. Circuitul de intrare

Pentru tensiuni de intrare mai mari de $1,3 V$ (regiunea CD), tranzistorul T_4 intră în conducție șuntând rezistența echivalentă din emitorul lui T_2 și astfel amplificarea acestuia crește. Pe măsură ce ne apropiem de punctul D, tranzistoarele T_2 și T_4 se saturează, iar tensiunea la ieșire începe să se limiteze. Curentul de intrare se apropie rapid de valoarea zero.

Pentru tensiuni de intrare mai mari de $1,5 - 1,6V$ (regiunea DE), tranzistoarele T_2 , T_4 sunt saturate, T_3 este blocat, iar joncțiunea emitor-bază a tranzistorului multiemitor T_1 este blocată. Curentul de intrare devine pozitiv și crește lent cu tensiunea de intrare.

Dacă celelalte intrări ale tranzistorului multiemitor T_1 sunt lăsate în gol sau au un nivel mai mare $1,5V - 1,6V$, curentul pe o intrare, I_{IH} , se închide prin baza tranzistorului T_4 , iar dacă cel puțin o intrare este legată la masă, acest curent devine curent de colector pentru tranzistorul T_1 . Curentul I_{IH} depinde de R_1 și de h_{21eT1} . Pentru tensiuni de intrare ridicate (V_{IH}), consumul de curent al intrărilor legate împreună crește cu numărul acestora.

5.3.2.D. Caracteristica de ieșire

S-a arătat că dacă cel puțin pe una din intrările circuitului integrat se aplică o tensiune coborâtă, T₄ este blocat, iar T₃ este în conducție. În acest caz, variația tipică a curentului de ieșire (I_O) în funcție de tensiunea de ieșire (V_O) pentru nivel ridicat la ieșire, arată ca în figura 5.11. Pentru regiunea AB, T₄ este blocat iar T₃ este saturat. Curentul furnizat de tranzistorul T₃ este:

$$-I_O = \frac{V_{CC} - V_O - V_D - V_{BET3}}{R_2} + \frac{V_{CC} - V_O - V_D - V_{CEsatT3}}{R_4} \quad (5.11)$$




Figura 5.11. Caracteristica de ieșire a porții TTL standard pentru nivel ridicat la ieșire

Pentru V_{CC}=5V, V_D=U_{BET3} = 0,65V, V_O = 0V, V_{CEsatT3} = 0,3V, R₁ = 4KΩ, se obține curentul de scurt-circuit I_{OS} = 31 mA.

În cazul condițiilor cele mai defavorabile, valorile standard pentru I_{OS} sunt cuprinse în intervalul 20mA < I_{OS} < 55mA. Curentul I_{OS} este disponibil atunci când ieșirea tranzitează din nivel coborât în nivel ridicat, pentru a încărcă capacitatea de ieșire.

Pentru regiunea BC, T₄ rămâne blocat, în schimb T₃ nu mai este saturat, ci se află în conducție. Curentul la ieșire are expresia:

$$-I_O = I_{ET3} = (h_{21eT3} + 1)I_{BT3} = \frac{(h_{21eT3} + 1)(V_{CC} - V_{BET3} - V_D - V_O)}{R_2} \quad (5.12)$$

În acest caz, valoarea curentului furnizat de tranzistorul T₃ în conducție trebuie să fie mai mare de 0,4mA (|I_{OH}| > 0,4 mA) pentru a putea comanda 10 porți, fiecare cu I_{IH}=40μA. Curenții de intrare sunt reprezentați în figura 5.12.a. Este necesar ca V_{OH}>2,4V.

Pentru tensiuni de ieșire negative aplicate la ieșire se regăsește caracteristica diodei parazite colector-substrat a tranzistorului T₃.




Figura 5.12. Circuite de ieșire pentru poarta TTL
a - pentru curentul I_{OH} ; b - pentru curentul I_{OL} .

Dacă se crește tensiunea de ieșire peste 3,6V, curentul de ieșire scade în valoare absolută, după care crește lent în sens invers (pozitiv); la tensiuni cuprinse între 15 și 20V are loc străpungerea tranzistorului T_3 sau a diodei D.

Dacă pe intrările circuitului integrat se aplică simultan o tensiune ridicată, s-a arătat că T_3 se blochează, iar T_4 intră în conducție. În acest caz caracteristica de ieșire arată ca în figura 5.13.

În regiunea AB a caracteristicii, tranzistorul T_4 rămâne saturat, curentul de bază fiind dat de expresia:

$$I_{BT4} = \frac{V_{CC} - 3V_D}{R_1} - \frac{V_{CC} - V_D - V_{CEsatT2}}{R_2} - \frac{V_D}{R_3} \quad (5.13)$$

în care tensiunile bază-emitor ale tranzistoarelor T_2 și T_4 în conducție directă și bază-colector a tranzistorului T_1 în conducție inversă s-au înlocuit cu tensiunea de deschidere V_D .

Pentru $V_{CC} = 5V$, $V_D = 0,65V$, $U_{CEsatT2} = 0,3V$, $R_1 = 4k\Omega$, $R_2 = 1,6k\Omega$, $R_3 = 1k\Omega$ se obține $I_{BT4} = 2,4 \text{ mA}$.

Din caracteristica din figura 5.13 se determină tensiunea la ieșire V_{OL} pentru un curent $I_{OL} = 16 \text{ mA}$ (pentru a putea absorbi curenții de intrare a 10 porți, fiecare cu $I_{IL} = 1,6 \text{ mA}$ - figura 5.12); trebuie ca să se obțină o tensiune de ieșire $U_{OL} < 0,4 \text{ V}$.




Figura 5.13. Caracteristica de ieșire a unui circuit TTL pentru nivel coborât

5.3.2.E. Fan-out-ul

Fan-out-ul reprezintă numărul maxim de intrări ce pot fi comandate simultan de ieșirea unei porți de același tip.

O intrare de poartă se numește *sarcină unitate*.

Capacitatea de încărcare a unei porți este indicată prin numărul de sarcini unitare care pot fi comandate în acest mod:

-pentru ieșire în 0 logic *fan-out*-ul este:

$$N_L = \frac{I_{OL\max}}{I_{IL\max}} = \frac{16mA}{1,6mA} = 10 \text{ unități} = 10 \text{ intrări} \quad (5.14)$$

-pentru ieșire în 1 logic *fan-out*-ul este:

$$N_H = \frac{I_{OH\max}}{I_{IH\max}} = \frac{0,8mA}{0,04mA} = 20 \text{ unități} = 20 \text{ intrări} \quad (5.15)$$




Figura 5.14. Influența temperaturii asupra caracteristicii de transfer

Observații:

1. *Fan-out*-ul poate fi limitat și datorită degradării unor parametri dinamici;
2. Există porți cu *fan-out* mai mare decât seria standard: circuite de tip *buffer* sau *circuite tampon*;
3. Numărul de porți comandate afectează timpul de propagare al informației logice și gradul de saturare a lui T_3 .




Figura 5.15. Influența tensiunii de alimentare asupra caracteristicii de transfer

5.3.2.F. Influența temperaturii și a tensiunii de alimentare asupra caracteristicii de transfer

Caracteristicile circuitului TTL standard depind de temperatură și de tensiunea de alimentare. Acest fapt este exemplificat în figura 5.14 (influența temperaturii) și 5.15 (influența tensiunii de alimentare) în legătură cu caracteristica de transfer.

Variația tensiunii de alimentare determină

modificarea caracteristicii de transfer (figura 5.15). Modificarea este mai importantă pentru nivele mici la intrare, deoarece în acest caz tensiunea de ieșire depinde direct de tensiunea de alimentare. Pentru nivele mari la intrare, tensiunea de ieșire este tensiunea de saturație a tranzistorului T_3 și nu depinde de tensiunea de alimentare.

Se observă de asemenea că modificarea temperaturii determină o deformare a caracteristicii standard (figura 5.15); indiferent de condiții, dacă acestea se încadrează în gama permisă, nivelele de tensiune trebuie să se încadreze la rândul lor în domeniul de tensiuni permise.

5.3.2.G. Marginea de zgomot

Marginea de zgomot reprezintă diferența dintre valorile tensiunilor garantate pentru stările logice ale unui circuit logic care comandă și valorile tensiunilor permise ale unui circuit de același tip comandat avem marginea de zgomot:

$$\text{pentru "1" logic: } M_H = V_{OH\min} - V_{IH\min} = 2,4 - 2 = 0,4V \quad (5.16)$$

$$\text{pentru "0" logic: } M_L = V_{IL\max} - V_{OL\max} = 0,4 - 0,8 = -0,4V \quad (5.17)$$

Observație: În regim dinamic marginea de zgomot se stabilește după alte criterii, avându-se în vedere energia minimă la care circuitul poate răspunde.

5.3.2.H. Timpul de propagare

Pentru evaluarea vitezei de comutație a unei porți se definesc următorii timpi (figura 5.16):

t_{pHL} - timpul de propagare a semnalului pentru comutarea ieșirii din starea "1" în starea "0" logic

t_{pLH} - timpul de propagare a semnalului pentru comutarea ieșirii din "0" în "1" logic

Pentru $V_{CC} = 5V$, $T = 25^{\circ}C$ și o încărcare a ieșirii cu 10 intrări TTL, avem $t_{pHL} = 8ns$, $t_{pLH} = 12ns$.

Pentru un circuit TTL se definește un timp de propagare mediu:

$$t_{pd} = (t_{pdHL} + t_{pdLH}) / 2 \quad (5.18)$$

În mod uzual $t_{pd} = 10 ns$.

Timpii de propagare depind puternic de sarcină și mai puțin de temperatură și de tensiunea de alimentare .




Figura 5.16. Definirea timpilor de propagare

5.3.2.1. Puterea disipată

Curentul absorbit de la sursa de alimentare pentru o poartă se măsoară în condițiile unui semnal de intrare cu un factor de umplere de 50% și o frecvență suficient de mică pentru a nu lua în considerare și consumul suplimentar din timpul comutației. Pentru un circuit CDB 400E (4 porți NAND) $I_{CC\text{mediu}} = 8\text{mA}$, deci puterea disipată pentru $V_{CC} = 5\text{V}$, este $40\text{mW} / 4\text{porți} = 10\text{mW} / \text{poartă}$.

Pentru un circuit cu patru porți calculul este următorul:

$$I_{CCL} = 12\text{mA}; I_{CCH} = 4\text{mA}; \text{ pentru un factor de umplere de } 50\% \\ \Rightarrow I_{CC} = (I_{CCL} + I_{CCH}) / 2 = 8\text{mA}$$

$$\text{Deoarece } V_{CC} = 5\text{V} \Rightarrow P = 5\text{V} \times 8\text{mA} = 40\text{mW} \quad (5.19)$$

Deci puterea disipată pe poartă este $P_d / 4 = 10\text{mW}$.




Figura 5.17. Variația consumului de curent în timpul comutației pentru o poartă TTL

Datorită ieșirii în contratimp a porții TTL ea poate comanda sarcini capacitive importante, echivalente cu 10 intrări. O situație aparte apare când tensiunea de intrare scade brusc la 0, când T_2 se blochează și în colectorul său, deci în baza lui T_4 , apare un salt de tensiune de aproximativ 0,7V. O eventuală sarcină capacitivă determină menținerea tensiunii de ieșire la valoarea scăzută de 0,1 - 0,2V. În acest fel tranzistorul T_4 se saturează rapid și curentul său de emitor are valoarea limitată numai de R_4 , această valoare fiind de 38mA. Această valoare a curentului tranzitoriu încarcă rapid capacitatea de sarcină comutând ieșirea în 1 logic; T_4 intră în conducție înainte ca T_3 să iasă din saturație și de aceea o parte importantă a curentului de emitor a lui T_4 va fi deturnată în T_3 , contribuind la

încărcarea sarcinii capacitive. Acest curent de valoare mare apare la tranziția din 0 în 1 la ieșire și trebuie asigurat de sursa de alimentare. Aceasta conduce la creșterea consumului în regim dinamic.

Curentul mediu absorbit de la sursă crește la o valoare de două - trei mai mare atunci când frecvența de lucru crește de la valori joase la valori de ordinul a câțiva MHz. Modul de variație a curentului absorbit depinde de tipul porții și de sarcina capacitivă. Pot să apară vârfuri de curent de aproximativ 40mA cu durata cuprinsă între câteva ns și câteva zeci de ms. O variație tipică este prezentată în figura 5.17.

5.3.2.J. Temperatura de lucru și tensiunea de alimentare

Pentru seria comercială cu sufixele *E* și *P* (seria TI 74xx) tensiunea de alimentare este cuprinsă în domeniul 4,75 ÷ 5,25V, iar temperatura de lucru este în domeniul 0 ÷ 70°C.

Pentru seria militară cu sufixele *EM* și *PM* (seria TI 54xx) tensiunea de alimentare este cuprinsă în domeniul 4,5 ÷ 5,5V iar temperatura de lucru este în domeniul -55 ÷ 125°C.

5.3.2.K. Probleme specifice ale circuitelor TTL

Utilizarea corectă a circuitelor TTL implică cunoașterea și respectarea unor reguli specifice. Intrările neutilizate trebuie menținute la o tensiune corespunzătoare lui "1" logic, în scopul îmbunătățirii timpului de propagare și creșterii imunității la zgomot. Deși practic o intrare TTL poate fi lăsată în aer fiind considerată "1" logic, în aplicații este recomandabil ca acestea să fie conectate:

- la o sursă de tensiune independentă sau de alimentare;
- la o altă intrare, în paralel cu aceasta;
- la o ieșire aflată permanent în "1" logic.

O intrare lăsată în gol adaugă capacități parazite a căror încărcare și descărcare produce întârzieri la intrare și la ieșire și creșterea timpilor de propagare.

Conectarea la masă a intrărilor unor porți *SI* - *NU* și la +V_{CC} a intrărilor unei porți *SAU-NU* se folosește, atunci când este posibil, în scopul reducerii consumului prin evitarea tranzițiilor parazite la ieșire. Este necesar ca în cazul circuitelor TTL să se asigure filtrarea surselor de alimentare (minim 100nF la 10 porți și 100μF la 10 chip-uri).

Circuitul de masă trebuie să fie riguros proiectat având în vedere circulațiile mari de curent care pot să apară. Se va evita paralelismul traseelor și se vor evita conexiunile cu fir mai lung de 50cm.

5.3.3. Alte porți logice TTL

Circuitul standard *TTL* prezentat, având funcția logică *ȘI - NU*, stă la baza realizării tuturor celorlalte funcții logice. După cum se știe o funcție logică poate fi implementată cu mai multe tipuri de porți logice, conversia de la un mod de exprimare la altul făcându-se cel mai simplu cu ajutorul legilor lui DeMorgan. În unele cazuri nu este însă avantajoasă soluția care se obține prin acest procedeu deoarece configurația rezultantă determină timpi de propagare mari, preferându-se structuri elementare obținute doar prin modificări minime ale configurației standard.

Realizarea de porți *SAU* în tehnologia *TTL*, de exemplu, folosind porți *ȘI*, *ȘI - NU* și *NU* nu este satisfăcătoare deoarece apar timpi de propagare importanți și incompatibilități față de circuitele logice de același rang.

De aceea, s-au conceput structuri *SAU* prin modificarea configurației *TTL* standard. Un exemplu de poartă *SAU - NU* este prezentat în figura 5.18.

Funcția logică *SAU* se asigură printr-o conexiune cablată (*SAU* cablat) la nivelul tranzistoarelor T_2 . Funcția logică este realizată prin conectarea în paralel a tranzistoarelor T_2 , acestea comandând etajul de ieșire T_3, T_4 .




Figura 5.18. Exemplu de poartă *TTL SAU-NU*

Pentru obținerea mai multor intrări se pot utiliza tranzistoare multiemitor în locul lui T_{1A} și T_{1B} . În aplicațiile în care sunt necesare intrări de expansiune se pot utiliza comenzi externe aplicate în colectoarele (pentru o comandă de tipul \overline{X}) sau în emitoarele tranzistoarelor T_2 (pentru o comandă de tipul X). Dacă se dorește o inversare suplimentară se intercalează un etaj inversor între primul și al doilea tranzistor.

5.3.4. Circuit *TTL* Trigger-Schmitt

Porțile rapide atacate pe intrare cu tensiuni având fronturi lente pot genera la ieșire semnale false. Pentru un semnal de intrare cu fronturi lent variabile pot să apară oscilații ca în figura 5.19.

Așa cum s-a arătat, pentru tensiuni de intrare cuprinse în intervalul 0,8 ... 2V etajul TTL este instabil și pot să apară oscilații datorită comportării ca amplificator cu reacție pozitivă a etajelor T_2, T_3, T_4 .

În cazul unor fronturi lente se utilizează circuite cu caracteristică de transfer de tip *trigger Schmitt*; la intrarea acestor circuite se intercalează un circuit formator de impulsuri. Existența unui astfel de circuit determină mărirea marginii de zgomot de




Figura 5.19. Tranziții parazite la ieșirea unei porți TTL




Figura 5.20. Circuit TTL cu intrări *triggerate*

curent continuu. Un astfel de circuit este circuitul 413 care conține două porți *ȘI-NU* cu câte 4 intrări *triggerate*. El este caracterizat de o stabilitate termică foarte bună, sub 1%, pentru un domeniu de temperaturi cuprins între -55°C și $+125^{\circ}\text{C}$.

Structura unei astfel de porți este prezentată în figura 5.20. *Histerzisul* este obținut cu ajutorul etajului realizat cu T_5 și T_6 , care reprezintă o configurație de *trigger Schmitt*. Etajul cu T_7 asigură marginea de zgomot necesară pentru comanda etajului de ieșire.




Figura 5.21. Caracteristică de transfer de tipul *cu histerezis*

tensiunea de intrare atinge pragurile de basculare variabil aplicat la intrare "este format" (și inversat din punct de vedere logic) ca semnal dreptunghiular la ieșire.

Datorită reacției pozitive circuitul are praguri diferite pentru frontul pozitiv, respectiv negativ. Caracteristica sa de transfer este de tipul "cu *histerezis*" și este prezentată în figura 5.21. Tensiunea de histerezis U_H este de aproximativ 0,8V.

Aplicațiile se bazează pe faptul că ieșirea acestui circuit comută rapid atunci când astfel încât semnalul lent

5.3.5. Subfamilia TTL rapidă

Există mai multe tipuri de porți logice care se deosebesc în principal prin compromisul realizat între puterea disipată pe poartă și timpul de propagare. Poarta standard care a fost prezentată până acum are un consum mediu de $10mW/poartă$ și un timp mediu de propagare $t_p = 10ns$. Pentru a micșora puterea consumată, în defavoarea însă a timpului de propagare, se pot crește valorile rezistențelor (situație în care scade puterea disipată pe fiecare element al structurii); dacă se urmărește reducerea timpului de propagare se pot micșora valorile rezistențelor (situație în care crește însă puterea disipată).

Atunci când este importantă viteza de lucru, în afară de micșorarea valorilor rezistențelor și de utilizarea diodelor de limitare la intrare, circuitului standard i se mai aduc două îmbunătățiri:

1. înlocuirea tranzistorul T_4 cu un repetor pe emitor în configurație Darlington;
2. înlocuirea rezistenței din emitorul lui T_2 cu o rezistență neliniară.

Efectele celor două modificări sunt prezentate în continuare.

- 1) Joncțiunea EB a lui T_6 îndeplinește același rol cu al diodei D de la o poartă standard, având rolul de a bloca T_4 atunci când T_3 conduce către saturație. Grupul $T_4 - R_6 - T_6$ constituie o structură Darlington care are o rezistență de ieșire mai mică decât cea a circuitului standard ceea ce determină o creștere a vitezei de răspuns a porții deoarece, în cazul unei rezistențe de ieșire mai mici, orice capacitate care șuntează ieșirea este încărcată mai rapid prin rezistența de ieșire redusă a grupului Darlington. Tranzistorul T_4 nu se saturează niciodată deoarece joncțiunea sa CB nu poate fi polarizată direct pentru că tensiunea CE a lui T_6 , care conduce, nu poate fi decât pozitivă.

Structura Darlington poate avea diverse configurații particulare, diferite de cea prezentată: cu rezistor de colector separat pentru T_6 sau cu rezistorul R_6 conectat între emitorul lui T_6 și emitorul lui T_4 .

- 2) Înlocuirea lui $R_3 = 1K$ în varianta standard, cu grupul $R_3 - R_5 - T_5$ determină un comportament de rezistență neliniară a cărei valoare se modifică cu tensiunea. Acest fapt conferă etajului performanțe ridicate de viteză.

Pentru a explica funcționarea acestui ansamblu vom analiza caracteristica curent-tensiune a acestuia prezentată în figura 5.23.

Considerăm situațiile prezentate în continuare.




Figura 5.21. Structura porții TTL rapide




Figura 5.23. Caracteristica I-U pentru cazul cu și fără rezistența neliniară

a) Presupunem mai întâi că T_3 conduce la o tensiune BE aproximativ egală cu $0,65V$ și intră în saturație la $0,75V$. Se constată că rezistența neliniară extrage mai puțin curent din emitorul lui T_2 decât ar face o rezistență standard de 600Ω (pentru familia rapidă). În acest fel T_5 apare ca o rezistență mai mare de 600Ω ceea ce are ca urmare o mai

rapidă comutație a lui T_3 la intrarea în conducție.

b) Atunci când T_3 conduce, curentul său de bază este mai mare decât cel de la saturația incipientă, indiferent de sarcină. Surplusul de curent determină acumularea de sarcini suplimentare în bază ceea ce necesită un timp de evacuare a acestora mai mare la comutarea inversă.

Intrarea lui T_3 în saturație determină ca tensiunea BE_{T_3} să depășească $0,75.. 0,8V$ (vezi caracteristica desenată), situație în care rezistența neliniară extrage mai mult curent din baza lui T_3 , grupul realizat cu T_5 comportându-se ca o rezistență mai mică de 600Ω . Are loc astfel o limitare a surplusului de curent din baza lui T_3 .

c) În lipsa rezistenței neliniare creșterea temperaturii determină ca T_3 să lucreze la saturație mai profundă, ceea ce conduce la creșterea timpului de comutare inversă. Creșterea gradului de saturare a lui T_3 are două cauze independente:

- odată cu creșterea temperaturii scade U_{BE3} și crește curentul de bază a lui T_3 ;

- cu creșterea temperaturii, crește amplificarea în curent a lui T_3 , astfel încât la un curent de bază I_{B3} fix tranzistorul intră mai profund în saturație. Introducerea rezistenței neliniare are ca efect extragerea unui curent mai mare, păstrând I_{B3} constant (T° crește, V_{BE5} scade, I_{B5} crește, I_{C5} crește).

Diferențele dintre caracteristicile de transfer cu și fără rezistență neliniară sunt prezentate în figura 5.24.

Panta curbei (a) între punctele 1 și 2 (pentru cazul standard, cu R_3) este dată de raportul R_2/R_3 din configurația standard deoarece în acest regim T_2 conduce în regiunea activă normală și amplifică: punctul 1 marchează deschiderea lui T_2 iar punctul 2 marchează deschiderea lui T_3 .




Figura 5.24. Caracteristica de transfer pentru o poartă TTL standard (a), respectiv rapidă (b)

În circuitul TTL rapid rezistența neliniară nu asigură scurgerea curentului din T_2 până la deschiderea lui T_3 astfel încât T_2 și T_3 se deschid simultan și deci regiunea 1-2 lipsește în acest caz. Se împiedică astfel intrarea prematură în conducție a lui T_2 .

Forma mai abruptă a caracteristicii de transfer permite o tranziție între nivelele logice de la ieșire pentru o variație mult mai mică a tensiunii de intrare, ceea ce constituie un important avantaj din punct de vedere al zgomotului. Dezavantajul principal îl constituie consumul de putere mărit față de varianta standard.

5.3.6. Familia TTL Schottky

Pentru micșorarea timpilor de propagare printr-o poartă logică sunt posibile două soluții:

1. Reducerea duratei de viață a purtătorilor minoritari;
2. Evitarea saturării.

1. Reducerea duratei de viață a purtătorilor minoritari se obține în general prin doparea siliciului cu aur. Doparea este însă neselectivă astfel încât toate tranzistoarele de pe *chip* devin tranzistoare de comutație, inclusiv T_4 care nu ajunge niciodată la saturație. Aceasta determină creșterea curentului de recombinare ceea ce are ca efect pozitiv micșorarea factorului de amplificare β al tranzistoarelor și micșorarea timpilor de comutare prin reducerea timpului de stocare a purtătorilor.

2. Evitarea saturării este posibilă prin mai multe soluții dintre care cea mai utilizată constă în înlocuirea tranzistoarelor bipolare cu tranzistoarele Schottky, generându-se astfel familia logică TTL Schottky. De asemenea, tot pentru

evitarea saturării tranzistoarelor, acestea pot fi polarizate astfel încât ele să lucreze în clasa A (așa cum se va vedea la familia logică ECL).

Subfamilia *TTL Schottky* este recunoscută după litera *S* intercalată în codul de identificare al circuitului: *54SXX* pentru seria militară și *74SXX* pentru seria comercială.

Această subfamilie *TTL* este o subfamilie logică nesaturată al cărei avantaj principal este acela că se aplică structurii clasice fără modificarea regulilor de funcționare.




Figura 5.25. Tranzistor Schottky
deci

Folosind o diodă Schottky între colectorul și baza unui tranzistor, prin reacția negativă care apare de la ieșire către intrare, se împiedică intrarea tranzistorului în saturație.

Prin intrarea în conducție a diodei, colectorul tranzistorului nu va avea niciodată un potențial suficient pentru polarizarea directă a joncțiunii *CB*.

$$U_{CE} = -U_{D\text{Schottky}} + U_{BE} = -(0,3 \div 0,4V) + (0,7 \div 0,8V) \quad (5.20)$$

$$U_{CE} \cong 0,3 \div 0,4V > U_{CE\text{sat}} = 0,2V \text{ la Si} \quad (5.21)$$




Figura 5.26. Structura porții *TTL Schottky*

Structura unei porții *TTL Schottky* este prezentată în figura 5.26. Ea are implementate și îmbunătățirile prezentate în cazul familiei *TTL* rapide (HTTL).

Trebuie făcută observația că tranzistorul T_4 nu este tranzistor Schottky, deoarece el nu lucrează în regim de saturație.

Se obține astfel o micșorare a timpului de propagare t_{pd} care ajunge la $3ns$ (față de $10ns$ la *TTL* standard). Această reducere se face pe seama micșorării (eliminării) timpului de stocare. Puterea disipată pe poartă este de $20mW$.

Dioda Schottky, folosind pentru conducție purtătorii majoritari, nu are sarcină stocată, timpii de stocare fiind prin urmare foarte reduși. Tensiunea, în conducție directă, pentru o diodă Schottky este mai mică de $0,45V$, mai puțin decât este necesar unei joncțiuni semiconductoare să se deschidă.

Structura unei porții *TTL*

5.3.7. Porțile logice cu colectorul în gol

Porțile logice cu colectorul “în gol” au o serie de particularități generate de comportarea necorespunzătoare a porților standard în anumite situații, cum ar fi conectarea a două sau mai multe ieșiri în paralel (figura 5.27). Aceste porți nu sunt adaptate unei astfel de funcționări datorită impedanțelor mici de ieșire.

Dacă considerăm două porți cu ieșirile conectate în paralel se constată simplu că pot să apară situații catastrofice.

Dacă ieșirile sunt simultan “0” sau simultan “1” atunci funcționarea circuitelor este corectă. Dacă una din ieșiri este în 0 logic și una în 1 logic are loc practic punerea la masă a tranzistorului T_4' (T_3' fiind deschis sau chiar saturat, curentul prin R' , T_4' și D' are o valoare mare, aproximativ 40mA).

Pentru a cupla în paralel ieșirile mai multor porți se utilizează circuitul de tip *colector în gol* (figura 5.28).

În acest scop s-a eliminat etajul repetor T_4 . În colectorul lui T_3 se plasează extern o rezistență de sarcină care poate fi comună mai multor circuite.

Porțile cu colector în gol se simbolizează cu un “*” la ieșire.

Rezistorul R_L se determină din următoarele condiții:

a) R_{Lmax} se determină din condiția ca tensiunea de ieșire pentru 1 logic, $V_{OH} \geq 2,4V$.

b) R_{Lmin} se determină din condiția ca $V_{OL} < 0,4V$.

Trebuie să se țină seama și de curenții debitați de porțile conectate în paralel și de curenții absorbiți de porțile comandate.

Dacă notăm cu m numărul de porți a căror ieșiri sunt conectate în paralel și cu n numărul de unități de sarcină (de intrări) comandate atunci rezultă:




Figura 5.28. Poartă TTL cu colectorul în gol

$$R_{Lmax} = \frac{V_{CCmin} - V_{OHmin}}{mI_{OHmax} + nI_{IHmax}} \quad (5.22)$$

$$R_{Lmin} = \frac{V_{CCmax} - V_{OLmax}}{I_{OLmax} - nI_{ILmax}} \quad (5.23)$$

Observație: R_{Lmin} nu depinde de numărul de porți m cuplate în paralel deoarece situația cea mai dezavantajoasă pentru care se face calculul este atunci când numai o ieșire este în “0”.

Exemplu:

$$n = 2; m = 4 \Rightarrow R_{Lmax} = 2,2K\Omega; \quad R_{Lmin} = 369\Omega \quad (5.24)$$




Figura 5.27. Conectarea în paralel a două etaje de ieșire

$$n = 2; m = 6 \Rightarrow R_{Lmax} = 1,65K\Omega; R_{Lmin} = 369\Omega$$

$$n = 4; m = 4 \Rightarrow R_{Lmax} = 2,24K\Omega; R_{Lmin} = 497\Omega$$

S-a considerat:

$$V_{CC} = 5V; I_{OHmax} = 250mA; I_{OLmax} = 16mA; I_{ILmax} = 1,6mA;$$

$$I_{IHmax} = 40\mu A; V_{OLmax} = 0,4V; V_{OHmin} = 2,4V.$$

În cazul unei încărcări egală cu unitatea rezultă $R_{Lmin} = \infty$, caz în care, din considerente practice, se consideră satisfăcătoare valoarea de $4K\Omega$.

Câteva aplicații tipice sunt descrise în cele ce urmează.

1. Realizarea funcției logice ȘI cablat. Considerând exemplul din figura 5.29.a se deduce ușor că există următoarea echivalare logică la ieșire:

$$y = f(A, B, \dots, G) = \overline{AB} \cdot \overline{CDE} \cdot \overline{FG} = \overline{AB + CDE + FG} \quad (5.25)$$

Circuitul realizează funcția ȘI între ieșirile porților ȘI-NU, respectiv funcția logică ȘI-SAȘI-NU între grupurile de variabile de la intrarea porților ȘI-NU. Aceasta explică motivul pentru care această configurație se mai numește SAȘI cablat (atunci când se face referire la intrări).

Aplicația prezentată este utilă atunci când se urmărește expandarea numărului de intrări fără adăugarea de porți logice suplimentare.

2. Cuplarea bi sau multidirecțională a mai multor porți pe o magistrală comună.




Figura 5.29. Configurație ȘI cablat, structura fizică (a) și echivalentul logic (b)

În practică sunt posibile situații când se urmărește accesul controlat al unor semnale logice pe o linie comună de date (numită magistrală sau *bus*) caz în care validarea se poate face prin comanda corespunzătoare a porților logice. O astfel de aplicație este prezentată în continuare (figura 5.30). Se observă că în funcție de comanda E aplicată la ieșire regăsim un anumit semnal din cele de intrare.

Sunt posibile cazurile:

1. $E_1 = 1; E_2 = 0 \Rightarrow Y = A$ (5.26)
2. $E_1 = 0; E_2 = 1 \Rightarrow Y = B$

Dacă $E_1 = \overline{E_2}$, atunci

1. $E_1 = 0; E_2 = 0 \Rightarrow Y = "1"$ (5.27)
2. $E_1 = 1; E_2 = 1 \Rightarrow Y = \overline{\overline{AB}} = A + B$.

E_1, E_2 se numesc *intrări de validare (enable)*.

Putem să plasăm în acest fel, pe o linie comună de date, una din variabilele de intrare A sau B în funcție de comanda (de tip *enable*) aplicată. Aceiași funcție poate fi realizată și de porțile cu ieșire *three-state*.

Dezavantajele circuitelor cu colector în gol sunt determinate de impedanța de ieșire mare în starea "1" (impedanța fiind dată de rezistența din colectorul etajului de ieșire) comparativ cu rezistența de ieșire dintr-un repetor pe emitor în cazul configurației standard.

Fronturile și timpii de propagare asociați sunt mari, în special la comutarea ieșirii din 0 în 1. Rezultă pe ansamblu o viteză mai redusă față de circuitele *TTL* standard și o imunitate scăzută la zgomot.

De asemenea, nu este de neglijat faptul că utilizarea corectă a acestor porți necesită un rezistor extern calculabil de fiecare dată în funcție de condițiile concrete de lucru.




Figura 5.30. Conectarea la o magistrală comună de date

5.3.8. Subfamilia logică cu 3 stări

O soluție pentru cuplarea mai multor porți în paralel în scopul transmiterii de valori logice (date) pe o magistrală comună (*bus*) este oferită de o familie logică particulară care prezintă trei stări logice la ieșire (*three state*). Cele trei stări sunt: "1" logic, "0" logic și starea de *înaltă impedanță* ("high impedance", *HZ*)

Configurația unei porți TTL cu trei stări este prezentată în figura 5.31.




Figura 5.31. Circuit TTL cu ieșire *three-state*

În acest mod circuitul dispune de trei stări: starea "0", starea "1" și starea izolată sau de înaltă impedanță care lasă ieșirea flotantă atunci când tranzistoarele de ieșire sunt blocate.

Circuitul este prevăzut cu o intrare de validare care este prioritară (\bar{E}). Dacă $\bar{E} = 0$ atunci $E = 1$ (intrarea logică pe poarta ȘI) iar dioda D' este blocată și circuitul se comportă ca un inversor pentru intrarea A.

Dacă $\bar{E} = 1$ atunci $E = 0$, dioda D' se deschide, tranzistorul T_1 se saturează, T_2 și T_3 sunt blocați, iar T_4 este blocat deoarece datorită diodei D potențialul bazei sale coboară sub $0,7V$. Între ieșire și masă există o rezistență mare și spunem că circuitul prezintă starea de impedanță ridicată.

Dacă structurii de bază i se adaugă mai multe intrări, se obține poarta ȘI - NU cu ieșire cu trei stări. Pornind de la această configurație se poate genera întreaga familie logică cu trei stări.

Avantajele subfamiliei logice cu trei stări sunt:

În circuitul de ieșire al unei porți TTL standard în permanență unul din tranzistoare conduce. Dacă s-ar putea bloca simultan ambele tranzistoare de ieșire, atunci circuitul de ieșire ar putea fi izolat, iar impedanța văzută dinspre ieșire ar avea o valoare mare. Aceasta ar determina un curent mic absorbit din etajul de ieșire în starea de impedanță ridicată, ceea ce nu afectează funcționarea corectă a unui alt etaj de ieșire conectat cu ieșirea pe

-permite cuplarea în paralel a ieșirilor fără dezavantajele întâlnite la familia cu colector în gol (rezistor extern);

-oferă impedanță mică de ieșire în cele două stări logice, similar cu porțile TTL standard;

-nu are nevoie de rezistență adițională;

-în starea de înaltă impedanță nu încarcă circuitul cu care este cuplat.

Observație: ieșirile a două sau mai multe circuite de acest fel pot fi cuplate în paralel cu condiția ca numai o intrare de validare să fie activă la un moment dat ($E_1=0$ și $E_2 \neq 0$ sau invers, vezi figura 5.32).




Figura 5.32. Aplicație logică cu circuite TS

5.4. Familia logică ECL (cu cuplaj prin emitor)

Timpul de propagare relativ mare al porții TTL standard se datorează în principal comutației tranzistorului între regiunea de blocare și cea de saturație.

Comutarea între blocare și saturație produce întârzieri la ieșirea din saturație datorită timpului necesar pentru evacuarea sarcinii stocate. O soluție de accelerare a comutației ar putea fi folosirea regimului de curent al tranzistorului în comutație, adică comutarea între regiunea de blocare și regiunea activă.

Pentru structura clasică acest lucru este dificil de realizat deoarece, chiar pentru polarizări corespunzătoare, la variații mici ale tensiunii emitor-bază (variație care se poate datora temperaturii sau dispersiei parametrilor) are loc trecerea rapidă a tranzistorului către una din stările extreme, blocare sau saturare.

O soluție mai eficientă de a obliga tranzistorul să rămână în *RAN* indiferent de variațiile semnalului de intrare, în cazul structurii standard, constă în introducerea unei reacții negative, prin utilizarea unei rezistențe mari în emitor, rezistență ce poate fi cea oferită de un etaj repetor pe emitor sau un circuit în antifază. Utilizarea unei rezistențe mari în emitor are însă dezavantajul că, la intrarea tranzistorului sunt necesare nivele mari de tensiune pentru a asigura comutarea între regiunea de blocare și regiunea activă.

O comutare între starea de blocare și regiunea activă normală și în același timp o variație mică pentru semnalul de intrare care să determine comutarea ieșirii, se obține cu ajutorul unui circuit ce nu comandă blocarea sau deschiderea tranzistoarelor ci comută curentul de la un tranzistor la altul. Structura de bază este cea a unui amplificator diferențial. Deoarece emitoarele tranzistoarelor sunt conectate pe o rezistență comună de emitor (sau pe un generator de curent), familia logică generată se numește *cu cuplaj prin emitor* ("emitter coupled logic" - ECL). În această familie tranzistoarele sunt nesaturate și funcționează în clasa A.

5.4.1. Structura etajului diferențial

Structura etajului diferențial este prezentată în figura 5.33. Baza tranzistorului T_2 este menținută la o tensiune de referință fixă V_R . Atunci când $V_I > V_R$ tensiunea de emitor crește deoarece:

$$V_E = V_I - V_{BE1}$$

și deci dacă $V_{BE1} = ct.$, atunci V_I crește $\Rightarrow V_E$ crește, adică T_2 se blochează lăsând pe T_1 să funcționeze în RAN.

Când $V_I \ll V_R$, T_1 este blocat și întreg curentul circulă prin T_2 . Evitarea intrării simultane în saturație a tranzistoarelor T_1 și T_2 se asigură prin alegerea corespunzătoare a elementelor V_R , R_E și R_{C2} (T_2 este polarizat astfel încât să lucreze în regim activ normal și nu la saturație).




Figura 5.33. Etaj diferențial

Dacă $V_I = V_R$ atunci curentul prin cele două tranzistoare este același, respectiv 1/2 din curentul maxim. O variație a lui V_I în jurul valorii de referință V_R determină comutarea curentului de emitor între T_1 și T_2 . Variația curentului prin R_E în timpul comutației este mai mică de 2% pentru un ciclu de comutație complet; practic are loc o basculare a curentului

între un tranzistor și altul, curentul total fiind relativ constant.

Caracteristicile etajului diferențial au fost prezentate în capitolul 3.3.4 referitor la regimul de curent al tranzistorului bipolar în comutație.

5.4.2. Configurația ECL pentru funcția logică SAU/SAU-NU

Funcția logică SAU se realizează prin conectarea în paralel a mai multor tranzistoare de intrare (T_1, T_1', T_1'') așa cum se observă în figura 5.34.

Ieșirile logice sunt preluate din colectoarele tranzistoarelor etajului diferențial prin etajele repetoare T_3 și T_4 . Acestea din urmă realizează și o adaptare de sarcină, determinând impedențe mici la ieșire. Cele două ieșiri, din colectoarele tranzistoarelor T_1 și T_2 fiind complementare, rezultă că este disponibil simultan semnalul de ieșire direct și cel negat (figura 5.35).




Figura 5.34. Structura fundamentală a unei porți ECL tip SAU / SAU-NU

Sursa de tensiune de referință V_R este stabilizată cu temperatura și, în variantele mai recente, este integrată pe același *chip*. Configurația acesteia este prezentată în figura 5.36.

Se observă că structura logică *ECL* este alimentată având colectoarele tranzistoarelor la masă și emitoarele conectate la borna negativă a sursei de alimentare ($-V_{EE}$). Acest fapt determină următoarele avantaje:

1. Sursa de alimentare poate alimenta și alte circuite logice, iar comutația acestora poate determina apariția unor curenți tranzitorii paraziți. Acești curenți creează pe inductanța sau pe impedența finită a sursei de alimentare căderi de tensiune echivalente cu cele produse de un generator de zgomot înseriat cu sursa de alimentare.

Analiza schemei arată că acest mod de alimentare permite o reducere a influenței curenților paraziți din montaj asupra ieșirii cu aproximativ trei ordine de mărime (10^3).

2. Dacă scurtcircuitată la scurtcircuit se închide având o valoare periclitează sursa de negativă ar fi la circuit la ieșire ar tensiune de ieșire să de ieșire și un curent închide prin R_c .

În funcție de rezistoarelor se pot rapide sau mai lente consum de putere logice *ECL* au fost *MOTOROLA* iar notate: *MECL*, *MECL 10K*.

Dacă se blocate, la limita de pentru o tensiune regiunea activă normală pentru o tensiune bază-emitor de 0,75V și saturate pentru o tensiune bază-emitor mai mare sau egală cu 0,8V, atunci, în logică pozitivă, rezultă următoarele nivele logice:

$$\begin{aligned} V_{OH} &= -0,9V & V_{IL} &= -1,43V \\ V_{OL} &= -1,74V & V_{IH} &= -1,21V \end{aligned} \quad (5.28)$$

Se poate calcula marginea de zgomot pentru cele două nivele logice.

$$\begin{aligned} M_H &= V_{OH} - V_{IH} = -0,9 - (-1,21) = 0,31V \\ M_L &= V_{OL} - V_{IL} = -1,74 - (-1,43) = -0,31V \end{aligned} \quad (5.29)$$

Exercițiu: Să se determine punctele statice de funcționare ale tranzistoarelor structurii *ECL*.

Circuitul prezentat realizează funcția *SAU / SAU - NU* în logica pozitivă, respectiv *ȘI / ȘI - NU* în logica negativă.

Când ieșirea este în *0 logic* acestea nu trebuie să asigure curentul de polarizare pentru poarta care urmează. Curentul de intrare trebuie asigurat doar atunci când nivelul logic este *1*, situație în care se poate pune problema *fan-out*-ului.

Pentru circuitele *ECL*, *fan-out*-ul depinde de marginea de zgomot acceptată. Această situație nu apare la circuitul *TTL* standard deoarece ieșirea acestuia se culege de pe un tranzistor saturat și tensiunea rămâne aproximativ constantă dacă nu se depășește *fan-out*-ul.




Figura 5.36. Sursa de tensiune de referință pentru circuitele *ECL*

ieșirea este masă, curentul de pe o rezistență de 1,5K Ω , rezonabilă care nu alimentare. Dacă borna masă, atunci un scurt-determina ca întreaga fie aplicată tranzistorului excesiv de mare s-ar rezistoarele de colector

valorile nominale ale obține scheme mai (cele rapide având și mai mare). Circuitele dezvoltate de firma seriile comerciale sunt *I*, *MECL II*, *MECL III* sau

consideră tranzistoarele intrare în conducție, bază-emitor 0,7V, în

regiunea activă normală pentru o tensiune bază-emitor de 0,75V și saturate pentru o tensiune bază-emitor mai mare sau egală cu 0,8V, atunci, în logică

pozitivă, rezultă următoarele nivele logice:

$$\begin{aligned} V_{OH} &= -0,9V & V_{IL} &= -1,43V \\ V_{OL} &= -1,74V & V_{IH} &= -1,21V \end{aligned} \quad (5.28)$$

Se poate calcula marginea de zgomot pentru cele două nivele logice.

$$\begin{aligned} M_H &= V_{OH} - V_{IH} = -0,9 - (-1,21) = 0,31V \\ M_L &= V_{OL} - V_{IL} = -1,74 - (-1,43) = -0,31V \end{aligned} \quad (5.29)$$

Exercițiu: Să se determine punctele statice de funcționare ale tranzistoarelor structurii *ECL*.

Circuitul prezentat realizează funcția *SAU / SAU - NU* în logica pozitivă, respectiv *ȘI / ȘI - NU* în logica negativă.

Când ieșirea este în *0 logic* acestea nu trebuie să asigure curentul de polarizare pentru poarta care urmează. Curentul de intrare trebuie asigurat doar atunci când nivelul logic este *1*, situație în care se poate pune problema *fan-out*-ului.

Pentru circuitele *ECL*, *fan-out*-ul depinde de marginea de zgomot acceptată. Această situație nu apare la circuitul *TTL* standard deoarece ieșirea acestuia se culege de pe un tranzistor saturat și tensiunea rămâne aproximativ constantă dacă nu se depășește *fan-out*-ul.

Impedanța de ieșire a unei porți *ECL* este mică (câțiva ohmi), fiind impedanța de ieșire a unui repetor pe emitor cu rezistență mică în bază.

Dacă capacitatea de sarcină nu este prea mare, încărcarea, respectiv descărcarea unei eventuale capacități de sarcină se face rapid, deoarece variația de tensiune din 0 logic în 1 logic este scăzută comparativ cu circuitele TTL. Pentru o capacitate de sarcină $C = 0,5pF$ durata tranziției între nivelele logice este de aproximativ 1,5ns, acest timp depinzând esențial de sarcină.

Capacitatea de comandă a unei structuri *ECL* poate fi extinsă conectând mai multe ieșiri pe o sarcină comună, realizând astfel funcția SAU cablat.

Caracteristica de transfer pentru cele două ieșiri ale circuitului *ECL* standard este prezentată în figura 5.37. În figura 5.38 este sugerat un exemplu de utilizare al circuitelor *ECL*.




Figura 5.37. Caracteristica de transfer pentru fiecare din cele două ieșiri ale circuitului *ECL*

Figura 5.38. Exemplu de utilizare a circuitelor *ECL*

Fan-out-ul acestor circuite este în mod tipic de 10 unități de sarcină. Puterea disipată în cazul unei configurații standard este de aproximativ 27,5mW/poartă, rezultată din puterea disipată pe etajul diferențial și pe sursa de tensiune de referință.

Exercițiu: Să se deducă puterea disipată de structura standard *ECL*.

5.5. Circuite I²L

Circuitele I²L (sau I2L, IIL - *Integrated-Injection Logic*) au fost dezvoltate simultan de concernul *Philips* și *IBM* în 1972 și reprezintă o tehnologie VLSI (*Very Large Scale Integration*) care combină densitatea mare de integrare, comparabilă cu a circuitelor MOS, cu viteza ridicată, specifică circuitelor bipolare. Densitatea mare de integrare a fost posibilă datorită simplificării structurii și deci reducerii puterii disipate. Ele au și o capacitate de ieșire redusă.

Circuitul de bază în această familie este inversorul care are structura prezentată în figura 5.39 și simbolurile echivalente din figura 5.40.

Sursa de curent realizată cu tranzistorul T_2 injectează un curent I în baza lui T_1 . Dacă intrarea A se află la potențial 0, curentul injectat se închide către masă prin această intrare și T_1 este blocat. Ieșirea lui este considerată în acest moment ca fiind 1 logic pe considerentul că nu absoarbe curent.




Figura 5.39. Celula elementară IIL (inversor)

Figura 5.40. Simboluri echivalente pentru structura elementară IIL




Figura 5.41. Exemplu de utilizare a structurilor IIL.

Dacă pe intrare se aplică o tensiune de aproximativ 0,7V, T_1 se deschide și curentul este injectat în baza acestuia. Colectorul său absoarbe curent, ieșirea fiind considerată în 0 logic. Viteza de lucru a tranzistorului depinde de caracteristicile tranzistoarelor utilizate, de mărimea curentului injectat și de încărcarea circuitului.

Un exemplu de configurație este prezentată în figura 5.41. Se observă modul de implementare a funcțiilor *SAU*, *SAU-NU*, *ȘI*, *ȘI-NU*.

Principalele avantaje ale acestor circuite sunt legate de compromisul optim *putere disipată - timp de propagare*, o capacitate scăzută de ieșire, simplitate constructivă, proiectare simplă, alimentare nepretențioasă. Pentru interfațarea cu alte circuite logice există circuite specializate sau structuri dedicate de interfațare în cadrul aceleiași familii logice.

Circuitele I^2L sunt utilizate în aplicații unde sunt necesare densități foarte mari de integrare. Ele sunt folosite la memorii *RAM*, microprocesoare, convertoare *A/D* și *D/A*, ceasuri electronice, calculatoare de buzunar, etc.

5.6 Circuite MOS statice

În categoria circuitelor unipolare intră familiile logice care sunt realizate folosind tranzistoare *MOS* (*nMOS* și *pMOS*). La rândul lor acestea pot fi statice și dinamice.

Câteva din avantajele circuitelor *MOS* sunt: simplitate, consum redus, arie restrânsă și deci densitate mare de integrare, posibilitate simplă de realizare integrată a rezistoarelor și capacităților, imunitate sporită la zgomot.

Specific familiei logice *MOS* statică este faptul că structura sa fundamentală conține un tranzistor *MOS* care funcționează în regim de amplificator, numit *driver*, având ca sarcină tot un tranzistor *MOS*, conectat ca rezistență comandată. Aceste rezistențe controlate sunt realizate cu tranzistoare *MOS* saturate sau cu tranzistoare *MOS* nesaturate.

5.6.1. Utilizarea tranzistorului MOS saturat ca sarcină

Pentru a explica funcționarea acestor circuite logice reamintim caracteristica de ieșire a unui tranzistor *MOS* (figura 5.42), pe care sunt puse în evidență cele două regiuni de interes: *regiunea liniară* sau regimul de triodă și *regiunea de saturație* sau regimul de pentodă.




Figura 5.42. Caracteristica curent-tensiune a unui tranzistor *MOS* (canal indus, tip *n*)

Un tranzistor MOS lucrează ca rezistență comandată dacă se conectează grila și drena împreună. În acest caz este satisfăcută relația de mai jos:

$$V_{DS} = V_{GS} > V_{DSsat} = V_{DS} - V_P \quad (5.30)$$

V_p este tensiunea *grilă-sursă* la care apare stratul de inversie și deci reprezintă tensiunea la care se formează canalul conductor. Se consideră un tranzistor cu canal n indus pentru care vom folosi simbolul simetric prezentat în figura 5.43.b. În fizica semiconductorilor se arată că

$$I_D = \frac{\beta(V_{GS} - V_P)^2}{2}; \quad \beta = \frac{\mu_n \epsilon Z}{d L} \quad (5.31)$$

unde:

μ_n - mobilitatea purtătorilor de tip n ;
 ϵ - permitivitatea dielectrică a SiO_2 ;
 d - grosimea stratului de oxid;
 Z - lățimea canalului conductor;
 L - lungimea canalului conductor.




Figura 5.43. Tranzistor MOS cu canal n indus, saturat, utilizat ca rezistor (a), simbolul simetric (b) și caracteristica sa de ieșire (c)

În acest regim tranzistorul funcționează ca sursă de curent constant. Conducția are loc printr-un mecanism de străpungere. Acest regim se obține dacă grila este scurt-circuitată cu drena, ceea ce înseamnă că tranzistorul este permanent saturat. Până la atingerea unei tensiuni *drenă-sursă* egală cu cea de prag, curentul I_D este nul, tranzistorul fiind blocat; peste această valoare tranzistorul se deschide progresiv, curentul I_D crescând însă mai repede decât în cazul unei rezistențe liniare (figura 5.42.c). Dezavantajul acestei configurații este acela că, deoarece tranzistorul de sarcină conduce numai pentru tensiuni de polarizare *drenă-sursă* mai mari ca tensiunea de prag, excursia maximă a tensiunii de ieșire este limitată superior, nu de tensiunea de alimentare, ci de o valoare mai mică cu o tensiune de prag V_p decât tensiunea de alimentare.

5.6.2. Utilizarea tranzistorului MOS nesaturat ca sarcină

Pentru a menține tranzistorul nesaturat (în regiunea liniară a caracteristicii) este necesară o sursă de tensiune pentru a asigura polarizarea corespunzătoare *grilă-drenă* (figura 5.44.a). Rezultă relațiile următoare:

$$V_{GS} = V_{GG} + V_{DS} \quad (5.32)$$

$$V_{DS} = V_{GS} - V_{GG}$$

Dacă $V_{GG} > V_P$ (tensiunea de prag) atunci:

$$V_{DS} < V_{GS} - V_P = V_{DSsat} \quad (5.33)$$




Figura 5.44. Tranzistor MOS cu canal indus, nesaturat, utilizat ca rezistor (a) și caracteristica sa curent-tensiune (b)

iar

$$I_D = \beta[(V_{GS} - V_P)V_{DS} - \frac{V_{DS}^2}{2}] \quad (5.34)$$

În acest caz tranzistorul se comportă ca o rezistență comandată de tensiunea V_{GS} . Este necesar să se asigure o tensiune de polarizare $V_{GD} > V_p$ pentru a asigura existența canalului conductor. Aceasta se realizează folosind o tensiune de polarizare grilă-drenă (V_{GG} în figura 5.43.a) sau prin polarizarea separată a grilei și drenei păstrând însă o diferență între ele mai mare decât tensiunea de deschidere ($0 \leq V_{DS} < V_{GS} - V_p$). Caracteristica corespunzătoare este prezentată în figura 5.44.b.

Configurația cu tranzistor nesaturat ca rezistență de sarcină nu limitează excursia de tensiune la ieșire dar necesită în schimb o sursă suplimentară de polarizare (V_{GG}).

Discuția de mai sus pentru tranzistoarele MOS cu canal n este valabilă și pentru cele cu canal p , ținând seama însă de sensurile curenților și ale tensiunilor de polarizare în acest caz. Din acest motiv în continuare se va folosi simbolul simetric pentru tranzistoarele MOS (figura 5.43.b).

Pentru un tranzistor cu canal n , parametrul $\mu\epsilon/d$ care intervine în factorul de amplificare β are valoarea $\mu\epsilon/d = 24\mu A / V^2$. Pentru un tranzistor cu canal p acest parametru este de trei ori mai mic. Prin urmare tranzistoarele cu canal p sunt mai puțin performante.

Raportul Z/L care intervine în același factor β permite diferențierea între tranzistoarele de sarcină și cele de amplificare și compensarea parțială a lui β : pentru tranzistoarele de sarcină Z/L este aproximativ egal cu $0,1$ iar pentru tranzistoarele de amplificare acesta este cuprins în domeniul $20 < Z/L < 40$.

Tranzistoarele *PMOS*, care sunt mai simplu de fabricat, au o viteză de comutație mai scăzută comparativ cu tranzistoarele *nMOS*.

Circuitele *MOS*, indiferent dacă sunt realizate cu tranzistoare *nMOS* sau *pMOS*, pot fi *statice* sau *dinamice*. Un circuit *MOS* static este un circuit la care informația se propagă necondiționată de semnalele externe de ceas, în timp ce în cazul circuitului *MOS* dinamic informația logică se propagă sub controlul unor semnale externe de ceas.

5.6.3. Inversorul MOS static

Inversorul MOS static este prezentat în figura 5.44.a. El este alcătuit din două tranzistoare MOS: T_1 - tranzistor amplificator, numit și *driver*, de tipul *cu îmbogățire* ("enhancement type") pentru a fi blocat atunci când tensiunea pe grilă este nulă. Acesta conduce în regim de triodă; T_2 - tranzistor de sarcină, de tipul *cu îmbogățire* (*enhancement type*) sau *cu sărăcire* (*depletion type*). T_2 lucrează în regim liniar sau în regim de saturație (în figura 5.45 este exemplificat cazul regimului de saturație pentru T_2).




Figura 5.45. Inversorul MOS static (a) și caracteristica sa de transfer (b)

Caracteristica de transfer (figura 5.45.b) este mai abruptă atunci când tranzistorul este de tipul *cu îmbogățire*.

Punctele *A* și *B* sunt puncte statice care corespund lui "1" logic și "0" logic la ieșire. Punctele *M* și *N* sunt puncte de amplificare unitară. Intervalele ΔA și ΔB sunt *marginile de zgomot* asociate nivelelor logice.

Identificarea punctelor A , B se face considerând etajul comandat de alt etaj identic.

Dacă $V_I = V_{DD} - V_P$ atunci T_1 conduce și $V_O = V_{OL} = "0"$. Dacă $V_I = V_{OL}$ ("0") atunci T_1 este blocat și $V_O = V_{DD} - V_P = "1"$.

Circuitul realizează funcția logică de negare.

Între punctele M și N se definește *regimul de tranziție* între stări.

Marginea de zgomot se definește pe axa tensiunilor de intrare ca fiind distanța cea mai scurtă între punctele corespunzătoare nivelelor logice (A , B în figura 5.45.b) și cel mai apropiat punct de pantă unitate.

Deși tranzistoarele MOS intrinseci comută rapid (deoarece funcționează cu purtători minoritari), viteza de comutație se reduce de câteva ori datorită capacității de sarcină (care poate fi chiar capacitatea de intrare în etajele următoare).

Dacă se reprezintă răspunsul acestui etaj la un semnal treaptă unitate (figura 5.46) se constată că frontul crescător are o durată mai mare decât cel descrescător. Aceasta se datorează faptului că rezistența oferită de tranzistorul T_2 pentru încărcarea condensatorului de sarcină este mai mare decât cea oferită de T_1 pentru descărcare deoarece, constructiv, tranzistorul T_1 are canalul mai lat și mai îngust decât T_2 și deci o rezistență mai mică.




Figura 5.46. Răspunsul inversorului MOS static la semnal treaptă

5.6.4. Porțile ȘI-NU și SAU-NU statice




Figura 5.47. Poarta ȘI-NU statică




Figura 5.48. Poarta SAU-NU statică

Pe baza inversorului MOS static prezentat se pot genera și alte structuri logice. În figura 5.47 și 5.48 sunt prezentate porțile ȘI-NU respectiv SAU-NU.

În cazul porții ȘI-NU tranzistoarele de intrare se înseriază în scopul realizării funcției logice. Aceasta conduce însă la mărirea tensiunii de prag. Pentru menținerea compatibilității sub acest aspect tensiunea de

prag a fiecărui tranzistor se reduce prin modificarea corespunzătoare a secțiunii canalului și deci a raportului Z/L .

Pentru poarta SAU-NU tranzistoarele de intrare se conectează în paralel (*conexiune SAU cablat*).

5.7. Circuite MOS dinamice

5.7.1. Poarta de transmisie

Poarta de transmisie este configurația de bază pentru circuitele MOS dinamice. Ea folosește, în principiu, un tranzistor MOS care lucrează în comutație comandat de un semnal de tact Φ . Considerând structura elementară prezentată în figura 5.49, se pot aprecia formele de undă care caracterizează funcționarea circuitului, după cum se observă în figura 5.50.

Tranzistorul T_p are rolul de comutator și face legătura între două domenii mai complexe reprezentate de un tranzistor care furnizează semnalul logic T_1 și un tranzistor care beneficiază de acest semnal logic (receptor) T_2 .




Figura 5.49. Poarta de transmisie MOS dinamică și schema sa echivalentă

Dacă impulsul de $V_{CB} = 0$. Dacă $\Phi = 1$, deschide, $V_A = V_B$, adică transmite punctului B Constanta de timp fiind puțin în intervalul cât $\Phi = 1$ izolare condiționată de Φ

Dacă $\Phi = 1$, $V_B = 0$, rezultă $V_B = V_A(t+T)$. În informația aplicată la electrică trebuie însă numit *refresh* datorită memorare în pauza distanța în timp dintre trebuie să nu fie prea informația logică




Figura 5.50. Forme de undă specifice porții de transmisie

tact $\Phi = 0$, atunci $V_B = 0$ și tranzistorul T_p se potențialul punctului A se atâta timp cât $\Phi = 1$. mare, C_B se descarcă 0. Se realizează astfel o între punctele A și B.

V_A , și atunci, pentru $\Phi =$ acest fel se memorează intrare. Această sarcină reîmprospătată (proces descărcării capacității de dintre impulsuri; mai mult, două impulsuri succesive mare pentru a nu "pierde" memorată astfel.




Figura 5.51. Inversorul MOS dinamic și schema sa echivalentă

5.7.2. Configurații logice MOS dinamice

Inversorul MOS dinamic este prezentat în figura 5.51. El este alcătuit dintr-un tranzistor de comandă T_1 , un tranzistor de sarcină T_3 și poarta de transmisie T_2 . Tranzistorul de comandă este comandat pe grilă de același semnal de tact Φ ca și poarta de transmisie T_2 . Deoarece poarta de transmisie nu este permanent în conducție consumul unei astfel de configurații este redus. Un semnal de tact $\Phi=1$ deschide T_2 și T_3 și permite astfel transmiterea valorii logice de la intrarea A către ieșire. Dacă $\Phi=0$, atunci la ieșire se păstrează în continuare valoarea logică anterioară datorită memorării acesteia de către capacitatea C (care este de altfel capacitatea de intrare în tranzistor). Pornind de la configurația prezentată se pot dezvolta circuitele logice de bază ale acestei familii logice. În figura 5.52 și 5.53 sunt prezentate porțile MOS dinamice ȘI-NU respectiv SAU-NU.

Porțile dinamice au ca avantaj principal un consum redus (numai pe timpul aplicării impulsului de ceas). Alte avantaje și dezavantaje ale tehnologiei MOS sunt sintetizate în continuare:

- structura tranzistorului *MOS* este mai simplă decât a tranzistorului bipolar;
- tranzistoarele *MOS* au impedanța de intrare foarte mare, fiind comandate în tensiune; electrodul de comandă este o sarcină capacitivă;
- permit o foarte mare densitate de integrare (comparabil cu *III*);
- există posibilitatea variantei "*dinamice*";
- se obțin ușor funcții logice complexe sau memorii;
- sunt mai ieftine decât circuitele bipolare, pentru aceleași funcții;
- funcționează în condiții mai ușoare de temperatură;
- au o viteză de lucru cu un ordin de mărime mai mic decât circuitele statice datorită necesității de reîmprospătare.




Figura 5.52. Poarta MOS dinamică ȘI-NU și schema ei echivalentă




Figura 5.53. Poarta MOS dinamică SAU-NU și schema ei echivalentă

5.8. Familia logică *CMOS* (*Complementary MOS*)

Familia logică CMOS (MOS Complementar, "Complementary" MOS) are parametrii cei mai apropiați de ai unei familii logice ideale, în sensul că ar trebui să aibă consum zero în regim static, timpi de propagare egali cu zero, fronturi controlabile, imunitate la zgomot egală cu 50% din diferența între tensiunile asociate nivelelor logice. Circuitele CMOS au o putere disipată în regim static de $10nW / poartă$, care depinde însă de frecvență, de tensiunea de alimentare și de sarcină. Consumul poate ajunge la $10 mW$ la o frecvență de $1MHz$ pe o sarcină capacitivă de $50 pF$.

Timpul de propagare are valori tipice de $50-100ns$ și depinde de tensiunea de alimentare; el se determină pentru o încărcare (*fan-out*) egală cu 3 ($5pF \times 3 = 15 pF$, $R_L = 200 K\Omega$).

Marginea de zgomot în semnal este de $0,45$ din diferența de tensiune corespunzătoare nivelelor logice. Marginea de zgomot de curent continuu este de $1 V$ pentru întreaga gamă a tensiunilor de alimentare și indiferent de condițiile de lucru. Tensiunea de alimentare determină viteza de lucru și puterea disipată. Circuitele CMOS standard aparțin seriei 4000 care a fost lansată de firma RCA (1968); National Semiconductor dezvoltă seria 54C / 74C echivalentă "pin la pin" cu seria TTL 54 / 74. Motorola a expandat seria 4000 cu seria 4500 (circuite complexe). În prezent cele mai răspândite circuite sunt cele din familia 4000B, care se fabrică și la *Microelectronica* București.

5.8.1. Inversorul CMOS

Structura de bază a acestei familii logice o constituie inversorul (figura 5.54). În principal este vorba de două tranzistoare complementare comandate de același semnal logic de intrare. Pentru a obține funcția logică de inversare, tranzistorul inferior este de tipul cu canal n , iar cel superior de tipul cu canal p . Tranzistoarele fiind complementare, ele conduc alternativ, în funcție de semnalul de intrare.




Figura 5.54. Structura inversorului CMOS




Figura 5.55. Caracteristica de transfer a inversorului CMOS

Raportul Z / L pentru tranzistoarele cu canal p , T_p , este de 2-3 ori mai mare decât la tranzistoarele cu canal n , T_n , pentru a compensa asimetria parametrilor de conducție și a asigura tensiuni de tranziție cât mai apropiate de jumătatea tensiunii de alimentare.

Nivelele logice depind de tensiunea de alimentare.

Caracteristica de transfer este abruptă și excursia tensiunii de ieșire este aproximativ egală cu tensiunea de alimentare V_{DD} .

Considerând grilele a două tranzistoare complementare conectate împreună, la un potențial față de masă $V_I = 0$, rezultă că grila T_p se află la potențialul $-V_{DD}$ față de masă iar grila lui T_n la $0V$ față de masă (figura 5.56). Intersecția celor două caracteristici definește starea "1" logic (T_n blocat, T_p conduce). Dacă $V_I = V_{DD}$, grila lui T_n este la V_{DD} față de sursă, iar grila lui T_p este la $0V$ față de sursă. Intersecția caracteristicilor corespunzătoare definește starea "0" logic (T_n conduce, T_p blocat).




Figura 5.56. Determinarea nivelelor logice la ieșire pornind de la caracteristicile de ieșire ale celor două tranzistoare: "1" (a) și "0" (b)

Observație: În permanență unul dintre tranzistoare este blocat, deci curentul preluat de la sursă este foarte mic în regim staționar. De asemenea, tranzistorul deschis oferă o cale de rezistență minimă pentru încărcarea și descărcarea sarcinilor capacitive.

Parametrii care caracterizează nivelele logice, la intrare și la ieșire, sunt prezentați în figura 5.57. Deoarece ei depind de tensiunea de alimentare, s-a considerat situația $V_{DD}=5V$, pentru a putea face o comparație cu circuitele TTL. Se observă că marginea de zgomot în acest caz este mult mai mare în condițiile în care curenții de lucru sunt mult mai mici comparativ cu TTL standard.

Modificând configurația de bază a inversorului prin conectarea în serie sau în paralel a tranzistoarelor de comandă (respectiv în paralel sau în serie pentru tranzistoarele de sarcină) se obțin porți logice cu mai multe intrări și care realizează funcțiile logice ȘI-NU (figura 5.58) respectiv SAU-NU (figura 5.59).

Diodele de pe circuitul de intrare folosesc la limitarea tensiunii, atât pentru a nu depăși tensiunea de alimentare cât și pentru a nu aplica tensiuni negative grilelor tranzistoarelor. Ele asigură și o protecție electrostatică la încărcarea grilei tranzistoarelor cu tensiuni periculoase (prin manevre accidentale). Pentru sporirea capabilității de curent se pot cupla mai multe etaje de ieșire în paralel.




Figura 5.57. Parametri caracteristici pentru inversorul CMOS




Figura 5.58. Poarta CMOS ȘI-NU




Figura 5.59. Poarta CMOS SAU-NU

5.8.2. Poarta de transmisie CMOS

Pentru a putea asigura interconectarea controlată a două domenii logice se utilizează poarta de transmisie. Ea se obține prin conectarea în paralel a două tranzistoare complementare (figura 5.60). Pentru a conduce tranzistoarele trebuie să conducă sau să fie blocate simultan. Tranzistoarele fiind complementare, comanda se realizează cu semnalele în contratimp G și \bar{G} . Semnalul prezent pe




Figura 5.60. Poarta de transmisie CMOS, structură și schemă echivalentă

intrarea I se regăsește la ieșirea O , dacă semnalul de comandă permite deschiderea tranzistoarelor, adică $G = 1$. Dacă $G = 0$, ambele tranzistoare sunt blocate.

Cele două tranzistoare trebuie deci comandate cu semnale în contratimp. Ele conduc în contratimp în funcție de nivelul de pe intrarea I .

5.8.3. Măsurile specifice în utilizarea circuitelor CMOS

Dacă presupunem că cele două tranzistoare sunt identice, considerând că la intrare se aplică o tensiune care variază de la 0 la tensiunea de alimentare V_{DD} , se pot pune în evidență câteva situații. Dacă tensiunea de alimentare V_{DD} este mai mică decât tensiunea de prag a tranzistoarelor V_p , $V_{DD} < V_p$, atunci cele două tranzistoare nu pot fi deschise de tensiunea de intrare. Dacă tensiunea de intrare $V_{DD} = V_p$, atunci cele două tranzistoare se deschid numai în punctele extreme (figura 5.61.a). Caracteristica de tip histerezis se datorează efectului de memorare al capacităților de sarcină (capacități de intrare în alte circuite similare). Dacă tensiunea de alimentare este cuprinsă în domeniul $V_p < V_{DD} < 2V_p$, se obține caracteristica din figura 5.61.b, histerezisul micșorându-se cu creșterea tensiunii de alimentare. Dacă $V_{DD} = 2V_p$, (sau mai mare) atunci




Figura 5.61. Caracteristica de transfer a inversorului CMOS pentru diverse tensiuni de alimentare

caracteristica nu mai prezintă histerezis (figura 5.61.c).

Deoarece în stările staționare unul din tranzistoare este blocat, consumul de curent de la sursă este extrem de redus. În timpul tranziției între nivelele logice, la intrare, există situații în care ambele tranzistoare sunt deschise, ceea ce permite stabilirea unei căi de curent continuu către masă și deci creșterea semnificativă a consumului (figura 5.62).

Intrările au impedanța foarte mare (de ordinul a $10^{12} \Omega$) și nu trebuie lăsate în gol deoarece pot flota ușor între 0 și 1. Uneori tranzistoarele de intrare se pot distruge prin străpungere electrostatică a stratului de oxid, dacă nu există diode de limitare. Intrările neutilizate se leagă la V_{DD} , la V_{SS} sau la alte intrări.

Pentru cuplarea pe o magistrală se pot utiliza porți de transmisie sau circuite speciale cu trei stări (care permit blocarea ambelor tranzistoare din etajul de ieșire, de exemplu). Sursa de alimentare este nepretențioasă (3 - 15 V), cu filtrare modestă, trebuind doar să asigure un curent relativ mic (dependent de frecvența de lucru și de tensiunea de alimentare utilizată). Fan-out-ul este determinat de viteza de lucru necesară (respectiv de încărcarea capacitivă a ieșirilor). Pentru conectarea pe linii comune de date există și porți *drenă în gol*, cu funcție similară cu a circuitelor TTL cu colector în gol.

În ceea ce privește marginea de zgomot (figura 5.63), aceasta este aproximativ 0,45 din tensiunea de alimentare, modul de definire depinzând uneori de producător. Pentru tensiunile asociate nivelelor logice se acceptă $V_{ILmax} = 0,3 V_{DD}$ iar $V_{IHmin} = 0,7 V_{DD}$, rezultând o margine de zgomot garantată simetrică de 0,3 V_{DD} pentru ambele nivele logice.




Figura 5.63. Nivelele logice și marginea de zgomot pentru circuitele CMOS




Figura 5.62. Variația consumului de curent cu tensiunea de alimentare

5.9. Circuite cuplate prin sarcină, CCD

Circuitele cuplate prin sarcină ("charge coupled devices"), nu au echivalent printre componentele discrete. Ele sunt utilizate în circuitele integrate LSI ("Large Scale Integration") și constau dintr-o matrice de capacități MOS, de-a lungul căreia este transferată o sarcină electrică.




Figura 5.64. Principiul dispozitivelor cuplate prin sarcină

Un câmp electric aplicat printr-un electrod polarizează purtătorii, localizându-i într-un minim de potențial (figura 5.64).

Aplicând o tensiune unui electrod învecinat, dacă acesta creează o zonă cu potențial mai scăzut decât cel creat de primul, atunci purtătorii migrează spre

cel de-al doilea. Apare astfel ideea unui registru de deplasare: dacă de exemplu, se injectează în substratul primei celule purtători minoritari (printr-o joncțiune, printr-un tranzistor incorporat, prin iluminare etc.) aceștia pot fi deplasați prin activarea succesivă a electrozilor respectivi. Viteza de lucru este de cca. 20 MHz , iar consumul este de aproximativ $5 \mu\text{W} / \text{celulă}$.

Pentru a asigura deplasarea corectă a purtătorilor trebuie să se asigure o secvență de comandă corespunzătoare pe electrozi. Se utilizează de obicei o comandă bifazică, adică aplicarea pe celulele succesive a două semnale de ceas defazate în timp, ca în figura 5.65.

Obținerea de funcții logice se realizează prin amplasarea corespunzătoare a electrozilor de comandă (figura 5.66) între punctul de generare a purtătorilor (sursă de purtători) și colectorul de purtători (capcana de sarcini) astfel încât să fie posibilă trecerea purtătorilor dacă ambii electrozi de comandă sunt polarizați corect (funcție Φ_1) sau dacă cel puțin unul dintre electrozi este polarizat corect (funcția SAU).

Se pot obține în acest mod și alte circuite cum ar fi: sumatoare, multiplicatoare, memorii RAM, linii de întârziere analogice (CCD 321, de exemplu), filtre integrate cu întârzieri mari de fază, circuite de calcul ale transformatei Z sau *Fourier* etc. În unele aplicații circuitele CCD sunt utilizate cu capacități comutate, pentru simularea rezistoarelor, de exemplu, în filtrele integrate.

Un domeniu care utilizează mult dispozitivele CCD este și domeniul televiziunii în culori. Pentru aceasta în fața circuitului videocaptor se plasează o arie de filtre. Semnalul optic cu lungimea de undă adecvată generează pachetul de sarcină. Semnalul extras serial constă în pachete de sarcină corespunzătoare informației elementare de culoare. Cu ajutorul unei scheme adecvate se obțin semnalele corespunzătoare celor trei culori fundamentale, R(roșu), V(verde) și A(albastru). În mod similar s-au realizat și video-detectoare sensibile în domeniul infraroșu.




Figura 5.65. Structură CCD bifazică și profilul de potențial la diverse momente de timp

În domeniul circuitelor numerice, dispozitivele cu transfer de sarcină s-au impus în realizarea memoriilor. Într-un anumit sens, unele memorii, în special de tip SRAM, pot fi asimilate circuitelor cu transfer de sarcină, memorarea informației fiind bazată pe stocarea unei anumite cantități de sarcină. Există și sunt în plină dezvoltare, memorii cu transfer de sarcină propriu-zise, cu structura specifică acestei tehnologii. În domeniul memoriilor cu transfer de sarcină s-a ajuns deja la densități de 256 Kb pe chip. Organizarea serială a celulelor determină însă realizarea unor timpi de acces mari, cu două-trei ordine de mărime peste timpurile de acces ai memoriilor RAM clasice. Având în vedere și actualul preț de cost sensibil mai mare, se preconizează că memoriile cu transfer de sarcină, cu tot avantajul unei foarte bune densități de integrare, nu vor ocupa nici în viitor un loc central în rândul diferitelor tipuri de memorie. Dezvoltarea lor are ca scop acoperirea unor domenii dedicate și a unui număr limitat de aplicații.




Figura 5.65. Configurații ȘI, respectiv SAU, obținute cu dispozitive cuplate prin sarcină

Principalele dezavantaje ale circuitelor CCD sunt: dinamică relativ mică, regim termic critic, apariția efectelor de alterare a pachetelor de sarcină în timpul deplasării acestora. Cantitatea de sarcină dintr-un pachet este modificată atât datorită fenomenelor de regenerare-recombinare (dependente de temperatură) cât și datorită transferului incomplet. Efectele sunt cu atât mai pregnante cu cât traseul

parcurs de un pachet de sarcină este mai lung. Din aceste motive circuitele CCD lucrează în incinte termostatare, iar forma și valoarea tensiunilor de comandă, alimentare și polarizare sunt restrictive.

6. Probleme de interfațare a familiilor de circuite logice

În cazul utilizării circuitelor integrate, dacă ele aparțin unor familii logice diferite, sunt necesare măsuri de adaptare a semnalelor logice, adaptare asigurată prin *procesul de interfațare*.

Interfațarea se referă la adaptarea parametrilor electrici asociați variabilelor logice astfel încât acestea să poată fi recunoscute la intrarea circuitelor logice aparținând altor familii. Setul de parametri care trebuie adaptați sunt:

- a) nivele de tensiune asociate variabilelor logice
- b) curenți (de intrare și ieșire)
- c) timpi de propagare (aici fiind incluse întârzierile, fenomenele tranzitorii, etc.)




Figura 6.1. Posibilități de interfațare a familiilor de circuite logice




Figura 6.2. Principiul interfațării

Această funcție de transfer este relativ simplu de implementat punându-se însă problema obținerii unei configurații cât mai simple, care să nu încarce excesiv costul interfațării.

b) În ceea ce privește asigurarea curenților necesari pentru polarizarea unei intrări, dacă *fan-out*-ul este prea mic trebuie realizată o amplificare în curent (*buffer-are*); dacă *fan-out*-ul este suficient de mare, poate să apară situația când este necesar să se extragă un curent suplimentar din circuitul de ieșire prin introducerea unui rezistor adiacent de sarcină (necesar oricum la porțile de tip *colector în gol* sau *drenă în gol*); de cele mai multe ori se pune problema asigurării unei căi de închidere pentru curentul de ieșire al unei porți.

c) Timpii de propagare nu influențează esențial forma semnalului de ieșire și ei depind în principal de numărul de porți din lanțul logic și sarcinile pe care acestea se închid. Uneori timpul de propagare este influențat și de tensiunea de alimentare. Timpul de tranziție având valoarea cea mai mare dintr-un lanț logic determină *frecvența maximă* de lucru și ea trebuie avută în vedere atunci când se interconectează circuite din familii logice diferite.

În cele ce urmează sunt prezentate câteva situații practice de interfațare.

Cele trei aspecte sunt discutate în cele ce urmează.

a) Pentru a asigura adaptarea nivelelor de tensiune, circuitul de interfață trebuie să asigure o funcție de transfer astfel încât

$$V_O^{(i)} = k V_I^{(i)} + V_A, \\ \text{cu} \\ V_{ILmin}^{(2)} < V_O^{(i)} < V_{IHmax}^{(2)}$$

(6.1)

Analizând relația de mai sus rezultă că circuitul de interfață trebuie să cuprindă un amplificator (sau atenuator) de amplificare k (sau atenuare k), un generator de tensiune constantă V_A și un sumator de tensiuni.

6.1. Interfațarea amplificator operațional - circuit logic CMOS

Atunci când se urmărește citirea ieșirii unui amplificator operațional, considerând tensiunea de ieșire a acestuia ca aparținând unor domenii de valori asociate cu variabilele logice "0" sau "1", se pune problema adaptării nivelelor de tensiune. Din acest motiv amplificatorul se alimentează monopolar, existând în acest caz o compatibilitate la nivelul tensiunilor de alimentare între amplificatorul operațional și circuitul CMOS. Pentru decelarea celor două domenii de tensiune la intrarea amplificatorului operațional se realizează compararea intrării cu un nivel situat de obicei la jumătatea tensiunii de alimentare (figura 6.3).

Ținând seama de cele prezentate pentru cazul general, în această situație V_i este amplificat cu k , $k=-R_2/R_1$ și translatat cu V_A , unde

$$V_A = \frac{R_4}{R_3 + R_4} \cdot V_0$$

(6.2)

Dacă este cazul se pot utiliza limitatoare de nivel sau circuite cu caracteristica de transfer de tip trigger Schmitt.

Aceiași schemă poate fi folosită și pentru comanda circuitelor TTL sau a circuitelor ECL, cu respectarea tensiunilor de lucru.




Figura 6.3. Interfațarea AO-CMOS

Schema nu este utilizată pe scară largă datorită numărului mare de componente și vitezei reduse de lucru a A.O. (mai redusă decât a unei porți logice). Metoda se utilizează cu rezultate bune în cazul interfațării cu procese lente (industriale).




Figura 6.4. Interfață proces industrial - circuit TTL și circuit TTL - proces industrial

6.2. Interfațarea proces industrial - circuit TTL și circuit TTL - proces industrial

În cazul proceselor industriale se pune problema adaptării nivelelor de tensiune ridicate cu care se lucrează, de obicei 24 de volți (pentru a asigura o imunitate sporită la zgomot), la nivelul TTL. Aceasta înseamnă că, într-unul din senzori (dinspre procesul industrial către circuitul TTL) este necesară o reducere a nivelului de la 24 la 5 volți, reducere realizată cu ajutorul unui divizor rezistiv și a unei diode Zener, Dz , care lucrează ca limitator de tensiune (figura 6.4). Uneori, când viteza de lucru nu este critică, se introduce și o filtrare simplă de tip *trece-jos* folosind o capacitate C , ceea ce elimină zgomotele de înaltă frecvență.

În sens invers (de la circuitul TTL spre procesul industrial) este necesară o translație de nivel în sens ridicător. Acest lucru se realizează folosind un etaj cu tranzistor bipolar, T , în configurație de amplificator, alimentat la tensiunea de lucru a procesului industrial. Trebuie să se țină seama de faptul că acest etaj produce și o inversare a semnalului din punct de vedere logic. Rezistorul de colector R_2 poate fi chiar rezistorul de sarcină.

În general se realizează o interfațare cu elemente active atunci când diferența dintre nivelele logice de la intrarea etajului comandat este mai mare decât cea de la ieșirea circuitului care comandă.

6.3. Interfața ECL - CMOS

Un caz aparte îl constituie interfațarea circuitelor ECL cu cele CMOS datorită faptului că primele lucrează cu tensiune de alimentare negativă, de -5,2V. Dacă problema alimentării este relativ simplu de rezolvat (vezi figura 6.5) alimentând circuitul CMOS între -5V și masă, pentru asigurarea compatibilității nivelelor logice este necesară introducerea unui etaj intermediar (figura 6.5).

Trebuie asigurate translările de nivel conform tabelului de mai jos.

Tranzistoarele T_1 , T_2 reprezintă un comparator cu prag la mijloc (între 1,1V și 1,4V) iar T_3 în configurație de repetor are rolul de separare.

	ECL	CMOS (0 ÷ +5V)	CMOS (-5V ÷ 0)
pentru "0" logic:	- 1.4V	+1.5V	-3.5V
pentru "1" logic:	- 1.1V	+3.5	-1.5




Figura 6.5. Interfață ECL-CMOS

În mod similar se poate realiza și interfațarea cu circuitele TTL.

6.4. Interfațarea CMOS - ECL

Pentru interfațarea CMOS - ECL este suficientă o reducere a nivelului, eventual folosind un divizor rezistiv ca în figura 6.6. Forma caracteristicilor de transfer asociate este prezentată în figura 6.7.




Figura 6.6. Interfață CMOS-ECL




Figura 6.7. Caracteristicile de transfer pentru interfața CMOS-ECL

6.5. Interfațarea TTL - CMOS

O situație des întâlnită în practică o constituie interfațarea circuitelor TTL cu circuitele CMOS (figura 6.8).

$V_{OL(TTL)}$ este corespunzător ca nivel pentru o intrare CMOS, în schimb $V_{OH(TTL)}$ este 2.4V în loc de minimum 3.5V la CMOS alimentat la 5V. Cu ajutorul unui rezistor R (figura 6.8) se asigură o ridicare a nivelului de semnal pentru "1" logic (starea *high*) care crește în acest fel la cca. 4,6V fără a modifica nivelul tensiunii de ieșire pentru "0" logic (starea *low*) (deoarece tranzistorul de ieșire din circuitul TTL, T3, rămâne saturat).

Correspondența caracteristicilor de transfer este prezentată în figura 6.9.

Trebuie făcută remarca că interfațarea în sens invers (CMOS-TTL) este mai complexă deoarece circuitele CMOS standard nu pot asigura curentul necesar pentru polarizarea corectă a tranzistorului de intrare al circuitului TTL. În aceste cazuri se realizează o amplificare în curent folosind etaje cu tranzistoare sau circuite specializate ale familiei CMOS, cu capacitate sporită de curent.




Figura 6.8. Interfațarea TTL-CMOS




Figura 6.9. Caracteristicile de transfer pentru circuitul TTL cu rezistor la +5V și circuitul CMOS alimentat la 5V

Pentru a evita utilizarea circuitelor de adaptare discrete s-au realizat circuite specializate de interfațare în cadrul fiecărei familii logice. Câteva dintre acestea sunt prezentate succint în continuare. Ca principiu general se poate constata că pentru ridicarea nivelelor de tensiune se folosesc porți *cu colector în gol* (sau *drenă în gol*) iar pentru reducerea nivelelor de tensiune se utilizează circuite având limitatoare de nivel de intrare înglobate (circuite de limitare cu diode), ceea ce permite atacarea lor cu tensiuni de intrare mai mari decât tensiunile de alimentare.

- TTL:

-porți "*open collector*" (404, 407, 416, 417, 426); permit ridicarea nivelului și amplificarea curentului de ieșire pentru "1" logic;

- CMOS:
 - porți "*open drain*" (40107, 40196); permit ridicarea nivelului și amplificarea curentului de ieșire pentru "1" logic;
 - porți "*buffer*"(4049, 4050) care acceptă pe intrări tensiuni mai mari ca tensiunea de alimentare permițând interfațarea CMOS(15V) - CMOS(5V); CMOS(15V) - TTL(5V);
 - circuite având alimentarea etajului de ieșire separată de cea a etajului de intrare: 4009, 4010; fac posibile translațiile de nivel
 - circuite specializate pentru interfațarea TTL - CMOS(15V) , 40109
- ECL:
 - circuit specializat de interfață TTL-ECL, 10124;
 - circuit specializat de interfață ECL-TTL, 10125;
 - circuit specializat de interfață ECL-NMOS, 10177.

7. Circuite de memorie

7.1. Clasificarea și caracteristicile generale ale memoriilor

Funcția de memorare este posibilitatea de regăsire a unei informații, reprezentate sub formă binară și care a fost anterior stocată.


Circuitul de memorare, numit simplu *memorie*, este un circuit electronic care realizează funcția de memorare. Există memorii magnetice, optice, semiconductoare.

În funcție de modul de utilizare în raport cu un sistem de calcul a acestor memorii, există mai multe tipuri de funcții de memorare, fiecare funcție având asociat un tip specific de circuite de memorie, după cum urmează:

- circuite de memorie care permit citirea și scrierea de date - RAM (Random Acces Memory)
 - -memorii RAM statice
 - -memorii RAM dinamice

- circuite de memorie care permit numai citirea de date - ROM (Read Only Memory)
 - memorii ROM propriu-zise, înscrise de fabricant;
 - memorii care permit numai citire și pot fi înscrise o singură dată de către utilizator - PROM (Programable Read Only Memory);
 - circuite de memorie care permit numai citire, dar pot fi șterse și reînscrise de mai multe ori prin metode specifice - EPROM (Eraseable Programable Read Only Memory) - ștergerea nu se face de către sistem și nu este selectivă;
 - memorii care pot fi șterse și reînscrise cu ajutorul unor semnale electrice speciale - EEPROM (Electricaly Eraseable Read Only Memory) - pot fi citite și reprogramate selectiv.

Regăsirea informației stocate necesită furnizarea unor semnale privind locul unde se găsește această informație, semnale numite *adrese*. Cuvintele binare memorate constituie *date* (de intrare, respectiv de ieșire).



Citirea, și dacă este cazul scrierea, din sau în memorie, se face sub controlul unor semnale externe.

Transferul este bidirecțional la memoriile RAM și EEPROM și unidirecțional pentru ROM, PROM și EEPROM.

Caracteristicile unei memorii, indiferent de tipul ei,

Figura 7.1. Accesarea unui circuit de memorie sunt următoarele:

- geometria sau modul de organizare - se referă la lungimea unui cuvânt și numărul de cuvinte memorate;
- capacitatea memoriei - numărul total de biți ce pot fi memorați într-un circuit de memorie (1 Kbit = 1024 biți);
- timpul de acces la memorie - timpul necesar pentru citirea sau scrierea unei informații (μs , ns);
- puterea consumată (μW / bit);
- volatilitatea - posibilitatea "pierderii" informației (datorită modului de stocare a datelor la RAM-ul dinamic sau dispariției tensiunii de alimentare la RAM-ul static).

7.2. Structura celulei de memorie

Celula de memorie este circuitul elementar care realizează memorarea unui bit. O celulă de memorie este constituită din tranzistoare (tranzistoare bipolare sau tranzistoare MOS) configurate de cele mai multe ori ca circuite bistabile.




Figura 7.2. Structura unei celule de memorie

Circuitul de memorie conține celule elementare organizate matricial ca în figura 7.2. O linie a acestei matrici este asociată unui cuvânt binar, fiecare bit fiind memorat într-o celulă. O succesiune verticală de cuvinte formează o coloană.

Pentru accesul la celula (i, j) se selectează linia WL_i și coloana j (prin perechea $DL_j \cdot \overline{DL}_j$). Capacitatea memoriei este de m cuvinte (sau m bytes dacă lungimea cuvintelor este 8) sau $m \times n$ biți.

Pentru celulele de memorie interesează stările lor semnificative: neselectat (A), citire din celulă (B), scriere în celulă (C) și uneori refresh (D).

7.3. Celule de memorare cu tranzistoare bipolare

7.3.1. Celulă de memorie cu tranzistoare multiemitor

Circuitul elementar de memorie pentru acest tip de celulă îl constituie circuitul basculant bistabil. Una din variantele de celulă elementară de memorie folosește o pereche de tranzistoare bipolare multiemitor (figura 7.3).

A. Celulă neselectată: $WL = 0,3$ V (potențial coborât)

B. Citire: cu $WL = 3$ V (potențial ridicat), conducția T_1 și T_2 este preluată de celelalte emitoare ale tranzistoarelor multiemitor aflate la potențial scăzut (0,5 V). Căderile de tensiune de pe R_{S1} și R_{S2} dau informații asupra stării tranzistoarelor și deci asupra stării bistabilului. Dacă T_1 conduce, tensiunea pe R_{S1} este pozitivă, T_2 este blocat iar tensiunea pe R_{S2} este negativă.

C. Scriere: un potențial ridicat pe linia WL (selecție linie), permite forțarea cu circuite adecvate a liniilor liniile de bit DL și \overline{DL} în starea dorită. Dacă dorim ca T_1 să conducă și T_2 să fie blocat, se forțează DL pe 0, iar \overline{DL} la cca. 0,5 V. Consumul este de $800 \mu W$ și viteza de comutație de 20 ns. Ca observație, remarcăm că se poate inversa WL cu V_{CC} .




Figura 7.3. Celulă de memorie standard cu tranzistoare multiemitor




Figura 7.4. Celulă de memorie cu tranzistoare și diode Schottky

7.3.2. Celulă de memorie cu tranzistoare bipolare și diode Schottky

A.Celulă neselectată: $WL = 2,5 \text{ V}$; Tensiunea de alimentare este $3,5 - 2,5 = 1\text{V}$, rezultând un consum foarte redus în starea de așteptare.

B.Citire: $WL = 0,3 \text{ V}$; Se deschide doar dioda care are $0,7 \text{ V}$ între anod și catod: între $1,5$ și $(0,3 + V_{CEsat})$ dioda este blocată, iar între $1,5$ și $(0,3 + V_{BE})$ dioda este deschisă.

C.Sciere: $WL = 0,3 \text{ V}$; Se forțează liniile de bit corespunzătoare. De exemplu, \overline{DL} forțat la "1" implică T_1 saturat, respectiv T_2 blocat.

Consumul este $60 \mu\text{W}$ / bit și viteza de cca. 5 ns .

7.4. Celule de memorie cu tranzistoare MOS

Structura unei celule de memorie cu tranzistoare MOS este prezentată în figura 7.5. Ea este alcătuită din T_1 și T_2 ca sarcini active, T_2 și T_3 în configurație de bistabil și T_5 , T_6 care asigură conectarea bistabilelor la liniile de bit DL.

A.Neselectat: $WL = 0$, T_5 și T_6 sunt blocate

B.Citire: $WL = "1"$, T_5 și T_6 sunt deschise. Starea bistabilului poate fi citită pe liniile de bit DL și \overline{DL} cu ajutorul rezistențelor de citire exterioare celulei, R_S .

C.Sciere: $WL = "1"$; Se forțează cu circuite adecvate liniile DL și \overline{DL} la valoarea binară dorită.

Viteza este suficient de mare și consumul mic.

Un dezavantaj important este faptul că această celulă necesită două tensiuni de alimentare deoarece, pentru conducția tranzistoarelor T_1 și T_2 , de tipul MOS cu îmbogățire, grilele trebuie să se afle la potențial pozitiv față de sursele tranzistoarelor.

Observație: Dacă tensiunea de alimentare lipsește pentru scurt timp, starea bistabilului se păstrează datorită capacităților parazite grilă - sursă. Alimentând celula în impulsuri se poate reduce puterea consumată de cca. 1000 ori.




Figura 7.5.Celulă de memorie cu tranzistoare MOS

Puterea poate fi redusă și mai mult dacă se utilizează CBB cu tranzistoare complementare CMOS, deoarece etajele de ieșire nu consumă curent în stările staționare.

Problema principală care apare în cazul celulelor de memorie constă în obținerea unor circuite cu capacitate cât mai mare pe o suprafață de semiconductor cât mai mică. În acest sens, se urmărește reducerea suprafeței ocupate de o celulă și numărul de interconexiuni.

Reducerea suprafeței duce la reducerea puterii disipate în celulă. De asemenea, același efect are și reducerea numărului de componente / celulă și a dimensiunilor componentelor. Reducerea puterii disipate se face în principal prin alimentare în impulsuri. Reducerea dimensiunilor și a numărului de conexiuni depinde însă de principiul de stocare.

Structura celulei de memorie poate fi simplificată considerabil dacă pentru stocarea informației se folosește sarcina acumulată într-un condensator, făcând, de exemplu, convenția: "0" - condensator descărcat, "1" - condensator încărcat. Se folosesc în acest scop capacitățile grilă - sursă ale tranzistoarelor MOS (figura 7.6).

Este posibilă eliminarea tranzistoarelor de sarcină din bistabil, starea logică rămânând memorată datorită sarcinii acumulate în cele două tranzistoare. C_1 și C_2 sunt de fapt capacitățile grilă-sursă ale tranzistoarelor T_1 și T_2 . Dacă T_1 este blocat și T_2 saturat rezultă că $V_{GS1}=0$ și $V_{GS2} > V_{prag}$, respectiv C_1 descărcat și C_2 încărcat. Dacă T_3 și T_4 conduc, T_1 - T_2 - T_3 - T_4 formează un bistabil similar celui prezentat, și circuitul își menține starea. Dacă T_3 și T_4 sunt blocate, sarcina acumulată în C_2 se pierde lent datorită descărcării prin joncțiunea drenă - substrat a lui T_1 . Pentru un interval nu prea mare de timp (în principiu cca. 2 ms) se poate considera că C_2 rămâne încărcat și informația înscrisă (T_1 - blocat, T_2 - saturat) se păstrează. Ca urmare, circuitul poate funcționa fără tranzistoare de sarcină, folosind pentru memorare sarcina acumulată în condensatoarele C_1 sau C_2 , cu condiția ca aceasta să fie refăcută periodic. Refacerea ei se face, pur și simplu, prin deschiderea tranzistoarelor T_3 și T_4 . Trebuie observat că o comandă de deschidere a lui T_3 și T_4 afectează simultan toate celulele de pe aceeași linie WL și deci refacerea sarcinii se face în toate celulele de pe linia selectată. Simultan cu refacerea sarcinii se poate face și citirea stării (prin R_S).

Reîncărcarea capacităților de memorare presupune o acțiune externă, alta decât cele obișnuite, periodică, motiv pentru care acest tip de memorie se numește *dinamică*.




Figura 7.6. Celulă de memorie MOS fără tranzistoare de sarcină

Modurile de lucru în acest caz sunt descrise mai jos.

A. Starea neselectată: are loc atunci când potențialul WL este scăzut, tranzistoarele de cuplare la liniile de date fiind blocate;

B. Citire: se ridică potențialul liniei WL și se citesc curenții prin liniile de bit DL și \overline{DL} ;

C. Scriere: Se ridică potențialul liniei WL și se forțează cu circuite adecvate potențiale corespunzătoare pe liniile DL și \overline{DL} ; pentru T_1 blocat și T_2 în conducție se aplică potențial ridicat pe DL și scăzut pe \overline{DL} .

D. Refacerea sarcinii în condensatoare (*refresh*) este un proces tipic pentru acest mod de stocare a datelor. Refresh-ul are loc simultan cu citirea sau scrierea prin comanda WL, pentru o întreagă linie; refacerea sarcinii trebuie asigurată pentru toate liniile matricii, în intervalul de timp corespunzător, pentru ca sarcina pierdută să nu modifice starea bistabilului.

Dintre avantajele celulelor de memorie de acest tip amintim:

- folosește doar 4 tranzistoare;
- sunt necesare doar 3 linii de legătură (lipsește alimentarea);
- permite densitate mare de integrare.

7.5. Memorii RAM dinamice

7.5.1. Memorii dinamice cu trei tranzistoare MOS

Structura prezentată anterior poate fi simplificată în continuare.

Elementele de memorie sunt capacitățile grilă-sursă ale tranzistoarelor T_1 ; Dacă capacitatea C este descărcată, atunci $V_{GS1} < V_{prag}$, T_1 este blocat iar dacă C este încărcat, T_1 conduce.

A. Starea neselectată are loc pentru R/WL la potențial scăzut.

B. Citire: dacă linia R/WL este conectată la un potențial ridicat, T_3 conduce și se poate sesiza starea lui T_1 (permite sau nu circulația unui curent din linia de bit).

C. Înscrierea: cu un impuls pozitiv pe linia W / WL, T_2 se deschide iar potențialul liniei de bit este transmis capacității C.





Figura 7.7. Celulă de memorie dinamică cu trei tranzistoare MOS

D.Reîmprospătarea sarcinii: În acest caz reîmprospătarea sarcinii nu se mai face automat la citire deoarece lipsește bistabilul. Această operațiune este de această dată explicită: în urma citirii se înregistrează informația stocată și se reînscrie printr-o operație de scriere obișnuită.

Memoriile de acest tip necesită circuite auxiliare complexe, dar permit densități foarte mari de integrare.

7.5.2. Celula de memorie RAM dinamică simplificată

Cea mai simplă structură de memorie RAM dinamică este prezentată în figura 7.8. Capacitatea C_S este realizată independent de tranzistor. Selecția se face prin deschiderea tranzistorului (+ pe WL). Datele sunt citite sau înscrise pe linia de bit DL.



Există o mare varietate de celule de memorare (statice sau dinamice), principiul însă fiind asemănător. Circuitele auxiliare care asigură funcționarea unei celule de memorie sunt:

Figura 7.8. Celulă RAM dinamică simplificată

- circuite de selecție: decodificatoare de linii și coloane pentru selectarea WL_j și DL_j .
- circuite de citire de informații din celulă, conectate pe liniile de bit DL_j și \overline{DL}_j ; aceste circuite sunt comune unei coloane și sunt acționate de decodificatorul de coloană;
- circuite de înscrisere a informației în celulă: sunt conectate tot pe liniile de bit DL_j și \overline{DL}_j ; ele asigură forțarea potențialelor corespunzătoare și sunt acționate de decodificatoarele de coloane.

În concluzie, memoriile RAM bipolare sunt mai rapide decât cele MOS (de 10 ori), dar consumă mai mult și au densitate de integrare relativ mică.

7.6.Structura celulelor de memorie ROM, PROM, EPROM, EEPROM

7.6.1. Celule de memorie ROM

Aceste celule de memorie sunt înscrise de fabricant și utilizatorul poate doar să le citească. Ele conțin un tranzistor MOS (figura 7.9) în care înscriserea informației se face prin modificare grosimii stratului izolator și deci a tensiunii de deschidere (de prag) a tranzistoarelor.




Figura 7.9 Celulă de memorie ROM




Figura 7.10. Structura fizică a unei celule de memorie ROM

Tensiunea de prag a tranzistoarelor diferă în funcție de informația înscrisă. Dacă la un impuls pozitiv pe grilă tranzistorului conduce, atunci informația este "0"; dacă rămâne blocat, informația este "1". Deschiderea sau nu a tranzistorului se face prin realizarea unor tranzistoare cu tensiuni de prag diferite (grosimi diferite ale izolatorului grilei - figura 7.10).

7.6.2. Celule de memorie PROM

Celule de memorie PROM ("Programable Read Only Memory") au la bază un fuzibil din polisiliciu care se "arde" (se întrerupe) la înscrisere. Pentru înscrisere se deschide T cu ajutorul WL (figura 7.11), iar DL se menține la potențial coborât; curentul de emitor "arde" fuzibilul. Programarea se face succesiv pe fiecare celulă sau pe toată linia.




Figura 7.11. Celulă de memorie PROM

Acest tip de memorie se utilizează pe scară largă în producția de serie a sistemelor deoarece sunt cele mai ieftine memorii ROM, în exploatare nefiind necesară (și nici posibilă) reînscriserea lor de către utilizator.

7.6.3. Celule de memorie EPROM

Memoriile EPROM ("Eraseable Read Only Memory") folosesc un tranzistor cu efect de câmp cu dublă poartă, una comandată și una izolată. Tranzistorul MOS cu canal inițial este realizat între cele două regiuni n. Poarta izolată se găsește în apropierea substratului și a regiunilor n⁺. A doua poartă, situată deasupra primeia, constituie în același timp și selecția liniei, iar drena este conectată pe linia de date (figura 7.12).




Figura 7.12. Celulă de memorie EPROM

Dacă pe poarta izolată este acumulată sarcină electrică negativă atunci aplicarea unor tensiuni pozitive pe grila a doua (V_G , figura 7.13) nu poate aduce în stare de conducție tranzistorul. Dacă pe poarta izolată nu este acumulată o sarcină, atunci aplicarea tensiunii pozitive pe V_G creează un câmp care duce la formarea canalului conductor de tip n și deci determină conducția tranzistorului. Nivelul pe linia de bit este 1 când tranzistorul este blocat și 0 când acesta conduce. Injectarea de sarcini negative pe grila izolată se face prin aplicarea unei tensiuni drenă sursă mari (cu + în drenă) și o tensiune pozitivă pe grilă. Tensiunea V_{DS} mare duce la străpungerea tranzistorului și electronii accelerați de câmpul electric intern intens, trec prin stratul de oxid foarte subțire și se acumulează în grila izolată. Pentru ștergerea informației din celulă și revenirea în stare neprogramată (tranzistor blocat) se expune tranzistorul la acțiunea radiației ultraviolete. Electronii din grilă preiau energie de la radiație și trec înapoi în substrat prin stratul izolator.




Figura 7.13. Structura fizică a celulei de memorie EPROM

7.6.4. Celule de memorie EEPROM

Celule de memorie EEPROM (sau E^2 PROM, "Electrically Erasable Read Only Memory") au la bază un principiu asemănător cu celulele de memorie EPROM cu deosebirea că pentru trecerea electronilor prin stratul izolator se utilizează efectul "tunel".

Tranzistorul de memorare T_1 este un TEC-MOS bigrilă la care grila izolată este foarte apropiată de regiunea drenei. În această zonă stratul de oxid este




Figura 7.14. Celulă de memorie EEPROM și structura fizică a tranzistorului T_1

foarte subțire și aplicarea unor diferențe de potențial de ordinul a 20 V între drenă și grila a II-a determină trecerea electronilor din drenă, prin efect tunel, prin stratul de oxid. În funcție de polaritatea tensiunii aplicate tranziția se face de la drenă la grilă sau invers. Celula de memorie pentru acest tip de circuit este formată din două tranzistoare, un TEC obișnuit și tranzistorul descris mai sus.

Într-o celulă de memorie ștersă, grila izolată este încărcată cu sarcină negativă și tranzistorul T_1 (canal n) este blocat. Pentru ștergere se aplică tensiune pozitivă (+ 20 V) pe linia de selecție cuvânt, punând în conducție tranzistorul T_2 . Drena se conectează la potențial 0 și se aplică + 20 V pe linia de programare. Datorită câmpului electric mare, electronii trec din substrat, prin efect tunel și se acumulează în grila izolată, formând o sarcină negativă.

Pentru înscrisere se aplică + 20 V pe linia selecție cuvânt (WL) și + 18 V în drenă lui T_2 , în timp ce linia de programare este la "0". Câmpul electric format între grilă și substrat (cu "+" pe substrat și "-" pe grilă) smulge electronii din grila a doua, aceasta acumulează sarcină pozitivă și T_1 intră în conducție prin formarea canalului n între drenă și sursă.

7.7. Schema bloc a unei celule de memorare

În figura 7.15 este prezentată structura generică a unui circuit de memorare pentru cuvinte de 1 bit. Pentru cuvinte de memorie mai lungi de 1 bit unele blocuri ale memoriei (vezi figura 7.15) se multiplică de un număr de ori egal cu numărul de biți ai cuvântului de memorie. De obicei lungimea cuvântului este 8,




Figura 7.15. Schema bloc a unui circuit de memorare

cuvântul numindu-se *octet* sau *byte*.

Capacitatea memoriei astfel organizate este de $2^m \times 2^{n-m}$ cuvinte de memorie, adică 2^n . Selectarea unei celule se face cu semnalul corespunzător liniei respective, WL ("Word Line"), respectiv semnalul de selectare a coloanei $DL \cdot \overline{DL}$ ("Data Line"). Celule corespunzătoare biților aceluiași cuvânt sunt selectate simultan, motiv pentru care decodificatorul de linii, decodificatorul de coloane și blocul de control deserves simultan toate celulele aceluiași cuvânt. Poziția logică în care se găsește un cuvânt de memorie în structura memoriei se numește *locație de memorie*.

Controlul citirii sau scrierii datelor atunci când este posibil, se face cu ajutorul semnalelor de selectare a circuitului CS ("Chip Select") și a semnalelor de citire/scriere R/W ("Read/Write").

7.8. Circuite de memorare cu caracteristici speciale

7.8.1. Memoria RAM statică nevolatilă (NVRAM)

Memoria RAM statică nevolatilă reține informația înmagazinată și în cazul dispariției tensiunii de alimentare. Ea este realizată prin cuplarea unei memorii RAM cu o memorie E²PROM în care se transferă rapid datele în momentul când dispare tensiunea de alimentare. Un astfel de exemplu este circuitul Intel 2001 (128 cuvinte x 8 biți)

La revenirea tensiunii de alimentare are loc transferul invers.

Un caz particular de memorie nevolatilă este cel al circuitelor cu sursă de alimentare incorporată. Acestea au un consum foarte redus și o pilă miniatură poate asigura păstrarea datelor memorate pe perioade îndelungate (câțiva ani). Structura acestor circuite este însă apropiată de a celulelor clasice de memorie (calculate pentru un consum foarte redus) nefiind memorii nevolatile propriu-zise.

7.8.2. Memoria EPROM protejată la citire neautorizată (KEPROM)

Circuitele de memorie protejată folosesc un mecanism de protecție a datelor stocate pentru a crește securitatea sistemului și programelor memorate la utilizarea neautorizată a acestora. Informația stocată este accesibilă numai utilizatorilor autorizați identificați printr-o procedură hand-shake de autentificare. Se folosesc două memorii KEPROM care comunică între ele (cum este cazul memoriei Intel 27196). Unul dintre circuite generează un număr aleator care este codat (criptat) de ambele memorii și rezultatele sunt comparate de circuitul generator. Apoi circuitele își schimbă rolurile. Dacă rezultatele comparării numerelor criptate sunt favorabile accesului atunci sunt deblocate circuitele de citire. Criptarea se face pe baza unei chei ("Key") memorate intern, de unde și denumirea de Key-EPROM.

7.9. Memorii cu bule magnetice

7.9.1. Elemente cu bule magnetice

Memoriile cu bule magnetice sunt printre primele circuite de memorie utilizate în tehnica de calcul. Ele sunt constituite din *elemente cu bule magnetice*.

Densitatea de integrare este de $1\text{Mbit}/\text{cm}^2$.

Memoriile cu bule magnetice au la bază fenomenul generării, circulării și citirii informației binare având ca suport fizic prezența sau absența unei unități de sarcină magnetică numită convențional "bulă magnetică".




Figura 7.16. Formarea bulelor magnetice

Pentru un câmp magnetic extern având intensitatea $H_{\text{ext}} = 0$ domeniul magnetic este împărțit în câmpuri și nu există bule magnetice (figura 7.16.a), ariile domeniilor de semne contrare fiind egale; pentru cazul $H_{\text{ext}} \in [0, H_{\text{cr}}]$ încep să se formeze insule de câmp, iar pentru $H_{\text{ext}} \in [H_{\text{cr}}, H_e]$, bulele magnetice au o existență stabilă și o mobilitate considerabilă. Pentru câmpuri $H_{\text{ext}} > H_e$ bulele magnetice dispar. Câmpul magnetic extern este realizat de magneți permanenți.

Memoriile cu bule magnetice sunt nevolatile atâta timp cât există câmpul magnetic corespunzător.

Dispozitivele cu bule magnetice conțin următoarele categorii de componente:

- linii de deplasare controlată ;
- generatoare de bulă;
- detectoare de prezență.

a) Deplasarea controlată a bulelor magnetice este asigurată de existența a două câmpuri:

- câmp având liniile de câmp perpendiculare pe planul de deplasare, care asigură existența bulelor;
- câmp situat în planul de deplasare, rotitor, care asigură deplasarea bulelor.

Sensul deplasării este determinat de forma domeniilor de mediu magnetic (permaloy); dimensiunea unei bule este de $1\mu\text{m}$, iar distanța dintre domeniile de permaloy de cca. $6\mu\text{m}$.




Figura 7.17. Rețea de ghidare a bulelor magnetice

b) Structura pentru generarea/ștergerea bulelor.




Figura 7.18. Structură pentru generarea/ștergerea bulelor

Curentul care circulă prin conductor determină apariția unei bule dacă câmpul magnetic creat de curentul care parcurge conductorul (figura 7.18) este contrar celui exterior; în caz contrar, o eventuală buclă este anihilată la trecerea prin "spira" de conductor.

c) Detector de bule magnetice

Detectorul de bule exploatează efectul variației rezistenței unui conductor de permaloy în câmp magnetic. Este necesară utilizarea a două trasee (unul de referință) pentru a limita modulația nedorită datorată câmpului magnetic învârtitor, H , care asigură deplasarea bulelor magnetice.

Citirea se poate face cu un amplificator diferențial de curent care citește diferența dintre curenții care parcurg conductoarele pereche, sesizând dezechilibrul care apare în cazul prezenței bulei magnetice.




Figura 7.19. Structura unui detector de bule magnetice

7.9.2. Structura memoriilor cu bule magnetice

O memorie cu bule magnetice este organizată pe principiul "traseu major-bucă minoră" sau SPS (Serial Input - Parallel loops - Serial output), arhitectură prezentată în figura 7.20.

Circuitul de memorie cu bule magnetice conține mai multe bucle care funcționează ca registre seriale, bulele fiind recirculate de-a lungul acestor trasee închise.

Un bit de informație este transformat într-o bulă magnetică de un circuit de scriere, apoi este deplasat către bucla destinație unde se rotește ciclic. Pentru citire bulele sunt extrase și detectate, iar apoi anihilate. Pentru a păstra informația, fiecare bulă citită este recopiată. Rata defecțiunilor este mare și pentru a reduce costul acestor elemente de memorare, constructiv, se asigură o rezervă care să acopere eventualele căderi.

Utilizarea acestor memorii necesită și circuite de suport aferente (pentru sincronizare, generarea curenților de înscriere, generarea curenților pentru câmpul magnetic învârtitor, evidența buclelor funcționale, controlul copierii bulelor etc.) ceea ce conferă un grad ridicat de complexitate acestor elemente. De exemplu, kit-ul RCM 650 (Rockwell) asigură evidența buclelor defecte, BPK 72A (INTEL) este un kit de memorie, 7220 este port bidirecțional de 8 biți, 7242 este un circuit pentru scriere/ citire, 7230 este un generator de curent pentru bobinele de magnetizare, 7250 este un preamplificator pentru câmpul magnetic, 7254 conține tranzistorii finali HMOS. Complexitatea și performanțele relativ modeste ale acestor memorii le fac utilizabile în prezent doar în aplicații speciale.




Figura 7.20. Arhitectura SPS utilizată la circuitele de memorie cu bule magnetice

8. Elemente de perspectivă în electronica numerică

Circuitele speciale, numite uneori și circuite funcționale, folosesc ca suport al transmiterii informației semnale de altă natură decât electrică. Acestea pot fi semnale optice, acustice, magnetice, chimice, etc. Problema care apare în acest caz este aceea a conversiei informației într-o formă compatibilă cu suportul utilizat și cu modul de prelucrare a acestei informații. Datorită complexității lor, aceste circuite sunt asociate unor *structuri integrate*. Deși fenomenologic ele sunt uneori asemănătoare circuitelor analogice, funcționarea lor se apropie mai mult de cea a *sistemelor numerice*.

O clasificare generală a tipurilor de dispozitive de prelucrare a informației este prezentată în figurile 8.1.a,b,c. O primă categorie de dispozitive (figura 8.1.a) își bazează funcționarea pe interacțiunea dintre semnalul purtător de informație (S) și structura fizică al dispozitivului (F). Din această clasă fac parte în general elementele de circuit pasive și unele elemente de circuit specifice tehnicii circuitelor integrate speciale. Acestea prelucrează semnale electrice (rezistoare, capacitatoare, diode etc.), semnale electromagnetice (linii microstrip, divizoare, filtre etc.), semnale magnetice (linii de întârziere și filtre cu unde magnetostatice), semnale acustice (linii de întârziere și filtre cu unde acustice de suprafață și de volum) și semnale optice (ghiduri, rezonatori, filtre). În literatura de specialitate, dispozitivele cu unde magnetostatice sunt întâlnite sub inițialele *MSWD - Magneto Static Waves Device*, iar cele cu unde acustice de volum și de suprafață, sub inițialele *BAWD - Bulk Acoustic Waves Device* și respectiv *SAWD - Surface Acoustic Waves Device*.

Deoarece uneori în cursul prelucrării informației suportul acesteia trebuie uneori schimbat, sunt necesare dispozitive adecvate. Aceste dispozitive sunt traductoarele și ele au rolul de a transforma un semnal fizic purtător de informație (S_i) într-un semnal de altă natură (S_o), fără a altera informația (figura 8.1.b). Suportul informației în circuitele integrate actuale fiind de regulă electric, traductoarele utilizate în tehnica circuitelor integrate sunt practic destinate numai conversiei semnalului electric în și din alte semnale fizice. În general, traductoarele sunt dispozitive reversibile. Randamentul conversiei, mai ales la nivelul de miniaturizare cerut și în condițiile de lucru specifice circuitelor integrate, este relativ mic.

Cea de a treia categorie de dispozitive o reprezintă dispozitivele active sau dispozitive cu interacțiune între două semnale (figura 8.1.c). Acestea operează cu două semnale, (S_L) și (S_T), de aceeași natură sau de naturi diferite, de regulă unul singur fiind purtător de informație. Mai cunoscute și mai des întâlnite sunt dispozitivele active tip semnal electric - semnal electric (tranzistoarele, tiristoarele etc.). Semnalele optice, de exemplu, pot acționa asupra celor electrice prin intermediul traductoarelor opto-electrice (dispozitive ca fotorezistoare, fotodiode, fototranzistoare etc.); semnalele acustice interacționează cu semnalele electrice prin intermediul traductoarelor acustico-electrice (cum sunt dispozitivele de tip microfon). *Efectul magnetostrictiv* și *efectul Hall* sunt utilizate pentru realizarea dispozitivelor magneto-electrice.




Figura 8.1. Clasificarea dispozitivelor în raport cu modul de prelucrare a semnalelor: a.-dispozitive pasive, b.- traductoare, c.-dispozitive cu interacțiune între două semnale

Datorită vitezei de lucru și considerabilei imunități la perturbații, sistemele moderne utilizează tot mai des semnalul optic ca suport de informație. Semnalul optic poate fi prelucrat electric (*celule Kerr, cristale lichide etc.*), acustic (*celule Bragg*) sau tot cu ajutorul unui fascicul optic (*tranzistor optic*).

În afara acestor dispozitive care se încadrează în criteriile de clasificare descrise, mai există o clasă de dispozitive de interes și anume cea care utilizează ca suport de informație pachete discrete de sarcină electrică și respectiv bulele magnetice.

Categoria cea mai nouă de circuite integrate, care probabil va reprezenta saltul calitativ în domeniul prelucrării informației și care va asigura suportul celei de a șasea generații de calculatoare, o constituie biocircuitele. Gradul de integrare, modul specific de lucru ca și consumul foarte redus constituie tot atâtea premise de dezvoltare a inteligenței artificiale. Exploatarea acestor circuite are la bază principii și criterii preluate din natură. În cele ce urmează vor fi prezentate succint câteva categorii de circuite integrate funcționale, unele având deja un statut bine precizat în lumea electronicii moderne, altele promițând să devină în timp componente de bază în aparatura electronică a viitorului.

8.1. Dispozitive de prelucrare acustico-optică a semnalelor

Una din metodele cele mai adecvate prelucrării în timp real a semnalelor de înaltă frecvență utilizează dispozitivele de tip acusto-optic. Funcționarea acestora se bazează pe propagarea unui fascicul optic monocromatic coerent într-un mediu al cărui indice de refracție, în fiecare punct este proporțional cu presiunea acustică. Calitativ, fenomenul poate fi descris cu ajutorul figurii 8.2.




Figura 8.2. Principiul prelucrării acusto-optice a semnalelor

Semnalul care urmează a fi supus prelucrării este aplicat unui traductor electroacustic care generează în mediul de procesare unde elastice. Prin comprimarea / destinderea mediului rezultă un gradient al indicelui de refracție. La frecvențe mari, undele acustice formează o rețea de difracție pentru fasciculul de lumină care cade sub un unghi anumit. Dispozitivul descris poartă numele de celulă Bragg, iar unghiul sub care se manifestă efectul de difracție pentru undele acustice, unghiul Bragg (\hat{B}). Valoarea optimă, de eficiență maximă a difracției acestuia, este dată de relația:

$$\hat{B}_0 = \arcsin \left[\frac{1}{2n} \cdot \frac{\lambda_0}{\lambda_a} \right] \quad (8.1)$$

unde:

- n - reprezintă indicele de refracție al mediului;
- λ_0 - lungimea de undă optică ;
- λ_a - lungimea de undă acustică ;

Structura unui analizator spectral bazat pe o celulă Bragg este dată de figura 8.3. Fasciculul monocromatic coerent este furnizat de o sursă laser; forma și dimensiunile sale se obțin cu ajutorul unui colimator și al unei lentile condensator. Deviația semnalului optic de ieșire este dependentă de lungimea de undă acustică. Un transformator Fourier (lentilă convergentă) focalizează fasciculul optic de ieșire pe o arie de foto detectori. Fiecare fotodetector furnizează un semnal corespunzător frecvenței sale (dată de poziția ocupată în planul focal al transformatorului Fourier).

Sistemul permite obținerea unor performanțe deosebite: analiza în timp real a unor semnale de înaltă frecvență (de ordinul a câțiva GHz), cu rezoluție foarte bună (zeci de kHz), și poate asigura o bandă de trecere de ordinul a 1-2 GHz. Pornind de la transformarea Fourier, se pot imagina și alte implementări de funcții, asemănătoare celor din electronica clasică, dar care pot fi eventual definite multispațial. Există însă și o serie de neajunsuri pentru depășirea cărora se depun serioase eforturi de cercetare. Astfel, gama dinamică de intrare a semnalului




Figura 8.3. Analizor spectral cu celulă Bragg

analizat este relativ mică, fiind limitată atât de traductoarele electro-acustice cât și de caracteristicile mediilor folosite. Se pot obține unele ameliorări printr-o prelucrare prealabilă a semnalului de intrare.

Tot un neajuns este și eficiența relativ redusă a rețelei de difracție. În mod obișnuit, aceasta nu depășește 1-2 %, ceea ce reprezintă, în mod evident, extrem de puțin. Situația cea mai avantajoasă apare la dispozitivele cu undă acustică de volum, deoarece în acest caz energia semnalului de intrare trebuie să excite întregul volum al celulei. Una din căile de creștere a eficienței de difracție în celulele cu BAWD o reprezintă utilizarea unei rețele de traductoare, care, printr-o alimentare controlată în fază, să genereze fascicule de unde acustice concentrate (figura 8.4). Caracteristica de directivitate a acestei rețele de antene acustice depinde însă de frecvența semnalului emis, iar schimbarea direcției lobilor acustici determină schimbarea unghiului Bragg. Acest fapt afectează serios eficiența rețelei de difracție. Pentru a conserva avantajul obținut prin concentrarea energiei acustice dispozitivul se proiectează pentru un spectru îngust.




Figura. 8.4. Celula Bragg cu rețea de traductoare și unde acustice de volum.

O altă cale de creștere a eficienței difracției constă în utilizarea undelor acustice de suprafață. Energia, în acest caz, este consumată pentru a genera undele acustice numai la suprafață, ceea ce conduce la un randament de difracție sporit.

Schema de principiu din figura 8.3 stă la baza unuia din tipurile de procesoare analogice acusto-optice integrate. Având în vedere destinația acestor procesoare (cercetare tehnică radioelectronică, radiolocație, spionaj electronic) informațiile furnizate de literatura de specialitate sunt lacunare. Se poate intui însă utilizarea unor componente, pornind de la natura fizică a fenomenelor, în general, aceste prezumții regăsindu-se în confirmări bibliografice. Astfel, sursa laser pentru un procesor acustico-optic integrat este reprezentată de o diodă laser cu GaAs. În tehnologia actuală se obțin în mod obișnuit puteri de 3 - 25 mW energie luminoasă și există posibilități de a obține 100mW. Procesorul integrat utilizează undele acustice de suprafață, iar mediul acustic este și ghid optic. Aria de detectare este de tip CID (*charge injection device* - dispozitiv cu injecție de sarcină) și conține câteva mii de celule.

În raport cu procesorul realizat cu componente discrete, procesorul integrat, prezintă, pe lângă avantajele miniaturizării, și unele dezavantaje specifice. Astfel undele acustice nu pot fi complet absorbite și afectează celelalte structuri ale procesorului (emițătorul laser și aria CID). Aceste elemente ca și mediul acustico-optic, sunt sensibile la variațiile de temperatură trebuind luate măsuri specifice de termostatare și compensare. De asemenea, fiabilitatea, în mod special a diodei laser, este încă destul de redusă. Cu toate acestea, procesorul acustico-optic integrat reprezintă una din realizările de extremă performanță, conținând elemente eterogene de mare tehnicitate: diode laser și ghiduri optice, sisteme SAWD și circuite CID.

8.2. Dispozitive de prelucrare a semnalelor de tip optic-optic

Prelucrarea unui semnal optic cu ajutorul altui semnal optic constituie obiectivul central al eforturilor de realizare a procesoarelor optice de mare viteză. Până în prezent însă nu s-au pus în evidență fenomene de interacțiune între fascicule optice, care să permită imaginarea de dispozitive capabile să efectueze o astfel de prelucrare și până nu de mult nu se întrevădea nici o soluție bazată pe interacțiunea lumină-materie.

În 1974 Hyatt Gibbs de la Bell Labs a pus în evidență bistabilitatea optică a unor materiale, bistabilitate comandată pe cale optică.

În mod normal, indicele de refracție al unui material, sau, în alți termeni, viteza de propagare a luminii în acel material, reprezintă o proprietate independentă de intensitatea fascicolului de lumină care îl traversează. Există însă și materiale care, în anumite condiții, se comportă neliniar. Primele încercări promițătoare au avut la bază ca material optic neliniar hetero-joncțiuni de tip nAlGaAs-GaAs.

În figura 8.5 este prezentată structura energetică a unei hetero-joncțiuni de acest tip.

Mecanismul de apariție a acestui nivel energetic este prezentat în cele ce urmează. Tranziția electronilor din banda energetică de valență în cea de conducție și invers este însoțită de absorbția, respectiv emisia de fotoni, cu o energie corespunzătoare saltului efectuat. Un electron care părăsește banda de valență lasă în urmă un *gol* echivalat cu un purtător de sarcină pozitivă. În anumite condiții, pe baza atracției reciproce, se pot forma perechi electron-gol, numite *excitoni*. Nivelul energetic al electronului din exciton se află sub nivelul inferior al benzii de conducție. În mod obișnuit, datorită agitației termice, excitonii sunt instabili și practic nici nu se formează. Cercetările au evidențiat faptul că mediul cel mai propice de apariție a acestora îl reprezintă gazul electronic bidimensional format într-o heterojuncțiune, datorită gropii de potențial în care se află acesta. Experimental s-a constatat prezența liniilor de absorbție excitonică în heterojuncțiuni cu gaz electronic bidimensional, nu numai la temperaturi criogenice (azot lichid, 77 K) ci și la temperatura ambiantă (300 K).




Figura 8.5. Nivelul energetic al excitonilor într-o heterojuncțiune cu 2 DEG.




Figura 8.6 Structura de principiu a unui tranzistor optic.

Indicelul de refracție al semiconductorului depinde de gradul de ocupare a acestui nivel energetic. Un fascicul optic de lungime de undă corespunzătoare poate cauza formarea de excitoni în număr mare, determinând astfel modificarea indicelui de refracție. Acest fenomen de neliniaritate stă la baza unui dispozitiv de prelucrare optică a unui semnal optic, asemănător ca principiu cu un tranzistor în comutație. Structura principală a unui asemenea tranzistor optic este prezentată în figura 8.6.

Materialul optic neliniar, constând din câteva sute de straturi alternative de AlGaAs și GaAs care formează heterojonțiuni cu gaz electronic bidimensional, este plasat într-o *cavitate Fabry-Perot*, a cărei lungime fizică, l , corespunde unei lungimi optice l_0 . Fasciculul de ieșire apare numai dacă lungimea optică l_0 nu permite apariția de unde staționare. În caz contrar, când:

$$l_0 = n\lambda, \quad (8.2)$$

fasciculul de ieșire este practic suprimat. În absența excitonilor, fasciculul de alimentare străbate *cavitatea Fabry-Perot* în regim de undă progresivă, la ieșire obținându-se o intensitate maximă. Fasciculul de comandă, prin generarea de excitoni în material, modifică indicele de refracție al materialului optic neliniar, și, prin aceasta, lungimea optică a cavității. La o valoare anumită a acesteia se realizează condiția de rezonanță (regimul de undă staționară) și fasciculul de ieșire este puternic atenuat. Dispozitivul este caracterizat de o viteză de lucru extrem de mare, rezultatele relevate în literatura de specialitate menționând timpi de comutație de ordinul a 10^{-12} s. Timpul de comutație este dat de timpul necesar unui electron pentru a trece din banda de valență pe nivelul energetic de exciton.

Descrierea matematică a dispozitivului (modelul său) este de domeniul fizicii cuantice. Există de asemenea și alte aspecte încă insuficient puse la punct. Specifică pentru acest dispozitiv este însă puterea necesară pentru comutare, în prezent ea fiind de ordinul a câțiva mW. Pentru circuite optice integrate pe scară largă, un asemenea nivel energetic de comandă este inacceptabil. Previțiunile teoretice indică posibilități de depășire a acestei dificultăți, creându-se condițiile necesare apariției procesoarelor bazate pe *tranzistoare optice*.

8.3. Circuite biochimice

Cercetările efectuate pentru descoperirea de noi materiale semiconductoare au lărgit considerabil numărul de substanțe utilizate, intrând din ce în ce mai mult în atenție multe substanțe organice. Aparent banalele cristale de naftalină sau uree, procesate similar cristalelor de siliciu dar în condiții de rafinament tehnologic superior, s-au dovedit apte de a deveni materie primă pentru circuite integrate. Circuitele dezvoltate pe suport organic diferă principial de cele clasice și ele se numesc generic *biocircuite*; aceste dispozitive au o funcționare apropiată de cea a materiei vii. De altfel, încă nu s-a consacrat o terminologie, operându-se atât cu termenul de biocircuite cât și cu cel de *circuite moleculare*.

Una din structurile principale adecvate unui astfel de dispozitiv arată ca în figura 8.7. Informația, pe suport bioelectric, se propagă și este prelucrată într-un monostrat de proteină. Intrările/ieșirile la rețeaua de conectare sunt asigurate de grupări active de mediatori biochimici. Excitația care se propagă pe diferite trasee în proteină, sub formă de biocurenți, este modulată de mediatori biochimici, care

reprezintă un echivalent al porților din structurile semiconductoare. Chiar dacă viteza de propagare este mai mică, energia semnalului purtător de informație este infinită deoarece o cantă de informație se comportă ca un *soliton* (în dispozitivele semiconductoare, o informație este echivalentă cu o decizie statistică asupra unui număr mare de purtători de sarcină). Mai mult, semnalul poate fi analogic sau numeric, în ultimul caz el putând fi prelucrat prin logici superioare celei binare.




Figura 8.6. Structura de principiu a unui biocircuit.

Deși această clasă de circuite se află încă în fază de proiect, firma EMV a brevetat de câțiva ani o tehnologie în acest domeniu. De altfel, având în vedere importanța deosebită a biocircuitelor, suportul probabil al celei de a șasea generații de calculatoare, marile concerne desfășoară deja programe importante în bioelectronică. Se cunoaște faptul că în Japonia, firma SONY a organizat un colectiv de cercetare multidisciplinar. Rezultatele cele mai importante se pare că au fost obținute de firma IBM, firmă care investește anual circa 5 milioane de dolari în electronica moleculară. Primele propuneri concrete de biocircuite au fost făcute de doi dintre specialiștii firmei, dr. A. Aviran și de dr. M. Ratnar de la Universitatea New York. Cercetările sunt conduse în prezent de profesorul R. Birge la Centrul de Electronică Moleculară înființat de firma IBM la Universitatea Carnegie-Mellon din Pittsburgh. La acest centru s-a reușit sinteza unor structuri organice complexe, capabile să îndeplinească funcții logice. Elementul de bază al unei astfel de structuri este reprezentat de o moleculă de porfirină, moleculă organică complexă care conține un ion metalic (ea fiind și una din componentele clorofilei, cu rol important în procesele energetice de sinteză).

O structură moleculară cu funcție logică NAND, bazată pe porfirină este prezentată în figura 8.7.a. Cele două intrări ale operatorului sunt reprezentate de două molecule de cianină, molecule fotosensibile, care, excitate de un foton de o energie anumită, eliberează un electron. Acest electron este transferat moleculei de porfirină printr-o legătură de chinonă. Rolul acesteia constă în asigurarea deplasării unisens a electronului (mecanism de diodă). Rezolvarea teoretică a problemei deplasării electronilor, printr-un material organic, într-un singur sens datează din 1962 și aparține lui Psenicinov, care a presupus existența unui mecanism de tunelare a electronilor. Acest mecanism, demonstrat matematic în 1981, a fost aplicat la realizarea operatorului NAND molecular. Electronii pot străbate rețeaua periodică a moleculei organice numai dacă energia lor corespunde barierei energetice a rețelei, numită δ -barieră. Deplasarea electronului prin această moleculă constituie principalul factor de întârziere a răspunsului

biocircuitului. Electronii, ca purtători de informație pătrund în molecula de porfirină care reprezintă operatorul logic. Molecula expulzează un electron dacă primește simultan doi electroni. Electronul expulzat este captat de o moleculă de *cromafor*, care are rolul de traductor de ieșire. Acest electron modifică proprietățile optice ale moleculei de cromafor. Citirea stării operatorului se execută tot cu ajutorul radiației laser, de o lungime de undă determinată. Prezența sau absența electronului suplimentar determină molecula de cromafor să reflecte sau să absoarbă această radiație. Funcționarea de ansamblu a acestui tip de operator molecular poate fi urmărită pe figurile 8.7.a (operatorul are o singură intrare excitată) și 8.7.b (operatorul are ambele intrări excitate)




Figura 8.7 Operator NAND molecular cu porfirină
a) cu o intrare excitată; b) cu ambele intrări excitate

Traductoarele de intrare/ieșire, respectiv moleculele de cianină/cromafor au fost atașate pentru a se pune în evidență funcționarea acestei structuri care nu poate fi manipulată mecanic și conectată în alt mod. Un exemplu elementar de schemă sintetizată din operatorii NAND cu porfirină este prezentat în figura 8.8.

Sinteza operatorilor și în final a circuitelor moleculare reprezintă o problemă tehnologică a cărei complexitate depășește tot ceea ce este cunoscut în prezent. Pentru sinteza operatorilor elementari cu porfirină, dr. Lindsay de la IBM a realizat un reactor de sinteză moleculară controlat de un calculator și acționat de un robot. Succesiunea de reacții chimice necesare sintezei este în prealabil modelată matematic și pe această bază se stabilesc condițiile necesare (succesiunea introducerii substanțelor, temperatura, presiune, catalizatori). Procesul este realizat pe baza metodei Merrifield. În camera de reacție se găsesc câteva mii de sfere dintr-un material plastic special, pe suprafața cărora aderă

chimic moleculele în curs de formare. Robotul acționat de calculator introduce în reactor substanțele necesare în cantitatea și la momentul prestabilit. Produsele de sinteză, respectiv operatorii NAND realizați astfel se testează global cu ajutorul radiației laser, neputând fi vorba încă de o manipulare discretă a lor. Timpul de răspuns calculat și confirmat experimental este de ordinul a 3 ps. Dezvoltarea acestor circuite moleculare este încă limitată de posibilitățile de modelare oferite de tehnica de calcul.

În tehnologia procesoarelor moleculare se au în vedere două principii ce vor deveni probabil caracteristice: *spațialitatea structurilor* și *autoorganizarea* acestora. Organizarea spațială a acestor dispozitive apare firească dacă se ține seama de modul lor de realizare și adaugă o nouă dimensiune gradului de miniaturizare preconizat. Autoorganizarea reprezintă o cerință acută pentru obținerea de structuri cu complexitate și organizare determinată. Se are în vedere exploatarea unor mecanisme de afinitate care să permită introducerea precisă a moleculelor în structura respectivă.




Figura 8.8. Operatori moleculari elementari interconecțați

Deși dificultățile întâmpinate în sinteza unor circuite moleculare complexe sunt importante, se preconizează realizarea unui prototip de calculator molecular în anii care vin.

Chiar dacă sistemele moleculare nu au atins încă performanțele așteptate, există toate argumentele pentru a putea considera că viitorul în electronica de performanță și în particular în electronica numerică, aparține biocircuitelor.

