

## Proiectare comportamentală (secvențială)

Nu întotdeauna este posibil să descriem direct comportarea unui circuit logic prin utilizarea unei instrucțiuni concurente. Pentru majoritatea descrierilor comportamentale este necesară folosirea unor elemente suplimentare de limbaj.

Instrucțiunile secvențiale se utilizează în procese, funcții și proceduri.

1. Un element de descriere comportamentală cheie este **procesul**. Un proces (*process*) este o colecție de instrucțiuni secvențiale care se execută în paralel cu alte instrucțiuni concurente și cu alte procese.

Instrucțiunea *process* are următoarea sintaxă:

**process** (nume-semnal, nume-semnal, ..., nume-semnal)

declarații de tipuri

declarații de variabile

declarații de constante

definiții de funcții

definiții de proceduri

**begin**

instrucțiune-secvențială

....

instrucțiune-secvențială

**end process;**

Într-un proces sunt vizibile numai tipurile, semnalele, constantele, funcțiile și procedurile care fac parte din aceeași arhitectură cu procesul, însă toate aceste elemente cu excepția semnalelor pot fi definite și local în proces.

În cadrul unui proces, variabilele au rolul de a păstra stări, ele nu sunt vizibile în afara procesului. În funcție de modul de utilizare, o variabilă poate genera sau nu un semnal corespunzător într-o implementare fizică a circuitului modelat.

Sintaxa *VHDL* pentru definirea unei variabile :

**variable** *nume-variabile* : *tip-variabile* ;

Semnalele care se află în paranteze alături de cuvântul cheie *process*, determină dacă procesul rulează sau dacă este suspendat, această listă de semnale poartă numele de listă de sensibilitate.

Presupunem că un proces este suspendat inițial. Dacă unul dintre semnalele aflate în lista de sensibilitate își schimbă valoarea, procesul intră în execuție, începând cu prima instrucțiune și până la ultima. Dacă valoarea oricărui semnal din lista de sensibilitate se modifică datorită execuției procesului, acesta se execută din

nou. Astfel procesul va rula până în momentul în care nici unul dintre semnale nu-și mai schimbă valoarea. Toate evenimentele din cadrul unui proces au loc, în cadrul unei simulări într-un “timp de simulare” egal cu zero.

Un proces descris corect în *VHDL* se va suspenda după una sau mai multe rulări, trebuie să se evite modelarea proceselor care nu se suspendă niciodată. Lista de sensibilitate este opțională, procesele care nu au listă de sensibilitate încep să ruleze în cadrul simulării la momentul zero, aceste procese sunt utile pentru modelarea *test bench*-urilor.

Limbajul *VHDL* are câteva tipuri de instrucțiuni secvențiale.

1. **Atribuirea secvențială de semnal** (sequential signal-assignment):

*nume-semnal* <= *expresie* ;

Instrucțiunea are aceeași sintaxă ca și varianta concurentă, dar se utilizează doar în interiorul procesului, și nu în arhitectură.

2. **Atribuirea secvențială de variabilă:**

*nume-variabilă* := *expresie* ;

Exemplu. Arhitectura detectorului de numere prime rescrisă ca proces.

```
architecture prime5_arch of prime is  
  begin  
    process (N)  
      variable T1, T2,T3,T4 : STD_LOGIC;  
      begin  
        T1 := not N(3) and N(0) ;  
        T2 := not N(3) and not N(2) and N(1) ;  
        T3 := not N(2) and N(1) and N(0) ;  
        T4 := N(2) and not N(1) and N(0) ;  
        F  <= T1 or T2 or T3 or T4;  
      end process ;  
  end prime5_arch;
```

În cadrul acestei arhitecturi (*prime5\_arch*) există doar o singură instrucțiune concurentă, aceasta este instrucțiunea *process*. În lista de sensibilitate a procesului apare intrarea *N*, iar în cadrul procesului se definesc variabile, definirea de semnale nu este permisă. Ieșirile porților AND trebuie definite ca variabile, deoarece definițiile de semnale nu sunt acceptate într-un proces.

1. **Instrucțiunea if**

Sintaxa:

- a) **if** expresie-booleană **then** instrucțiune secvențială  
**end if**;

Expresia booleană este testată și, dacă ea este adevărată (TRUE), se va executa o instrucțiune secvențială.

- b) **if** expresie-booleană **then** instrucțiune secvențială ;  
**else** instrucțiune secvențială ;  
**end if**;

În această formă se mai adaugă și clauza *else* urmată de o altă instrucțiune secvențială care se execută în cazul în care expresia testată este falsă (nu se verifică).

- c) **if** expresie-booleană **then** instrucțiune secvențială ;  
**elsif** expresie-booleană **then** instrucțiune secvențială ;  
...  
**elsif** expresie-booleană **then** instrucțiune secvențială ;  
**end if**;

- d) **if** expresie-booleană **then** instrucțiune secvențială ;  
**elsif** expresie-booleană **then** instrucțiune secvențială ;  
...  
**elsif** expresie-booleană **then** instrucțiune secvențială ;  
**else** instrucțiune secvențială ;  
**end if**;

În aceste forme se introduce cuvântul cheie *elsif*. O instrucțiune secvențială condiționată de clauza *elsif* se execută dacă expresia booleană căreia i s-a aplicat aceasta este adevărată și toate expresiile precedente sunt false. Instrucțiunea secvențială corespunzătoare clauzei finale *else* se execută dacă toate expresiile booleene precedente au fost false.

Exemplu. Codul VHDL pentru detectorului de numere prime folosindu-se instrucțiunea *if*.

```
library IEEE;  
use IEEE.std_logic_1164.all;  
use IEEE.numeric_std.all;  
entity prime is  
    port ( N: in STD_LOGIC_VECTOR (3 downto 0);  
          F: out STD_LOGIC );  
end prime;  
architecture prime6_arch of prime is
```

```

begin
  process (N)
    variable NI : INTEGER;
    begin
      NI := to_integer(unsigned (N));
      if NI=1 or NI=2 or NI=3 or NI=5 or NI=7 or NI=11 or NI=13 then F<='1' ;
      else F <= '0' ;
      end if ;
    end process ;
  end prime6_arch;

```

În acest caz se folosește o variabilă *NI* pentru a păstra valoarea întreagă (de tip integer) rezultată în urma convertirii intrării *N*.

## 2. *Instrucțiunea case*

Se folosește când trebuie aleasă o singură alternativă din multitudinea de alternative oferite de valorile pe care le poate lua un semnal sau o expresie.

Sintaxa instrucțiunii *case*:

```

case expresie is
  when opțiuni => instrucțiuni-secvențiale ;
  ...
  when opțiuni => instrucțiuni-secvențiale ;
end case ;

```

Această instrucțiune evaluează o expresie dată, alege valoarea care se potrivește din una din opțiuni (*choices*) și execută instrucțiunea secvențială corespunzătoare.

Opțiunile (*choices*) sunt reprezentate de o singură valoare sau de un set de valori separate prin bare verticale ( | ), aceste opțiuni trebuie să se excludă una pe cealaltă și trebuie să includă toate valorile posibile ale expresiei evaluate, altfel se folosește clauza *others*.

Exemplu. Arhitectura pentru detectorul de numere prime, folosind instrucțiunea *case*.

```

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity prime is
  port ( N: in STD_LOGIC_VECTOR (3 downto 0));
      F: out STD_LOGIC) ;
end prime;

```

```

architecture prime7_arch of prime is
begin
    process (N)
    begin
        case to_integer(unsigned (N)) is
            when 1 => F <= '1' ;
            when 2 => F <= '1' ;
when 3 | 5 | 7 | 11 | 13 => F <= '1' ;
            when others => F <= '0' ;
        end case ;
    end process ;
end prime7_arch;

```

### 3. Instrucțiunile *for loop*, *while loop* și *loop*

Se utilizează pentru a îndeplini mai multe iterații în procese, funcții și proceduri.

Sintaxa:

```

a) for identificator in domeniu loop
    instrucțiune-secvențială;
    ...
    instrucțiune-secvențială;
end loop;

```

Variabila *identificator* se declară implicit și este de același tip cu domeniul (*range*), pe care îl parcurge de la stânga la dreapta câte o valoare la fiecare iterație.

Domeniul (*range*) poate fi:

```

    5 downto 0
    0 to 5

```

În limbajul VHDL, instrucțiunea *loop* are mai multe particularități, care o deosebesc de alte limbaje de programare. În unele limbaje de programare, identificatorului din interiorul ciclului *i* se poate atribui o valoare oarecare. În limbajul VHDL acest lucru nu este posibil.

O altă particularitate este faptul că identificatorul este declarat doar în interiorul instrucțiunii *for loop* și nu este necesară declararea explicită a lui în proces, funcție sau procedură. Din această cauză identificatorul nu poate fi utilizat în calitate de valoare returnată în funcții și proceduri. Dacă în interiorul procedurii, dar în afara ciclului *loop*, există o altă variabilă cu același nume, ea este tratată ca o variabilă aparte.

```

process (i)

```

```

begin
  ...
  x <= i+1; -- x este un semnal
  ...
  for i in 1 to 10 loop
    q(i) := a; -- q este o variabilă
  end loop;
  ...
end process;

```

Exemplu. Un generator al bitului de paritate pentru un cuvânt binar de 10 biți, utilizând instrucțiunea **for-loop**.

```

library ieee;
use ieee.std_logic_1164.all;
entity parity10 is
  port (D: in std_logic_vector(0 to 9);
         ODD: out std_logic);
  constant WIDTH: integer := 10;
end parity10;

architecture par of parity10 is
  begin
    process (D)
      variable x: Boolean;
      begin
        x := false;
        for i in 0 to D'length - 1 loop -- se utilizează atributul length
          if D(i) = '1' then
            x := not x;
          end if;
        end loop;
        if x then
          ODD <= '1';
        else
          ODD <= '0';
        end if;
      end process;
    end par;

```

Programul va genera bitul de imparitate, dacă variabila x va primi inițial valoarea TRUE.

```
b) while expresie-booleană loop  
    instrucțiune-secvențială;  
    ...  
    instrucțiune-secvențială;  
end loop;
```

În acest tip de instrucțiune expresia booleană este testată înaintea de fiecare iterație, iar bucla se execută numai dacă valoarea expresiei este adevărată.

Instrucțiunea se folosește pentru descrierea proceselor secvențiale în programe speciale de generare a stimulilor de intrare, numite test-bench. Nu se recomandă utilizarea ei în programele de descriere a circuitelor, deoarece compilatorul nu întotdeauna poate sintetiza instrucțiunea.

Exemplu. Generator al semnalului de ceas, care poate fi utilizat într-un test-bench. Semnalul de ceas se va genera până când fanioanele *error\_flag* sau *done* nu vor fi egale cu 1.

```
process  
begin  
    while error_flag /= '1' and done /= '1' loop  
        Clock <= not Clock;  
        wait for CLK_PERIOD/2;  
    end loop;  
end process;
```

```
c) loop -- ciclu infinit, se utilizează cu instr. next sau exit  
    instrucțiune-secvențială;  
    ...  
    instrucțiune-secvențială;  
end loop;
```

La fel ca și instrucțiunea while-loop nu poate fi sintetizată.

#### 4. Instrucțiunile *exit* și *next*

Sunt instrucțiuni secvențiale care se pot executa în cadrul unei instrucțiuni *loop*.

Instrucțiunea *exit* transferă comanda către instrucțiunea ce urmează imediat după sfârșitul buclei. Poate fi utilizată pentru toate tipurile de instrucțiuni *loop*.

Poate fi:

- necondițională: *exit*

- condițională: *exit when*

Sintaxa:

```
exit [ label ] [ when condition ] ;
```

Exemplu. Generator al semnalului de ceas, care poate fi utilizat într-un test-bench în care se folosește instrucțiunea *exit*.

```
process  
  begin  
    loop  
      Clock <= not Clock;  
      wait for CLK_PERIOD/2;  
      if done = '1' or error_flag = '1' then  
        exit;  
      end if;  
    end loop;  
end process;
```

Exemplu. Utilizarea instrucțiunii condiționale *exit*.

```
L2: loop  
  A:=A+1;  
exit L2 when A>10;  
end loop L2;
```

Instrucțiunea *next* face ca toate instrucțiunile rămase până la sfârșitul buclei să fie ocolite și să înceapă o nouă execuție a buclei.

Sintaxa:

```
next [ label ] [ when condition ] ;
```

Exemplu. Un numărător de unități pentru cuvinte binare de 16 biți.

```
library ieee;  
use ieee.numeric_bit.all;  
entity count_ones is
```



```

port (v: in bit_vector (15 downto 0);
count: out signed (3 downto 0));
end count_ones;
architecture functional of count_ones is
begin
process (v)
variable result: signed (3 downto 0);
begin
result := (others => '0');
for i in v'range loop
next when v(i) = '0';
result := result + 1;
end loop;
count <= result;
end process;
end functional;

```

## 7. Instrucțiunea *wait*

În locul unei liste de sensibilitate, un proces poate conține o instrucțiune *wait*. Utilizarea unei instrucțiuni *wait* are două scopuri:

- Suspendarea execuției unui proces;
- Specificarea condiției care va determina activarea procesului suspendat.

La întâlnirea unei instrucțiuni *wait*, procesul în care apare această instrucțiune este suspendat. Atunci când se îndeplinește condiția specificată în cadrul instrucțiunii *wait*, procesul este activat și se execută instrucțiunile acestuia până când se întâlnește din nou instrucțiunea *wait*.

Limbajul VHDL permite ca un proces să conțină mai multe instrucțiuni *wait*. Atunci când se utilizează pentru modelarea logicii combinaționale în vederea sintezei, un proces poate conține însă o singură instrucțiune *wait*.

Dacă un proces conține o instrucțiune *wait*, acesta nu poate conține o listă de sensibilitate. Formele instrucțiunii *wait*:

- **wait on** *listă\_de\_sensibilitate*. Procesul se execută când apare o modificare a valorii semnalelor din lista de sensibilitate; Exemplu: **wait on** a,b;

- **wait until** *expresie\_condițională*; Procesul se suspendă până când condiția specificată devine adevărată datorită modificării unuia din semnalele care apar în expresia condițională. Dacă nici un semnal din această expresie nu se modifică, procesul nu va fi activat, chiar dacă expresia condițională este adevărată. Exemplu: **wait until** ((x\*y)<100);

- **wait for** *expresie\_de\_timp*. Permite suspendarea execuției unui proces pentru un timp specificat, de exemplu: **wait for** 10 ns;

Exemplele următoare prezintă mai multe forme ale instrucțiunii `wait until`:

```
wait until semnal = valoare;
```

```
wait until semnal'event and semnal = valoare;
```

```
wait until not semnal'stable and semnal = valoare;
```

unde *semnal* este numele unui semnal, iar *valoare* este valoarea care se testează. Dacă semnalul este de tip bit, atunci pentru valoarea '1' se așteaptă frontul crescător al semnalului, iar pentru '0' frontul descrescător.

Instrucțiunea `wait until` se poate utiliza pentru implementarea unei funcționări sincrone. În mod obișnuit, semnalul testat este un semnal de ceas. De exemplu, așteptarea frontului crescător al unui semnal de ceas se poate exprima în următoarele moduri:

```
wait until clk = '1';
```

```
wait until clk'event and clk = '1';
```

Pentru descrierile destinate sintezei, instrucțiunea `wait until` trebuie să fie prima din cadrul procesului. Din această cauză, logica sincronă descrisă cu o instrucțiune `wait until` nu poate fi resetată în mod asincron.

Exemplu. Implementarea unui circuit cu resetare sincronă, utilizând instrucțiunile *wait* și *loop*. Semnalul RESET trebuie verificat imediat după fiecare instrucțiune *wait*.

```
process
```

```
  begin
```

```
    RESET_LOOP: loop
```

```
      wait until CLOCK'event and CLOCK = '1';
```

```
      next RESET_LOOP when (RESET = '1');
```

```
      X <= A;
```

```
      wait until CLOCK'event and CLOCK = '1';
```

```
      next RESET_LOOP when (RESET = '1');
```

```
      Y <= B;
```

```
    end loop RESET_LOOP;
```

```
  end process;
```

Exemplu. Utilizarea procesului cu listă de sensibilitate și fără listă de sensibilitate, dar cu instrucțiunea `wait`.

```

PROCESS (clk)
  VARIABLE last_clk : std_logic := 'X';
BEGIN
  IF (clk /= last_clk ) AND (clk = '1') THEN
    q <= din AFTER 25 ns;
  END IF;

  last_clk := clk;

END PROCESS;
PROCESS
  VARIABLE last_clk : std_logic := 'X';
BEGIN
  IF (clk /= last_clk ) AND (clk = '1') THEN
    q <= din AFTER 25 ns;
  END IF;

  last_clk := clk;

  WAIT ON clk;
END PROCESS;

```

Instrucțiunea wait este situată la sfârșitul procesului pentru a permite instrucțiunilor din proces de fi executate o dată.