

Proiectare de tip flux de date

În limbajul VHDL există un șir de instrucțiuni *concurrente* care permit descrierea circuitului din punctul de vedere al fluxului de date și al prelucrării acestuia în circuit.

1. Instrucțiunea de atribuire concurrentă directă de semnal

(*signal-name* <= *expression*).

Tipul expresiei trebuie să fie compatibil cu cel al semnalului.

Pentru a exemplifica atribuirea concurrentă de semnal arhitectura detectorului de numere prime este rescrisă pentru fluxul de date.

```
architecture prime2_arch of prime is  
  signal T1, T2, T3, T4 : STD_LOGIC;  
  begin  
    T1 <= not N(3) and N(0) ;  
    T2 <= not N(3) and not N(2) and N(1) ;  
    T3 <= not N(2) and N(1) and N(0) ;  
    T4 <= N(2) and not N(1) and N(0) ;  
    F  <= T1 or T2 or T3 or T4;  
  end prime2_arch;
```

Spre deosebire de descrierea anterioară (descriere structurală) porțile și conexiunile dintre ele nu mai apar explicit, ci se folosesc operatori VHDL definiți implicit în biblioteca IEEE (*and*, *or*, *not*). Se observă că operatorul *not* are prioritatea cea mai mare, astfel că nu este necesar să se utilizeze paranteze pentru expresii de genul “*not N(2)*”.

2. Instrucțiunea de atribuire concurrentă condițională de semnal *when - else*.


```
Nume-semnal <= expresie when expresie-booleană else  
  ...  
  expresie when expresie-booleană else  
  expresie;
```

În acest caz o expresie booleană combină termeni booleani individuali folosind operatori implicați (*and*, *or*, *not*). Termenii booleani sunt de obicei variabile sau rezultate ale unor comparații făcute cu ajutorul operatorilor relaționali: = , /= (*inegalitate*), > , >= , < , <= (*mai mic sau egal*)

Instrucțiunea de atribuire condițională este implementată printr-un multiplexor care selectează una din expresiile sursă.

Circuitul rezultat pentru următoarea instrucțiune:

```
s <= a xor b when c = '1' else  
not (a xor b);
```




Circuitul este cel generat inițial de utilitarul de sinteză, dar operatorul de egalitate va fi minimizat ulterior la o simplă conexiune, astfel încât semnalul c să controleze multiplexorul în mod direct.

Exemplul anterior reprezintă forma cea mai simplă a unei instrucțiuni de atribuire condițională, în care există o singură condiție testată. Un alt exemplu în care există două condiții testate este următorul:

```
z <= a when s0 = '1' else  
b when s1 = '1' else  
c;
```

Condițiile sunt evaluate în ordinea în care sunt scrise, fiind selectată pentru atribuire prima expresie a cărei condiție este adevărată. Aceasta echivalează din punct de vedere hardware cu o serie de multiplexoare cu două căi, prima condiție controlând multiplexorul cel mai apropiat de ieșire.

Circuitul rezultat pentru acest exemplu:



Pentru acest circuit, condițiile au fost deja optimizate, astfel încât semnalele s0 și s1 controlează multiplexoarele în mod direct. Din acest circuit se poate

observa că atunci când $s0$ este '1', este selectat semnalul a indiferent de valoarea semnalului $s1$. Dacă $s0$ este '0', atunci $s1$ selectează între intrările b și c .

Dacă există un număr mare de ramuri ale instrucțiunii, la implementare rezultă un șir lung de multiplexoare. De acest aspect trebuie să se țină cont la proiectare: cu cât o expresie sursă apare mai târziu în lista de selecție, cu atât semnalele din această expresie vor traversa mai multe multiplexoare în circuitul rezultat la sinteză.

Exemplu. Arhitectura detectorului de numere prime in care se folosește atribuirea concurentă condițională de semnal.

```
architecture prime3_arch of prime is
  signal T1, T2, T3, T4 : STD_LOGIC;
  begin
    T1 <= '1' when N(3)='0' and N(0)='1' else '0' ;
    T2 <= '1' when N(3)='0' and N(2)='0' and N(1)='1' else '0' ;
    T3 <= '1' when N(2)='0' and N(1)='1' and N(0)='1' else '0' ;
    T4 <= '1' when N(2)='1' and N(1)='0' and N(0)='1' else '0' ;
    F  <= T1 or T2 or T3 or T4;
  end prime3_arch;
```

Comparația unui bit de tip *std_logic* cum ar fi $N(3)$ se face in funcție de caracterele literale '1' sau '0', iar rezultatul returnat este de tip boolean.

Rezultatul acestor comparații se combină într-o expresie booleană plasată între cuvintele cheie *when*, *else*. Clauza *else* este obligatorie deoarece setul de condiții dintr-o expresie trebuie să acopere toate combinațiile posibile.

3. Instrucțiunea de atribuire concurentă selectivă de semnal:

```
with expresie select
  nume-semnal <= valoare-semnal when opțiuni,
                valoare-semnal when opțiuni,
                ...
                valoare-semnal when opțiuni;
```

In acest tip de instrucțiune, se evaluează expresia dată, iar cand una dintre valori se potrivește cu una dintre opțiuni (*choices*) atunci identificatorului *nume-semnal* i se va atribui valoarea corespunzătoare *valoare-semnal*. Opțiunea corespunzătoare fiecărei clauze *when* poate să fie o singură valoare sau o listă de valori separate între ele prin bara verticală (|). Cuvantul cheie *others* poate fi

folosit împreună cu ultima clauză *when* pentru a acoperii toate valorile pe care le poate lua expresia de evaluare.

Această instrucțiune este echivalentă funcțional cu instrucțiunea secvențială *case*.

Exemplu. Arhitectura detectorului de numere prime in care se folosește atribuirea concurentă selectivă de semnal. Toate opțiunile pentru care *F* ia valoarea '1' ar fi putut fi scrise folosind o singură clauză *when*, dar pentru o înțelegere mai bună s-au folosit mai multe clauze.

```
architecture prime4_arch of prime is  
  begin  
    with N select  
      F <= `1` when "0001" | "0010" | "0011",  
        `1` when | "0101" | "0111",  
        `1` when "1011" | "1101" ,  
        `0` when others ;  
  end prime4_arch;
```

Exemple.

1. Poarta SAU EXCLUSIV cu două intrări. În arhitectură se utilizează o instrucțiune de atribuire condițională.

```
library ieee;  
use ieee.std_logic_1164.all;  
entity xor2 is  
  port (a, b: in std_logic;  
        x: out std_logic);  
end xor2;  
architecture arh1_xor2 of xor2 is  
  begin  
    x <= '0' when a = b else  
      '1';  
  end arh1_xor2;
```

2. Definirea porții SAU EXCLUSIV cu două intrări, în cadrul arhitecturii se utilizează o instrucțiune de atribuire selectivă.

```
library ieee;  
use ieee.std_logic_1164.all;  
entity xor2 is  
  port (a, b: in std_logic;
```

```
        x: out std_logic);
end xor2;
architecture arh_xor2 of xor2 is
    signal tmp: std_logic_vector (1 downto 0);
begin
    tmp <= a & b;
    with tmp select
    x <= '0' when "00",
    '1' when "01",
    '1' when "10",
    '0' when "11";
end arh_xor2;
```