

Limbajul VHDL

În prezent se utilizează mai multe limbaje de descriere hardware HDL (Hardware Description Language): VHDL, Verilog, ABEL (Advanced Boolean Expression Language), AHDL.

Avantajele utilizării limbajelor de descriere hardware:

- Portabilitatea proiectelor pentru diferite tehnologii în care sunt realizate cipurile, în care urmează să se facă implementarea;
- Maniera de descriere a proiectului sub formă de cod îi conferă acestuia claritate mai bună decât dacă ar fi fost descris sub formă de schemă;
- Timp de proiectare redus;
- Opțiuni de optimizare a proiectului, cum ar fi cele de arie sau/și viteză.
- Folosirea diferitelor construcții specifice HDL cum ar fi: pachetele (package) și bibliotecile (library), permit reutilizarea lor în alte proiecte.

Limbajul VHDL a fost dezvoltat la mijlocul anilor '80 de către departamentul de apărare al Statelor Unite în colaborare cu IEEE (Institute of Electrical and Electronics Engineers). Limbajul a fost standardizat pentru prima dată de IEEE în 1987 (VHDL-87) și a fost extins în 1993 (VHDL-93).

Abrevierea VHDL derivă din *VHSIC Hardware Description Language* (limbajul de descriere hard VHSIC), abrevierea VHSIC însemnând la rândul ei *Very High Speed Integrated Circuit*.

Caracteristicile de bază ale limbajului sunt:


- Descrierea funcționării componentelor electronice de la nivelul de poartă logică până la procesoare și sisteme de calcul.
- Descrierea ierarhică a sistemelor digitale. Modelele VHDL realizate pot fi utilizate ca blocuri în descriere unor circuite complexe;
- Descrierea structurală/comportamentală a sistemelor în scopul sintezei automate;
- Descrierea evenimentelor concurente, specifice funcționării reale a circuitelor digitale;
- Verificarea funcțională (prin simulare) și temporală a sistemelor prin intermediul unor programe speciale, numite *test bench*. Ele conțin descrierea stimulilor și a rezultatelor ce ar trebui obținute prin aplicarea acestora, în scopul depistării automate a unor erori funcționale.

Particularitățile limbajelor de descriere hardware și, în particular al limbajului VHDL, sunt următoarele:

- Există unele deosebiri între un program VHDL pentru sinteza circuitului logic și un program VHDL pentru simularea lui;

- Este posibil ca un program VHDL, perfect, din punct de vedere sintactic, să fie neimplementabil datorită descrierii eronate a unor fenomene fizice din circuit;
- În anumite situații este necesară intervenția proiectantului pentru a înlătura anumite anomalii din soluția generată automat.

Principalele părți (blocuri) care alcătuiesc un model VHDL complet sunt:



Arhitectura poate fi de trei tipuri:

1. Structurală
2. Comportamentală
3. Flux de data

La nivel *structural* sistemul este descris ca o colecție de porți și conexiuni între ele. Această descriere se apropie de realizarea fizică a sistemului.

Modelarea structurală impune o proiectare ierarhizată în care se pot defini componente folosite de mai multe ori. Aceasta reduce semnificativ complexitatea proiectelor mari.

La nivel *comportamental (funcțional)* sistemul este descris prin modul cum se comportă și nu prin componentele sale. Această descriere folosește atât instrucțiuni secvențiale care se execută în ordinea specificată, cât și instrucțiuni concurente care se execută în paralel.


Reprezentarea de tip **Data Flow** descrie modul cum circulă datele prin sistem la nivel de transfer de date între registre (RTL). Această descriere folosește instrucțiuni concurente, care se execută în paralel.

Structura unui cod VHDL


VHDL a fost proiectat ca și program structurat, împrumutându-se unele idei de la limbajele de programare soft Pascal și Ada.

O idee de bază este cea de a defini o interfață a modulului hard în timp ce detaliile interne sunt ascunse.

Astfel o entitate (*entity*) *VHDL* este o simplă declarație a intrărilor și ieșirilor modulului în timp ce arhitectura (*architecture*) *VHDL* este o descriere structurală sau comportamentală detaliată a funcționării modulului.




Acest concept formează bazele proiectării ierarhice a sistemelor, și anume arhitectura entităților de la nivelul cel mai superior poate conține (*instantiate*) alte entități ale căror arhitecturi sunt “invizibile” de la nivelele superioare. O arhitectură de la nivel superior poate folosi entități de la nivelul inferior de mai multe ori, iar mai multe arhitecturi de la nivel superior pot folosi aceeași entitate de la nivel inferior fiecare la rândul ei.



Exemplu de program VHDL:

Inhibiție
(BUT/NOT)



```
entity BUT_NOT is -- poarta SI cu o intrare inversata
  Port (X,Y: in BIT;
        Z: out BIT);
End BUT_NOT;
```

```
Architecture BUT_NOT_arch of BUT_NOT is
  Begin
    Z <='1' when X='1' and Y='0' else '0';
  End BUT_NOT_arch;
```

Aici, entity, port, end, is, in, out, architecture, begin, when, else – sunt *cuvinte rezervate* sau *cuvinte cheie*. Acestea nu pot fi folosite de utilizator ca nume de semnale sau identificatori.

Identificatorii sunt definiți de utilizator. În exemplul de mai sus acești identificatori sunt: BUT_NOT, X, Y, Z și BIT.

BIT este un identificator preexistent și poate fi redefinit.

Identificatorii pot conține numai simboluri alfanumerice (A-Z, a-z, 0-9) și caracterul „underscore” (_). caracterul „underscore” nu poate apărea dublat sau în ultima poziție. Cuvintele cheie și identificatorii pot fi scriși atât cu majuscule cât și cu litere mici, nu sunt “*case sensitive*”.

Cuvintele cheie definite în VHDL:

abs	aces	after	alias
all	and	architecture	array
assert	attribute	begin	block
body	buffer	bus	case
component	configuration	constant	disconnect
downto	else	elsif	end
entity	exit	file	for
function	generate	generic	group
guarded	if	impure	in
inertial	inout	is	label
library	linkage	literal	loop
map	mod	nand	new
next	nor	not	null
of	on	open	or
others	out	package	port
postponed	procedure	process	protected
pure	range	record	register
reject	rem	report	return
rol	ror	select	severity
signal	shared	sla	sll
sra	srl	subtype	then
to	transport	type	unaffected
units	until	use	variable
wait	when	while	with
xnor	xor		

Sintaxa pentru declararea entității:

```
entity nume_entitate is
    port ( nume-semnale : mod tip-semnale;
           nume-semnale : mod tip-semnale;
           ...
           nume-semnale : mod tip-semnale) ;
end nume-entitate;
```

mod = unul din următoarele patru cuvinte rezervate, specificând direcția semnalului:

- *in* – pentru semnal de intrare în entitate;

- **out** – pentru semnal de ieșire din entitate, valoarea semnalului nu poate fi “citită” înăuntrul entității, ci numai de alte entități care-l folosesc;
- **buffer** – definește un semnal de ieșire din entitate, iar valoarea lui poate fi citită și în interiorul arhitecturii din entitate;
- **inout** – definește un semnal de intrare/ieșire din entitate, acesta se folosește frecvent pentru a descrie pini three-state.

Sintaxa pentru declararea arhitecturii:

```
architecture nume_arhitectură of nume_entitate is
    Zona de declarații (tipuri, semnale, constante,
                          funcții, proceduri, componente)
begin
    instrucțiuni_concurente
end nume_arhitectură;
```

Numele entității (*entity-name*) trebuie să fie același cu cel folosit la definirea entității. Numele arhitecturii (*architecture-name*) este un identificator definit de utilizator, dacă se dorește poate fi la fel cu cel al entității sau diferit.

Reprezentări numerice

Reprezentarea numerică obișnuită este reprezentarea zecimală.

VHDL permite reprezentarea de tip întreg și real.

Tipul întreg : 13, 25, 45E6

Tipul real : 1.2 , 3.14E-2

Pentru reprezentarea unui număr în altă bază se folosește notarea:

baza#număr#

Exemple: 2#101101# reprezentare binară

8#356# reprezentare octală

16#1C# reprezentare hexazecimală

Pentru a face citirea numerelor mai ușoară se admit caractere underscore:

2#1010_1100_1110#

Caractere, șiruri de caractere și șiruri de biți

Pentru a putea folosi caractere se folosesc ghilimele simple:

'a', 'A', '.'

Șirurile de caractere se plasează între ghilimele duble:

"caracter"

Un șir de biți reprezintă o secvență de valori 0 și 1. Șiruri de biți pot fi reprezentate în sistemele binar, octal și hexazecimal (mai compact):

Exemple:

Binar B"1001_1011"

Octal O"324"

Hexazecimal X"3D4A"

Obiecte de tip date: semnale, variabile și constante

Un obiect de tip dată este creat de o declarație a obiectului și are asociată o valoare și un tip.

Constante

O constantă poate avea o singură valoare de un tip specificat și nu se poate modifica pe parcursul modelării.

Sintaxa declarării constantei:

constant *nume-constantă* : *nume-tip* := *valoare*;

Constantele se declară la începutul unei arhitecturi și se pot folosi apoi oriunde în arhitectură. Constantele declarate într-un proces se pot folosi doar în procesul respectiv.

Exemple:

constant X: integer := 24;

constant BUS_SIZE: integer :=32; -- reprezintă lățimea componentei

constant Y: integer := BUS_SIZE-1; -- numărul de biți ai lui Y

constant Z: character := 'Z'; -- sinonim cu valoarea de înaltă impedanță

constant T: time := 2 ns;

Constantele pot fi definite în pachet, entitate, arhitectură și proces.

Variabile

O variabilă poate avea o singură valoare la un moment dat, dar ea poate fi și actualizată folosind o instrucțiune de actualizare. Variabila se actualizează fără nici o întârziere, imediat ce instrucțiunea este executată. Variabilele se declară doar în interiorul proceselor.

Sintaxa declarării variabilelor:

variable *nume-variabile* : *tip-variabile* [*:= valori inițiale*]; --[...] opțional

Exemple:

```
variable CT : bit :=0 ;
```

```
variable VAR : boolean := FALSE;
```

```
variable SUM : integer range 0 to 256 := 16 ; -- 16 este valoarea inițială
```

```
variable X_BIT : bit_vector (7 downto 0) ; -- definește un vector de 8 biți
```

Pentru actualizarea variabilei se poate folosi o instrucțiune de asignare:

```
nume_variabilă := expresie;
```

Semnale

Semnalele reprezintă porturile de intrare/ieșire și conexiunile interne ale unui circuit. Semnalele se definesc în cadrul entității.

```
entity nume_entitate is
```

```
    port ( nume-semnale : mode tip-semnale;
```

```
           nume-semnale : mode tip-semnale;
```

```
    ...
```

```
           nume-semnale : mode tip-semnale) ;
```

```
end nume-entitate;
```

De asemenea se pot defini și semnale interne arhitecturii, dar ele vor acționa doar local.

Sintaxa pentru definirea unui semnal intern:

signal *nume_semnal*: *tip_semnal* [*:=valori inițiale*]; -- nu este specificat modul

Exemple:

```
signal SUMA, CARRY : std_logic;
```

```
signal CLK : bit ;
```

```
signal DATA_BUS : bit_vector (0 to 7) ;
```

```
signal VAL : integer range 0 to 100 ;
```


Semnalele sunt actualizate când se execută o instrucțiune de asignare, cu o anumită întârziere:

SUMA <= (A xor B) **after** 2 ns ;

În particular se poate astfel specifica și o formă de undă:

signal unda : std_logic ;


unda <= '0', '1' **after** 5 ns, '0' **after** 10 ns, '1' **after** 20 ns ;

Tipuri de date

În VHDL există două feluri de tipuri: tipuri SCALARE și tipuri COMPUSE. Tipurile scalare includ numere, cantități fizice, enumerări și tipuri predefinite.

Tipurile compuse sunt matrice și înregistrări.

În VHDL sunt definite și tipurile 'access' (pointeri) și 'file' (fișiere).



Toate semnalele, variabilele și constantele dintr-un program VHDL trebuie să aibă asociat un tip. În cadrul tipului se specifică un set de valori pe care le poate lua obiectul (semnal, variabilă ...) și de asemenea există și un set de operatori (+, AND etc) asociați tipului respectiv.

Tipurile de date predefinite din limbajul VHDL sunt descrise în pachetul (eng. package) *standard* din biblioteca *std*.

Tipurile predefinite din limbajul VHDL

Tip	Domeniul de valori	Exemple
Bit	'0', '1'	signal B: bit :=1;

Bit_vector	un șir de elemente de tip bit	signal BUS: bit_vector (7 downto 0);
Boolean	TRUE, FALSE	variable X: boolean :=true;
Character	orice caracter permis în VHDL	variable Z: character :='a' ;
Integer	Domeniul include numerele întregi de la $-(2^{31}-1)$ până la $+(2^{31}-1)$.	constant A: integer :=12;
Natural	De la 0 pâna la valoarea maximă admisă	variable C: natural :=4;
Positive	De la 1 pâna la valoarea maximă admisă	variable D: positive :=10;
String	Un șir de elemente de tip caracter	variable list: string :="abcde&*%";

Tipul *character* (caracter) include toate caracterele din setul de caractere ISO* (*International Organization of Standardization*) exprimate pe 8 biți, primele 128 fiind caractere ASCII.

Tipul fizic:

Tipul fizic este un tip numeric de reprezentare a unor cantități fizice (lungime, timp, volți). Declarația de tip include specificarea unei unități de măsură de bază și eventual un număr de unități de măsură secundare, care reprezintă multiplii ai unității de bază.

Exemplu:

type length is range 0 to 1E9

units

um;

mm = 1000 um;

cm = 10 mm;

m = 1000 mm;

end units;

Există tipul predefinit 'time', folosit in simulări VHDL pentru specificarea întârzierilor.

type time is range interval_maxim_din_implementare

units

fs;

ps = 1000 fs;

ns = 1000 ps;

us = 1000 ns;

```
ms = 1000 us;
sec = 1000 ms;
min = 60 sec;
hr = 60 min;
    end units;
```

Înregistrări: Înregistrările în VHDL sânt colecții de elemente, care pot avea tipuri diferite.

Exemplu:

```
type instruction is
record
op_code : processor_op;
address mode : mode;
operand1,operand2 : integer range 0 to 15;
    end record;
```

Cele mai folosite tipuri în programele *VHDL* sunt așa numitele tipuri definite de utilizator (*user defined types*), unul dintre acestea este **tipul enumerare** (*enumerated type*) definit printr-o înșiruire de valori.

Exemple de declarare a tipului enumerare:

```
Type nume-tip is (listă de valori);
```

Lista de valori reprezintă enumerarea tuturor elementelor posibile pentru respectivul tip, separate prin virgulă. Valorile enumerate pot fi atât caractere (un caracter este cuprins între ghilimele simple) cât și identificatori definiți de utilizator.

Exemple.

```
type oct_digit is ('0', '1', '2', '3', '4', '5', '6', '7');
type PC_OPER is (load, store, add, sub);
type MY_WORD is range 31 downto 0;
type cmos_level is range 0.0 to 3.3;
```

Exemple de obiecte care folosesc aceste tipuri:

```
variable ALU_OP : PC_OPER;
signal SIG : oct_digit;
```

Dacă nu se inițializează semnalul, inițializarea implicită este valoarea extremă în stânga domeniului.

Limbajul *VHDL* permite definirea de subtip (*subtype*) corespunzător unui tip. Valorile unui subtip trebuie să se afle într-un subdomeniu de valori ale tipului de bază, continuu față de valorile tipului de bază.

Exista o serie de tipuri de enumerări predefinite:

type severity-level is (note,warning,error,failure);

type boolean is (false,true);

type bit is ('0','1');

type character is (NUL, SOH, STX, ETX, EOT, ENQ, ACK, BEL, BS, HT, LF, VT, FF, CR, SO, SI, DLE, DC1, DC2, DC3, DC4, NAK, SYN, ETB, CAN, EM, SUB, ESC, FSP, GSP, RSP, USP, `` , `!`, ... `z`, `{`, `|`, `}` , `~`, DEL);

Subtype nume-subtip is nume-tip valoare-inițială **to** valoare-finală; --
ordine crescătoare.

Subtype nume-subtip is nume-tip valoare-inițială **downto** valoare-finală;
-- ordine descrescătoare.

Exemple:

Subtype twoval_logic is std_logic **range** `0` **to** `1` ;

Subtype negint is integer **range** `-2147483647` **to** `-1` ;

Subtype data_word is my_word **range** 7 **downto** 0 ;

VHDL include două subtipuri integer predefinite:

Natural : subtype natural is integer range 0 to *cel mai mare întreg*;

Positive: subtype positive is integer range 1 to **cel mai mare întreg**;

Un tip foarte important este *std_logic*, care este un tip standard definit de utilizator și este parte a package-ului standard IEEE 1164. Acest pachet include tipul de date std_logic care are 9 valori logice utile în simularea unui semnal logic dintr-un circuit real.

`U` - neinitializat

`X` - puternic necunoscut

`0` - puternic 0 -- poate fi sintetizat

`1` - puternic 1 -- poate fi sintetizat

`Z` - impendanta inalta -- poate fi sintetizat

`W` - slab necunoscut

`L` - slab 0

`H` - slab 1
`-` indiferent.

O altă categorie foarte importantă de tip definit de utilizator este tipul matrice (*array type*). Acest tip definește o matrice ca fiind un set de elemente de același tip în care fiecare element este selectat printr-un indice de matrice (*array index*)

Versiuni de sintaxă folosite în declararea unei matrici:

Type nume-tip **is array** (valoare-initiala **to** valoare-finala) **of** tip-element;

Type nume-tip **is array** (valoare-initiala **downto** valoare-finala) **of** tip-element;

Exemple:

Type luni_count **is array** (1 **to** 12) **of** integer;

Type byte **is array** (7 **downto** 0) **of** std_logic;

Constant WORD_LEN: integer :=32

type word **is array** (WORD_LEN-1 **downto** 0) **of** word;

type matrice3x2 **is array** (1 to 3, 1 to 2) **of** natural ; -- matrice bidimensională

Se consideră implicit că elementele unei matrici sunt ordonate de la stânga la dreapta, astfel cel mai din stânga element al matricilor luni_count, byte, word este 1, 7, 31.

Uneori este util să nu se specifice domeniul.

type nume **is array** (tip **range** <>) **of** tip_elemente ;

Accesarea unui singur element din matrice:

W(5) , unde W este semnal aferent matricii word.

O matrice literală se definește (*array literals*) prin înșiruirea între paranteze a valorilor elementelor. Elementele variabilei B de tipul byte pot primi toate valoarea 1 logic scriind o expresie de forma:

$$B := ('1', '1', '1', '1', '1', '1', '1', '1');$$

Limbajul *VHDL* permite de asemenea notații mai scurte, de exemplu pentru a atribui valoarea 1 logic tuturor biților variabilei W de tip *word*, în afară de LSB din fiecare se va scrie expresia:

W := (0=>'0', 8=>'0', 16=>'0', 24=>'0', others=>'1');

Expresiile anterioare pot fi rescrise folosind șirurile de caractere, după cum urmează:

B := "11111111";

W:= "11111110111111101111111011111110";

Este posibil de asemenea să se facă referire la un subset de valori (*slice*) dintr-o matrice, specificând începutul și sfârșitul indicilor elementelor din subset, exemple: M(6 to 9), B(3 downto 0), W(15 downto 8) etc.

Cel mai important tip de matrice des întâlnit în programele *VHDL* este cel aparținând standardului logic definit de utilizator IEEE 1164 (*std_logic_vector*), definiția acestui standard este:

type STD_LOGIC_VECTOR **is** array (natural range < >) **of** STD_LOGIC

Datorită faptului că *VHDL*-ul este un limbaj puternic tipizat, adesea apare necesitatea convertirii unui semnal sau variabile dintr-un anumit tip în altul. Packageul IEEE 1164 conține câteva astfel de funcții de conversie, de exemplu din *BIT* în *STD_LOGIC* sau invers. O conversie foarte utilizată și care nu este definită, din cauză că proiecte diferite pot avea nevoie de o interpretare diferită a numerelor (ex. numere cu semn sau fără semn), este conversia din *STD_LOGIC_VECTOR* în *integer*.

Conversii suportate de package-ul std_logic_1164	
Conversia	Funcția
std_ulogic -> bit	to_bit(<i>expresie</i>)
std_logic_vector -> bit vector	to_bitvector(<i>expresie</i>)
std_ulogic_vector -> bit vector	to_bitvector(<i>expresie</i>)
bit -> std_ulogic	To StdULogic(<i>expresie</i>)
bit vector -> std_logic_vector	To StdLogicVector(<i>expresie</i>)
bit vector -> std_ulogic_vector	To StdUlogicVector(<i>expresie</i>)
std_ulogic -> std_logic_vector	To StdLogicVector(<i>expresie</i>)
std_logic -> std_ulogic_vector	To StdUlogicVector(<i>expresie</i>)

Atribute

În *VHDL* există două categorii de atribute:

1. Predefinite ca parte a standardului 1076;
2. Introduse de utilizator.

Atributele predefinite sunt întotdeauna aplicate ca un prefix numelui unui semnal, variabile sau tip.

Atributele sunt folosite pentru a returna diferite tipuri de informație.

Exemple de atribute predefinite:

nume_semnal`event - întoarce valoarea booleană True dacă semnalul a avut o tranziție și False dacă nu;

nume_semnal`active - întoarce valoarea booleană True dacă a existat o atribuire a valorii semnalului și False dacă nu.

Operatori VHDL

Limbajul VHDL suportă diferite clase de operatori care operează pe semnale, constante și variabile.

Clasa						
1. Operatori logici	and	or	nand	nor	xor	xnor
2. Operatori relaționali	=	/=	<	<=	>	>=
3. Operatori de deplasare	sll	srl	Sla	sra	rol	ror
4. Operatori aditivi	+	-	&			
5. Operatori unari	+	-				
6. Operatori multiplicativi	*	/	mod	rem		
7. Alți operatori	**	abs	Not			

Prioritatea operatorilor este maximă pentru operatorii din clasa 7. Dacă nu sunt folosite paranteze, ei se execută primii. Operatorii din aceeași clasă au aceeași prioritate și se execută de la dreapta la stînga într-o expresie.

Operatorii logici sunt definiți pentru tipurile bit, boolean, std.logic și pentru vectorii de aceste tipuri.

Operatorii nand și nor nu sunt asociativi. De exemplu expresia: **X nand Y nand Z** va da o eroare de sintaxă. Corect se va scri: **(X nand Y) nand Z**.

Operatorii relaționali testează relația dintre două tipuri scalare și oferă ca rezultat o ieșire booleană TRUE sau FALSE. De menționat ca simbolul operatorului „mai mic sau egal” este același cu cel al operatorului de atribuire pentru semnale și variabile.

Operatorii de deplasare execută o deplasare sau rotire la nivel de bit într-un vector de elemente de tip bit (std.logic) sau boolean.

Operatorii aditivi sunt folosiți pentru operații aritmetice pe orice tip numeric de operanzi. Operatorul de concatenare este folosit pentru a concatena doi vectori, de exemplu prin concatenarea '0' & '1' & '1Z' se obține "011Z". Pentru a folosi acești operatori trebuie specificate pachetele std_logic_unsigned sau std_logic_arith pe lângă pachetul std_logic_1164.

Operatorii unari se folosesc pentru a specifica semnul unui tip numeric.

Operatorii de multiplicare se folosesc pentru a executa funcții matematice pe tipurile numerice (întreg sau virgulă mobilă).

- mod** – împărțire modulo;
- rem** - împărțire modulo cu rest;
- **** - ridicare la putere (pentru tipurile numerice);
- abs** - valoare absolută (pentru tipurile numerice);
- not** – negare (pentru tipurile bit și boolean);

Conversiile dintre `std_logic_vector` și tipurile numerice:

Data type of a	To data type	Conversion function/type casting
unsigned, signed	<code>std_logic_vector</code>	<code>std_logic_vector(a)</code>
signed, <code>std_logic_vector</code>	unsigned	<code>unsigned(a)</code>
unsigned, <code>std_logic_vector</code>	signed	<code>signed(a)</code>
unsigned, signed	integer	<code>to_integer(a)</code>
natural	unsigned	<code>to_unsigned(a, size)</code>
integer	signed	<code>to_signed(a, size)</code>

Sa presupunem ca sunt declarate următoarele semnale:

```
s i g n a l s1, s2, s3: std_logic_vector (3 downto 0) ;
s i g n a l u1, u2, u3: unsigned (3 downto 0) ;
```

Operațiile:

```
u1 <= s1 ;
s2 <= u3 ;
```

nu sunt corecte, deoarece au loc atribuirii între diferite tipuri.

Corect se va scrie:

```
u1 <= unsigned(s1);
s2 <= std_logic_vector(u3);
```

Operații aritmetice:

```
u4 <= u2 + u1; -- corect
s5 <= s2 + s1; -- incorect, std_logic_vector nu susține operatori aritmetici
s5 <= std_logic_vector(unsigned(s2) + unsigned(s1)); -- ok
```

Exemple cu operatorul **concatenare**

```
signal a1: std_logic;
signal a4: std_logic_vector (3 downto 0);
signal b8, c8: std_logic_vector (7 downto 0);
...
b8 <= a4 & a4 ;
```



```
c8 <= a1 & a1 & a4 & "00";
```

Operatorul `&` poate fi utilizat și pentru a deplasa datele. Cu toate că operatorii de deplasare sunt definiți în limbajul VHDL, ei uneori nu pot fi sintetizați automat de compilator.

```
signal a : std_logic_vector (7 downto 0);
signal rot, shl, sha : std_logic_vector (7 downto 0);
...
rot <= a (2 downto 0) & a (7 downto 3); -- deplasare ciclica cu 3 biti la dreapta
shl <= "000"& a(7 downto 3); -- deplasare logica cu 3 biti la dreapta
sha <= a ( 7 ) & a ( 7 ) & a ( 7 ) & a ( 7 downto 3 ) ; -- deplasare aritmetica cu 3
-- biti la dreapta
```

Biblioteci și package-uri

O bibliotecă (*library*) VHDL este locul unde compilatorul depune toate informațiile despre un anumit proiect și anume toate fișierele intermediare folosite în analiza, simularea și sinteza proiectului.

Pentru un proiect VHDL dat compilatorul creează și folosește în mod automat o bibliotecă numită *work*.

Pentru a utiliza biblioteca standard care conține elemente (funcții, tipuri, etc) predefinite se folosește directiva *library* la începutul codului VHDL, ex.

```
library ieee;
```

Astfel se obține accesul la toate entitățile și arhitecturile aflate în biblioteca respectivă.

Pentru a accesa tipurile definite se folosesc pachetele (*package*-urile).

Un *package* este un fișier care conține obiecte definite folosite în mod curent. Tipurile de obiecte care se află într-un *package* sunt: semnale, definiții de tipuri, constante, funcții, proceduri și declarații de componente.

Un proiect poate folosi un *package* dacă în codul VHDL se include directiva *use*, de exemplu pentru a apela toate componentele definite în package-ul standard IEEE 1164 scriem următoarea secvență de cod:

```
use ieee.std_logic_1164.all;
```

unde *ieee* este numele unei librării care a fost dat împreună cu directiva *library*. Sintaxa *std_logic_1164* este numele unui fișier care conține componentele definite, iar sufixul *all* îi spune compilatorului să le folosească pe toate.

În locul respectivului sufix se poate scrie numai numele unei anumite componente care să fie luată în considerare de compilator.

Exemple de pachete:

std_logic_1164 - definește tipurile de date standard;
std_logic_arith - conține funcții aritmetice, de conversie și comparație pentru tipurile de date signed, unsigned, integer, std_logic și std_logic_vector;
std_logic_unsigned;
std_logic_misc - definește tipuri suplimentare, subtipuri, constante și funcții pentru pachetul std_logic_1164.
Definirea package-urilor nu se limitează doar la cele standard aflate în bibliotecă, utilizatorul poate el însuși să-și definească package-uri.

Sintaxa de declarare a unui pachet este următoarea:

```
package numele_pachetului is  
    declarațiile pachetului  
end package numele_pachetului ;  
package body numele_pachetului is  
    declarațiile corpului pachetului  
end package body numele_pachetului;
```

De exemplu, în proiectarea structurală, funcțiile de bază pentru componentele AND2, OR2, NAND2, NOR2, XOR2 etc., sunt necesare ca să fie definite înainte să fie utilizată una din ele. Acest lucru poate fi făcut într-unul dintre pachete, de ex. **base_func** pentru fiecare dintre aceste componente, după cum urmează :

-- declarația pachetului

```
library ieee ;  
use ieee.std_logic_1164.all ;  
package basic_func is
```

-- declarația pentru AND2

```
    component AND2  
        generic (DELAY: timp :=5ns);  
        port (in1, in2: in std_logic; out1: out std_logic);  
    end component;
```

--declarația pentru OR2

```
    component OR2  
        generic (DELAY: timp :=5ns);  
        port (in1, in2: in std_logic; out1: out std_logic);  
    end component;
```

```

end package basic_func ;

-- declarațiile corpului pachetului
library ieee ;
use ieee.std_logic_1164.all;
package body basic_func is

    -- poartă AND cu două intrări
    entity AND2 is
        generic (DELAY: timp);
        port (in1, in2: in std_logic; out1: out std_logic);
    end AND2;
    architecture model_conc of AND2 is
        begin
            out1 <= in1 and in2 after DELAY;
    end model_conc;

    -- poartă OR cu două intrări
    entity OR2 is
        generic (DELAY: timp);
        port (in1, in2: in std_logic; out1: out std_logic);
    end OR2;
    architecture model_conc2 of AND2 is
        begin
            out1 <= in1 or in2 after DELAY;
    end model_conc2;

end package body basic_func;

```

În program a fost inclusă o întârziere (delay) de 5 ns. Totuși, ar trebui de notat că specificațiile întârzierii sunt ignorate de către Foundation synthesis tool. A trebuit să utilizăm tipul predefinit `std_logic` care este declarat în pachetul `std_logic_1164`. S-au inclus în acest pachet **library** și clauza **use**. Acest pachet are nevoie să fie compilat și plasat într-o librărie. O să numim aceasta **library my_func**. Pentru a utiliza componentele acestui pachet, o dată ce a fost declarat, se utilizează *library* și clauza *use* :

```

library ieee, my_func;
use ieee.std_logic_1164.all, my_func.basic_func.all;

```

Funcții și proceduri

La fel ca și în alte limbaje de nivel înalt și în *VHDL* o funcție acceptă un anumit număr de argumente și returnează un rezultat. Atât argumentele cât și rezultatul returnat de o funcție sunt de un tip predeterminat.

Sintaxa *VHDL* prin care se definește o funcție:

```
function nume-funcție (  
    nume-semnal : tip-semnale;  
    ...  
    nume-semnal : tip-semnale;  
) return tip-întoarcere is  
    declarații de tip  
    declarații de constante  
    declarații de variabile  
    definiții de funcții  
    definiții de proceduri  
    begin  
    instrucțiune secvențială  
    ...  
    Instrucțiune secvențială  
    end nume funcție;
```

După ce se dă un nume funcției (*function -name*) se poate defini o listă de parametri formali care vor fi folosiți în structura funcției, toți acești parametri trebuie să fie de același tip. În cadrul unei funcții se pot defini local tipuri, constante, variabile și de asemenea funcții și proceduri imbricate (*nested*). Între cuvintele cheie *begin* și *end* este cuprinsă o serie de instrucțiuni secvențiale care sunt executate ori de câte ori este apelată funcția. În cadrul funcției cuvântul cheie *return* indică momentul din care funcția returnează o valoare care trebuie să fie de tipul celei definite la declararea funcției.

Exemplu:

```
entity BUT_NOT is -- poarta SI cu o intrare inversata  
    Port (X1,X2: in BIT;  
        Z: out BIT) ;  
End BUT_NOT;  
Architecture BUT_NOT_archf of BUT_NOT is
```

```
function ButNot (A, B: bit) return bit is  
  begin  
    if B = `0` then return A;  
    else return `0  
    end if;  
  end ButNot;
```

Begin

```
Z <= ButNot (X1,X2);
```

End BUT_NOT_archf;

În limbajul *VHDL* mai este definită noțiunea de procedură (*procedure*) care este similară cu funcția doar că nu returnează o valoare. La fel cum o funcție poate fi apelată în locul unei expresii și o procedură poate fi apelată în locul unei declarații. Dacă argumentele unei proceduri sunt declarate de tipul *out* sau *inout*, va exista totuși o valoare returnată.