

3.1 Introducere


În capitolul precedent, noi am cercetat procesul de analiză și proiectare a circuitelor logice combinaționale. Ieșirea în circuit logic combinațional depinde doar de valoarea la intrare la momentul curent. Noi putem crea un circuit optimizat, pentru a satisface specificația, în formă de tabel de adevăr sau o ecuație booleană.

În acest capitol, vom analiza și proiecta circuite logice secvențiale. Valoarea la ieșirea circuitului logic secvențial depinde cum de valorile curente de intrare, atât și de precedente. Prin urmare, circuitele logice secvențiale au memorie. Logica secvențială poate în mod explicit memora anumite valori aplicate anterior la intrare, sau poate «comprima» valorile de intrare anterioare într-o cantitate mai mică de informație, numită *starea sistemului*. Starea circuitului logic secvențial de setare a bitului se numește *starea variabilă*. Aceasta conține toată informația despre trecut, necesară pentru a explica comportamentul circuitului în viitor.

Capitolul se începe cu studierea latch și flip-flop. Ele sunt circuite secvențiale simple, ce memorează un bit de informație. În linii generale, circuitele secvențiale sunt complicate în analiză. Pentru a simplifica proiectarea, noi ne vom limita cu scheme secvențiale sincronizate. Ele sunt compuse din logica combinatorică și set de flip-flop, ce va conține informația despre starea circuitului. În acest capitol se descrie mașina finită, cu ajutorul căreia este posibil ușor de proiectat circuitele secvențiale. În sfârșit, noi vom analiza rapiditatea circuitelor secvențiale și vom discuta calculul în paralel ca o modalitate de ridicare a performanțelor.

3.2 Bistabile

Blocul principal pentru construcția memoriei este elementul *bistabil*, un element cu două stări stabile. În figura 3.1(a) observăm un simplu bistabil compusă din o pereche de inversoare închise în buclă. În figura 3.1(b) vedem același circuit redesenat astfel, încât se va evidenția simetria. Inversoarele sunt cuplate încrucișat, ceea ce înseamnă că intrarea I1 este ieșirea I2 și vice-versa.



Circuitul nu are intrări, dar are două ieșiri, Q și \bar{Q} . Analiza acestui circuit diferă de analiza circuitului combinațional deoarece este circuitul este ciclic: Q depinde de \bar{Q} , și \bar{Q} depinde de Q.

Considerăm două cazuri, Q este 0 sau Q este 1. Lucrând prin intermediul consecințelor ale fiecărui caz, avem:

Cazul I: Q=0


Cum se arată în figura 3.2(a), I2 primește la intrare FALSE, deci Q la ieșire are TRUE. I1 primește la intrare TRUE și asigură un rezultat FALSE la Q. Acest lucru este în concordanță cu originalul ipotază că Q=0, astfel cazul este declarat a fi stabil.

Cazul II: $Q=1$

Cum se arată în figura 3.2 (b), I2 primește la intrare TRUE și produce la ieșirea Q - FALSE . I1 primește la intrare FALSE și produce un TRUE la ieșirea Q . Acest lucru este din nou stabil.

Circuitul se numește bistabil, deoarece inversoarele cuplate încrucișat au două stări stabile, $Q=0$ și $Q=1$. Un punct subtil este faptul că circuitul are a trei-a stare, cu ambele ieșiri de aproximativ la jumătatea distanței între 0 și 1. Această stare se numește *metastabilă* și va fi discutat în paragraful 3.5.4.

Un element cu N stări stabile păstrează $\log_2 N$ biți de informație. Astfel, bistabilul păstrează un bit. Starea inversoarelor cuplate încrucișat este păstrată într-o singură variabilă binară de stare, Q . Valoarea Q ne spune totul despre trecut, care este necesar pentru a explica comportamentul circuitului în viitor.




Mai exact, în cazul în care $Q=0$, acesta va rămâne 0 pentru totdeauna, și în cazul în care $Q=1$, acesta va rămâne pentru totdeauna 1. Circuitul are o altă ieșire, \underline{Q} , dar \underline{Q} nu conține nici o informație suplimentară, deoarece dacă Q este cunoscut, \underline{Q} de asemenea este cunoscut. Pe de altă parte, \underline{Q} este de asemenea o acceptabilă alegere pentru variabila de stare.

Atunci când puterea este aplicată mai întâi la un circuit secvențial, starea inițială este necunoscut și de obicei imprevizibilă. Acesta poate fi de fiecare dată diferită când circuitul este pornit.

Cu toate că inversoarele cuplate încrucișat pot păstra un bit de informație, ele nu sunt practice, deoarece utilizatorul nu are intrări pentru a controla starea. Cu toate acestea, alte elemente bistabile, cum ar fi latch și flip-flop, furnizează intrări pentru a controla valoarea variabilei de stare. Aceste circuite sunt discutate în restul paragrafelor.

3.2.1 SR-latch

Una dintre cele mai simple circuite secvențiale este SR-latch, compuse din două elemente cuplate încrucișat NOR, ca în figura 3.3. Un latch are două intrări, S și R, și două ieșiri, Q și \underline{Q} . Un SR-latch este similar inversoarele cuplate încrucișat, dar starea unui latch se controlează cu ieșirile S și R, care setează și resetează ieșirea Q.



Pentru a cunoaște și a ne familiariza mai bine cu lucrul circuitului, se construiește tabelul de adevăr, iată cu ce vom începe.

O modalitate mai bună de a înțelege un circuit nefamiliar este de a lucra cu tabelul de adevăr, astfel cu asta și vom începe. Să ne amintim că o poartă NOR crează la ieșire FALSE atunci când la intrare este TRUE. Se iau în considerare cele patru combinații posibile de R și S.

Cazul I: $R=1, S=0$

N1 are cel puțin un TRUE de la intrarea, R, deci se crează la ieșirea Q- FALSE. N2 are cel puțin Q atâr și S- FALSE, deci se crează un TRUE la ieșirea \bar{Q} .

Cazul II: $R=0, S=1$


N1 primește la intrări 0 și \bar{Q} . Din motivul că noi nu știm încă \bar{Q} , noi nu putem determina ieșirea Q. N2, primește cel puțin o intrare TRUE, S crează FALSE la ieșirea \bar{Q} . Acum ne putem întoarce la N1, știind că ambele intrări sunt FALSE, rezultă că ieșirea Q are TRUE.

Cazul III: $R=1, S=1$

N1 și N2, au minimul câte un TRUE (R sau S), astfel fiecare crează la ieșire FALSE. De aceea Q și \bar{Q} sunt ambele FALSE.

Cazul IV: $R=0, S=0$

N1 primește intrări de 0 și \bar{Q} . Din motivul că noi nu știm încă \bar{Q} , noi nu putem determina de ieșirea. N2 primește intrările de 0 și Q. Din motivul că noi nu știm încă Q, nu putem determina ieșirea. Acum suntem blocați. Aceasta ne amintește de inversoare cuplate încrucișat. Dar noi știm că Q trebuie să fie 0 sau 1. Deci, noi putem rezolva problema studiind fiecare caz parțial.



Cazul IVa: $Q=0$


Deoarece S și Q sunt FALSE, N2 crează la ieșirea \bar{Q} – TRUE, cum se observă în figura 3.4(a). Acum N1 are TRUE la ieșirea Q, deci la ieșirea Q va fi FALSE, cum și am presupus.

Cazul IVb: $Q=1$

Deoarece Q este TRUE, N2 crează FALSE la ieșirea \bar{Q} , cum e în figura 3.4(b). Acum N1 are două intrări FALSE, R și \bar{Q} , deci ieșirea Q este TRUE, cum și am presupus.

Combinând toate acestea, să presupunem că Q are o valoare cunoscută anterior, pe care o vom numi Q_{prev} , înainte de Cazul IV. Q_{prev} poate fi 0 sau 1, și reprezintă starea sistemului. Când R și S sunt 0, Q va memora această valoare veche, Q_{prev} , și va fi complement \bar{Q} . Acest circuit are memorie.

Case	S	R	Q	\bar{Q}
IV	0	0	Q_{prev}	\bar{Q}_{prev}
I	0	1	0	1
II	1	0	1	0
III	1	1	0	0



Tabelul de adevăr în figura 3.5 simează aceste patru cazuri. Intrările S și R răspund de set și reset. Serarea bitului înseamnă de a-i da valoarea TRUE. Resetarea bitului înseamnă de a-i da valoarea FALSE. Ieșirile Q și \bar{Q} sunt complementare. Când R este activat, Q este resetat la 0, iar \bar{Q} ia valoarea opusă. Când S este activ, Q este setat la 1, iar \bar{Q} ia valoarea opusă. Atunci când nici o intrare nu este activată, Q își amintește valoarea sa veche, Q_{prev} . Asertarea S și R simultan nu prea are sens, deoarece aceasta înseamnă că dispozitivul de blocare trebuie să fie setat și resetat în același timp, ceea ce este imposibil. Bietul Circuitul confuz răspunde prin ambele ieșiri 0.

SR latch este reprezentat prin simbolul din figura 3.6. Utilizarea simbolului este o aplicație de captură și modularitate. Există diverse moduri de a construi un SR latch, cum ar fi folosirea diferitor porți logice sau tranzistori.

Cu toate acestea, orice element al circuitului, specificat prin tabelul de adevăr din figura 3.5, iar simbolul din figura 3.6 se numește SR latch.

La fel ca inversoarele cuplate încrucișat, SR latch este un element bistabil cu un bit de stare stocat în Q . Cu toate acestea, starea poate fi controlată prin intrările S și R . Atunci când R este activat, starea este resetată la 0. Când S este activat, starea este setată la 1. Atunci când nici o intrare nu este activată, starea își păstrează valoarea sa veche.

Observați că întreaga istorie a intrărilor poate fi reprezentat de o singură variabilă de stare Q . Nu contează ce a avut loc în trecut, setare sau resetare, tot ceea ce este necesar pentru a prezice comportamentul viitor al SR latch este stabilirea valorii recente, setarea sau resetarea.

3.2.2 D latch

SR latch este incomod, deoarece acesta se comportă ciudat, atunci când ambele intrări S și R sunt active simultan. Mai mult ca atât, intrările S și R unesc întrebările *ce* și *când*. Dând unitate logică la aceste ieșiri, determină nu doar *ce* se va întâmpla, dar și *când*. Proiectarea circuitelor devine mai ușoară atunci când aceste întrebări, *ce* și *când* sunt separate. D latch din figura 3.7 (a) rezolvă aceste probleme. Ea are două intrări. Intrarea pentru *date*, D , ceea ce controlează starea următoare care ar trebui să fie. Intrarea de ceas, CLK , controlează atunci când statul ar trebui schimbat.

Pentru analiza latch-ului, noi din nou scriem tabelul de adevăr, dat în Figura 3.7(b). Pentru comitate, începem cu analiza nodurilor \underline{D} , S și R . Dacă $CLK=0$, atunci S și R sunt FALSE, indiferent de valoarea lui D . Dacă $CLK=1$, o poartă AND va produce TRUE, iar cealaltă FALSE, în funcție de valoarea lui D . Având S și R , Q și \bar{Q} vor fi determinate folosind Figura 3.5. Observăm că, atunci când $CLK=0$, Q salvează valoarea precedentă a lui Q_{prev} .

Când CLK=1, Q=D. În toate cazurile, \bar{Q} este întotdeauna complementul lui Q. D latch evită cazul de afirmare simultană a intrărilor S și R (S=1 și R=1).




În așa mod, noi vedem că ceșul controlează atunci când datele trec prin latch. Când CLK=1, latch-ul este "transparent". Datele de la D trec spre ieșirea Q, ca cum latch-ul ar fi un simplu buffer. Când CLK=0, latch-ul este "netransparent". Acesta nu permite datelor noi să circule spre ieșirea Q, și Q își păstrează valoarea precedentă. De aceea, D latch-ul uneori este numit *latch transparent* sau *latch sensibil la nivele*. Simbolul pentru D latch este reprezentat în Figura 3.7(c).

Starea D latch-ului se schimbă încontinuu, atât timp cât CLK=1. Mai târziu în acest capitol noi vom vedea, că mai comod este să schimbăm starea schemei numai în anumite momente de timp. D flip-flop descris în paragraful următor și nu doar asta.


3.2.3 D Flip-Flop

Un D flip-flop poate fi construit din două D latch consecutive, controlate de un clock complementar, așa cum se arată în figura 3.8 (a). Primul latch, L1, este numit master. Al doilea latch, L2, se numește slave. Nodul

între ele este numit N1. Simbolul pentru D flip-flop este arătat în Figura 3.8 (b). Atunci când nu avem nevoie de ieșirea \bar{Q} , simbolul este adesea comprimat/simplificat ca în figura 3.8 (c).



Atunci când CLK=0, dispozitivul de blocare master este deschis, iar sclavul este închis. Prin urmare, orice valoare de la D se propagă/trece până la N1. Atunci când CLK= 1, masterul se blochiază și slave-ul devine deschis. Valoarea lui N1 se propagă până la ieșirea Q, dar N1 se taie de D. Prin urmare, indiferent de valoarea ce a fost la D, imediat înainte de trecerea CLK de la 0 la 1, imediat ajunge la ieșirea Q după ce semnalul de clock devine 1. În tot celălalt timp, Q își păstrează valoarea precedentă, deoarece latch-ul închis permanent blochiază drumul între D și Q.




Cul alte cuvinte, un D Flip-Flop copie valoarea de pe D pe Q pe frontul din față a semnalului de clock și memorizează această stare tot timpul celălalt. Citiți această definiție până când o veți memora. Cea mai răspândită grașală a proiectanților începători de scheme digitale – ei uită ce este ce face un Flip-Flop. Deseori frontul din față a semnalului de clock se numește pur și simplu front. Intrarea D determină starea nouă, din viitor. Frontul determină momentul de timp când starea va fi schimbată.

D Flip-Flop cunoscut ca MS Flip-Flop, Master-Slave Flip-Flop și ca Flip-Flop sincronizat de front(margini). Triunghiul de denumiri ne arată că intrarea este sincronizată de front. La multe Flip-Flop-uri ieșirea \bar{Q} lipsește și, de obicei, se folosesc când nu este nevoie de \bar{Q} .

3.2.4 Registrul

Un registru de N- biți, este un ansamblu de N flip-flop cu un semnal de clock comun. Astfel, toți biții registrului se reînnoiesc concomitent. Registrul este blocul de cheie în construcția majorității schemelor secvențiale. Figura

3.9 prezintă schema și simbolul pentru un registru de patru biți cu intrări D_{3:0} și ieșirile Q_{3:0}. D_{3:0} și Q_{3:0} sunt ambele magistrale de 4 biți.




3.2.5. Enable Flip flop

Un enable flip-flop mai are o altă intrare numită EN sau ENABLE (permis) pentru a determina dacă datele sunt încărcate pe frontul clock-ului. Atunci când EN este TRUE, enable flip-flop-ul se comportă ca un D flip-flop obișnuit.

Atunci când EN este FALSE, enable flip-flop-ul ignoră semnalul de clock și își păstrează starea sa. Enable flip-flop sunt utile atunci când dorim să încărcăm o nouă valoare într-un flip-flop doar o parte din timp, dar nu pe fiecare front de clock.


Figura 3.10 prezintă două moduri de a construi un enable flip-flop dintr-un D flip-flop și o poartă în plus. În figura 3.10 (a), un multiplexor de intrare alege dacă să treacă valoarea la intrarea D, în cazul în care EN are 1 logic, sau să recicleze starea veche de la ieșirea Q, în cazul în care EN are 0 logic. În figura 3.10 (b), clock-ul este închis.



În cazul în care EN este TRUE, impulsul la semnalului de clock se transferă în mod normal. În cazul în care EN este FALS, intrarea CLK este, de asemenea, FALSE și flip flop-ul își păstrează vechea valoare. Luați în seamă că EN nu trebuie să se schimbe în timp ce CLK=1,

ca nu cumva flip flop-ul să vadă o eroare de clock (comutator la un moment incorect). În general, adăugarea elementelor logice pe clock este o idee proastă. Controlul tactului introduce reținere în semnalul de clock și poate aduce la erori de timp, despre care se va vorbi în paragraful 3.5.3. Deci, o puteți face doar în cazul în care sunteți siguri de ceea ce faceți.

Simbolul pentru un enable flip flop este prezentat în figura 3.10 (c).



3.2.6 Flip Flop cu funcția de resetare.

În flip-flop cu funcția de resetare se mai adaugă o ieșire, cu denumirea RESET. Când RESET este FALSE, flip-flop cu resetare se comporta ca un D flip-flop obișnuit. Când RESET este TRUE, astfel de flip-flop ignoră intrarea D și reșetează ieșirea la 0. Flip-flop-urile cu funcția de resetare sunt utile, când dorim să mărim viteza de stabilire a stării (adică 0) la toate flip-flop-urile sistemului la prima conectare.

Astfel de flip-flop-uri sunt capabile să reșeteze sincron sau asincron. Flip-flop-uri cu resetare sincronă reșetează doar pe frontul semnalului de CLK. Flip-flop-uri cu resetare asincronă reșetează îndată cu primirea 1-ului logic la intrarea RESET, indiferent de semnalul de clock.

În figura 3.11(a) este reprezentat cum se crează un flip-flop cu funcția de resetare sincronă dintr-un D flip-flop obișnuit și elementul AND. Când RESET devine FALSE, elementul AND transmite 0 la intrarea flip-flop-ului. Când RESET devine TRUE, elementul AND transmite semnelul D la intrarea flip-flop-ului. În acest exemplu RESET este un semnal slab activ, ceea ce înseamnă că resetul se efectuează când la intrare avem 0, nu 1. Adăugând un inversor, s-ar primi o schemă cu un semnal activ ridicat. Figurile 3.11(b) și 3.11(c) arată simbolurile pentru un flip-flop resetabil cu RESET activ ridicat.

Flip-flop-ul cu funcția de reset asincron necesită schimbări în sistemul său intern și sunt lăuate pentru proiectare în Exercițiul 3.10., dar sunt cele mai dese ori disponibile pentru proiectanți ca componente standard.


După cum ați putut deja observa, uneori se folosesc și flip-flop-uri cu funcția de setare. Când semnalul SET este activ, în astfel de flip-flop se încarcă 1 logic și execută sincron și asincron. La flip-flop-uri resetabile și setabile la poate fi și intrarea ENABLE și pot fi grupate registre de N-biți.

3.2.7. Proiectarea flip-flop-ului și latch-ului la nivelul de tranzistori.

În exemplul 3.1 se arată, că dacă flip-flop-ul este construit din elemente logice, atunci în ele se utilizează un număr mare de tranzistoare. Dar funcția fundamentală a unui latch este de a fi deschis sau închis, ce îl asemăna cu un switch. În paragraful 1.7.7 este descris, că utilizarea poartei de transmisie este o metodă eficientă de a crea switch CMOS. Rezultă, că ne putem folosi de avantajele switch-ului pentru a micșora numărul tranzistorilor.


Un D latch compact poate fi construit dintr-o singură poartă de transmisie, așa cum este arătat în Figura 3.12(a). Când $CLK=1$ și $\overline{CLK}=0$, poarta de transmisie este activă, D trece la Q și latch-ul este deschis. Când $CLK=0$ și $\overline{CLK}=1$, poarta de transmisie nu mai este activă și Q devine izolat de D iar latch-ul este închis. Acest latch suferă de două mari neajunsuri:

- Potențial flotant la ieșire: Când latch-ul este închis, valoarea ieșirii Q nu este trasă nici la un nivel logic. În acest caz nodul Q se numește flotant sau dinamic. Peste un oarecare timp, zgomotul și scurgerile de pot schimbă valoarea ieșirii Q.
- Fără bufer: Lipsa buferilor a adus la lucrul incorect al unelor microscheme comerciale. Un pic (virf) de zgomot, aduce la apariția tensiunii negative la intrarea D și poate activa tranzistorul nMOS, făcând latch-ul aprins, chiar de $CLK=0$. Analogic, picul la intrarea D, mai mare decât tensiunea alimentării, poate deschide tranzistor pMOS, astfel, el poate fi deschis cu zgomotele la ieșirea Q, influențind asupra valorii intrării D. Regula de bază este: nici poarta de transmisie, nici nodul stării circuitului logic secvențial nici o dată nu trebuie să se folosească unde poate exista probabilitatea apariției zgomotelor.



În Figura 3.12(b) este reprezentat un D latch mai sigur din 12 tranzistori, ce se folosește în microschemele comerciale actuale. Deși el este creat la bază din porți de transmisie cronometrare, în el sunt adăugați invertoari I1 și I2, pentru a îndeplini rolul buferilor de intrare și ieșire. Starea latch-ului se determină cu ajutorul nodului N1. Invetorul I3 și buferul cu 3 stări T1 oferă feedback-ul pentru a transforma N1 într-un nod static. Dacă nodul N1 se va abate de starea staționară sub influența zgomotelor, atunci, când $CLK=0$, buferul T1 îi va reântoarce valoarea logică validă.

În Figura 3.13 este demonstrat un D flip-flop construit din 2 latch-uri controlate de \overline{CLK} și CLK. Sau redus unii invertoari în plus, și acum pentru crearea unui flip-flop trebuie doar 20 de tranzistori.



3.2.8. Rezumare (Concluzii)

Latch-urile și Flip-flop-urile sunt blocurile funcționale fundamentale ale schemelor logice secvențiale. Un D latch este deschis atunci când $CLK=1$, astfel permițând semnalului de la intrarea D să ajungă la ieșirea Q. D flip-flop transmite semnalul de la D la Q doar pe frontul semnalului de clock. În toate celelalte cazuri flip-flop-urile și latch-urile își păstrază starea precedentă. Registrul se numește ansamblul din câteva D flip-flop-uri cu semnalul de clock comun.